專利名稱：電容元件及其制造方法、固態(tài)成像器件以及成像裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電容元件及其制造方法、固態(tài)成像器件以及成像裝置。
背景技術(shù)：
M0S電容器在平帶(flat band)附近具有電容值的轉(zhuǎn)折點(diǎn)(在n型和p型的情況 下分別為反轉(zhuǎn)和累積)，且其電容值隨柵極電壓而改變。作為具有在平帶附近的轉(zhuǎn)折點(diǎn)的電容器，或者具體地不具有電壓跟隨特性的電容 器，已知包括柵極電極、硅氧化物(Si02)膜和具有高濃度雜質(zhì)的硅層的結(jié)構(gòu)的電容元件。在 這樣的電容元件中，硅基板經(jīng)歷高濃度離子注入以簡并硅的費(fèi)米能級，且所得到的類金屬 部分用作溝道層。在離子注入之后，熱氧化膜形成在硅基板的表面上，且經(jīng)由熱氧化膜形成 柵極電極，從而形成電容元件。例如，JP-A-61-048957公開了這樣的技術(shù)，在該技術(shù)中，在半導(dǎo)體基板表面上形成 熱氧化膜之后，形成穿通熱氧化膜的開口，且薄氧化物膜在開口中形成于半導(dǎo)體基板上。然 后，對整個(gè)薄氧化物膜實(shí)施高濃度離子注入以在半導(dǎo)體基板中形成高濃度區(qū)域，并且金屬 電極形成在薄氧化物膜上以形成M0S電容器。通常，L0C0S結(jié)構(gòu)或者STI (淺溝槽隔離)結(jié)構(gòu)的元件隔離區(qū)域形成在硅基板的形 成有電容元件的區(qū)域中。以下的描述基于L0C0S結(jié)構(gòu)的元件隔離區(qū)域。為了防止離子注入期間的污染、碰撞(knocking)以及損壞，由例如lOnm到30nm 厚的熱氧化膜實(shí)現(xiàn)的預(yù)氧化物膜在形成元件隔離區(qū)域之后形成在硅基板表面上。然后，為了在高濃度區(qū)域中生成溝道，雜質(zhì)以高的濃度被離子注入到整個(gè)預(yù)氧化 膜。這里，如同在溝道區(qū)域中，例如元件隔離區(qū)域(硅氧化物膜)中也被以高濃度離子注入 雜質(zhì)。然后，如圖20A中所示，由硅氧化物膜形成的元件隔離區(qū)域112利用L0C0S法(局 部氧化法)形成在硅基板111上，且預(yù)氧化物膜151形成在硅基板111上。然后，硅基板 111經(jīng)歷經(jīng)由預(yù)氧化物膜151的高濃度離子注入以形成由擴(kuò)散層形成的第一電極121。這 里，元件隔離區(qū)域112的未覆蓋抗蝕劑掩模141的硅氧化物膜被離子注入損壞(未示出)。 盡管未示出，但硅基板111在元件隔離區(qū)域112的邊緣的下方經(jīng)歷低濃度離子注入。在離子注入之后，預(yù)氧化物膜151在所實(shí)施的預(yù)清洗中利用氫氟酸基化學(xué)物質(zhì)被 去除以形成電容器氧化物膜，且硅基板111的表面利用SC清洗(APM清洗)被凈化。結(jié)果，如圖20B所示，預(yù)氧化物膜151 (見圖20A)被去除，且暴露硅基板111。然而，在實(shí)踐中，如圖21A所示，元件隔離區(qū)域112的在離子注入期間被損壞的硅 氧化物膜在去除預(yù)氧化物膜151的過程中過刻蝕多于未損壞部分(見圖20A)。這是因?yàn)樵?件隔離區(qū)域112的在離子注入期間被損壞的硅氧化物膜具有大于未損壞部分的刻蝕速率。在元件隔離區(qū)域112的邊緣處經(jīng)歷高濃度離子注入的部分被離子注入損壞，從 而，元件隔離區(qū)域112的硅氧化物膜被過刻蝕而硅基板111被暴露。硅氧化物膜的過刻蝕 在L0C0S結(jié)構(gòu)的鳥喙部分處特別顯著。當(dāng)離子注入雜質(zhì)的量(劑量)是lX1014/cm2以上時(shí)過刻蝕特別顯著。結(jié)果，未經(jīng)歷高濃度離子注入的硅基板部分111A被暴露。之后，如圖21B所示，電容器氧化物膜122利用例如熱氧化法形成在硅基板111的 表面上。這里，因?yàn)殡s質(zhì)濃度在第一電極121部分中較高，所以其中的電容器氧化物膜122 變得厚于未經(jīng)歷高濃度離子注入的硅基板部分111A中的厚度。也就是，已知的增強(qiáng)氧化發(fā) 生。因?yàn)橥ㄟ^元件隔離區(qū)域112的過刻蝕暴露的硅基板部分111A由元件隔離區(qū)域112屏 蔽且未經(jīng)歷高濃度離子注入，所以其中的電容器氧化物膜122變得薄于經(jīng)歷高濃度離子注 入的部分(第一電極121)中的厚度。然后，如圖22所示，第二電極123形成在電容器氧化物膜122上以形成包括第一 電極121、電容器氧化物膜122和第二電極123的電容元件120。因?yàn)殡娙萜餮趸锬?22 具有厚度變化，所以元件隔離區(qū)域112邊緣處的薄部分也利用電容器氧化物膜122而用作 電容元件120中的電容器，該電容器存在寄生電容的問題。此外，該部分用作并聯(lián)電容器， 且引起電容元件的總體電壓跟隨特性的劣化。此外，耐壓性在電容器氧化物膜122的薄部 分中是低的。結(jié)果，電容元件120的可靠性差。

發(fā)明內(nèi)容
需要克服利用氧化法難以形成均一厚度的電容元件的電容氧化物膜的困難。本發(fā)明能夠形成具有均一厚度的電容絕緣膜而改善電容元件的總體電壓跟隨特 性和耐壓性，從而改善其可靠性。根據(jù)本發(fā)明實(shí)施例的電容元件包括有源區(qū)域，由形成在半導(dǎo)體基板中的元件隔離區(qū)域分開；在有源區(qū)域中由擴(kuò)散層形成的第一電極；電容絕緣膜，形成在第一電極上；以及第二電極，經(jīng)由電容絕緣膜形成在第一電極的平坦表面上，其中在平面布局中，第 二電極形成在有源區(qū)域內(nèi)且在第一電極內(nèi)。在本發(fā)明實(shí)施例的電容元件中，第二電極形成在第一電極的平坦表面上，從而第 二電極下方的電容絕緣膜也形成在第一電極的平坦表面上。因此，電容絕緣膜以均一的厚 度形成。根據(jù)本發(fā)明實(shí)施例的電容元件的制造方法包括步驟在半導(dǎo)體基板中形成分開有源區(qū)域的元件隔離區(qū)域；離子注入雜質(zhì)到有源區(qū)域中，從而形成由擴(kuò)散層形成的第一電極；在第一電極上形成電容絕緣膜；以及經(jīng)由電容絕緣膜在第一電極的平坦表面上方形成第二電極，其中在平面布局中， 第二電極形成在有源區(qū)域內(nèi)且在第一電極內(nèi)。在根據(jù)本發(fā)明實(shí)施例的電容元件的制造方法(第一制造方法)中，第二電極形成 在第一電極的平坦表面上，從而第二電極下方的電容絕緣膜也形成在第一電極的平坦表面 上。因此，電容元件的電容絕緣膜以均一的厚度形成在第一電極的平坦表面上。根據(jù)本發(fā)明實(shí)施例的電容元件的制造方法包括步驟離子注入雜質(zhì)到半導(dǎo)體基板的將成為有源區(qū)域的區(qū)域中，從而形成由擴(kuò)散層形成的第一電極；在半導(dǎo)體基板中形成分開有源區(qū)域的元件隔離溝槽；在元件隔離溝槽中嵌入絕緣膜以形成元件隔離區(qū)域；在第一電極上形成電容絕緣膜；以及在電容器絕緣膜上形成第二電極，元件隔離溝槽通過部分去除第一電極的外圍部分以及半導(dǎo)體基板的圍繞第一電 極的外圍部分的部分而形成。在根據(jù)本發(fā)明實(shí)施例的電容元件的制造方法(第二制造方法)中，由擴(kuò)散層形成 的第一電極通過在形成STI結(jié)構(gòu)的元件隔離區(qū)域之前對半導(dǎo)體基板的將要成為有源區(qū)域 的區(qū)域進(jìn)行高濃度離子注入而形成。之后，其中形成元件隔離區(qū)域的元件隔離溝槽通過去 除第一電極的外圍部分以及半導(dǎo)體基板的圍繞第一電極的外圍部分的部分而形成。因此， 作為高濃度離子注入?yún)^(qū)域的第一電極遍及有源區(qū)域形成，且形成在第一電極上的電容絕緣 膜具有均一的厚度。從而，第二電極形成在以均一厚度形成的電容絕緣膜上。根據(jù)本發(fā)明實(shí)施例的固態(tài)成像器件包括像素部分，包括光電轉(zhuǎn)換器，該光電轉(zhuǎn)換器通過入射光的光電轉(zhuǎn)換而產(chǎn)生信號電 荷；列處理器，包括多個(gè)列AD電路，該多個(gè)列AD電路的每個(gè)包括比較從像素部分輸出 的信號電荷與用于AD轉(zhuǎn)換的參考電壓的比較器；以及電容元件，提供在像素部分的輸出側(cè)與比較器之間，該電容元件濾除DC成分，其 中電容元件包括有源區(qū)域，由形成在半導(dǎo)體基板中的元件隔離區(qū)域分開；在有源區(qū)域中 由擴(kuò)散層形成的第一電極；電容絕緣膜，形成在第一電極上；以及第二電極，經(jīng)由電容絕緣 膜形成在第一電極的平坦表面上，其中在平面布局中，第二電極形成在有源區(qū)域內(nèi)且在第 一電極內(nèi)。根據(jù)本發(fā)明實(shí)施例的成像裝置包括聚光光學(xué)部分，聚集入射光；傳感部分，包括固態(tài)成像器件，該固態(tài)成像器件接收由聚光光學(xué)部分聚集的光且 使該光經(jīng)歷光電轉(zhuǎn)換；以及信號處理器，處理在固態(tài)成像器件中經(jīng)歷光電轉(zhuǎn)換的信號，固態(tài)成像器件包括像素部分，包括光電轉(zhuǎn)換器，該光電轉(zhuǎn)換器通過入射光的光電轉(zhuǎn)換而產(chǎn)生信號電 荷；列處理器，包括多個(gè)列AD電路，該多個(gè)列AD電路的每個(gè)包括比較從像素部分輸出 的信號電荷與用于AD轉(zhuǎn)換的參考電壓的比較器；以及電容元件，提供在像素部分的輸出側(cè)與比較器之間，該電容元件濾除DC成分，其 中電容元件包括有源區(qū)域，由形成在半導(dǎo)體基板中的元件隔離區(qū)域分開；在有源區(qū)域中 由擴(kuò)散層形成的第一電極；電容絕緣膜，形成在第一電極上；以及第二電極，經(jīng)由電容絕緣 膜形成在第一電極的平坦表面上，其中在平面布局中，第二電極形成在有源區(qū)域內(nèi)且在第 一電極內(nèi)。根據(jù)本發(fā)明實(shí)施例的電容元件包括以均一厚度形成的電容絕緣膜，且因此沒有寄生電容，且使得電容元件的總體電壓跟隨特性成為所期望的。此外，因?yàn)殡娙萁^緣膜不具有 薄的部分，所以膜的任何部分的耐壓性也不會(huì)變差。這改善了電容元件的耐壓性，從而改善 了可靠性。在根據(jù)本發(fā)明實(shí)施例的電容元件的第一制造方法中，電容絕緣膜以均一的厚度形 成，因此沒有寄生電容，且使得電容元件的總體電壓跟隨特性成為所期望的。此外，因?yàn)殡?容器絕緣膜不具有薄的部分，所以膜的任何部分的耐壓性也不會(huì)變差。這改善了電容元件 的耐壓性，從而改善了可靠性。在根據(jù)本發(fā)明實(shí)施例的電容元件的第二制造方法中，電容器絕緣膜以均一的厚度 形成，因此沒有寄生電容，且使得電容元件的總體電壓跟隨特性成為所期望的。此外，因?yàn)?電容器絕緣膜不具有薄的部分，所以膜的任何部分的耐壓性也不會(huì)變差。這改善了電容元 件的耐壓性，從而改善了可靠性。根據(jù)本發(fā)明實(shí)施例的固態(tài)成像器件采用根據(jù)本發(fā)明實(shí)施例的電容元件。電容元件 的總體電壓跟隨特性因此而成為所期望的，且可以實(shí)現(xiàn)穩(wěn)定的信號處理。根據(jù)本發(fā)明實(shí)施例的成像裝置采用根據(jù)本發(fā)明實(shí)施例的固態(tài)成像器件。因?yàn)樵摴?態(tài)成像器件能夠穩(wěn)定地進(jìn)行信號處理，所以可以獲得高質(zhì)量的圖像。


圖1A是表示根據(jù)本發(fā)明第一實(shí)施例的電容元件的結(jié)構(gòu)的第一示例的平面布局 圖；圖1B是沿圖1A的線A-A’剖取的截面圖。圖2是表示第一電極的雜質(zhì)濃度與電容值偏差之間的關(guān)系的圖。圖3A是表示根據(jù)本發(fā)明第一實(shí)施例的電容元件的結(jié)構(gòu)的第二示例的平面布局 圖；圖3B是沿圖3A的線B-B’剖取的截面圖。圖4A是表示電容元件的第二示例的變型的平面布局圖；圖4B是沿圖4A的線C_C’ 剖取的截面圖。圖5A是表示根據(jù)本發(fā)明第二實(shí)施例的電容元件的制造方法的第一示例的平面布 局圖；圖5B是制造步驟的截面圖。圖6A是表示制造方法的第一示例的平面布局圖；圖6B是表示制造步驟的截面圖。
圖7A是表示制造方法的第一示例的平面布局圖；圖7B是表示制造步驟的截面圖。圖8A是表示制造方法的第一示例的平面布局圖；圖8B是表示制造步驟的截面圖。圖9A是表示制造方法的第一示例的平面布局圖；圖9B是表示制造步驟的截面圖。圖10是表示制造方法的第一示例的平面布局圖。圖11A是表示根據(jù)本發(fā)明實(shí)施例的電容元件的制造方法的第二示例的平面布局 圖；圖11B是制造步驟的截面圖。圖12A是表示根據(jù)制造方法的第二示例的平面布局圖；圖12B是表示制造步驟的 截面圖。圖13A是表示制造方法的第二示例的平面布局圖；圖13B是表示制造步驟的截面 圖。圖14A是表示制造方法的第二示例的平面布局圖；圖14B是表示制造步驟的截面 圖。
圖15A是表示制造方法的第二示例的平面布局圖；圖15B是表示制造步驟的截面 圖。圖16是表示制造方法的第二示例的平面布局圖。圖17是表示電容元件的應(yīng)用示例的框圖。圖18是表示電容元件的應(yīng)用示例的電路圖。圖19是表示根據(jù)本發(fā)明第四實(shí)施例的成像裝置的示例的框圖。圖20A和20B是表示現(xiàn)有技術(shù)的電容元件的制造步驟的截面圖。圖21A和21B是表示現(xiàn)有技術(shù)的電容元件的制造步驟的截面圖。圖22是表示現(xiàn)有技術(shù)的電容元件的制造步驟的截面圖。
具體實(shí)施例方式下面描述用于實(shí)現(xiàn)本發(fā)明的實(shí)施例(下文，“實(shí)施例”)。<1.第一實(shí)施例>[電容元件的結(jié)構(gòu)的第一示例]下面將參考圖1A的平面布局圖以及沿圖1A的線A-A’剖取的圖1B的截面圖描述 根據(jù)本發(fā)明第一實(shí)施例的電容元件的結(jié)構(gòu)的第一示例。如圖1A和1B所示，半導(dǎo)體基板11包括由元件隔離區(qū)域12分開的有源區(qū)域13。 半導(dǎo)體基板11例如使用硅基板。元件隔離區(qū)域12例如是L0C0S結(jié)構(gòu)的元件隔離區(qū)域。有源區(qū)域13包括由擴(kuò)散層形成的第一電極21。第一電極21的擴(kuò)散層例如具有 1X1018個(gè)原子/cm3以上的雜質(zhì)濃度。例如，當(dāng)通過將高濃度離子注入到硅(Si)基板來簡并硅(Si)的費(fèi)米能級而制成 類金屬的硅(Si)基板來產(chǎn)生第一電極21時(shí)，第一電極21的擴(kuò)散層適于具有例如1X1018 個(gè)原子/cm3以上的雜質(zhì)濃度。此外，如圖2所示，對于約5%的電容值偏差，雜質(zhì)濃度例如 是2 X 1019個(gè)原子/cm3以上。對于約1 %以下的電容值偏差，雜質(zhì)濃度優(yōu)選地例如是8 X 1019 個(gè)原子/cm3以上。由圖2中的縱軸表示的電容值偏差是根據(jù)以下公式計(jì)算的百分?jǐn)?shù)。電容值偏差=[(電容元件在5V的施加電壓下的電容)_ (電容元件在-5V的施加 電壓下的電容)]/ (電容元件在5V的施加電壓下的電容)橫軸表示第一電極121的雜質(zhì)濃度。用于形成擴(kuò)散層的雜質(zhì)包括諸如磷、砷和銻的n型雜質(zhì)以及諸如硼和銦的p型雜質(zhì)。在平面布局中，第一電極21可以遍及有源區(qū)域13形成，或者可以以距元件隔離區(qū) 域12的預(yù)定距離形成在有源區(qū)域13中(例如，正如在圖中由雙點(diǎn)劃線表示的狀態(tài))。電容器絕緣膜22形成在第一電極21上。電容器絕緣膜22是例如由半導(dǎo)體基板 11的熱氧化形成的硅氧化物膜。經(jīng)由電容器絕緣膜22，第二電極23形成在第一電極21的平坦表面上，具體地，形 成在第一電極21具有均一濃度的區(qū)域上。以這種方式，電容元件20 (20A)被形成為包括第一電極21、電容器絕緣膜22和第 二電極23。 在電容元件20A中，在元件隔離區(qū)域12形成在半導(dǎo)體基板11中之后，第一電極21例如由離子注入而形成。在離子注入之前，預(yù)氧化物膜形成在半導(dǎo)體基板11的表面上。在 離子注入之后預(yù)氧化物膜被去除。這里，元件隔離區(qū)域12的外圍部分同時(shí)被去除，且半導(dǎo) 體基板11的表面被暴露。因此，電容器絕緣膜22的厚度在有源區(qū)域13中的平坦表面上是 均一的，然而在去除元件隔離區(qū)域12之后形成在半導(dǎo)體基板11的暴露表面上的部分卻是薄的。第二電極23形成在第一電極21的平坦表面上，從而，電容器絕緣膜22在第二電 極23下方的部分也形成在第一電極21的平坦表面上。也就是，在第一電極21和第二電極 23之間的電容器絕緣膜22形成在第一電極21的平坦表面上，因此具有均一的厚度。以這樣的方式，因?yàn)橛傻谝浑姌O21、電容器絕緣膜22和第二電極23形成的電容元 件20A包括均一厚度的電容器絕緣膜22，所以將不存在寄生電容，且電容元件20A的總體電 壓跟隨特性成為所期望的。此外，因?yàn)殡娙萜鹘^緣膜22不具有薄的部分，所以膜的任何部 分的耐壓性也不會(huì)變差，電容元件20A的耐壓性被改善。換言之，電容元件20A的總體電壓跟隨特性成為所期望的，且電容元件的耐壓性 被改善，因而改善了可靠性。需要注意的是，在電容元件20A中，因?yàn)榈诙姌O23形成在有源區(qū)域13內(nèi)，所以 為引出第二電極23所提供的接觸部分33通過連接到第二電極23而形成在第二電極23上。 圖中示出的狀態(tài)包括多個(gè)接觸部分33。例如可以通過在第二電極23與元件隔離區(qū)域12之間的第一電極21上形成接觸 部分31來引出第一電極21。如圖中所示，接觸部分31可以沿第二電極23的兩側(cè)形成在第 一電極21上，或者僅沿第二電極23的一側(cè)形成在第一電極21上。也可以沿第一電極21 或者第二電極23的三側(cè)或者四側(cè)在第一電極21上形成接觸部分31。[電容元件的結(jié)構(gòu)的第二示例]下面將參考圖3A的平面布局圖以及沿圖3A的線B_B’剖取的圖3B的截面圖描述 根據(jù)本發(fā)明第一實(shí)施例的電容元件的結(jié)構(gòu)的第二示例。如圖3A和3B所示，半導(dǎo)體基板11包括由元件隔離區(qū)域12分開的有源區(qū)域13。 半導(dǎo)體基板11例如使用硅基板。元件隔離區(qū)域12例如是STI (淺溝槽隔離)結(jié)構(gòu)的元件 隔離區(qū)域。有源區(qū)域13包括由擴(kuò)散層形成的第一電極21。第一電極21的擴(kuò)散層例如具有 1X1018個(gè)原子/cm3以上的雜質(zhì)濃度。用于形成擴(kuò)散層的雜質(zhì)包括諸如磷、砷和銻的n型雜 質(zhì)以及諸如硼和銦的P型雜質(zhì)。如圖所示，第一電極21可以突出進(jìn)入元件隔離區(qū)域12下 方的部分。例如，當(dāng)通過將高濃度離子注入到硅(Si)基板來簡并硅(Si)的費(fèi)米能級而制成 類金屬的硅(Si)基板來產(chǎn)生第一電極21時(shí)，第一電極21的擴(kuò)散層適于具有例如1X1018 個(gè)原子/cm3以上的雜質(zhì)濃度。此外，對于約5%的電容值偏差，雜質(zhì)濃度例如是IX 1019個(gè) 原子/cm3以上。對于約以下的電容值偏差，雜質(zhì)濃度優(yōu)選地例如是IX 102°個(gè)原子/cm3 以上。在平面布局中，第一電極21可以遍及有源區(qū)域13形成，或者可以以距元件隔離區(qū) 域12的預(yù)定距離形成在有源區(qū)域13中(例如，正如圖3A中由雙點(diǎn)劃線表示的狀態(tài))。電容器絕緣膜22形成在第一電極21上。電容器絕緣膜22是例如由半導(dǎo)體基板11的熱氧化形成的硅氧化物膜。經(jīng)由電容器絕緣膜22，第二電極23形成在第一電極21的平坦表面上，具體地，形 成在第一電極21具有均一濃度的區(qū)域上。以這樣的方式，電容元件20(20B)被形成為包括第一電極21、電容器絕緣膜22和 第二電極23。在電容元件20B中，在元件隔離區(qū)域12形成在半導(dǎo)體基板11中之后，第一電極21 例如由離子注入而形成。在離子注入之前，預(yù)氧化物膜形成在半導(dǎo)體基板11的表面上。在 離子注入之后預(yù)氧化物膜被去除。這里，元件隔離區(qū)域12的外圍部分同時(shí)被去除，且半導(dǎo) 體基板11的表面被暴露。因此，電容器絕緣膜22的厚度在有源區(qū)域13中的平坦表面上是 均一的，然而在去除元件隔離區(qū)域12之后形成在半導(dǎo)體基板11的暴露表面上的部分卻是 薄的。第二電極23形成在第一電極21的平坦表面上，從而，電容器絕緣膜22在第二電 極23下方的部分也形成在第一電極21的平坦表面上。也就是，電容器絕緣膜22在第一電 極21的平坦表面上的部分中具有均一的厚度。備選地，在電容元件20B中，在元件隔離區(qū)域12形成在半導(dǎo)體基板11中之前，第 一電極21例如由離子注入而形成。在離子注入之前，預(yù)氧化物膜形成在半導(dǎo)體基板11的 表面上。在離子注入之后預(yù)氧化物膜被去除。用于形成元件隔離區(qū)域12的元件隔離溝槽 通過部分去除第一電極21的外圍部分以及半導(dǎo)體基板11的圍繞第一電極21的外圍部分 的部分而形成。因此，形成在有源區(qū)域13的表面上的電容器絕緣膜22僅形成在有源區(qū)域 13的平坦表面上，因此而具有均一的厚度。以這樣的方式，因?yàn)橛傻谝浑姌O21、電容器絕緣膜22和第二電極23形成的電容元 件20B包括均一厚度的電容器絕緣膜22，所以不存在寄生電容，且電容元件20B的總體電壓 跟隨特性成為所期望的。此外，因?yàn)殡娙萜鹘^緣膜22不具有薄的部分，所以膜的任何部分 的耐壓性也不會(huì)變差，電容元件20B的耐壓性被改善。換言之，電容元件20B的總體電壓跟隨特性成為所期望的，且電容元件的耐壓性 被改善，因而改善了可靠性。需要注意的是，在電容元件20B中，因?yàn)樵谄矫娌季种械诙姌O23形成在有源區(qū) 域13內(nèi)，所以為引出第二電極23所提供的接觸部分33通過連接到第二電極23而形成在 第二電極23上。圖中示出的狀態(tài)包括多個(gè)接觸部分33。第一電極21可以例如通過在第二電極23與元件隔離區(qū)域12之間的第一電極21 上形成接觸部分31而被引出。如圖所示，接觸部分31可以沿第二電極23的兩側(cè)形成在第 一電極21上，或者僅沿第二電極23的一側(cè)形成在第一電極21上。也可以沿第一電極21 或者第二電極23的三側(cè)或者四側(cè)在第一電極21上形成接觸部分31。[電容元件的第二示例的變型]下面將參考圖4A的平面布局圖以及沿圖4A的線C-C’剖取的圖4B的截面圖描述 電容元件的第二示例的變型。如圖4A和4B所示，除第二電極23的位置之外，電容元件20C具有與電容元件20B 相同的結(jié)構(gòu)。半導(dǎo)體基板11包括由元件隔離區(qū)域12分開的有源區(qū)域13。半導(dǎo)體基板11例如使用硅基板。元件隔離區(qū)域12是STI結(jié)構(gòu)的元件隔離區(qū)域。有源區(qū)域13包括由擴(kuò)散層形成的第一電極21。在平面布局中，第一電極21遍及有源區(qū)域13形成。電容器絕緣膜22形成在第一電極21上。電容器絕緣膜22例如是通過半導(dǎo)體基 板11的熱氧化形成的硅氧化物膜。經(jīng)由電容器絕緣膜22，第二電極23形成在第一電極21的平坦表面上，具體地，形 成在第一電極21具有均一濃度的區(qū)域上，且與元件隔離區(qū)域12部分交疊。第二電極23包 括電極焊墊部分24，電極焊墊部分24是第二電極23的延續(xù)且形成在元件隔離區(qū)域12上。以這種方式，電容元件20(20C)被形成為包括第一電極21、電容器絕緣膜22和第 二電極23。以這樣的方式，因?yàn)橛傻谝浑姌O21、電容器絕緣膜22和第二電極23形成的電容元 件20C包括均一厚度的電容器絕緣膜22，所以不存在寄生電容，且電容元件20C的總體電壓 跟隨特性成為所期望的。此外，因?yàn)殡娙萜鹘^緣膜22不具有薄的部分，所以膜的任何部分 的耐壓性也不會(huì)變差，電容元件20C的耐壓性被改善。換言之，電容元件20C的總體電壓跟隨特性成為所期望的，且電容元件的耐壓性 被改善，因而改善了可靠性。需要注意的是，在電容元件20C中，第二電極23在平面布局中從有源區(qū)域13延伸 到元件隔離區(qū)域12，且與第二電極23連續(xù)的電極焊墊部分24形成在元件隔離區(qū)域12上。 因此，為引出第二電極23所提供的接觸部分33形成在電極焊墊部分24上。圖中示出的狀 態(tài)包括多個(gè)接觸部分33。例如可以通過在第二電極23與元件隔離區(qū)域12之間的第一電極21上形成接觸 部分31而引出第一電極21。如圖所示，接觸部分31可以沿第二電極23的兩側(cè)形成在第一 電極21上，或者僅沿第二電極23的一側(cè)形成在第一電極21上。<2.第二實(shí)施例〉[電容元件的制造方法的第一示例]下面參考圖5A到10示出的制造步驟的平面布局圖和截面圖描述根據(jù)本發(fā)明第二 實(shí)施例的電容元件制造方法的第一示例。該制造方法是電容元件20A的示范性制造方法。 圖5A到10的截面圖示出沿相應(yīng)平面布局圖的線A-A’剖取的截面。如圖5A和5B所示，分開有源區(qū)域13的元件隔離區(qū)域12例如利用常規(guī)L0C0S法 (局部氧化法)形成在半導(dǎo)體基板11上。半導(dǎo)體基板11例如使用硅基板。然后，如圖6A和6B所示，預(yù)氧化物膜51形成在半導(dǎo)體基板11的表面上。例如通 過利用熱氧化法氧化半導(dǎo)體基板11的表面而形成預(yù)氧化物膜51。然后，抗蝕劑膜41利用抗蝕劑涂覆技術(shù)形成在半導(dǎo)體基板11上，且抗蝕劑膜41 通過利用光刻技術(shù)被圖案化以在形成第一電極的區(qū)域中形成開口部分42。在圖中示出的示 例中，第一電極21遍及有源區(qū)域13形成；然而，開口部分42例如可以形成在有源區(qū)域13 的內(nèi)側(cè)，如圖6A中的雙點(diǎn)劃線所表示。利用采用抗蝕劑膜41作為離子注入掩模的離子注入法，雜質(zhì)被離子注入到半導(dǎo) 體基板11的有源區(qū)域13以形成由擴(kuò)散層形成的第一電極21。在離子注入中，例如，采用諸 如磷、砷和銻的n型雜質(zhì)或者諸如硼和銦的p型雜質(zhì)，且劑量被例如設(shè)定為1 X 1014個(gè)原子/cm3以上。根據(jù)用于離子注入的雜質(zhì)適當(dāng)?shù)剡x擇注入能。盡管未示出，但在半導(dǎo)體基板11在元件隔離區(qū)域12邊緣下方的部分中實(shí)施了低 濃度離子注入。然后，去除抗蝕劑膜41。圖中示出的狀態(tài)剛好在去除抗蝕劑膜41之前。然后，如圖7A和7B所示，預(yù)氧化物膜51 (見圖6A、6B及其他)被去除以暴露有源 區(qū)域13中半導(dǎo)體基板11的表面。例如通過濕法刻蝕實(shí)施預(yù)氧化物膜51的去除。例如，利 用氫氟酸基化學(xué)物質(zhì)實(shí)施濕法刻蝕。這里，刻蝕也去除元件隔離區(qū)域12的一部分。特別地， 元件隔離區(qū)域12的未被抗蝕劑膜41覆蓋的部分(見圖6A、6B及其他)被離子注入損壞， 因此，過刻蝕多于未損壞的部分。在L0C0S結(jié)構(gòu)的鳥喙部分中硅氧化物膜的過刻蝕特別顯著。之后，利用SC清洗(APM清洗)洗凈半導(dǎo)體基板11的表面。然后，如圖8A和8B所示，電容器絕緣膜22例如利用熱氧化形成在第一電極21上。 因而，電容器絕緣膜22由硅氧化物膜形成。其厚度取決于電容元件的電容，且根據(jù)電容而 適當(dāng)?shù)乇贿x擇，例如，其范圍在約2nm到約50nm。然后，如圖9A和9B所示，第二電極23經(jīng)由電容器絕緣膜22形成在第一電極21 的平坦表面上。在平面布局中，第二電極23形成在有源區(qū)域13內(nèi)且與元件隔離區(qū)域12隔開預(yù)定 距離，且第二電極23形成在第一電極21內(nèi)。例如，通過首先在整個(gè)表面上方形成電極形成導(dǎo)電膜，然后利用采用抗蝕劑膜作 為刻蝕掩模(未示出)的常規(guī)干法刻蝕技術(shù)圖案化該電極形成導(dǎo)電膜來形成第二電極23。 例如，通常用于半導(dǎo)體器件的電極材料，諸如，金屬膜和導(dǎo)電多晶硅膜可以用于導(dǎo)電膜。以這樣的方式，電容元件20(20A)被形成為包括第一電極21、電容器絕緣膜22和 第二電極23。之后，盡管未示出，但MIS晶體管形成在半導(dǎo)體基板11上，且形成層間絕緣膜。然后，如圖10所示，接觸部分31和接觸部分33穿通層間絕緣膜(未示出)形成 以提供分別到電容元件20(20A)的第一電極21和第二電極23的互連。用于引出第一電極21的接觸部分31例如形成在第二電極23與元件隔離區(qū)域12 之間的第一電極21上。如圖所示，接觸部分31可以沿第二電極23的兩側(cè)形成在第一電極 21上，或者僅沿第二電極23的一側(cè)形成在第一電極21上。也可以沿第一電極21或者第二 電極23的三側(cè)或者四側(cè)在第一電極21上形成接觸部分31。因?yàn)榈诙姌O23形成在有源區(qū)域13內(nèi)，所以用于引出第二電極23的接觸部分33 通過連接到第二電極23而形成在第二電極23上。圖中示出的狀態(tài)包括多個(gè)接觸部分33。在電容元件20A的制造方法中，在元件隔離區(qū)域12形成在半導(dǎo)體基板11中之后， 第一電極21例如利用離子注入而形成。在離子注入之前，預(yù)氧化物膜形成在半導(dǎo)體基板11 的表面上。在離子注入之后預(yù)氧化物膜被去除。這里，元件隔離區(qū)域12的外圍部分同時(shí)被 去除，且半導(dǎo)體基板11的表面被暴露。因此，電容器絕緣膜22的厚度在有源區(qū)域13中的 平坦表面上是均一的，然而在去除元件隔離區(qū)域12之后形成在半導(dǎo)體基板11的暴露表面 上的部分卻是薄的。
第二電極23形成在第一電極21的平坦表面上，從而，電容器絕緣膜22在第二電 極23下方的部分也形成在第一電極21的平坦表面上。也就是，在第一電極21和第二電極 23之間的電容器絕緣膜22形成在第一電極21的平坦表面上，因此具有均一的厚度。因?yàn)橛傻谝浑姌O21、電容器絕緣膜22和第二電極23形成的電容元件20A包括均 一厚度的電容器絕緣膜22，所以不存在寄生電容，且電容元件20A的總體電壓跟隨特性成 為所期望的。此外，因?yàn)殡娙萜鹘^緣膜22不具有薄的部分，所以膜的任何部分的耐壓性也 不會(huì)變差，電容元件20A的耐壓性被改善。換言之，電容元件20A的總體電壓跟隨特性成為所期望的，且電容元件的耐壓性 被改善，因而改善了可靠性。[電容元件的制造方法的第二示例]下面參考圖11到16示出的制造步驟的平面布局圖和截面圖描述根據(jù)本發(fā)明第二 實(shí)施例的電容元件制造方法的第二示例。該制造方法是電容元件20B的示范性制造方法。 圖11到16的截面圖示出沿相應(yīng)平面布局圖的線B-B’剖取的截面。如圖11A和11B所示，焊墊氧化物膜52形成在半導(dǎo)體基板11的表面上，并且雜質(zhì) 被離子注入到半導(dǎo)體基板11的將是有源區(qū)域的區(qū)域中，以便形成由擴(kuò)散層形成的第一電 極21。第一電極21如下形成。例如，抗蝕劑膜43通過利用抗蝕劑涂覆技術(shù)形成在焊墊 氧化物膜52上，且抗蝕劑膜43通過利用光刻技術(shù)被圖案化以在形成第一電極的區(qū)域中形 成開口部分44。在平面圖中，開口部分44大于實(shí)際上形成的第一電極21。然后，通過采用抗蝕劑膜43作為離子注入掩模的離子注入法，雜質(zhì)通過焊墊氧化 物膜52被離子注入到半導(dǎo)體基板11中以形成由擴(kuò)散層形成的第一電極21。形成有第一電 極21的區(qū)域?qū)嵸|(zhì)上成為有源區(qū)域13。在離子注入中，例如，采用諸如磷、砷和銻的n型雜質(zhì)或者諸如硼和銦的p型雜質(zhì)， 且劑量例如被設(shè)定為1X1014個(gè)原子/cm3以上。根據(jù)用于離子注入的雜質(zhì)適當(dāng)?shù)剡x擇注入 能。然后，去除抗蝕劑膜43。圖中示出的狀態(tài)剛好在去除抗蝕劑膜43之前。然后，如圖12A和12B所示，硅氮化物膜53形成在焊墊氧化物膜52上。之后，抗蝕劑膜(未示出)例如通過利用抗蝕劑涂覆技術(shù)形成在硅氮化物膜53 上，且抗蝕劑膜(未示出)利用光刻技術(shù)被圖案化以形成在將要形成元件隔離區(qū)域的區(qū)域 上的開口部分(未示出)。然后，通過利用抗蝕劑膜作為刻蝕掩模的干法刻蝕，用于形成元件隔離溝槽的開 口部分54穿過硅氮化物膜53和焊墊氧化物膜52形成。用作刻蝕掩模的抗蝕劑膜之后被 去除。然后，通過利用硅氮化物膜53作為刻蝕掩模的干法刻蝕，用于分開有源區(qū)域13的 元件隔離溝槽14形成在半導(dǎo)體基板11中。這里，元件隔離溝槽14通過部分去除第一電極 21的外圍部分以及半導(dǎo)體基板11的圍繞第一電極21的外圍部分的部分而形成。然后，如圖13A和13B所示，熱氧化膜(未示出)例如利用熱氧化法形成在元件隔 離溝槽14的側(cè)壁和底部上，且絕緣膜被嵌入元件隔離溝槽14中。絕緣膜采用硅氧化物膜。例如，高密度等離子體(HDP) CVD法用于形成硅氧化物膜。之后，硅氮化物膜53上的過量絕緣膜通過化學(xué)機(jī)械拋光(CMP)法被去除。嵌入在 元件隔離溝槽14中的絕緣膜形成STI結(jié)構(gòu)的元件隔離區(qū)域12。然后，硅氮化物膜53和焊墊氧化物膜52通過例如濕法刻蝕被去除。硅氮化物膜 53的濕法刻蝕例如采用熱磷酸，焊墊氧化物膜52的濕法刻蝕例如采用氫氟酸基化學(xué)物質(zhì)。圖中示出的狀態(tài)在去除硅氮化物膜53和焊墊氧化物膜52之前。接著，盡管未示出，但預(yù)氧化物膜形成在半導(dǎo)體基板11的表面上，且實(shí)施離子注 入來調(diào)節(jié)形成在其他區(qū)域中的晶體管部分的閾值電壓Vth。然后，例如通過濕法刻蝕去除預(yù) 氧化物膜。然后，半導(dǎo)體基板11的表面利用SC清洗(APM清洗)被凈化。應(yīng)該注意的是， 因?yàn)轭A(yù)氧化物膜通過利用例如熱氧化法氧化半導(dǎo)體基板11的表面而形成，所以預(yù)氧化物 膜例如可以通過利用氫氟酸基化學(xué)物質(zhì)被去除。然后，如圖14A和14B所示，電容器絕緣膜22例如通過熱氧化形成在第一電極21 上。從而，電容器絕緣膜22由硅氧化物膜形成。其厚度根據(jù)電容元件的電容而改變，且根 據(jù)電容而適當(dāng)?shù)卦诩s2nm到約50nm的范圍內(nèi)選擇。然后，如圖15A和15B所示，第二電極23經(jīng)由電容器絕緣膜22形成在第一電極21 的平坦表面上。在平面布局中，第二電極23形成在有源區(qū)域13內(nèi)且與元件隔離區(qū)域12隔開預(yù)定 距離，并且形成在第一電極21內(nèi)。例如，通過首先在整個(gè)表面上方形成電極形成導(dǎo)電膜，然后利用采用抗蝕劑膜作 為刻蝕掩模(未示出)的常規(guī)干法刻蝕技術(shù)圖案化該電極形成導(dǎo)電膜來形成第二電極23。 例如，一般用于半導(dǎo)體器件的電極材料，諸如，金屬膜和導(dǎo)電多晶硅膜可以用于導(dǎo)電膜。在平面圖中，圖中示出的第二電極23形成在第一電極21的內(nèi)側(cè)；然而，第二電極 23可以遍及其中形成第一電極21的有源區(qū)域13形成，或者可以位于元件隔離區(qū)域12上 方。以這樣的方式，電容元件20(20B)被形成為包括第一電極21、電容器絕緣膜22和 第二電極23。之后，MIS晶體管形成在半導(dǎo)體基板11上，且形成層間絕緣膜，盡管未示出。然后，如圖16所示，接觸部分31和接觸部分33穿通層間絕緣膜(未示出)形成 以提供分別到電容元件20(20B)的第一電極21和第二電極23的互連。用于引出第一電極21的接觸部分31例如形成在第二電極23與元件隔離區(qū)域12 之間的第一電極21上。如圖所示，接觸部分31可以沿第二電極23的兩側(cè)形成在第一電極 21上，或者僅沿第二電極23的一側(cè)形成在第一電極21上。也可以沿第一電極21或者第二 電極23的三側(cè)或者四側(cè)在第一電極21上形成接觸部分31。因?yàn)榈诙姌O23形成在有源區(qū)域13內(nèi)，所以用于引出第二電極23的接觸部分33 通過連接到第二電極23而形成在第二電極23上。圖中示出的狀態(tài)包括多個(gè)接觸部分33。在電容元件20B的制造方法中，在形成STI結(jié)構(gòu)的元件隔離區(qū)域12之前，由擴(kuò)散 層形成的第一電極21通過在半導(dǎo)體基板11的將成為有源區(qū)域13實(shí)施高濃度離子注入而 形成。之后，形成元件隔離區(qū)域12的元件隔離溝槽14通過去除第一電極21的外圍部分以 及半導(dǎo)體基板11的圍繞第一電極21的外圍部分的部分而形成。因而，作為高濃度離子注入?yún)^(qū)域的第一電極21遍及有源區(qū)域13形成，且形成在第一電極21上的電容器絕緣膜22 具有均一的厚度。從而，第二電極23形成在具有均一厚度的電容器絕緣膜22上。因?yàn)殡娙萜鹘^緣膜22具有均一的厚度，所以不存在寄生電容，且電容元件20B的 總體電壓跟隨特性成為所期望的。此外，因?yàn)殡娙萜鹘^緣膜22不具有薄的部分，所以膜的 任何部分的耐壓性也不會(huì)變差，電容元件20B的耐壓性被改善。結(jié)果，可以改善電容元件20B的可靠性。 在根據(jù)第二制造方法形成電容元件20C的過程中，在平面布局中，第一電極21遍 及有源區(qū)域13形成，且均一厚度的電容絕緣膜22形成在有源區(qū)域13上。以這樣的方式， 第二電極23也可以形成在元件隔離區(qū)域12上，且延續(xù)第二電極23的電極焊墊部分可以形 成在元件隔離區(qū)域12上。當(dāng)?shù)谝浑姌O21形成在有源區(qū)域13的內(nèi)側(cè)而不是遍及有源區(qū)域 13形成時(shí)，第一電極21和元件隔離區(qū)域12將被半導(dǎo)體基板11未摻雜雜質(zhì)的部分分隔。當(dāng) 電容絕緣膜22以該狀態(tài)形成時(shí)，電容絕緣膜22在第一電極21和半導(dǎo)體基板11上將具有 不同的厚度。具體地，電容絕緣膜22在第一電極21上是厚的，而在半導(dǎo)體基板11上是薄 的。這樣，常規(guī)技術(shù)中的問題仍未解決。為此，第一電極21遍及有源區(qū)域13形成。在前述實(shí)施例及變型中，利用氧化形成的硅氧化物膜用于電容絕緣膜22 ；然而， 例如也可以使用硅氮化物膜。這樣，硅氮化物膜可以通過對半導(dǎo)體基板(硅基板)11的表 面進(jìn)行氮化而形成。此外，硅氧化物膜和硅氮化物膜的層疊膜可以用于電容絕緣膜22。這樣，可以通過 首先對半導(dǎo)體基板(硅基板)11的表面進(jìn)行氧化形成硅氧化物膜，然后對硅氧化物膜的表 面進(jìn)行氮化而生產(chǎn)硅氧化物膜和硅氮化物膜的層疊結(jié)構(gòu)。此外，硅氮氧化物膜可以用于電容絕緣膜22。這樣，可以通過首先對半導(dǎo)體基板 (硅基板)11的表面進(jìn)行氧化形成硅氧化物膜，然后對硅氧化物膜進(jìn)行氮化而形成硅氮氧 化物膜。<3.第三實(shí)施例〉[采用電容元件的固態(tài)成像器件]下面參考圖17的框圖和圖18的電路圖描述根據(jù)本發(fā)明實(shí)施例的采用電容元件20 的固態(tài)成像器件的示例。如圖17所示，固態(tài)成像器件1包括像素部分210，在該像素部分210中多個(gè)單 位像素(未示出)沿行和列方向排列；驅(qū)動(dòng)控制器207，設(shè)置在像素部分210外部；列處理 器226 ；參考信號發(fā)生器227，向列處理器226提供用于AD轉(zhuǎn)換的參考電壓；以及輸出部分 228。驅(qū)動(dòng)控制器207具有順次讀出像素部分210的信號的控制電路功能。例如，驅(qū)動(dòng) 控制器207包括控制列尋址或者列掃描的水平掃描電路212、控制行尋址以及行掃描的垂 直掃描電路214、以及其功能包括產(chǎn)生內(nèi)部時(shí)鐘的通信/定時(shí)控制器220。固態(tài)成像器件1 還包括時(shí)鐘轉(zhuǎn)換器223，其產(chǎn)生時(shí)鐘頻率快于輸入時(shí)鐘頻率的脈沖。驅(qū)動(dòng)控制器207的元件與像素部分210利用制造半導(dǎo)體集成電路中采用的技術(shù)形 成在諸如單晶硅中的半導(dǎo)體區(qū)域中，且一起構(gòu)成固態(tài)成像器件。單位像素包括作為光接收元件(光電轉(zhuǎn)換器)的光敏二極管以及像素內(nèi)放大器 (未示出)，該像素內(nèi)放大器包括用于放大的半導(dǎo)體元件(例如，M0S晶體管)。
像素內(nèi)放大器具有例如浮置擴(kuò)散放大器的結(jié)構(gòu)。作為示例，可以采用傳輸晶體管、 復(fù)位晶體管、放大晶體管以及選擇晶體管的四晶體管結(jié)構(gòu)。傳輸晶體管讀出光敏二極管中產(chǎn)生的信號電荷。復(fù)位晶體管，在信號電荷從光敏二極管傳輸?shù)礁≈脭U(kuò)散部分之前，響應(yīng)提供給柵 極電極的復(fù)位脈沖將浮置擴(kuò)散部分的電勢復(fù)位為復(fù)位電壓。利用放大晶體管，通過復(fù)位晶體管復(fù)位的浮置擴(kuò)散部分的電勢輸出為復(fù)位電平， 而在利用傳輸晶體管傳輸信號電荷之后，浮置擴(kuò)散部分的電勢輸出為信號電平。選擇晶體管使單位像素進(jìn)入選擇狀態(tài)，且引起放大晶體管輸出信號。單位像素經(jīng)由行控制線215連接到垂直掃描電路214而用于行選擇，且經(jīng)由垂直 信號線219連接到包括用于每個(gè)垂直列的列AD電路225的列處理器226。水平掃描電路212和垂直掃描電路214被構(gòu)造為包括解碼器，且適于響應(yīng)于從通 信/定時(shí)控制器220提供的控制信號CN1和CN2而開始移位(shift)操作(掃描)。因此， 控制信號CN1包括用于驅(qū)動(dòng)單位像素的各種脈沖信號(例如，諸如復(fù)位脈沖RST、傳輸脈沖 TRF以及DRN控制脈沖DRN)。通信/定時(shí)控制器220接收主時(shí)鐘CLK0作為基本脈沖，該基本脈沖對應(yīng)于用于將 要被處理的模擬像素信號從像素部分210傳送到列處理器226側(cè)的各種驅(qū)動(dòng)脈沖。此外，通信/定時(shí)控制器220基于輸入的主時(shí)鐘CLK0和在時(shí)鐘轉(zhuǎn)換器223中產(chǎn)生 的高速時(shí)鐘產(chǎn)生內(nèi)部時(shí)鐘。通信/定時(shí)控制器220提供每個(gè)部分的操作所必須的預(yù)定定時(shí)的時(shí)鐘和脈沖信 號。此外，除了接收主時(shí)鐘CLK0之外，通信/定時(shí)控制器220接收指示操作模式等的數(shù)據(jù) DATA，且輸出包含固態(tài)成像器件1的信息的數(shù)據(jù)。此外，通信/定時(shí)控制器220將與輸入的主時(shí)鐘CLK0具有相同頻率的時(shí)鐘CLK1 以及通過將CLK1對半分而生成的低速時(shí)鐘CLK2提供給器件中的每個(gè)部分，例如，諸如水平 掃描電路212、垂直掃描電路214和列處理器226。垂直掃描電路214選擇像素部分210的行，且提供這些行所必須的脈沖。例如， 垂直掃描電路214包括垂直解碼器214a，指定垂直方向上的讀出行；以及垂直驅(qū)動(dòng)電路 214b，通過提供脈沖到用于由垂直解碼器214a指定的讀出地址的單位像素(行方向)的行 控制線215進(jìn)行驅(qū)動(dòng)而提供。水平掃描電路212用于從列處理器226讀出計(jì)數(shù)值。與低速時(shí)鐘CLK2同步，水平 掃描電路212在來自時(shí)鐘轉(zhuǎn)換器223的高速時(shí)鐘的控制下順次選擇列處理器226的列AD電 路225，且引導(dǎo)信號到水平信號線218。例如，水平掃描電路212包括水平解碼器212a，指 定水平方向上的讀出行；以及水平驅(qū)動(dòng)電路212b，根據(jù)由水平解碼器212a指定的讀出地址 將列處理器226的信號引導(dǎo)到水平信號線218。應(yīng)該注意的是，例如提供由列AD電路225 處理的比特?cái)?shù)n (其中n是正整數(shù))的水平信號線218。例如，當(dāng)比特?cái)?shù)n是10 (n = 10) 時(shí)，十個(gè)水平信號線218相應(yīng)于這些比特而被提供。時(shí)鐘轉(zhuǎn)換器223產(chǎn)生時(shí)鐘頻率快于輸入時(shí)鐘頻率的脈沖。例如，時(shí)鐘轉(zhuǎn)換器223 從通信/定時(shí)控制器220接收低速時(shí)鐘CLK2，且基于所接收的時(shí)鐘產(chǎn)生頻率為CLK2的至少 兩倍的時(shí)鐘。在以下，CLK2的至少兩倍的頻率被稱為“高速時(shí)鐘CLK3”。從通信/定時(shí)控 制器220接收的低速時(shí)鐘CLK2以及時(shí)鐘轉(zhuǎn)換器223中產(chǎn)生的高速時(shí)鐘CLK3被提供給通信/定時(shí)控制器220，且提供輸出部分228作為數(shù)據(jù)輸出部分的示例?；诟咚贂r(shí)鐘CLK3，通信/定時(shí)控制器220產(chǎn)生用于AD轉(zhuǎn)換的參考信號(參考電 壓)RAMP生成參考時(shí)鐘(與CK0相同)以及計(jì)數(shù)時(shí)鐘CK0 (與CLK3頻率相同)。這里，高速 時(shí)鐘CLK3優(yōu)選具有低速時(shí)鐘CLK2的至少兩倍(優(yōu)選整數(shù)倍)的頻率。在固態(tài)成像器件1中，單位像素的輸出像素信號以垂直列為單位經(jīng)由垂直信號線 219提供給列處理器226的列AD電路225。列處理器226的每個(gè)列AD電路225順次接收單個(gè)列中的像素的信號，且處理這些 信號。例如，每個(gè)列AD電路225包括ADC(模擬數(shù)字轉(zhuǎn)換器)電路，該ADC電路例如基于高 速時(shí)鐘CLK3將模擬信號轉(zhuǎn)換成例如10比特的數(shù)字信號。列AD電路225 —旦在比較器(電壓比較器)252處接收斜坡形狀(ramp-shaped) 的參考信號RAMP便開始用時(shí)鐘信號計(jì)數(shù)。對于AD轉(zhuǎn)換，經(jīng)由垂直信號線219的輸入模擬 像素信號與參考信號RAMP相比較，且進(jìn)行計(jì)數(shù)直到獲得脈沖信號。在列AD電路225中被轉(zhuǎn)換的數(shù)字像素?cái)?shù)據(jù)經(jīng)由水平選擇開關(guān)(未示出)發(fā)送到 水平信號線218且輸出到輸出部分228，其中該水平選擇開關(guān)由來自水平掃描電路212的水 平選擇信號驅(qū)動(dòng)。應(yīng)該注意的是，比特?cái)?shù)不限于10，而可以小于10(例如，8比特)或者大 于10 (例如，14比特)。以這樣的方式，對應(yīng)于包括沿行方向和列方向的光接收元件陣列的像素部分210， 像素部分210順次輸出以行為單位的每個(gè)垂直列的像素信號，從而像素部分210的像素信 號的整體集合表示單個(gè)圖像，或者所謂的幀圖像。參考信號發(fā)生器227包括DAC (DA轉(zhuǎn)換器；數(shù)模轉(zhuǎn)換器)227a。參考信號發(fā)生器227 由從來自通信/定時(shí)控制器220的控制數(shù)據(jù)CN4表示的初始值且與計(jì)數(shù)時(shí)鐘CK0同步地產(chǎn) 生階梯狀鋸齒波(斜坡波形)。這樣產(chǎn)生的鋸齒波作為用于AD轉(zhuǎn)換的參考電壓(ADC參考 信號)提供給列處理器226的每個(gè)列AD電路225。控制數(shù)據(jù)CN4包含用于向隨時(shí)間改變的數(shù)字?jǐn)?shù)據(jù)提供相同的變化率的信息，使得 每個(gè)比較過程的斜坡電壓具有相同的斜率(變化率)。具體地，優(yōu)選由計(jì)數(shù)時(shí)鐘CK0指定的 每單位時(shí)間將計(jì)數(shù)值改變1。列AD電路225包括比較器252和計(jì)數(shù)器254，且具有n比特AD轉(zhuǎn)換功能。比較器 252比較DAC 227a中產(chǎn)生的參考信號RAMP和從以行控制線215為單位的單位像素經(jīng)由垂 直信號線219獲得的模擬像素信號。計(jì)數(shù)器254對比較器252完成比較過程的時(shí)間進(jìn)行計(jì) 數(shù)，且保持結(jié)果。從通信/定時(shí)控制器220，計(jì)數(shù)器254接收指示向下計(jì)數(shù)操作模式或者向上計(jì)數(shù)操 作模式的控制信號CN5。因此，通信/定時(shí)控制器220包括控制部分(未示出)，該控制部 分根據(jù)比較器252是否相對于像素信號的復(fù)位成分A V或者信號成分Vsig實(shí)施比較處理 來切換計(jì)數(shù)器254的計(jì)數(shù)處理模式。參考信號發(fā)生器227中產(chǎn)生的階梯狀參考信號RAMP共同輸入到比較器252的輸 入端RAMP之一。其他輸入端分別連接到相應(yīng)垂直列的垂直信號線219，且來自像素部分210 的像素信號電壓單獨(dú)輸入到其他輸入端。比較器252的輸出信號提供給計(jì)數(shù)器254。來自通信/定時(shí)控制器220的計(jì)數(shù)時(shí)鐘CK0共同輸入到計(jì)數(shù)器254的時(shí)鐘端。計(jì)數(shù)器254基于計(jì)數(shù)時(shí)鐘CK0以及由比較器252提供的比較器輸出實(shí)施計(jì)數(shù)操作。利用公共向上/向下計(jì)數(shù)器(U/D CNT)，計(jì)數(shù)器254可操作為實(shí)施在向下計(jì)數(shù)操作和向 上計(jì)數(shù)操作之間切換(具體地，交替地)的計(jì)數(shù)處理而與計(jì)數(shù)模式無關(guān)。此外，計(jì)數(shù)器254從水平掃描電路212經(jīng)由控制線212c接收控制脈沖。計(jì)數(shù)器 254具有保持計(jì)數(shù)結(jié)果的鎖存功能，且保持計(jì)數(shù)器輸出值直到由經(jīng)由控制線212c的控制脈 沖指示。每個(gè)列AD電路225的輸出連接到水平信號線218。水平信號線218設(shè)置為數(shù)量與 列AD電路225的n比特的寬度相對應(yīng)，且經(jīng)由感應(yīng)電路(未示出)連接到輸出部分228，該 感應(yīng)電路以與輸出線(未示出)相對應(yīng)的數(shù)量n被提供。在上述結(jié)構(gòu)的固態(tài)成像器件1中，列AD電路225在像素信號讀出周期中實(shí)施計(jì)數(shù) 操作，且在預(yù)定定時(shí)處輸出計(jì)數(shù)結(jié)果。具體地，比較器252首先比較來自參考信號發(fā)生器 227的斜坡波形電壓與經(jīng)由垂直信號線219輸入的像素信號電壓。電壓匹配時(shí)，比較器252 的比較器輸出反轉(zhuǎn)(在此示例中，從H電平到L電平的轉(zhuǎn)換)。此時(shí)，計(jì)數(shù)器254以向下計(jì)數(shù)模式或者向上計(jì)數(shù)模式且與由參考信號發(fā)生器227 產(chǎn)生的斜坡波形電壓同步地開始計(jì)數(shù)。當(dāng)?shù)玫奖容^器輸出的反轉(zhuǎn)的信息時(shí)，計(jì)數(shù)器254停 止計(jì)數(shù)操作，且鎖存(保持和存儲(chǔ))電流計(jì)數(shù)值作為像素?cái)?shù)據(jù)從而完成AD轉(zhuǎn)換。然后，基于通過從水平掃描電路212經(jīng)由控制線212c且在預(yù)定定時(shí)處輸入的水平 選擇信號CH(i)的移位操作，計(jì)數(shù)器254順次將存儲(chǔ)且保持的像素?cái)?shù)據(jù)輸出到外部。如圖18所示，本發(fā)明實(shí)施例的電容元件20用于濾除DC成分，且用在像素部分210 的像素內(nèi)放大器261與比較器252之間。具體地，電容元件20串聯(lián)連接在垂直信號線219 與比較器252之間。比較器252比較DAC 227a(見圖17)中產(chǎn)生的參考信號RAMP與經(jīng)由垂直信號線 219獲得的來自以行控制線215 (見圖17)為單位的單位像素的模擬像素信號。這里，垂直信號線219的電勢A隨像素部分210的光敏二極管PD的電勢的改變而 變化。然而，因?yàn)榫哂袃?yōu)良的電壓跟隨特性的本發(fā)明實(shí)施例的電容元件20連接到垂直信號 線219，所以該改變由電容元件20的電容的量抵消。該抵消是電壓依賴型的。因?yàn)楸容^器 252比較RAMP電勢和電勢A，所以在比較器252中電壓跟隨特性被抑制。應(yīng)該注意的是，在像素部分20中，光敏二極管PD中獲得的信號電荷由傳輸晶體管 TRG讀出。在將信號電荷從光敏二極管PD傳輸?shù)礁≈脭U(kuò)散部分FD之前，復(fù)位晶體管RST響 應(yīng)于供應(yīng)給柵極電極的復(fù)位脈沖將浮置擴(kuò)散部分FD的電勢復(fù)位到復(fù)位電壓。通過放大晶 體管AMP，由復(fù)位晶體管RST復(fù)位的浮置擴(kuò)散部分FD的電勢輸出為復(fù)位電平，通過傳輸晶體 管TRG傳輸信號電荷之后浮置擴(kuò)散部分FD的電勢輸出為信號電平。選擇晶體管SEL使單 位像素進(jìn)入選擇狀態(tài)，且引起放大晶體管AMP輸出信號。<4.第四實(shí)施例〉[成像裝置的結(jié)構(gòu)示例]下面參考圖19的框圖描述根據(jù)本發(fā)明第四實(shí)施例的成像裝置的結(jié)構(gòu)示例。該成 像裝置使用本發(fā)明實(shí)施例的固態(tài)成像器件。如圖19所示，成像裝置300在傳感部分301中包括固態(tài)成像器件310。用于聚焦 圖像的聚光光學(xué)部分302提供在傳感部分301的聚光側(cè)。傳感部分301連接到用于驅(qū)動(dòng)傳 感部分301的驅(qū)動(dòng)電路，且連接到信號處理器303，該信號處理器303包括諸如信號處理電路的元件，通過該元件固態(tài)成像器件310中的經(jīng)歷光電轉(zhuǎn)換的信號被處理成圖像。信號處 理器303中被處理的圖像信號可以存儲(chǔ)在圖像存儲(chǔ)部分(未示出)中。在成像裝置300中， 前述實(shí)施例中所描述的固態(tài)成像器件1可以用作固態(tài)成像器件310。本發(fā)明實(shí)施例的成像裝置300采用本發(fā)明實(shí)施例的固態(tài)成像器件1。因?yàn)楣虘B(tài)成 像器件1能夠穩(wěn)定地進(jìn)行信號處理，所以成像裝置300可以有利地生成高質(zhì)量圖像。成像裝置300可以在一個(gè)芯片中實(shí)現(xiàn)，或者實(shí)現(xiàn)為封裝傳感部分和信號處理器或 者光學(xué)系統(tǒng)的成像模塊。正如這里所用的術(shù)語，成像裝置300意指具有例如照相機(jī)或者成 像功能的便攜式裝置。此外，術(shù)語“成像”不僅表示利用照相機(jī)的普通的圖像捕捉，而且在 更廣泛的意義上也表示包括指紋檢測的各種圖像捕捉過程。本申請包括與于2009年3月31提交到日本專利局的日本特開第JP2009-086669 號中所公開的相關(guān)的主題，將其全部內(nèi)容引用參考于此。本領(lǐng)域的技術(shù)人員應(yīng)該理解的是，各種修改、組合、部分組合和改變可以依設(shè)計(jì)需 要和其他因素而進(jìn)行，只要它們在權(quán)利要求或者其等同特征的范圍內(nèi)。
權(quán)利要求
一種電容元件，包括有源區(qū)域，由形成在半導(dǎo)體基板中的元件隔離區(qū)域分開；在所述有源區(qū)域中由擴(kuò)散層形成的第一電極；絕緣層，形成在所述第一電極上；以及第二電極，經(jīng)由所述絕緣層形成在所述第一電極的平坦表面上，其中在平面布局中，所述第二電極形成在所述有源區(qū)域內(nèi)且在所述第一電極內(nèi)。
2.根據(jù)權(quán)利要求1所述的電容元件，其中所述元件隔離區(qū)域是LOCOS結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的電容元件，其中所述元件隔離區(qū)域是STI結(jié)構(gòu)。
4.根據(jù)權(quán)利要求3所述的電容元件，其中所述第二電極經(jīng)由所述絕緣層形成并延伸到 所述STI結(jié)構(gòu)的所述元件隔離區(qū)域上。
5.根據(jù)權(quán)利要求1所述的電容元件，其中所述第一電極的所述擴(kuò)散層具有IXlO18個(gè) 原子/cm3以上的雜質(zhì)濃度。
6.根據(jù)權(quán)利要求1所述的電容元件，其中接觸部分通過連接到所述第二電極而形成在 所述第二電極上。
7.—種制造電容元件的方法，該方法包括步驟在半導(dǎo)體基板中形成分開有源區(qū)域的元件隔離區(qū)域； 離子注入雜質(zhì)到所述有源區(qū)域中，從而形成由擴(kuò)散層形成的第一電極； 在所述第一電極上形成絕緣層；以及在所述第一電極的平坦表面上且在所述絕緣層上方形成第二電極，其中在平面布局 中，所述第二電極形成在所述有源區(qū)域內(nèi)且在所述第一電極內(nèi)。
8.—種制造電容元件的方法，該方法包括步驟離子注入雜質(zhì)到半導(dǎo)體基板的將成為有源區(qū)域的區(qū)域中，從而形成由擴(kuò)散層形成的第 一電極；在所述半導(dǎo)體基板中形成分開所述有源區(qū)域的元件隔離溝槽； 在所述元件隔離溝槽中嵌入絕緣膜以形成元件隔離區(qū)域； 在所述第一電極上形成絕緣層；以及 在所述絕緣層上形成第二電極，所述元件隔離溝槽通過部分去除所述第一電極的外圍部分以及所述半導(dǎo)體基板的圍 繞所述第一電極的所述外圍部分的部分而形成。
9.根據(jù)權(quán)利要求8所述的方法，其中在平面布局中，所述第二電極形成在所述有源區(qū) 域內(nèi)且在所述第一電極內(nèi)。
10.一種固態(tài)成像器件，包括像素部分，包括光電轉(zhuǎn)換器，該光電轉(zhuǎn)換器通過入射光的光電轉(zhuǎn)換而產(chǎn)生信號電荷； 列處理器，包括多個(gè)列AD電路，該多個(gè)列AD電路的每個(gè)包括比較從所述像素部分輸出 的信號電荷與用于AD轉(zhuǎn)換的參考電壓的比較器；以及電容元件，提供在所述像素部分的輸出側(cè)與所述比較器之間，所述電容元件濾除DC成 分，其中所述電容元件包括有源區(qū)域，由形成在半導(dǎo)體基板中的元件隔離區(qū)域分開；在所 述有源區(qū)域中由擴(kuò)散層形成的第一電極；絕緣層，形成在所述第一電極上；以及第二電極， 經(jīng)由所述絕緣層形成在所述第一電極的平坦表面上，其中在平面布局中，所述第二電極形成在所述有源區(qū)域內(nèi)且在所述第一電極內(nèi)。
11. 一種成像裝置，包括 聚光光學(xué)部分，聚集入射光；傳感部分，包括固態(tài)成像器件，該固態(tài)成像器件接收由所述聚光光學(xué)部分聚集的光且使所述光經(jīng)歷光電轉(zhuǎn)換；以及信號處理器，處理在所述固態(tài)成像器件中經(jīng)歷光電轉(zhuǎn)換的信號， 所述固態(tài)成像器件包括像素部分，包括光電轉(zhuǎn)換器，該光電轉(zhuǎn)換器通過入射光的光電轉(zhuǎn)換而產(chǎn)生信號電荷； 列處理器，包括多個(gè)列AD電路，該多個(gè)列AD電路的每個(gè)包括比較從所述像素部分輸出 的信號電荷與用于AD轉(zhuǎn)換的參考電壓的比較器；以及電容元件，提供在所述像素部分的輸出側(cè)與所述比較器之間，所述電容元件濾除DC成 分，其中所述電容元件包括有源區(qū)域，由形成在半導(dǎo)體基板中的元件隔離區(qū)域分開；在所 述有源區(qū)域中由擴(kuò)散層形成的第一電極；絕緣層，形成在所述第一電極上；以及第二電極， 經(jīng)由所述絕緣層形成在所述第一電極的平坦表面上，其中在平面布局中，所述第二電極形 成在所述有源區(qū)域內(nèi)且在所述第一電極內(nèi)。
全文摘要
本發(fā)明提供一種電容元件及其制造方法、固態(tài)成像器件和成像裝置。該電容元件包括有源區(qū)域，由形成在半導(dǎo)體基板中的元件隔離區(qū)域分開；第一電極，由擴(kuò)散層形成在有源區(qū)域中；絕緣層，形成在第一電極上；以及第二電極，通過絕緣層形成在第一電極的平坦表面上，其中在平面布局中，第二電極形成在有源區(qū)域及第一電極的范圍內(nèi)。
文檔編號H01L21/822GK101853851SQ20101014513
公開日2010年10月6日 申請日期2010年3月24日 優(yōu)先權(quán)日2009年3月31日
發(fā)明者蛯子芳樹 申請人:索尼公司