專利名稱：半導(dǎo)體器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種能夠改進(jìn)亞閾擺幅的半導(dǎo)體器件及其制作方法。
背景技術(shù)：
晶體管亞閾狀態(tài)是MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的一種重要工作模式。這是MOSFET的柵極電壓Vgs處于閾值電壓VT之下，又沒有出現(xiàn)導(dǎo)電溝道的一種工作狀態(tài)。這時還是有一股較小的電流通過器件，該電流即稱為亞閾電流。亞閾電流雖然較小， 但是卻能很好地受到柵極電壓的控制。所以亞閾狀態(tài)的MOSFET在低電壓、低功耗應(yīng)用時很有利，特別是在邏輯開關(guān)和存儲器等大規(guī)模集成電路應(yīng)用中非常受到人們的重視。亞閾值擺幅(subthreshold swing)，又稱為S因子，是MOSFET在亞閾狀態(tài)工作時、用作為邏輯開關(guān)時的一個重要參數(shù)。它定義為S = dVgS/d(loglO Id)，單位是[mV/ decade] 0 S在數(shù)值上等于為使漏極電流Id變化一個數(shù)量級時所需要的柵極電壓增量 Δ Vgs，表示著Id-Vgs關(guān)系曲線的上升率。S值與器件結(jié)構(gòu)和溫度等有關(guān)。室溫下S的理論最小值為60mV/decade。但是，S值并不會隨著MOSFET器件尺寸縮小而同步變小，這嚴(yán)重影響了 MOSFET器件的閾值電壓以及因此影響供電電壓能夠減小的程度。有鑒于此，需要提供一種新穎的半導(dǎo)體器件及其制作方法，以實現(xiàn)更為陡峭的開關(guān)性能(例如，室溫下S < 60mV/decade)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種包括能夠改進(jìn)亞閾擺幅(S)的半導(dǎo)體器件及其制作方法，特別是使得室溫下S值能夠小于60mV/decade，以提供更佳的開關(guān)性能。根據(jù)本發(fā)明的一個方面，提供了一種半導(dǎo)體器件，包括第一導(dǎo)電類型的半導(dǎo)體襯底；在半導(dǎo)體襯底上形成的柵極；以及分別在柵極兩側(cè)的半導(dǎo)體襯底中形成的高摻雜的第一導(dǎo)電類型的區(qū)域和高摻雜的第二導(dǎo)電類型的區(qū)域，其中，高摻雜的第二導(dǎo)電類型的區(qū)域在柵極一側(cè)的端部通過介質(zhì)層與半導(dǎo)體襯底隔開。優(yōu)選地，第一導(dǎo)電類型可以為P型，第二導(dǎo)電類型可以為N型；或者所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。優(yōu)選地，柵極可以包括在半導(dǎo)體襯底上形成的柵極絕緣層；以及在柵極絕緣層之上形成的高摻雜的第二導(dǎo)電類型的柵極主體。優(yōu)選地，高摻雜的第二導(dǎo)電類型的區(qū)域可以由近第二導(dǎo)電類型金屬材料形成。優(yōu)選地，介質(zhì)層包括氧化物膜或氮化物膜，其厚度小于50人。根據(jù)本發(fā)明的另一方面，提供了一種制作半導(dǎo)體器件的方法，包括提供第一導(dǎo)電類型的半導(dǎo)體襯底；在半導(dǎo)體襯底上形成柵極；在柵極的第一側(cè)的半導(dǎo)體襯底中形成高摻雜的第一導(dǎo)電類型的區(qū)域；以及在柵極與第一側(cè)相對的第二側(cè)的半導(dǎo)體襯底中形成高摻雜的第二導(dǎo)電類型的區(qū)域，其中，在形成高摻雜的第二導(dǎo)電類型的區(qū)域之前，在將要形成的該高摻雜的第二導(dǎo)電類型的區(qū)域靠近柵極一側(cè)的端部處，形成介質(zhì)層。優(yōu)選地，第一導(dǎo)電類型可以為P型，第二導(dǎo)電類型可以為N型；或者所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。優(yōu)選地，形成柵極可以包括在半導(dǎo)體襯底上形成柵極絕緣層；以及在柵極絕緣層之上形成高摻雜的第二導(dǎo)電類型的柵極主體。優(yōu)選地，形成高摻雜的第一導(dǎo)電類型的區(qū)域可以包括在柵極的第二側(cè)，在半導(dǎo)體襯底上形成覆層；在柵極的第一側(cè)，形成高摻雜的第一導(dǎo)電類型的區(qū)域；以及去除覆層。優(yōu)選地，形成介質(zhì)層以及形成高摻雜的第二導(dǎo)電類型的區(qū)域可以包括在柵極的第一側(cè)，在半導(dǎo)體襯底上形成保護(hù)層；在柵極的第二側(cè)，選擇性刻蝕半導(dǎo)體襯底，形成凹入?yún)^(qū)域；在凹入?yún)^(qū)域靠近柵極一側(cè)形成介質(zhì)層；在凹入?yún)^(qū)域中形成高摻雜的第二導(dǎo)電類型的區(qū)域；以及去除保護(hù)層。優(yōu)選地，所述介質(zhì)層包括氧化物膜或氮化物膜，其厚度小于50人。優(yōu)選地，在凹入?yún)^(qū)域中形成高摻雜的第二導(dǎo)電類型的區(qū)域可以包括在凹入?yún)^(qū)域中，在半導(dǎo)體襯底上外延生長Si或SiGe，所述Si或SiGe被高摻雜為第二導(dǎo)電類型。優(yōu)選地，在凹入?yún)^(qū)域中形成高摻雜的第二導(dǎo)電類型的區(qū)域可以包括在凹入?yún)^(qū)域中，在半導(dǎo)體襯底上沉積Si，所述Si被高摻雜為第二導(dǎo)電類型。優(yōu)選地，在凹入?yún)^(qū)域中形成高摻雜的第二導(dǎo)電類型的區(qū)域包括在凹入?yún)^(qū)域中，在半導(dǎo)體襯底上沉積近第二導(dǎo)電類型金屬材料。在本發(fā)明的半導(dǎo)體器件中，由于基于量子隧穿效應(yīng)來工作，從而開關(guān)速度可以相當(dāng)高，可以在室溫下實現(xiàn)S < 60mV/decadeo


通過以下參照附圖對本發(fā)明實施例的描述，本發(fā)明的上述以及其他目的、特征和有點將更為清楚，在附圖中圖1 6示出了根據(jù)本發(fā)明實施例制作半導(dǎo)體器件的流程中各步驟的視圖；以及圖7示出了根據(jù)本發(fā)明實施例的半導(dǎo)體器件的結(jié)構(gòu)示意圖；以及圖8(a)和(b)示出了根據(jù)本發(fā)明實施例的半導(dǎo)體器件的工作原理示意圖。
具體實施例方式以下，通過附圖中示出的具體實施例來描述本發(fā)明。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本發(fā)明的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本發(fā)明的概念。在附圖中示出了根據(jù)本發(fā)明實施例的層結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關(guān)系僅是示例性的，實際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實際所需可以另外設(shè)計具有不同形狀、大小、相對位置的區(qū)域/層。圖1 6示出了根據(jù)本發(fā)明實施例制作半導(dǎo)體器件的流程中各步驟的視圖。以下，將參照這些附圖來對根據(jù)本發(fā)明實施例的各個步驟以及由此得到的半導(dǎo)體器件予以詳細(xì)說明。首先，如圖1所示，提供一第一導(dǎo)電類型(在此，為P型)半導(dǎo)體襯底1001，例如 Si襯底。并且，在該半導(dǎo)體襯底1001上形成晶體管的柵極疊層結(jié)構(gòu)。具體地，該柵極疊層例如包括依次形成的柵極絕緣層1003、柵極主體1004、硬掩模層1005，以及在它們兩側(cè)形成的柵極側(cè)墻1006。其中，柵極絕緣層1003例如包括SiO2，柵極主體1004例如包括多晶硅，硬掩模層1005以及柵極側(cè)墻1006例如包括氮化物SiNx。優(yōu)選地，柵極主體1004可以是高摻雜的第二導(dǎo)電類型(在此，為N型)的多晶硅。本領(lǐng)域普通技術(shù)人員可以設(shè)想多種工藝來在半導(dǎo)體襯底上制作這種柵極疊層結(jié)構(gòu)。由于這種柵極疊層結(jié)構(gòu)本身與本發(fā)明的主旨并無直接關(guān)聯(lián)，在此不再贅述。這里需要指出的是，在本申請中，所謂“高摻雜”是指摻雜濃度相對于半導(dǎo)體襯底 1001的摻雜濃度要高。例如，在此摻雜濃度在102°cm_3以上可以稱作高摻雜。優(yōu)選地，在半導(dǎo)體襯底1001中還可以形成淺溝槽隔離(STI) 1002，以增強器件之間的隔離。然后，如圖2所示，在上述形成有柵極疊層結(jié)構(gòu)的半導(dǎo)體襯底1001上形成一覆層 1007，并對該覆層1007進(jìn)行構(gòu)圖，使其覆蓋柵極疊層的一側(cè)區(qū)域(圖中右側(cè)區(qū)域)。該覆層1007例如可以直接由光刻膠形成，通過曝光、顯影等步驟使得光刻膠留在柵極疊層的右側(cè)區(qū)域。當(dāng)然，該覆層1007也可以是由另外的材料形成的單獨層，通過利用光刻對該層進(jìn)行構(gòu)圖，從而使得該層留在柵極疊層的右側(cè)區(qū)域。在圖2中示出了覆層1007的一部分留在柵極疊層之上，但是這并不是必須的；該覆層1007只需覆蓋柵極疊層的右側(cè)區(qū)域即可。在由覆層1007覆蓋住柵極疊層的右側(cè)區(qū)域之后，在柵極疊層的另一側(cè)區(qū)域(圖中左側(cè)區(qū)域)中形成高摻雜的第一導(dǎo)電類型(P+)區(qū)域1008。這例如可以通過離子注入(例如，注入硼B(yǎng))來實現(xiàn)。由于右側(cè)區(qū)域被覆層1007所覆蓋，因此離子注入不會影響右側(cè)區(qū)域。在形成了區(qū)域1008之后，去除覆層1007。接著，如圖3所示，在半導(dǎo)體襯底上形成一保護(hù)層1009，并對該層進(jìn)行構(gòu)圖使得其留在柵極疊層的左側(cè)區(qū)域上。該保護(hù)層1009例如是氮化物(SiNx)。在圖3中示出了保護(hù)層1009的一部分留在柵極疊層之上，但是這并不是必須的；該保護(hù)層1009只需覆蓋柵極疊層的左側(cè)區(qū)域即可。此時，在柵極疊層的右側(cè)區(qū)域，通過選擇性刻蝕，來對半導(dǎo)體襯底1001進(jìn)行刻蝕， 以形成一凹入?yún)^(qū)域1010。例如，可以選擇對半導(dǎo)體襯底材料(如Si)與氮化物、氧化物(STI 1002、硬掩模1005、柵極側(cè)墻1006、保護(hù)層1009)有選擇性刻蝕作用的刻蝕劑，來實施該刻蝕?；蛘咭部梢酝ㄟ^RIE (反應(yīng)離子刻蝕)來實施該刻蝕。隨后，如圖4所示，在凹入?yún)^(qū)域1010中在半導(dǎo)體襯底上形成一超薄介質(zhì)層1011。 在此，優(yōu)選地，該介質(zhì)層1011的厚度小于50A。該介質(zhì)層1011可以是氧化膜，例如可以通過對半導(dǎo)體襯底進(jìn)行熱氧化來形成，或者也可以通過沉積來形成?？蛇x地，該介質(zhì)層1011也可以是氮化物膜，例如通過沉積來形成。接下來，如圖5所示，對所形成的介質(zhì)層1011進(jìn)行構(gòu)圖，以去除該介質(zhì)層1011遠(yuǎn)離柵極疊層側(cè)的部分，從而露出半導(dǎo)體襯底1001。最終留下的介質(zhì)層IOir可以確保隨后形成的N+結(jié)(參見附圖6、7中1012)的摻雜濃度具有陡峭的分布特性。
然后，如圖6所示，在凹入?yún)^(qū)域1010中形成高摻雜的第二導(dǎo)電類型(在此，為N型) 區(qū)域1012。該區(qū)域1012例如可以通過在半導(dǎo)體襯底1001上外延生長Si或SiGe來形成， 所生長的Si或SiGe被高摻雜為第二導(dǎo)電類型(在此，為N型)。這種摻雜可以在外延生長之后通過離子注入來實現(xiàn)，或者也可以在外延生長過程中通過原位摻雜來實現(xiàn)?？蛇x地，可以沉積Si，該Si被高摻雜為第二導(dǎo)電類型(在此，為N型)，摻雜例如通過離子注入或原位摻雜形成?？蛇x地，可以通過沉積近第二導(dǎo)電類型(在此，為N型)金屬來形成區(qū)域1012。所謂“近第二導(dǎo)電類型金屬”是指費米能級與高摻雜的第二導(dǎo)電類型半導(dǎo)體材料的費米能級相接近的金屬。例如，在第二導(dǎo)電類型為N型的情況下，這種金屬可以包括Ni、Ti等。之后，如圖7所示，去除保護(hù)層1009，就得到根據(jù)本發(fā)明實施例的最終半導(dǎo)體器件結(jié)構(gòu)。該半導(dǎo)體器件100包括第一導(dǎo)電類型的半導(dǎo)體襯底1001 ；在半導(dǎo)體襯底上形成的柵極(1003，1004，1005，1006)；分別在柵極兩側(cè)的半導(dǎo)體襯底中形成的高摻雜的第一導(dǎo)電類型的區(qū)域1008和高摻雜的第二導(dǎo)電類型的區(qū)域1012 (例如，在此區(qū)域1008形成源極，區(qū)域1012形成漏極)，其中，高摻雜的第二導(dǎo)電類型的區(qū)域1012在柵極一側(cè)的端部通過介質(zhì)層1011'與半導(dǎo)體襯底隔開。該半導(dǎo)體器件主要是基于量子隧穿效應(yīng)來工作的。圖8中示意性示出了該半導(dǎo)體器件的能帶圖，其中(a)示出了未施加?xùn)艠O偏置時的能帶結(jié)構(gòu)，(b)示出了在柵極施加負(fù)偏置時的能帶結(jié)構(gòu)。其中，E。p表示P+結(jié)的導(dǎo)帶，Evp表示P+結(jié)的價帶，Em表示N+結(jié)的導(dǎo)帶， Evn表示N+結(jié)的價帶，Efp表示P+結(jié)的費米能級，Enp表示N+結(jié)的費米能級。可以看到，在負(fù)的柵極偏壓下，由于隧穿量子效應(yīng)，電子將穿過變細(xì)的勢壘而形成隧穿電流。該隧穿電流受到柵極電壓的調(diào)制，從而該半導(dǎo)體器件表現(xiàn)為三端子器件。在該半導(dǎo)體器件中，其導(dǎo)通與否基于負(fù)柵極偏壓下對帶間隧穿的控制。由于電子與勢壘的相互作用非常短，從而該器件的渡越時間相對于常規(guī)MOS器件的渡越時間要短。 因此其開關(guān)速度可以相當(dāng)快，從而可以實現(xiàn)室溫下S < 60mV/decade的半導(dǎo)體器件。這里，區(qū)域1012在柵極一側(cè)的端部設(shè)有介質(zhì)層1011'。這保證了該區(qū)域中沿著 PN結(jié)的方向具有陡峭的摻雜濃度分布。陡峭的摻雜濃度分布有助于形成窄的勢壘，從而有利于隧穿電流的形成。這里需要指出的是，在以上描述的方法中，分別形成了覆層1007和保護(hù)層1009。 它們的目的在于使得能夠分別對柵極兩側(cè)進(jìn)行處理從而分別形成P+結(jié)和N+結(jié)，但是這對于本發(fā)明的實施并非是必要的。本領(lǐng)域技術(shù)人員完全可以想到其他方式來實現(xiàn)對柵極兩側(cè)的襯底區(qū)域進(jìn)行分別處理的目的。在以上的描述中，在第一導(dǎo)電類型為P型、第二導(dǎo)電類型為N型的情況下來進(jìn)行描述。但是，本發(fā)明不限于此，也可以是第一導(dǎo)電類型為N型、第二導(dǎo)電類型為P型。此外，在以上的描述中，首先形成了高摻雜的第一導(dǎo)電類型的區(qū)域1008，然后再形成高摻雜的第二導(dǎo)電類型的區(qū)域1012。但是它們之間的形成順序并不局限于此。也可以先形成高摻雜的第二導(dǎo)電類型的區(qū)域1012，然后再形成高摻雜的第一導(dǎo)電類型的區(qū)域1008。在以上的描述中，對于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過現(xiàn)有技術(shù)中的各種手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計出與以上描述的方法并不完全相同的方法。 以上參照本發(fā)明的實施例對本發(fā)明予以了說明。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本發(fā)明的范圍。本發(fā)明的范圍由所附權(quán)利要求及其等價物限定。 不脫離本發(fā)明的范圍，本領(lǐng)域技術(shù)人員可以做出多種替換和修改，這些替換和修改都應(yīng)落在本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件(100)，包括 第一導(dǎo)電類型的半導(dǎo)體襯底(1001)； 在半導(dǎo)體襯底(1001)上形成的柵極；以及分別在柵極兩側(cè)的半導(dǎo)體襯底(1001)中形成的高摻雜的第一導(dǎo)電類型的區(qū)域(1008) 和高摻雜的第二導(dǎo)電類型的區(qū)域(1012)，其中，高摻雜的第二導(dǎo)電類型的區(qū)域(101 在柵極一側(cè)的端部通過介質(zhì)層(1011') 與半導(dǎo)體襯底(1001)隔開。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型；或者所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
3 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，柵極包括 在半導(dǎo)體襯底(1001)上形成的柵極絕緣層(100 ；以及在柵極絕緣層(100 之上形成的高摻雜的第二導(dǎo)電類型的柵極主體(1004)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述高摻雜的第二導(dǎo)電類型的區(qū)域 (1012)由近第二導(dǎo)電類型金屬材料形成。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述介質(zhì)層(1011')包括氧化物膜或氮化物膜，其厚度小于50入。
6.一種制作半導(dǎo)體器件(100)的方法，包括 提供第一導(dǎo)電類型的半導(dǎo)體襯底(1001)； 在半導(dǎo)體襯底(1001)上形成柵極；在柵極的第一側(cè)的半導(dǎo)體襯底中形成高摻雜的第一導(dǎo)電類型的區(qū)域(1008)；以及在柵極與第一側(cè)相對的第二側(cè)的半導(dǎo)體襯底中形成高摻雜的第二導(dǎo)電類型的區(qū)域 (1012)，其中，在形成高摻雜的第二導(dǎo)電類型的區(qū)域(101 之前，在將要形成的該高摻雜的第二導(dǎo)電類型的區(qū)域(101 靠近柵極一側(cè)的端部處，形成介質(zhì)層(1011')。
7.根據(jù)權(quán)利要求6所述的方法，其中，所述第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型； 或者所述第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。
8.根據(jù)權(quán)利要求6所述的方法，其中，形成柵極包括 在半導(dǎo)體襯底(1001)上形成柵極絕緣層(1003)；以及在柵極絕緣層(100 之上形成高摻雜的第二導(dǎo)電類型的柵極主體(1004)。
9.根據(jù)權(quán)利要求6所述的方法，其中，形成高摻雜的第一導(dǎo)電類型的區(qū)域(1008)包括在柵極的第二側(cè)，在半導(dǎo)體襯底(1001)上形成覆層(1007)； 在柵極的第一側(cè)，形成高摻雜的第一導(dǎo)電類型的區(qū)域(1008)；以及去除覆層(1007)。
10.根據(jù)權(quán)利要求6所述的方法，其中，形成介質(zhì)層(1011')以及形成高摻雜的第二導(dǎo)電類型的區(qū)域(1012)包括在柵極的第一側(cè)，在半導(dǎo)體襯底(1001)上形成保護(hù)層(1009)； 在柵極的第二側(cè)，選擇性刻蝕半導(dǎo)體襯底(1001)，形成凹入?yún)^(qū)域(1010)； 在凹入?yún)^(qū)域(1010)靠近柵極一側(cè)形成介質(zhì)層(1011')；在凹入?yún)^(qū)域(1010)中形成高摻雜的第二導(dǎo)電類型的區(qū)域(1012)；以及去除保護(hù)層(1009)。
11.根據(jù)權(quán)利要求10所述的方法，其中，所述介質(zhì)層(1011')包括氧化物膜或氮化物膜，其厚度小于50入。
12.根據(jù)權(quán)利要求10所述的方法，其中，在凹入?yún)^(qū)域(1010)中形成高摻雜的第二導(dǎo)電類型的區(qū)域(1012)包括在凹入?yún)^(qū)域(1010)中，在半導(dǎo)體襯底上外延生長Si或SiGe，所述Si或SiGe被高摻雜為第二導(dǎo)電類型。
13.根據(jù)權(quán)利要求10所述的方法，其中，在凹入?yún)^(qū)域(1010)中形成高摻雜的第二導(dǎo)電類型的區(qū)域(1012)包括在凹入?yún)^(qū)域(1010)中，在半導(dǎo)體襯底上沉積Si，所述Si被高摻雜為第二導(dǎo)電類型。
14.根據(jù)權(quán)利要求10所述的方法，其中，在凹入?yún)^(qū)域(1010)中形成高摻雜的第二導(dǎo)電類型的區(qū)域(1012)包括在凹入?yún)^(qū)域(1010)中，在半導(dǎo)體襯底上沉積近第二導(dǎo)電類型金屬材料。
全文摘要
本申請公開了一種半導(dǎo)體器件及其制作方法。根據(jù)本發(fā)明的半導(dǎo)體器件包括第一導(dǎo)電類型的半導(dǎo)體襯底(1001)；在半導(dǎo)體襯底(1001)上形成的柵極；以及分別在柵極兩側(cè)的半導(dǎo)體襯底(1001)中形成的高摻雜的第一導(dǎo)電類型的區(qū)域(1008)和高摻雜的第二導(dǎo)電類型的區(qū)域(1012)，其中，高摻雜的第二導(dǎo)電類型的區(qū)域(1012)在柵極一側(cè)的端部通過介質(zhì)層(1011′)與半導(dǎo)體襯底(1001)隔開。這種半導(dǎo)體器件能夠提供極佳的開關(guān)性能。
文檔編號H01L29/06GK102214690SQ201010145090
公開日2011年10月12日 申請日期2010年4月9日 優(yōu)先權(quán)日2010年4月9日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請人:中國科學(xué)院微電子研究所