專利名稱：一種集成電路及其中的電容的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計及制造工藝，具體涉及一種電容。
背景技術(shù)：
在集成電路設(shè)計制造領(lǐng)域，電路當(dāng)中會經(jīng)常使用到電容。隨著集成電路加工制造技術(shù)的發(fā)展，集成電路中器件尺寸日益縮小，相應(yīng)的加工精度和電路器件的集成度也越來越高。尤其對于高精度的模擬集成電路，電容匹配程度的要求往往更高。在集成電路設(shè)計制造領(lǐng)域，由于電路器件都是在晶圓上加工制造的，因此在電路設(shè)計階段就必須為各電路器件之間的連接線預(yù)留空間和位置。對于集成電路中常見的場效應(yīng)管等器件，由于其工作性能較少受到周邊連接關(guān)系的影響，因此其連接線的設(shè)計通常比較簡單。而對于電路器件當(dāng)中的電容，由于晶圓加工方式?jīng)Q定了其上下極板位于不同的平面當(dāng)中，因此電容與其它電路器件進(jìn)行連接時，常常需要在電容周邊設(shè)置連接孔等結(jié)構(gòu)以滿足電路器件間連接的需要，同時，對于電容來說，其器件的性能指標(biāo)又較容易受到其周邊結(jié)構(gòu)的影響(這種現(xiàn)象通常稱為電容的邊界效應(yīng))，因此，由于生產(chǎn)加工工藝和電路連接關(guān)系帶來的電容的邊界效應(yīng)往往成為電容匹配時面臨的最大難題。如前所述，由于電容邊界效應(yīng)的存在，如何選擇上下極板與其它器件的連接方式以及連接孔的位置選取都是會影響電容性能指標(biāo)的非常重要的因素。例如，對于晶圓中加工得到的多個電容組成的電容矩陣來說，其剖面圖如圖1所示，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解， 為了便于清晰展示電容結(jié)構(gòu)，圖中省略了與電容結(jié)構(gòu)無關(guān)的其它特征在圖1中，左斜線所示的區(qū)域為電容的上極板，右斜線所示的區(qū)域為電容的下極板，由圖中容易看出，所述上極板和下極板位于不同的平面當(dāng)中，上下極板間的交叉線所示區(qū)域為低介電常數(shù)或絕緣介質(zhì)填充層，則由上極板、下極板和中間的介質(zhì)層組成一個電容， 為了便于描述，下面將圖中由左到右的三個電容分別稱為電容Cl、C2和C3。容易理解，圖 1中的3個電容僅為舉例，在實際應(yīng)用中，晶圓的同一層當(dāng)中可能同時加工出更多個電容并排排列。此外，為了便于對電容的大小和工作性能進(jìn)行統(tǒng)一，現(xiàn)有技術(shù)中，各電容的上下極板面積的大小、上下極板間的距離和不同電容之間的間距都是經(jīng)過預(yù)先計算和設(shè)計，并且統(tǒng)一加工制造的。這種設(shè)計和制造電容的方式通常稱為均勻矩陣方式——即，電容的大小、 間距和形狀盡量完全一致，以保證電容的準(zhǔn)確匹配和電容實際值與設(shè)計值的契合程度。若電容的大小不一致，或相鄰電容之間的間距不等，或者形狀不盡相同，則電容的邊界效應(yīng)就會使制造出的電容的實際值與設(shè)計值有偏差，進(jìn)而影響整個集成電路的性能。圖2 圖4示出了現(xiàn)有技術(shù)中，電容與集成電路中的其它電路器件進(jìn)行連接時，上下極板的連接點及連接孔位置選取方式的示意圖。以下分別具體說明圖2為現(xiàn)有技術(shù)中一種常見的將電容與其它電路器件進(jìn)行連接的剖面結(jié)構(gòu)示意圖假設(shè)根據(jù)某個電路設(shè)計時確定的連接關(guān)系，電容C2需要與位于該電容下方的電路(可能是某個電路器件，也可能是多個電路器件組成的電路單元)EP連接，其中，C2的上極板需要連接到EP的一個連接點EP1、C2的下極板則需要連接到EP的另一個連接點EP2。
電容C2與EP位于晶圓中不同的平面當(dāng)中，而根據(jù)集成電路的加工工藝可知，此時不同層之間使用低介電常數(shù)介質(zhì)或者絕緣材料進(jìn)行隔離。由于C2與EP之間需要進(jìn)行連接， 因此在進(jìn)行電路加工制造時，對于C2的下極板，需要有刻蝕出的通孔H2 (也稱為連接孔) 用以連接所述下極板和EP2 ；而對于C2的上極板，則需要預(yù)先在設(shè)計制造Cl、C2和C3時， 拉大Cl、C2和C3之間的間距，從而為C2的上極板與EPl之間的通孔Hl預(yù)留出空間，圖2 中點狀陰影所示區(qū)域即為所述通孔Hl和H2。需要指出的是，由于相關(guān)集成電路和晶圓加工工藝及流程不屬于本文討論的范圍，因此，上述對于連接孔及電容間距等的描述只是從最終形成的電路的連接關(guān)系的角度說明此時各電容之間的位置關(guān)系以及所述電容與其它器件進(jìn)行連接的結(jié)構(gòu)，而不是對所述電路結(jié)構(gòu)的加工過程按實際加工流程所進(jìn)行的敘述，熟悉集成電路設(shè)計制造過程的本領(lǐng)域技術(shù)人員不應(yīng)對相關(guān)描述做出其它理解。

在圖2所示的結(jié)構(gòu)中，由于電容間間距增大，就會不可避免的導(dǎo)致晶圓面積的增大或者相同晶圓面積上能夠加工得到的電容數(shù)量的減少，一方面浪費了寶貴的晶圓面積、 不利于提高器件集成度和降低成本，另一方面，由于電路中的各電容連接關(guān)系并不完全相同——比如圖2中可能只有C2需要進(jìn)行這種形式的電路連接，這就會造成每個電容周邊打孔的情況相比于其它電容并不完全相同，從而使得各電容的邊界效應(yīng)明顯，而電容的邊界效應(yīng)又會進(jìn)一步導(dǎo)致各電容的性能指標(biāo)相比于其設(shè)計指標(biāo)發(fā)生變化，使得電容的匹配偏離電路的預(yù)先設(shè)計，從而難以滿足電路實際工作的要求。如果不采用增大電容間距的方案，為了給可能出現(xiàn)的通孔預(yù)留足夠的空間，現(xiàn)有技術(shù)中經(jīng)常采用的另一種方案就是減小需要通過通孔與相關(guān)器件進(jìn)行連接的電容(或者所述需要通過通孔與相關(guān)器件進(jìn)行連接的電容周邊的電容)上下極板的面積，此時電容與其它電路器件進(jìn)行連接的剖面結(jié)構(gòu)示意圖如圖3所示，假設(shè)此時C2需要與位于該電容下方的EP連接，其中，C2的上極板需要連接到EP的一個連接點EP1、C2的下極板則需要連接到 EP的另一個連接點EP2。該方案通過減小電容C2的上下極板的面積，為C2的上極板與EPl 的連接孔預(yù)留出足夠的空間。當(dāng)然，容易理解，此時也可以通過減小Cl的上下極板面積來為所述C2的上極板與EPl的連接孔預(yù)留空間(圖3中未示出該方案的結(jié)構(gòu)圖)。由圖3可見，當(dāng)C2的上下極板面積減小之后，C2左側(cè)預(yù)留的空間被用來刻蝕出用于連接C2的上極板與EPl的連接孔。這種方案相比于圖2所示的方案，能夠減少被浪費的晶圓面積。但是，該方案中的各電容周邊打孔的情況(即連接結(jié)構(gòu))仍與圖2基本類似，從而各電容仍然存在明顯的邊界效應(yīng)；另一方面，由于C2的極板面積發(fā)生變化從而其尺寸與周邊電容的尺寸存在差別，不僅使得加工難度增大、加工成本提高，還使得該電容的設(shè)計性能就與其它周邊電容存在差異，從而給電容匹配帶來更大的障礙。最后，現(xiàn)有技術(shù)中還存在另一種電容與其它電路器件進(jìn)行連接的剖面結(jié)構(gòu)，其示意如圖4所示，此時，仍假設(shè)C2需要與位于該電容下方的EP連接，其中，C2的上極板需要連接到EP的一個連接點EP1、C2的下極板則需要連接到EP的另一個連接點EP2。該方案將C2上極板的連接點通過電容間的空間拉到整個電容矩陣的邊界處，然后在所述電容矩陣的邊界處刻蝕出通孔后再通過連接線連接到EP1。由圖4可以看出，該方案不需要改變電容間間距的大小或個別電容的上下極板面積；同時，由于所述通孔位置均開設(shè)于整個電容矩陣的邊界處，因此各電容周邊的打孔情況基本相同，從而能夠消除電容的邊界效應(yīng)。但是，這種方案的缺陷在于對于每個需要開設(shè)通孔與其他器件進(jìn)行連接的電容，都需要通過連接線將其拉到連接點拉到整個電容矩陣的邊界，一旦電容矩陣的規(guī)模較大(或者即使電容矩陣規(guī)模不大，但單個電容的極板面積較大)時，所述連接線的長度就會相應(yīng)增大，這就會引入明顯的連線電阻；同時，所述連接線還會對其經(jīng)過區(qū)域的電容產(chǎn)生一定程度的干擾。 可見，該方案的使用范圍存在相當(dāng)大的局限。

發(fā)明內(nèi)容
本發(fā)明提供一種集成電路中的電容，其提供了貫穿整個電容的連接孔。

為達(dá)到上述目的，本發(fā)明的技術(shù)方案具體是這樣實現(xiàn)的一種集成電路中的電容，所述電容包括上極板、下極板以及2個極板之間絕緣層， 所述電容為上極板和下極板均為中空的環(huán)形電容。環(huán)形電容的2個極板中空的部分對應(yīng)的絕緣層設(shè)有至少一個連接孔，連接孔貫穿上極板與下極板之間的絕緣層。電容的外部形狀為圓形、矩形、正方形或其它多邊形。本發(fā)明還提供了一種集成電路，這種集成電路能夠消除電容的邊界效應(yīng)，并避免過長的電路連接線對電路性能產(chǎn)生的影響和干擾。為達(dá)到此目的，本發(fā)明的技術(shù)方案具體是這樣實現(xiàn)的本發(fā)明提供了一種集成電路，包括以均勻矩陣方式排列的多個電容，以及與所述電容連接的電路，所述電容包括上極板、下極板以及2個極板之間的絕緣層，多個電容中有至少一個環(huán)形電容，所述環(huán)形電容的上極板和下極板均為中空的環(huán)形。所述環(huán)形電容的2 個極板中空的部分對應(yīng)的絕緣層設(shè)有至少一個連接孔，連接孔貫穿上極板與下極板之間的絕緣層，至少一個電容的一個電極板通過所述環(huán)形電容的連接孔與所述電路相連。電容的外部形狀為圓形、矩形、正方形或其它多邊形，電容的上極板和下極板使用各種金屬、多晶硅或其他半導(dǎo)體材料加工制造。由上述的技術(shù)方案可見，本發(fā)明實施例提供的集成電路及其中的電容，通過將所述連接電容與其相關(guān)器件進(jìn)行連接的通孔開設(shè)在所述環(huán)形電容的中空部分，使得連接線的長度有限且所述連接線的位置十分靠近需要連接的電路中的目標(biāo)器件，能夠顯著減小由于連接線所引入的連線電阻和可能給電路造成的干擾及影響；同時，還可以使得環(huán)形電容周邊各電容的打孔情況基本保持一致，從而有效消除電容的邊界效應(yīng)，并且此環(huán)形電容適用于各種形式的集成電路。


圖1為現(xiàn)有技術(shù)中晶圓上的電容矩陣的剖面示意圖。圖2為現(xiàn)有技術(shù)中將電容與其它電路器件進(jìn)行連接時的一種剖面結(jié)構(gòu)示意圖。圖3為現(xiàn)有技術(shù)中將電容與其它電路器件進(jìn)行連接時的另一種剖面結(jié)構(gòu)示意圖。圖4為現(xiàn)有技術(shù)中將電容與其它電路器件進(jìn)行連接時的第三種剖面結(jié)構(gòu)示意圖。圖5為本發(fā)明實施例中提供的環(huán)形電容的俯視平面結(jié)構(gòu)示意圖。圖6為本發(fā)明實施例提供的集成電路的一種可能的部分剖面示意圖。
具體實施方式
為使本發(fā)明的目的、技術(shù)方案、及優(yōu)點更加清楚明白，以下參照附圖并舉實施例， 對本發(fā)明進(jìn)一步詳細(xì)說明。本發(fā)明實施例首先提供一種電容，所述電容包括上極板、下極板以及2個極板之間絕緣層，所述電容為上極板和下極板均為中空的環(huán)形電容。環(huán)形電容的2個極板中空的部分對應(yīng)的絕緣層設(shè)有至少一個連接孔，連接孔貫穿上極板與下極板之間的絕緣層。其俯視的平面結(jié)構(gòu)如圖5所示，需要說明的是，在所述俯視圖中，忽略了上下極板面積可能不相同的細(xì)節(jié)，只從垂直于上極板的方向示出所述電容形狀上的特點該電容的外部形狀可以為圓形、矩形、正方形或其他多邊形，視乎該電容所在的電容矩陣中其他各電容的形狀，只要與所述其他電容的形狀保持一致即可。

該電容的中間部分被掏空，從而成為一個環(huán)形電容。具體掏空的方法可以在晶圓加工的過程中采用刻蝕方式加工出一個鏤空，該鏤空的截面形狀同樣可以有多種類型，例如圓形、矩形、正方形或其他多邊形，且該鏤空的截面形狀可以與該電容的外部形狀不同。 為了便于描述，下文將該環(huán)形電容圍繞的中間部分稱作該環(huán)形電容的中空部分。需要指出的是，所述掏空電容中間部分的方法，并非本發(fā)明的發(fā)明點所在，只要能夠最終加工得到所要求的環(huán)形電容的結(jié)構(gòu)，具體加工方法本發(fā)明實施例不做具體限定，本領(lǐng)域技術(shù)人員可以根據(jù)現(xiàn)有技術(shù)中已有的各種晶圓加工工藝流程進(jìn)行實施和設(shè)計。在所述環(huán)形電容的中空處淀積低介電常數(shù)材料或絕緣材料后，進(jìn)一步在所述低介電常數(shù)材料或絕緣材料(即環(huán)形電容的中空位置處)中開設(shè)用于連接所述電容矩陣中的一個或多個電容與其相關(guān)器件的通孔，其中每個連接關(guān)系對應(yīng)于一個通孔。在所述環(huán)形電容的基礎(chǔ)上，本發(fā)明實施例提供一種集成電路，包括以均勻矩陣方式排列的多個電容，以及與所述電容連接的電路，所述電容包括上極板、下極板以及2個極板之間的絕緣層，多個電容中有至少一個環(huán)形電容，所述環(huán)形電容的上極板和下極板均為中空的環(huán)形。所述環(huán)形電容的2個極板中空的部分對應(yīng)的絕緣層設(shè)有至少一個連接孔，連接孔貫穿上極板與下極板之間的絕緣層，至少一個電容的一個電極板通過所述環(huán)形電容的連接孔與所述電路相連。電容的外部形狀為圓形、矩形、正方形或其它多邊形，電容的上極板和下極板使用各種金屬、多晶硅或其他半導(dǎo)體材料加工制造。此集成電路可能的部分剖面結(jié)構(gòu)如圖6所示，此時假設(shè)在以均勻矩陣方式排列的多個電容(電容矩陣)的某個區(qū)域中，存在C1、C2和C3三個電容，其中C2為本發(fā)明實施例中采用的環(huán)形電容，而Cl和C3則與現(xiàn)有技術(shù)中的電容的結(jié)構(gòu)完全相同；設(shè)此時Cl需要與位于所述三個電容下方的電路中的目標(biāo)器件EPa連接、C3需要與位于所述三個電容下方的電路中的目標(biāo)器件EPb連接；其中，Cl的上極板需要連接到EPa的一個連接點EPa-1、Cl 的下極板則需要連接到EPa的另一個連接點EPa-2 ；C3的上極板需要連接到EPb的一個連接點EPb-I、C3的下極板則需要連接到EPb的另一個連接點EPb-2 ；由圖6可以看出，此時，只需要在環(huán)形電容C2的中空部分開設(shè)兩個通孔Ha和Hc3， 所述電容Cl的上極板就可以通過通孔Ha連接到EPa-I,而所述電容C3的上極板則可以通過通孔Hra連接到EPb-I ；同時，所述電容Cl的下極板與EPA-2、以及電容C3的下極板與EPB-2 的連接，則可以采用現(xiàn)有技術(shù)的連接方式進(jìn)行連接。
容易理解，通過將所述連接電容與電路中的相關(guān)器件進(jìn)行連接的通孔開設(shè)在所述環(huán)形電容的中空部分，可以在實現(xiàn)所述電容與其相關(guān)器件連接的同時，既不必拉開各電容間的間距或改變部分電容的極板面積，也不必將連接點通過電容間的空間拉到整個電容矩陣的邊界處后再通過通孔和較長的連接線連接到相關(guān)器件上。同時可見，此時的環(huán)形電容在最終的實際電路中并不作為接入電路的真實電容使用，而只是用于為其周邊電容與其相關(guān)器件提供設(shè)置通孔的空間而已，在具體電路中，可以將環(huán)形電容的上、下極板短接，或者不連接環(huán)形電容的上、下極板。在這種連接方式下，連接線的長度較短且所述連接線的位置十分靠近需要連接的目標(biāo)器件，因此能夠最大程度的減小由于連接線所引入的連線電阻和可能給電路造成的干擾及影響；同時，采用該方案還可以使得環(huán)形電容周邊各電容的打孔情況基本保持一致，從而能夠有效消除電容的邊界效應(yīng)。 此外，需要指出的是，在實際應(yīng)用中，可以根據(jù)集成電路的結(jié)構(gòu)和連接關(guān)系，預(yù)先選擇需要將電容矩陣中的哪個或哪些電容加工成環(huán)形電容，選擇的標(biāo)準(zhǔn)主要是依據(jù)連接關(guān)系判斷哪些電容的周邊電容需要進(jìn)行這種穿越電容所在層的通孔連接，則將這些位置處的電容加工成為環(huán)形電容，就能夠最大程度地利用該環(huán)形電容的中空部分——即，將盡量多的周邊電容需要開設(shè)的通孔集中到所述中空部分中進(jìn)行加工，從而具有最佳的實施效果。 同時，容易理解，為了便于描述，上文中都是假設(shè)上極板需要通過通孔連接到位于電容所在層下方的相關(guān)器件，而在實際應(yīng)用中，也同樣可能出現(xiàn)下極板需要通過通孔連接到位于電容所在層上方的相關(guān)器件的情況，至于相關(guān)的實施方式則完全相同，故不再贅述。最后，所述電容的加工過程中，其使用的電容工藝可以為現(xiàn)有技術(shù)中的各種電容加工及相關(guān)工藝，例如MM、MIM、MMC等，所述環(huán)形電容及電容矩陣中的其他電容的上下極板可以為金屬、多晶硅或其他常用的電容極板材料，集成電路的加工制造工藝可以為0. 6微米、0. 5微米、0. 35微米或更小尺寸的各種工藝。由上述可見，本發(fā)明實施例提供的集成電路及其中的電容，通過將所述連接電容與其相關(guān)器件進(jìn)行連接的通孔開設(shè)在所述環(huán)形電容的中空部分，使得連接線的長度有限且所述連接線的位置十分靠近需要連接的目標(biāo)器件，能夠顯著減小由于連接線所引入的連線電阻和可能給電路造成的干擾及影響；同時，還可以使得環(huán)形電容周邊各電容的打孔情況基本保持一致，從而有效消除電容的邊界效應(yīng)。
權(quán)利要求
1.一種集成電路中的電容，所述電容包括上極板、下極板以及2個極板之間絕緣層，其特征在于所述電容為上極板和下極板均為中空的環(huán)形電容。
2.根據(jù)權(quán)利要求1所述的電容，其特征在于，所述環(huán)形電容的2個極板中空的部分對應(yīng)的絕緣層設(shè)有至少一個連接孔。
3.根據(jù)權(quán)利要求2所述的電容，其特征在于，所述連接孔貫穿上極板與下極板之間的絕緣層。
4.根據(jù)權(quán)利要求1所述的電容，其特征在于，所述電容的外部形狀為圓形、矩形、正方形或其它多邊形。
5.一種集成電路，包括以均勻矩陣方式排列的多個電容，以及與所述電容連接的電路， 所述電容包括上極板、下極板以及2個極板之間的絕緣層，其特征在于所述多個電容中有至少一個環(huán)形電容，所述環(huán)形電容的上極板和下極板均為中空的環(huán)形。
6.根據(jù)權(quán)利要求5所述的集成電路，其特征在于，所述環(huán)形電容的2個極板中空的部分對應(yīng)的絕緣層設(shè)有至少一個連接孔。
7.根據(jù)權(quán)利要求6所述的集成電路，其特征在于，所述連接孔貫穿上極板與下極板之間的絕緣層。
8.根據(jù)權(quán)利要求5所述的集成電路，其特征在于，至少一個電容的一個電極板通過所述環(huán)形電容的連接孔與所述電路相連。
9.根據(jù)權(quán)利要求5所述的集成電路，其特征在于，所述電容的外部形狀為圓形、矩形、 正方形或其它多邊形。
10.根據(jù)權(quán)利要求5至9中任一項所述的集成電路，其特征在于，所述電容的上極板和下極板使用各種金屬、多晶硅或其他半導(dǎo)體材料加工制造。
全文摘要
本發(fā)明公開了一種集成電路中的電容，所述電容包括上極板、下極板以及2個極板之間絕緣層，所述電容為上極板和下極板均為中空的環(huán)形電容。環(huán)形電容的2個極板中空的部分對應(yīng)的絕緣層設(shè)有至少一個連接孔，連接孔貫穿上極板與下極板之間的絕緣層。電容的外部形狀為圓形、矩形、正方形或其它多邊形。本發(fā)明實施例提供的集成電路，通過將通孔開設(shè)在環(huán)形電容的中空部分，能夠顯著減小由于連接線所引入的連線電阻和可能給電路造成的干擾及影響；同時，還可以使得環(huán)形電容周邊各電容的打孔情況基本保持一致，從而有效消除電容的邊界效應(yīng)。
文檔編號H01L23/528GK102194895SQ201010134559
公開日2011年9月21日 申請日期2010年3月16日 優(yōu)先權(quán)日2010年3月16日
發(fā)明者尚杰 申請人:炬力集成電路設(shè)計有限公司