專利名稱：集成電路去耦電容器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路去耦電容器，例如用于使電源噪聲最小化的去耦電容器。
背景技術(shù)：
去耦電容器可以用來幫助電源向被供電的電路部件提供更穩(wěn)定的電力。去耦電容 器使得在直流(DC)電源線上的高頻噪聲被直接地旁路在線路之間，阻止了該噪聲到達被 供電的電路部件。如果需要電源在各種操作模式之間進行切換，那么足夠的去耦電容可以 用作能量存儲，以減少在模式切換事件期間不希望的電壓降的幅度。 集成電路設(shè)計的改進有時需要為在高數(shù)據(jù)速率和時鐘率下操作的集成電路提供 穩(wěn)定的電力。這要求增加每集成電路面積上的去耦電容的量。大的去耦電容可能占據(jù)集成 電路上不成比例的量的有價值的表面積。需要一種有效率和有效果的方式以實現(xiàn)在集成電 路上的大的去耦電容，以便最大化它們的效果并且最小化它們在集成電路上的布圖面積。
用來減小電源噪聲的去耦電容器有時被放置得接近在印刷電路板上的集成電路。 然而，對于這種外部去耦電容器布置的使用可能引入不希望的中間電感和電阻，減小了去 耦電容器在減小電源噪聲方面的效果。 利用大的、局部化的整體柵極氧化物電容器結(jié)構(gòu)，已經(jīng)實現(xiàn)了常規(guī)的芯片上的去 耦電容器。雖然這種類型的布置可以幫助減小電源噪聲，但是例如這種大的電容器結(jié)構(gòu)容 易受到故障的損害。如果故障使得大的柵極氧化物電容器短路，那么不可接受的大電流將 流過該被短路的電容器使得該集成電路無法使用。這樣的故障可能在生產(chǎn)期間或者在現(xiàn)場 由于潛在的電介質(zhì)缺陷而產(chǎn)生。隨著越來越大的去耦電容實現(xiàn)在集成電路上以適應(yīng)增加的 數(shù)據(jù)速率和電源模式的切換，遭受這種類型的故障的機會也傾向于增加。此外，位于集成電 路的特定部分的去耦電容器往往不如使用其它方式的可能有效。
因此需要提供改進的集成電路去耦電容器。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供用于集成電路上的電源的去耦電容器。該去耦電容器可以以一
簇電容器單元的方式分布在集成電路中。在每個簇中的電容器單元可以并行連接。每個電
容器單元可以包括一個電容器和一個與該電容器串聯(lián)的電阻器。如果在電容器單元中產(chǎn)生
使電容器短路的故障，那么該串聯(lián)的電阻可以將流過該電容器單元的電流限制到一個可接
受的值，并且也因為該單元電容小，所以該故障將少量地減小總的去耦電容器。 該去耦電容器可以由任何適當類型的電容器結(jié)構(gòu)形成。例如，該去耦電容器可以
是一種適當形狀的金屬-絕緣體-金屬(MM)電容器。該去耦電容器也可以使用金屬-氧
化物-半導(dǎo)體(M0S)電容器實現(xiàn)。該去耦電容器可以位于半導(dǎo)體襯底和集成電路電介質(zhì)堆
疊中的第一金屬層之間。 該串聯(lián)電阻可以實現(xiàn)為在半導(dǎo)體襯底上通過源極-漏極注入?yún)^(qū)的電阻性路徑。
該去耦電容器可以用于任何適合的集成電路，例如可編程集成電路。該去耦電容器的使用可以幫助減小電源噪聲，尤其是在電源在不同的操作模式之間進行切換的環(huán)境 中。例如，該去耦電容器可以用來減小集成電路上的電源噪聲，其中電源在不同的操作模式 下產(chǎn)生幅度變化的電源電壓。 本發(fā)明的進一步特征，其性質(zhì)以及各種優(yōu)點將由附圖和下面的詳細說明而更加清 楚。


圖1為根據(jù)本發(fā)明的實施方式的具有分布式的去耦電容器的示意性的集成電路 的圖； 圖2為一電路圖，示出了根據(jù)本發(fā)明的實施方式的一簇電容器單元，其中所述電 容器單元為并行連接； 圖3A為一 電路圖，示出了根據(jù)本發(fā)明的實施方式的電容器單元，所述電容器單元 包括電容器以及在該電容器下游的串聯(lián)的電阻器； 圖3B為一電路圖，示出了根據(jù)本發(fā)明的實施方式的電容器單元，所述電容器單元 包括電容器以及在該電容器上游的串聯(lián)的電阻器； 圖3C為一電路圖，示出了根據(jù)本發(fā)明的實施方式的電容器單元，所述電容器單元 包括電容器和在該電容器的每一側(cè)串聯(lián)的兩個電阻器； 圖4為一電路圖，示出了根據(jù)本發(fā)明的實施方式的一簇電容器單元，每個電容器 單元都包括電容器和串聯(lián)電阻器； 圖5為根據(jù)本發(fā)明的實施方式的可編程邏輯器件的示意圖； 圖6為一電路圖，示出了根據(jù)本發(fā)明的實施方式的具有可選的隨機存取存儲器單 元的電源和控制電路； 圖7為一電路圖，示出了根據(jù)本發(fā)明實施方式的電源和相關(guān)的控制電路，其中該 電源可以輸出相對高的電源電壓或者相對低的電源電壓； 圖8為根據(jù)本發(fā)明的實施方式的圓柱形金屬_絕緣體_金屬(MIM)電容器的截面 圖； 圖9為根據(jù)本發(fā)明的實施方式的平面形金屬_絕緣體_金屬(MIM)電容器的截面 圖； 圖10為根據(jù)本發(fā)明的實施方式的位于n-阱中的金屬-氧化物-半導(dǎo)體(M0S)電 容器的圖； 圖11為示出了根據(jù)本發(fā)明的實施方式的都位于半導(dǎo)體襯底上的圓柱形金屬_絕 緣體-金屬電容器和被供電的電路部件的圖； 圖12為示出了根據(jù)本發(fā)明的實施方式的具有由通過半導(dǎo)體襯底中的相鄰源 極-漏極注入?yún)^(qū)的電阻性路徑形成的串聯(lián)電阻器的電容器單元的圖； 圖13為根據(jù)本發(fā)明的實施方式的一簇具有通過半導(dǎo)體襯底中的源極-漏極注入 區(qū)的電阻性路徑的電容器單元的透視圖； 圖14為集成電路的一部分的頂視圖，示出了根據(jù)本發(fā)明的實施方式的梳狀導(dǎo)電 路徑，其可以被用于分配正的電源電壓和接地電源電壓。
具體實施例方式
本發(fā)明涉及電容器，例如用于集成電路上的電源的去耦電容器。該去耦電容器可 以利用分布式的設(shè)計實現(xiàn)。這允許該電容器放置得鄰近于電路部件，從而增加它們在減小 噪聲方面的效果。負載器件例如電阻器可以用來在電容器中出現(xiàn)故障時保護該集成電路免 于遭受過量電流的損壞。有效的電容器結(jié)構(gòu)可以用來保持集成電路的基本面。
在圖1中示出了根據(jù)本發(fā)明的實施方式的具有分布式的去耦電容器的示意性的 集成電路的電路圖。集成電路30包括一個或多個電源32。該電源可以利用任何適合的架 構(gòu)來構(gòu)造。例如，每個電源可以供應(yīng)相同的固定輸出電源電壓，或者每個電源可以產(chǎn)生不同 的輸出電源電壓。電源32也可以產(chǎn)生隨時間變化的輸出。 電源32可以從電源線42接收正的電源電壓Vrc(例如1. 1伏)并且從電源線44 接收接地電源電壓Vss(例如0伏)。線例如線42可以連接到一個或多個正的電源管腳，例 如正的電源管腳45。線例如接地線44可以連接到一個或多個接地電源管腳，例如管腳43。 管腳45和43可以連接到用于電路30的電源。用于正的電源電壓Vrc和接地電源電壓Vss 的電源可以位于該集成電路芯片之外(例如在安裝了電路30的同一印刷電路板上)。電源 32輸出規(guī)定的電壓，例如正的輸出電壓VINT和接地電壓Vss。 可選的控制電路34可以通過一個或多個控制路徑36連接到電源32?？刂齐娐房?以用來配置電源的行為。例如，控制電路34可以用于設(shè)定正的電源電壓V皿的幅度。
電源32將電力提供到集成電路上的被供電的電路部件38。該正的輸出電壓VINT 可以沿著路徑例如電源線46輸送以及該地電壓VSS可以沿著路徑例如電源線48輸送。每 個被供電的電路部件38可以具有連接到電源線46的第一相關(guān)導(dǎo)電路徑35和連接到電源 線48的第二相關(guān)導(dǎo)電路徑37。被供電的電路部件38可以位于集成電路上的不同區(qū)域中。 每個被供電的電路部件38可以包括一個或多個個體的器件，例如晶體管。
在一個器件上，例如可編程邏輯器件集成電路，每個部件38可以代表可編程邏輯 塊，存儲器塊，或其它電路。例如可以有數(shù)十、數(shù)百、數(shù)千或者超過數(shù)千個的部件38在給定 的集成電路30上。相應(yīng)數(shù)量的電源和電源分配路徑例如路徑46和48可以用于對這些部 件進行供電。圖1中所示的相對少量的部件38和相關(guān)電源32的布置僅僅是示意性的。
電容器部件40可以與被供電的電路部件38并行連接。每個電容器部件40可以 具有連接到電源線46的第一相關(guān)導(dǎo)電路徑39和連接到電源線48的第二相關(guān)導(dǎo)電路徑41 。 該電容器部件可以分布在集成電路上的所有不同的區(qū)域使得它們接近于被供電的電路部 件。這有助于減小中間電感和電阻并且因此增強了電容器部件40用作降噪去耦電容器的 效果。 為了強調(diào)電容器部件如何分布在集成電路30上的被供電的電路部件之中，在圖1 中電容器部件40和被供電的電路部件58以交替的順序示出。當這些各自的部件以給定的 距離定位(例如，5mm以內(nèi)、lmm以內(nèi)、0. 5mm以內(nèi)、0. lmm以內(nèi)等等)時，電容器部件40可以 被認為是接近或鄰近于電路部件38。 每個電容器部件40可以由并行連接的一個或多個電容器單元50的簇構(gòu)成，如圖2 中所示。每個電容器單元50可以具有連接到傳導(dǎo)電容器端路徑39的第一端49和連接到 傳導(dǎo)電容器端路徑41的第二端51。電容器部件40和其每一個單元50都可以從端39接收 到正的電源電壓VINT以及從端41接收到接地電源電壓Vss。
每個電容器單元50可以具有與一個或多個可選電阻器70串聯(lián)的電容器60，如圖3A、圖3B和圖3C中所示。電阻器70對于電容器單元50來說可以用作負載器件，其在發(fā)生由于故障(例如電介質(zhì)缺陷)造成的短路時限制可以通過該單元的電流量。每個電容器60可以通過導(dǎo)電線65連接到一個或多個電阻器70。每個電容器60可以具有電容C并且每個電阻器70可以具有電阻R。位于每個簇40中的電容器60和電阻器70可以具有相同或者不同的電容值C和電阻值R。每個單元的電阻器可以位于電容器60的下游(接近Vj，如圖3A中所示，或者位于電容器60的上游(接近VJ，如圖3B中所示?？梢杂形挥陔娙萜?0的每一側(cè)的兩個電阻器70，如圖3C中所示。在圖3C所示的類型的布置中，每個電阻值可以相同或者不同。電容器單元50可以連接在正的電源電壓VINT端49和地電源電壓端51之間，以減小電源噪聲。 在圖4的實施方式中，電容器部件40由每個都具有位于電容器60下游的電阻器70的一簇電容器單元50形成。在同一簇中的電容器單元一般具有以相同順序安置的電容器和電阻器(即所有的電阻器都位于該電容器的下游或是都位于上游)，但是這不是必須的。每個電容器60可以具有連接到正的電源端的端49，例如連接到V皿導(dǎo)電路徑39的端。每個電阻器70可以通過各自的導(dǎo)電線65連接到各個電容器60并且可以通過各自的端51連接到接地電源端，例如連接到導(dǎo)電線41的端。 每個電阻器70在其相關(guān)電容器60中產(chǎn)生故障時限制流經(jīng)其相關(guān)電容器單元50的電流。故障可能由于電介質(zhì)缺陷而產(chǎn)生。故障可能由于潛在的電介質(zhì)缺陷而在集成電路30的生產(chǎn)期間或者可能在現(xiàn)場產(chǎn)生。故障例如電介質(zhì)缺陷可能導(dǎo)致電容器60的端被短路在一起。當故障將電容器60的端短路在一起時，電容器60的電阻基本上變?yōu)?。在這種情況下，電阻器70將通過電容器單元50的最終電流ISH。KT限制到(VINT-VSS)/R。可以選擇電阻值R以避免在故障出現(xiàn)時損壞集成電路30。 分布式的去耦電容器例如電容器部件40可以用于任何適合類型的集成電路，例如微處理器、數(shù)字信號處理器、或者專用集成電路。該集成電路也可以是可編程集成電路?？删幊碳呻娐返膶嵗删幊踢壿嬈骷?有時也叫做現(xiàn)場可編程門陣列)以及具有可編程電路但是一般不叫做可編程邏輯器件的集成電路，例如微處理器、數(shù)字信號處理器，或者包括可編程電路的專用集成電路。 圖5中示出了可以具有例如基于電容器部件40的電容器的示意性可編程邏輯器件10?？删幊踢壿嬈骷?0具有輸入_輸出電路12用于驅(qū)動信號到器件10外以及用于通過輸入-輸出管腳14從其它器件接收信號。互連資源16例如全局或局部的垂直和水平導(dǎo)電線和總線用來在器件10上路由信號?；ミB資源16包括固定的互連(導(dǎo)電線)和可編程的互連(即，在各個固定互連之間的可編程連接)。可編程邏輯18可以包括組合邏輯電路和連續(xù)邏輯電路。可以配置該可編程邏輯18以執(zhí)行定制的邏輯功能。與互連資源16相關(guān)的可編程互連可以被認為是可編程邏輯10的一部分。 可編程邏輯器件10包括可編程元件20例如隨機存取存儲器單元以及非易失性元件例如多晶硅熔絲?？删幊淘?0(例如，易失性元件，如隨機存取存儲器)可以利用管腳14和輸入_輸出電路12加載配置數(shù)據(jù)(也叫做編程數(shù)據(jù))。該可編程元件的每個提供相應(yīng)的靜態(tài)控制輸出信號，其控制在可編程邏輯18中的相關(guān)邏輯部件的狀態(tài)。該可編程元件輸出信號一般用來控制金屬-氧化物-半導(dǎo)體(MOS)晶體管的柵極。這些晶體管的大部分通常是在可編程部件例如多路器、查詢表、邏輯陣列、與、或、與非、或非邏輯門等中的n溝道金屬-氧化物-半導(dǎo)體(NM0S)傳輸晶體管。當可編程元件輸出為高時，由該可編程元件控制的傳輸晶體管導(dǎo)通并且將邏輯信號從其輸入傳輸?shù)狡漭敵?。當可編程邏輯元件輸出為低時，該傳輸晶體管截止并且不傳輸邏輯信號。 該可編程元件可以從任何合適的源進行加載。在一個典型的布置中，該可編程元件可以通過管腳14和輸入-輸出電路12從外部可擦除_可編程只讀存儲器以及被稱為配置器件的控制芯片進行加載。非易失性元件可以在制造期間使用編程設(shè)備或者片上電路進行電編程(作為示例)。 器件10的電路可以使用任何合適的架構(gòu)來構(gòu)成。作為一個實例，可編程邏輯器件IO的邏輯可以構(gòu)成為一系列較大的可編程邏輯區(qū)的列和行，所述每個較大的邏輯區(qū)包括多個較小的邏輯區(qū)。器件10的邏輯資源可以通過例如相關(guān)的垂直或者水平導(dǎo)體的互連資源16來進行互連。這些導(dǎo)體可以包括跨過基本上整個器件10的全局導(dǎo)電線、跨越部分器件10的例如二分之一線或是四分之一線的分段線、特定長度(例如足以互連幾個邏輯區(qū))的交錯線、較小的局部線，或任何其它適合的互連資源布置。如果需要，那么器件10的邏輯可以以更多的級或?qū)觼戆才牛渲卸鄠€大的區(qū)域互連以形成更大的邏輯部。仍然有其它器件的布置可以使用不以列和行布置的邏輯。 圖1中控制電源32的控制電路34可以包括可編程元件20。圖6示出了示意性的電源以及包括可選的可編程元件的相關(guān)控制電路的圖?？删幊淘?0可以是利用易失性存儲器實現(xiàn)的隨機存取存儲器單元R的配置。如果需要，那么可編程元件20可以利用非易失性元件例如多晶硅熔絲來實現(xiàn)?？刂齐娐?4連接到具有輸出端36的電源32。電源32從電源線42接收正的電源電壓Vrc并且從電源線44接收接地電源電壓Vss 。電源32在電源線46上輸出正的電源電壓VINT并且在電源線48上輸出接地電源電壓Vss。控制電路34可以控制電源功能的各個方面例如VINT的幅度。雖然在圖6的示例中示出了控制電路34包括可編程元件20，但是在控制電路34中使用可編程元件20僅僅是示意性的?？刂齐娐?4可以不借助可編程元件20而產(chǎn)生控制信號。直接來源于可編程元件20的狀態(tài)的控制信號可以是靜態(tài)的并且可以表示這些元件的加載內(nèi)容。沒有可編程元件20的控制電路34可以產(chǎn)生用于控制電源32的動態(tài)控制信號。 在某些集成電路中，可能需要可調(diào)節(jié)的電源電壓VINT。例如，如果集成電路為可編程邏輯器件，那么在數(shù)據(jù)加載和正常操作期間可能希望升高或者降低與存儲器單元相關(guān)聯(lián)的電源電壓(一個示例)。 在可編程邏輯器件10中的可編程存儲器元件20產(chǎn)生反映配置數(shù)據(jù)已經(jīng)加載到存儲器元件內(nèi)的靜態(tài)輸出信號。該靜態(tài)輸出信號驅(qū)動金屬-氧化物-半導(dǎo)體(MOS)晶體管的柵極。在多路器和其它邏輯元件中，一些晶體管用作傳輸晶體管。如果以足夠大的電壓驅(qū)動，那么在可編程邏輯器件中的傳輸晶體管將僅僅正常地工作。如果以不足的電壓電平驅(qū)動可編程邏輯器件中的該傳輸晶體管，例如由于在該器件上的元件20或其它相關(guān)電路的VINT電平太低，那么傳輸通過該傳輸晶體管的數(shù)據(jù)信號將遭受極大的電壓損失并且可能不再被認為是器件上的有效邏輯信號。因此如果在操作期間向該可編程存儲器元件20供給更高的電源電壓V皿，那么這可能是需要的。 在數(shù)據(jù)加載操作期間，可編程存儲器元件20利用數(shù)據(jù)線和地址線被加載配置數(shù)據(jù)。由地址線控制的尋址晶體管可以用來控制加載哪個可編程存儲器元件?？赡苄枰沟每删幊檀鎯ζ髟跀?shù)據(jù)加載操作期間被供給有較低的電源電壓以增加存儲器元件的寫入裕度，同時減少對尋址晶體管的需求。 在某些環(huán)境下，可能需要在該可編程邏輯器件的操作期間以不同的正的電源電壓對于可編程存儲器單元進行供電。由較大的電源設(shè)定值進行供電的存儲器元件將能夠比由較低的電源設(shè)定值進行供電的存儲器元件更充分地導(dǎo)通相關(guān)的傳輸晶體管。這是因為較高電壓存儲器元件的輸出信號將比較低電壓存儲器元件的輸出信號更充分地導(dǎo)通n-溝道金屬-氧化物-半導(dǎo)體傳輸晶體管。因此被提供有較大存儲器元件電源設(shè)定值的電路比以較低存儲器元件電源設(shè)定值進行操作的電路更快速。被供給有較小存儲器元件電源設(shè)定值的電路操作得更慢，但是消耗較少的電力。 通過調(diào)整集成電路上的存儲器元件電源設(shè)定值，某些電路區(qū)域可以被置于快速模式下，而其它的電路區(qū)域可以置于慢速模式下。該快速模式區(qū)可以用來確保滿足用戶所希望的的時間約束。例如，用來處理關(guān)鍵電路路徑的可編程邏輯器件區(qū)可以置于快速模式下，以確保最大化的性能。每當不需要最大化的性能時，該慢速模式區(qū)可以減小由于傳輸晶體管造成的電力損失。 如這些示例所說明的，集成電路例如集成電路30經(jīng)?？梢詮目烧{(diào)整的電源的使用中獲益。尤其是在例如這樣的環(huán)境下，有利的是提供令人滿意的去耦電容器以減小可能由于對V皿的改變而產(chǎn)生的電源噪聲。 圖7中示出了對于電源32和控制電路34的示意性電路圖。在圖7的示意性電路中，對于可調(diào)整的電源VINT的電平存在有兩種可能——相對較高的電平VH和相對較低的電平、。電源32可以包括高電壓電源27，其接收電源線42上的正的電源電壓l和電源線44上的接地電源電壓Vss并且在電源線22上輸出相應(yīng)的正的電源電壓VH。該電源還可以包括低電壓電源29，其接收電源線42上的正的電源電壓Vrc和電源線44上的接地電源電壓L并且在電源線24上提供相應(yīng)的正的電源電壓、。電壓、可能小于電壓V^例如Vh可以是1.6伏，、可以是0.9伏。 多路器26可以接收電源線22上的電壓VH以及可以接收電源線24上的電壓、。多路器26可以在電源線46上輸出電壓VH或者電壓、作為其輸出電源電壓VINT。接地電源電壓Vss可以在電源線48上輸出。控制電路34可以包括單個隨機存取存儲器單元20，其在其輸出處提供單個靜態(tài)控制信號?？刂齐娐?4可以通過輸出端36連接到電源32?？刂齐娐?4可以用來選擇多路器在其輸出電源線46上輸出的是VH還是、。例如，如果在線36上的輸出為高電平，那么V皿可以設(shè)定為VH。然而，如果在線36上的輸出為低電平，那么V皿可以設(shè)定為、。 任何適合的電平都可以用于VH和、。例如，較高電壓VH可以等于0. 9伏的Vcc并
且可以用分壓器來將Vcc減少到較低的電壓VJ例如，O. 8伏)。、可以等于Vrc(例如，O. 9
伏)并且使用電荷泵或外部電壓源來提供1.5伏的VH。其它惶対于、和Vh也是可以的。 如果需要，電源32可以包括多于兩個電源并且可以提供多于兩個的可選的輸出
電壓VINT的電平。為了允許三個或者更多的輸出電平，在控制電路34中的可編程元件20可
以包括多于一個的隨機存取存儲器單元并且具有多于一個的相關(guān)輸出端36。 可以跨諸如在例如圖7中的電源軌道46和48上或者任何需要減小噪聲的其它電路的路徑連接去耦電容器。用于電容器單元50的電容器60可以實現(xiàn)為金屬-絕緣體-金屬(MIM)電容器或者金屬-氧化物-半導(dǎo)體(MOS)電容器。 圖8示出了可以用于形成去耦電容器的示意性MIM電容器結(jié)構(gòu)的截面圖。圖8的MIM電容器具有第一導(dǎo)電部分例如金屬層64，第二導(dǎo)電部分例如金屬層68，以及插入兩個導(dǎo)電層之間的電介質(zhì)66。第一導(dǎo)電層和第二導(dǎo)電層可以由金屬形成，例如銅、鋁、金、銀、鈀、鉭、鈦、鎢、其它金屬、金屬合金、或任何適合的導(dǎo)電材料?？梢杂糜诓挥杉兘饘傩纬傻膶?4和68的導(dǎo)電材料的示例是多晶硅(例如硅化多晶硅)。電介質(zhì)66可以是氧化物、氮化物、氮氧化物或任何適合的電介質(zhì)材料。對于層66適合的電介質(zhì)材料的示例包括氧化硅、氧化鋁、氧化鉿、碳化硅、氮化硅、氧化鉭、氮氧化鉭、氧化鈦和氧化鋯。端49可以連接到第一金屬層64而端65可以連接到第二金屬層68。端49和65可以用來將電容器60連接到電容器單元結(jié)構(gòu)例如線49和51以及電阻器70，如聯(lián)系圖3A、圖3B和圖3C所描述的。
圖8的金屬-絕緣體-金屬(MIM)電容器60可以使用任何適合的形狀形成。在圖8中的圖示表示了具有圓柱形或者矩形形狀的MM電容器的截面。MIM電容器可以采用不同于所示的縱橫比。例如，MIM電容器的高度可以大于寬度，或者寬度大于高度。具有圖8中示出的類型的截面的高MIM電容器具有布圖面積小的優(yōu)點，因此占據(jù)了最小的集成電路的表面積("基本面"(real estate))。如果需要，那么MIM電容器也可以具有平面形狀，如圖9的截面圖所示。圖9的示例示出了如何由第一金屬層64、第二金屬層68以及插入這兩層之間的平面電介質(zhì)66形成電容器。層64、66和68可以形成為集成電路上的電介質(zhì)堆疊中的連續(xù)層。例如，電容器電極64和68可以在各自的金屬層中形成并且層66可以在過孔層中形成。MIM電容器也可能具有與圖8和圖9中所示不同的結(jié)構(gòu)。例如，其可能具有溝槽形狀。圖8和圖9的示例僅僅是示意性的。 也可以使用金屬_氧化物_半導(dǎo)體(MOS)電容器結(jié)構(gòu)。如圖10中所示，MOS電容器60可以具有與柵極G相關(guān)的柵極絕緣體88和柵極導(dǎo)體90。在一個典型的情境中，該柵極絕緣體由氧化硅形成。如果需要，該柵極絕緣體可以由其它絕緣材料形成(例如，所謂的高K電介質(zhì)，如鉿基電介質(zhì)、氮化物、氮氧化物、除了氧化硅之外的氧化物等)。MOS電容器的柵極導(dǎo)體可以由金屬或者其它適合的導(dǎo)電材料形成。通過適合的布置，該柵極導(dǎo)體由摻雜的半導(dǎo)體例如摻雜的多晶硅(如硅化的摻雜多晶硅)形成。將摻雜多晶硅用于柵極導(dǎo)體可能是有利的，因為這種類型的柵極導(dǎo)體工藝兼容并且能夠容易地制造。源極_漏極注入?yún)^(qū)84位于柵極絕緣體的兩側(cè)的半導(dǎo)體襯底82中。 MOS電容器包括n-溝道金屬_氧化物_半導(dǎo)體(NMOS)電容器和p-溝道金屬_氧化物_半導(dǎo)體(PMOS)電容器。對于NMOS電容器，用于源極S和漏極D的注入?yún)^(qū)(整體為"源極-漏極注入?yún)^(qū)")為n-型摻雜并且形成在p-阱半導(dǎo)體襯底中，而對于PMOS電容器，該源極_漏極注入?yún)^(qū)為P-型摻雜并且形成在n-阱半導(dǎo)體襯底中。圖10中所示的MOS電容器為在n-阱半導(dǎo)體襯底82中形成有p+源極-漏極注入?yún)^(qū)84的PMOS電容器。導(dǎo)電路徑94可以用來將源極區(qū)和漏極區(qū)84電連接到電容器端A。導(dǎo)電路徑92可以用來將柵極接觸短路到電容器端B。例如路徑92和94的路徑可以由金屬、摻雜多晶硅或其它適合的導(dǎo)體形成。在電容器60的操作期間，電壓可以跨越端A和端B而施加到該電容器。用于去耦電容器的MOS電容器可以沿著被供電的器件38位于半導(dǎo)體襯底上。 如果需要，去耦電容器可以由MOS電容器結(jié)構(gòu)和MIM結(jié)構(gòu)的混合來形成。僅使用MM結(jié)構(gòu)例如圖9中的MM結(jié)構(gòu)60，尤其是圖8中的MIM結(jié)構(gòu)60的優(yōu)點在于這些布置對于用于在電路30上形成有源電路的可用表面積的量具有最小的影響。因此，所示的去耦電容器的布置有時作為示例來進行描述，在該去耦電容器布置中，利用圓柱形MIM結(jié)構(gòu)例如圖8中的結(jié)構(gòu)60以及平面MIM結(jié)構(gòu)例如圖9中的結(jié)構(gòu)60來形成單元50中的電容器60。
圖11示出了位于半導(dǎo)體襯底100之上的示意性圓柱形MM電容器60。半導(dǎo)體襯底IOO可以由硅或者任何其它半導(dǎo)體材料形成。在半導(dǎo)體襯底100中的源極-漏極注入?yún)^(qū)102可以是n-型或p-型。用于注入?yún)^(qū)例如區(qū)域102的摻雜劑離子可以是硼、磷、砷或其它適合的摻雜劑離子。 一層硅化物形成在該源極-漏極注入?yún)^(qū)上以減小其電阻。在圖ll的電容器60中，端65連接到源極-漏極注入?yún)^(qū)102。電容器60顯示為具有第一金屬層64、第二金屬層68和插入在層64和68之間的電介質(zhì)66的圓柱形MIM電容器結(jié)構(gòu)，但是如果需要，也可以使用其它類型的電容器或者具有其它形狀的MIM電容器。
用于集成電路30的互連可以形成在電路30的表面上的電介質(zhì)堆疊中(圖示為如圖11中的堆疊105)。電介質(zhì)堆疊105可以包括交替的電介質(zhì)層(S卩，金屬互連層和過孔互連層)。在半導(dǎo)體制造期間，將在電介質(zhì)堆疊中的資源進行圖案化以形成互連。該互連連接集成電路30上的電路以至于實現(xiàn)其所需要的功能。圖11示出了第一金屬互連層104，其為最接近半導(dǎo)體襯底100(有時叫做"M1")的金屬互連層。在第一金屬互連層104之上可以有附加的金屬互連層和過孔互連層，如由圓點73所示。端結(jié)構(gòu)49可以用來將電容器60連接到第一金屬互連層104。 圖11中還示出了金屬-氧化物-半導(dǎo)體(MOS)晶體管112。金屬-氧化物-半導(dǎo)體晶體管112具有柵極絕緣體108和柵極導(dǎo)體106。在一個典型的情境中，該柵極絕緣體由氧化硅形成。如果需要，該柵極絕緣體可以由其它絕緣材料形成(例如，所謂的高K電介質(zhì)，如鉿基電介質(zhì)、氮化物、氮氧化物、除了氧化硅之外的氧化物等)。金屬_氧化物_半導(dǎo)體晶體管的柵極導(dǎo)體可以由金屬或者其它適合的導(dǎo)電材料例如摻雜多晶硅形成。在氧化物層108的每一側(cè)是作為晶體管112的源極S和漏極D的源極-漏極注入?yún)^(qū)110。 MOS晶體管包括n-溝道金屬-氧化物-半導(dǎo)體(NMOS)晶體管和p-溝道金屬-氧化物-半導(dǎo)體(PMOS)晶體管。對于NMOS晶體管的源-漏極注入?yún)^(qū)為n-型摻雜，而對于PMOS晶體管的源極_漏極注入?yún)^(qū)為P-型摻雜。 如圖11中所示，MOS晶體管112，其可以形成被供電的電路部件38的一部分，可以位于去耦電容器例如電容器60的附近。集成電路上的被供電的電路部件可以包括除了M0S晶體管112以外的器件。需要的是將電容器60和簇40分配到鄰近于被供電的電路部件以減小中間電感和電阻的影響。以這種方式分布該去耦電容器部件將最大化該去耦電容的降噪性能。 當利用圖11中所示類型的結(jié)構(gòu)來形成電容器60時，電容器60和被供電的電路部
件38都形成在襯底IOO之上的最下層中。例如，電容器60的源極-漏極注入?yún)^(qū)102可以
在與形成被供電的電路部件例如晶體管112的源極-漏極注入?yún)^(qū)IIO相同的步驟中形成。
在相同的工藝步驟中形成電容器和供電電路部件使得有效率的制造成為可能。 如果需要，電容器也可以位于集成電路的其它層中。例如，MIM電容器例如圖10中
的平面MIM電容器可以位于電介質(zhì)堆疊105的較高層中(圖ll)。這些MIM電容器可以由
在多個互連層中包括了使用垂直和水平電場部件的結(jié)構(gòu)形成。MIM電容器結(jié)構(gòu)可以直接地
10在被供電的器件之上形成，其允許這種類型的電容器消耗最小的電路基本面。
在圖11中所示的類型的布置中，當電容器60位于電路30的較低層中時，在半導(dǎo)體襯底100的附近，單元50的電阻器70可以容易地實現(xiàn)為通過半導(dǎo)體襯底的源極_漏極注入?yún)^(qū)的電阻性路徑。圖12示出了可以用于電容器單元50的類型的示意性的布置。圖12的電容器60具有一個連接到半導(dǎo)體襯底100上的源極-漏極注入?yún)^(qū)102的端。在半導(dǎo)體襯底100中的源極-漏極注入?yún)^(qū)可以是n-型或者p-型注入?yún)^(qū)。 一層硅化物可以形成在該源極_漏極注入?yún)^(qū)上以減小其電阻。 在圖12中，VINT導(dǎo)電路徑39和Vss導(dǎo)電路徑41顯示為形成在第一金屬互連層104中。如果需要，路徑38和41可以位于其它適合的金屬互連層中。端49可以將電容器60連接到VINT導(dǎo)電路徑39。路徑65可以將電容器60連接到源極-漏極注入?yún)^(qū)102。導(dǎo)電路徑51可以連接源極_漏極注入?yún)^(qū)102與Vss導(dǎo)電路徑41。路徑例如49、65和51可以由多晶硅、金屬或其它適合的結(jié)構(gòu)形成(例如，在接觸層、金屬層等中的結(jié)構(gòu))。如果由于故障而產(chǎn)生短路，那么電流從路徑39向下游流過電容器60，進入源極-漏極注入?yún)^(qū)102，并且穿過源極-漏極注入?yún)^(qū)102，其形成電流的電阻性路徑。接著短路電流可以繼續(xù)通過導(dǎo)電路徑51到達V^導(dǎo)電路徑41。以這種方式將源極-漏極注入?yún)^(qū)102用作電阻性路徑，最小化了對于在集成電路制造期間用于形成電阻器70的附加工藝步驟的需要。
圖13為具有使用了源極-漏極注入?yún)^(qū)102以形成電阻器70的電容器單元50的電容器簇40的一部分的透視圖。圖13示出了電容器60可以如何位于半導(dǎo)體襯底100中的源極-漏極注入?yún)^(qū)102之上。為了易于制造，在相同簇中的電容器60可以是相同類型的電容器(例如，圓柱形MM電容器)，但這不是必須的。 如圖13中所示，VINT導(dǎo)電路徑39和Vss導(dǎo)電路徑41可以形成在第一金屬互連層104中。電容器單元50可以并行連接在V麗和Vss之間以形成簇40。端49可以將電容器60連接到VINT導(dǎo)電路徑39。導(dǎo)電路徑51可以連接源極_漏極注入?yún)^(qū)102與Vss導(dǎo)電路徑41。路徑65可以用來將每個電容器60連接到電阻器70(S卩，注入?yún)^(qū)102的各個部分)。如圖所示，電阻器70不需要彼此電隔離。反而，可以使用共用的注入?yún)^(qū)102實現(xiàn)電阻器70。如果需要，可以分割區(qū)域102。 在圖13中，簇40顯示為具有三個電容器單元50。在實際的去耦電容器簇中，可能需要每個簇具有數(shù)目眾多的電容器(例如數(shù)百個、數(shù)千個、數(shù)萬個、數(shù)十萬個)。在圖13中，電容器單元50顯示為安置在一列中，但是可以使用任何合適的配置。
VINT導(dǎo)電路徑39和Vss導(dǎo)電路徑41可以由兩個不同的金屬互連層或者相同的金屬互連層形成。在由一共用金屬層形成導(dǎo)電路徑的布置中，導(dǎo)電路徑可以形成具有叉指的梳狀結(jié)構(gòu)，如圖14中所示。每個梳狀結(jié)構(gòu)可以形成一個獨立的電容器簇端(例如端39和端41)。在圖13和圖14中，V麗導(dǎo)電路徑39和Vss導(dǎo)電路徑41顯示為實現(xiàn)于第一金屬層104中。第一叉指集合(圖14的左側(cè)的實線)可以與第一電容器簇相關(guān)聯(lián)并且第二叉指集合(圖14的右側(cè)的虛線)可以與第二電容器簇相關(guān)聯(lián)，并且集成電路30上的所有電容器簇以此類推。 可以選擇電容器60的電容值C和電阻器70的電阻值R，以避免在出現(xiàn)電介質(zhì)故障時損壞器件30。在故障使電容器60短路的情況下，電阻器70將通過該有故障的電容器單元50的電流I，^限制到(VINT_VSS)/R。電阻值R優(yōu)選地足夠大以至于通過該有故障的電容單元50以及電源線46和電源線48的電流I^,在可接受的范圍內(nèi)。然而，將電阻器與電容器串聯(lián)放置形成了一個具有由R乘以C所給出的相關(guān)聯(lián)的時間常數(shù)的(電阻器-電容器)RC電路。該時間常數(shù)優(yōu)選地小于在電源線46和電源線48上的不需要的噪聲的時間常數(shù)特征。這確保了電容器單元40可以作為去耦電容器而正確地起作用。
這里所述的去耦電容器的布置允許適于典型的集成電路的電阻值R和電容值C。如果，作為一個示例，對于VINT典型的值為1伏并且對于Vss典型的值為0伏，10歐姆的電阻R將導(dǎo)致O. 1安培的電流I，^通過短路的電容器60。如果在沒有短路的電容器的情況下，流過電源線46和電源線48的電流為1安培，則當發(fā)生短路時，通過電源線46和電源線48的電流將增加到1. 1安培。對于典型的集成電路該10%的電流代表了一個可接受的值。在有多于一個短路的電容器的情況下，通過電源線46和電源線48的電流將按照每短路的電容器O. l安培來增加。如果預(yù)期出現(xiàn)很多故障，那么R可能增加。如這個示例所討論的，對于在每個電容器單元50中的每個電阻器70， 10歐姆或者更大的電阻R可以保護集成電路免于遭受電容器中一個或多個故障的損害。 通過典型的硅化物源極-漏極注入?yún)^(qū)的電阻可以是大約10歐姆每平方。對于電阻器70，將電阻R實現(xiàn)為通過源極_漏極注入?yún)^(qū)的電阻性路徑可以使用大約與其寬度等長的區(qū)域。 通過典型的集成電路的不需要的噪聲可能具有50ps的時間常數(shù)。因此作為去耦電容器，電容器單元50將優(yōu)選具有小于10ps的時間常數(shù)以便有效。如果電容器60的電容C選擇為10fF且電阻R為10ohm，那么電容器單元50的時間常數(shù)將是O. lps。這遠小于所需的上限?？梢岳寐?lián)系圖8和9所述的類型的MIM結(jié)構(gòu)或者聯(lián)系圖IO所述的類型的MOS電容器結(jié)構(gòu)來實現(xiàn)10fF的電容。 典型的集成電路可能需要總共500nF的去耦電容。對于具有每個電容器10fF的電容C，每個集成電路需要總共50， 000， 000個電容器單元。這些電容器單元可以分布在500個每個簇具有l(wèi)nF(100，000個電容器單元)的簇中。在具有一平方厘米面積的集成電路上，該簇將以每20平方微米一簇的密度放置。 用于該示例的具體值僅僅是出于示意性的目的。對于不同的集成電路，實際的電壓和電流是不同的，并且去耦電容器的最理想的實現(xiàn)將取決于所考慮的集成電路的具體特性。 附加實施例
附加實施例1 : —種集成電路，包括多個分布的電源解耦電容器單元的簇，其中每個簇中的電容器單元并行連接，并且其中每個電容器單元包括電容器；以及與電容器串聯(lián)的電阻器。
附加實施例2 : 根據(jù)附加實施例1所述的集成電路，其中在每個單元中的電容器包括金屬_氧化
物-半導(dǎo)體電容器。
附加實施例3 : 根據(jù)附加實施例l所述的集成電路，其中在每個電容器單元中的電容器為金
屬-絕緣體-金屬電容器。
附加實施例4 :
根據(jù)附加實施例3所述的集成電路，其中每個金屬-絕緣體-金屬電容器具有圓
柱形的幾何形狀。
附加實施例5 : 根據(jù)附加實施例3所述的集成電路，其中每個金屬-絕緣體-金屬電容器位于半
導(dǎo)體襯底和集成電路的金屬層之間。
附加實施例6: 根據(jù)附加實施例1所述的集成電路，其中集成電路具有半導(dǎo)體襯底并且其中每個電容器單元中的電阻器由通過半導(dǎo)體襯底中的源極-漏極注入?yún)^(qū)的電阻性路徑形成。
附加實施例7 : 根據(jù)附加實施例6的集成電路，其中每個電容器單元中的電容器包括圓柱形金
屬-絕緣體-金屬電容器。
附加實施例8 : —種集成電路，包括至少一個電源，跨越第一電源線和第二電源線供應(yīng)電力；
多個分布式電源電容器單元簇，每個電容器單元簇跨越第一電源線和第二電源線而耦合，其中每個電容器單元簇包括多個并行連接的電容器單元，并且其中每個電容器單元包括
電容器；以及與電容器串聯(lián)的電阻器，其中所述電阻器由集成電路的半導(dǎo)體襯底中的源
極-漏極注入?yún)^(qū)形成。
附加實施例9 : 根據(jù)附加實施例8的集成電路，其中每個電容器單元中的電容器包括金屬_絕緣
體-金屬電容器。
附加實施例10 : 根據(jù)附加實施例9的集成電路，其中每個單元中的所述金屬_絕緣體_金屬電容
器具有圓柱形的幾何形狀。
附加實施例11 : 根據(jù)附加實施例8的集成電路，其中所述電源包括連接到第一電源線的多路器，
用于向第一電源線供應(yīng)第一正電源電壓或是第二正電源電壓。
附加實施例12 : 根據(jù)附加實施例9的集成電路，其中所述集成電路為包含可編程存儲器元件的可編程邏輯器件，用于產(chǎn)生靜態(tài)控制信號并且其中所述電源為可調(diào)整的從而響應(yīng)于靜態(tài)控制信號產(chǎn)生跨越第一電源線和第二電源線的至少兩個不同的正的電源電壓。
附加實施例13 : 根據(jù)附加實施例8的集成電路，其中每個電容器單元簇中的電容器單元連接在形
成于集成電路的共用金屬層中的交叉指的相應(yīng)的第一集合和第二集合之間。
附加實施例14 : —種用于降低集成電路上的電源噪聲的方法，所述方法包括將解耦電容器單元在集成電路上分布為電容器單元簇，其中每個電容器單元包括電容器和與該電容器串聯(lián)的電阻器，并且其中在給定單元中的電阻器在該單元中的電容器發(fā)生短路的情況下限制通過該電容器單元的電流。 前述僅僅是本發(fā)明的原理的說明，并且所屬領(lǐng)域技術(shù)人員可以不脫離本發(fā)明的范圍和精神進行各種修改c
權(quán)利要求
一種集成電路，包括成簇分布在所述集成電路上的多個電源去耦電容器。
2. 根據(jù)權(quán)利要求1所述的集成電路，其中所述電容器包括金屬_絕緣體_金屬電容器。
3. 根據(jù)權(quán)利要求2所述的集成電路，其中所述金屬_絕緣體_金屬電容器具有圓柱形 的幾何形狀。
4. 根據(jù)權(quán)利要求2所述的集成電路，其中所述金屬_絕緣體_金屬電容器具有平面幾 何形狀。
5. 根據(jù)權(quán)利要求4所述的集成電路，其中所述金屬_絕緣體_金屬電容器位于該集成 電路的金屬互連層中。
6. 根據(jù)權(quán)利要求1所述的集成電路，其中每個簇具有至少1000個去耦電容器。
7. 根據(jù)權(quán)利要求1所述的集成電路，進一步包括 多個電阻器，其中每一個電阻器與相對應(yīng)的一個電容器串聯(lián)。
8. 根據(jù)權(quán)利要求7所述的集成電路，其中每一個電容器包括金屬_氧化物_半導(dǎo)體電 容器。
9. 根據(jù)權(quán)利要求7所述的集成電路，其中在每個簇中的電容器并行連接。
10. 根據(jù)權(quán)利要求1所述的集成電路，其中每個金屬_絕緣體_金屬電容器位于半導(dǎo)體 襯底和所述集成電路的金屬層之間。
11. 根據(jù)權(quán)利要求7所述的集成電路，其中所述的集成電路具有半導(dǎo)體襯底并且其中 每個電阻器由通過所述半導(dǎo)體襯底中的源極-漏極注入?yún)^(qū)的電阻性路徑形成。
12. 根據(jù)權(quán)利要求7所述的集成電路，進一步包括至少一個電源，跨越第一 電源線和第二電源線供應(yīng)電力，其中在每個簇中，所述電容器 和所述電阻器跨越所述第一電源線和所述第二電源線而耦合。
13. 根據(jù)權(quán)利要求12所述的集成電路，其中每個電容器包括金屬_絕緣體_金屬電容器。
14. 根據(jù)權(quán)利要求13所述的集成電路，其中每個金屬-絕緣體-金屬電容器具有圓柱 形的幾何形狀。
15. 根據(jù)權(quán)利要求12所述的集成電路，其中所述電源包括連接到所述第一電源線的多 路器，用于向所述第一 電源線供應(yīng)第一正電源電壓或是第二正電源電壓。
16. 根據(jù)權(quán)利要求12所述的集成電路，其中所述集成電路為包含可編程存儲器元件的 可編程邏輯器件，用于產(chǎn)生靜態(tài)控制信號并且其中所述電源為可調(diào)整的從而響應(yīng)于所述靜 態(tài)控制信號產(chǎn)生跨越所述第一 電源線和所述第二電源線的至少兩個不同的正的電源電壓。
17. 根據(jù)權(quán)利要求12所述的集成電路，其中所述每個簇中的電容器連接在形成于所述 集成電路的共用金屬層中的交叉指的相應(yīng)的第一集合和第二集合之間。
全文摘要
提供用于集成電路的電源去耦電容器。該去耦電容器可以成簇分布在供電電路部件中。每個簇可以包括許多并行連接的單個電容器單元。每個電容器單元包括電容器和與該電容器串聯(lián)的電阻器。該電容器可以是金屬-絕緣體-金屬(MIM)電容器。在每個單元中該電阻器可以在電容器由于電介質(zhì)故障而產(chǎn)生短路時限制通過單個電容器的電流。
文檔編號H02M1/00GK101753008SQ20091022606
公開日2010年6月23日 申請日期2009年11月25日 優(yōu)先權(quán)日2008年12月11日
發(fā)明者I·拉希姆, M·W·王, W·B·維斯特 申請人:阿爾特拉公司