技術(shù)編號：6942490
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及集成電路設(shè)計及制造工藝，具體涉及一種電容。 背景技術(shù)在集成電路設(shè)計制造領(lǐng)域，電路當(dāng)中會經(jīng)常使用到電容。隨著集成電路加工制造技術(shù)的發(fā)展，集成電路中器件尺寸日益縮小，相應(yīng)的加工精度和電路器件的集成度也越來越高。尤其對于高精度的模擬集成電路，電容匹配程度的要求往往更高。在集成電路設(shè)計制造領(lǐng)域，由于電路器件都是在晶圓上加工制造的，因此在電路設(shè)計階段就必須為各電路器件之間的連接線預(yù)留空間和位置。對于集成電路中常見的場效應(yīng)管等器件，由于其工作性能較少受到周邊...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。