專利名稱：制作互補型金屬氧化物半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制作工藝，特別涉及制作互補型金屬氧化物半導(dǎo)體器件的方法。
背景技術(shù)：
集成電路的制作需要根據(jù)指定的電路布局在給定的芯片區(qū)域上形成大量的電路元件?？紤]到操作速度、耗電量及成本效率的優(yōu)異特性，CMOS(互補型金屬氧化物半導(dǎo)體) 技術(shù)目前是最有前景的用于制作復(fù)雜電路的方法之一。在使用COMS技術(shù)制作復(fù)雜的集成電路時，有數(shù)百萬個晶體管(例如，N溝道晶體管與P溝道晶體管)形成于包含結(jié)晶半導(dǎo)體層的襯底上。不論是N溝道晶體管還是P溝道晶體管，CMOS晶體管都含有所謂的PN結(jié)，PN 結(jié)由以下兩者的界面形成高濃度摻雜的漏極/源極區(qū)、以及配置于該漏極區(qū)與該源極區(qū)之間的反向摻雜溝道。在CMOS晶體管結(jié)構(gòu)中，用形成于溝道區(qū)附近且通過薄絕緣層而與該溝道區(qū)分隔的柵極電極來控制溝道區(qū)的導(dǎo)電率，例如控制導(dǎo)電溝道的驅(qū)動電流能力。當(dāng)在柵極電極上施加適當(dāng)?shù)目刂齐妷盒纬蓪?dǎo)電溝道后，溝道區(qū)的導(dǎo)電率取決于摻雜濃度和多數(shù)電荷載流子的遷移率。對于溝道區(qū)在晶體管寬度方向的給定延伸部分而言，溝道區(qū)的導(dǎo)電率取決于源極區(qū)與漏極區(qū)之間的距離，該距離也被稱作溝道長度。因此，溝道區(qū)的導(dǎo)電率是決定CMOS 晶體管效能的主要因素。因此，減小溝道長度以及減小與溝道長度相關(guān)聯(lián)的溝道電阻率，成為用來提高集成電路操作速度的重要設(shè)計準(zhǔn)則。然而，持續(xù)縮減晶體管尺寸從而減小溝道長度會帶來諸多問題，例如溝道的可控性減小。這些問題必須加以克服，以免過度地抵消掉逐步減小CMOS晶體管溝道長度所得到的優(yōu)勢。另外，持續(xù)減小關(guān)鍵尺寸還需要相適應(yīng)的工藝技術(shù)或開發(fā)更復(fù)雜的工藝技術(shù)用來補償短溝道效應(yīng)，因此從工藝角度上看會越來越困難。目前已提出從另一個角度來提高晶體管的開關(guān)速度，即通過對于給定溝道長度增大溝道的載流子遷移率。這種提高載流子遷移率的方法可以避免或至少延緩在與裝置縮放尺寸相關(guān)聯(lián)的工藝中所遇到的許多問題。在制造過程中采用多樣的改善方法以獲取更高的元件性能。半導(dǎo)體器件襯底中的機械應(yīng)力已被廣泛應(yīng)用于調(diào)節(jié)器件的性能。例如，在硅中，當(dāng)溝道膜處于在電流方向的壓應(yīng)力之下和/或處于在硅膜法線方向的張應(yīng)力之下時，空穴遷移率提高；而當(dāng)硅膜處于電流方向的張應(yīng)力之下和/或處于硅膜法線方向的壓應(yīng)力下時，電子遷移率提高。因此，可以在 P溝道場效應(yīng)管和/或N溝道場效應(yīng)管的溝道區(qū)中有利地產(chǎn)生壓應(yīng)力和/或張應(yīng)力，以增強這樣的器件的性能，即具有區(qū)域化應(yīng)力結(jié)構(gòu)的CMOS，其在沿著源極-漏極的方向上，在NMOS 的N型通道表面形成張應(yīng)力(Tensile Stress)的應(yīng)力層，可以增加電子的遷移率，在PMOS 的P型通道表面形成壓應(yīng)力(Compressive Stress)的應(yīng)力層，可以提高空穴的遷移率。圖IA為現(xiàn)有技術(shù)中形成的CMOS器件的結(jié)構(gòu)示意圖，CMOS器件包括PMOS區(qū)域102 和NMOS區(qū)域103。該PMOS區(qū)域102具有源極、漏極和第一柵極104，，NMOS區(qū)域103具有源極、漏極和第二柵極104。
圖IB至圖IJ顯示了在所述CMOS器件上制備具有張應(yīng)力層110的NMOS區(qū)域103 和具有壓應(yīng)力層113的PMOS區(qū)域102的示意圖。參照圖IB所示，在CMOS器件上方沉積一層張應(yīng)力層110，其覆蓋PMOS區(qū)域102和 NMOS區(qū)域103 ；接著，如圖IC所示，在NMOS區(qū)域103的張應(yīng)力層110的上方涂覆光刻膠， 利用一掩膜進行曝光，經(jīng)顯影等工藝得到第一光刻膠圖層111，該第一光刻膠圖層111覆蓋 NMOS區(qū)域103，暴露出PMOS區(qū)域102 ；再者，如圖ID所示，利用第一光刻膠圖層111為掩膜刻蝕掉PMOS區(qū)域102的張應(yīng)力層110 ；然后，如圖IE所示，去除第一光刻膠圖層111。接著，如圖IF所示，在PMOS區(qū)域102和具有張應(yīng)力層110的NMOS區(qū)域103的上方沉積一層氧化層112 ；其次，如圖IG所示，在該氧化層112的上方形成一層壓應(yīng)力層113 ； 接著，如圖IH所示，在PMOS區(qū)域102的壓應(yīng)力層113上涂覆另一層光刻膠，利用另一掩膜進行曝光，經(jīng)顯影等工藝后，便得到了第二光刻膠圖層114，該第二光刻膠圖層114覆蓋了 PMOS區(qū)域102的壓應(yīng)力層113，暴露出匪OS區(qū)域103的壓應(yīng)力層113 ；如圖II所示，利用第二光刻膠圖層114為掩膜刻蝕掉NMOS區(qū)域103的壓應(yīng)力層113 ；如圖IJ所示，得到包括具有張應(yīng)力層110的NMOS區(qū)域103和具有壓應(yīng)力層113的PMOS區(qū)域102的CMOS器件。其中，上述制備具有應(yīng)力層的CMOS器件的過程中，通常采用主刻蝕和過刻蝕相結(jié)合的方法對NMOS區(qū)域103上方的壓應(yīng)力層113進行去除，由此采用氧化層112作為阻擋層， 用于防止刻蝕壓應(yīng)力層113時，損壞NMOS區(qū)域103上方的張應(yīng)力層110。然而，在實際的工藝中，難以精確地控制NMOS區(qū)域103上方的壓應(yīng)力層113的刻蝕進度。如果刻蝕不足，會導(dǎo)致較多的氧化層殘留在NMOS區(qū)域103的張應(yīng)力層110的上方；相反，則可能將NMOS區(qū)域 103的張應(yīng)力層110給部分刻蝕掉，進而得不到符合實際需求的具有應(yīng)力層的CMOS器件。因此，如何簡化制備具有應(yīng)力層的CMOS器件的方法，并避免上述應(yīng)力層在制備過程中受到損傷成為當(dāng)前需要解決的技術(shù)問題。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。為了解決上述問題，本發(fā)明提出了一種制作互補型金屬氧化物半導(dǎo)體器件的方法，其中，所述互補型金屬氧化物半導(dǎo)體器件包括具有張應(yīng)力層的NMOS區(qū)域和具有壓應(yīng)力層的PMOS區(qū)域，所述方法包括提供一個具有NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體器件，所述NMOS區(qū)域的上方形成具有摻雜劑的張應(yīng)力層；在所述NMOS區(qū)域的具有摻雜劑的張應(yīng)力層上方和PMOS區(qū)域的上方沉積壓應(yīng)力層；在所述壓應(yīng)力層上形成覆蓋PMOS區(qū)域、暴露NMOS區(qū)域的光刻膠圖層；以所述光刻膠圖層為掩膜刻蝕所述NMOS區(qū)域的壓應(yīng)力層，在該壓應(yīng)力層的刻蝕過程中檢測所述張應(yīng)力層中的摻雜劑所給出的信號，當(dāng)所述信號強度達到預(yù)定值時，停止刻蝕，以得到所述互補型金屬氧化物半導(dǎo)體器件。進一步地，所述張應(yīng)力層的摻雜劑為砷離子或鍺離子。
進一步地，所述張應(yīng)力層中摻雜劑的摩爾濃度為至20%。進一步地，所述NMOS區(qū)域張應(yīng)力層是通過化學(xué)氣相沉積法實施的。進一步地，所述張應(yīng)力層的摻雜劑采用化學(xué)氣相沉積或等離子體方式進行摻雜。進一步地，所述壓應(yīng)力層采用干刻蝕法進行刻蝕。進一步地，所述預(yù)定值為預(yù)先設(shè)定的信號強度參考值。進一步地，所述壓應(yīng)力層或張應(yīng)力層的材料為氮化硅或氮氧化硅。進一步地，所述壓應(yīng)力層或張應(yīng)力層為多層。本發(fā)明是在制備具有應(yīng)力層的CMOS器件的過程中，通過具有摻雜劑的張應(yīng)力層代替原無摻雜劑的張應(yīng)力層，進而節(jié)省氧化層的步驟。當(dāng)刻蝕具有張應(yīng)力層的NMOS區(qū)域上的壓應(yīng)力層時，通過檢測張應(yīng)力層上摻雜劑的信號，依據(jù)該信號可以精確控制壓應(yīng)力層的刻蝕進度。采用本發(fā)明的方法不會損傷NMOS區(qū)域的張應(yīng)力層，更不會在該張應(yīng)力層上殘余氧化層，進而簡化了制備具有應(yīng)力層的CMOS器件的步驟，同時提高了 CMOS器件的良品率。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖IA至圖IJ為使用現(xiàn)有技術(shù)制備具有應(yīng)力層的CMOS器件的示意圖；圖2A至圖21是根據(jù)本發(fā)明的一個實施例中制備具有應(yīng)力層的CMOS器件的示意圖；圖3A和圖;3B分別為現(xiàn)有技術(shù)的方法和本發(fā)明的方法在去除壓應(yīng)力層后的CMOS 器件的SEM示意圖；圖4為通過本發(fā)明的方法制備具有應(yīng)力層的CMOS器件的步驟流程圖。
具體實施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如何通過改進制作CMOS器件的工藝來解決上述問題。本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。圖2A至圖21示出了根據(jù)本發(fā)明的一個實施例制備具有應(yīng)力層的CMOS器件的示意圖。首先，如圖2A所示，提供一個具有NMOS區(qū)域和PMOS區(qū)域的CMOS器件，該的PMOS 區(qū)域202和NMOS區(qū)域203被淺溝槽隔離開。該PMOS區(qū)域202具有源極、漏極和第一柵極 204，，NMOS區(qū)域203具有源極、漏極和第二柵極204。圖2B至圖21顯示了在圖2A所示的CMOS器件上制備具有張應(yīng)力層210的NMOS 區(qū)域203和具有壓應(yīng)力層212的PMOS區(qū)域202的示意圖。
5
如圖2B所示，在整個結(jié)構(gòu)上方形成一層張應(yīng)力層210，該張應(yīng)力層210的主要成分是氮化硅，厚度大約為450 550埃，優(yōu)選為500埃。其中，該張應(yīng)力層210中摻雜有摻雜劑，優(yōu)選的摻雜劑為砷離子或鍺離子或為其混合物。其次通過CVD方法或等離子體濺射方法在CMOS器件的上方沉積摻雜有砷離子或鍺離子的張應(yīng)力層210。在本實施例中，采用 CVD方法沉積摻雜有砷離子的張應(yīng)力層210，且該砷離子在張應(yīng)力層中的摩爾濃度為5%。 當(dāng)然，張應(yīng)力層210中的摻雜劑不限于砷離子和鍺離子，只要不與張應(yīng)力層的材料發(fā)生反應(yīng)，且容易獲取信號的離子均可以作為張應(yīng)力層的摻雜劑。另外，在張應(yīng)力層中，可以依據(jù)摻雜劑的材料選擇合適的摩爾濃度比，優(yōu)選張應(yīng)力層中摻雜劑的摩爾濃度在到20%之間。進一步地，還可以在該張應(yīng)力層210上再次沉積其他層(圖中未示出)以滿足實際工乙需求。接著，如圖2C所示，在NMOS區(qū)域203的上涂覆第一光刻膠圖層211，該第一光刻膠圖層211覆蓋NMOS區(qū)域203的張應(yīng)力層210，暴露出PMOS區(qū)域202的張應(yīng)力層210。然后，如圖2D所示，對PMOS區(qū)域202的張應(yīng)力層210進行刻蝕，優(yōu)選采用干刻蝕法進行刻蝕， 去除PMOS區(qū)域202的張應(yīng)力層210。接著，如圖2E所示，采用灰化的方法去除第一光刻膠圖層211。其次，如圖2F所示，在PMOS區(qū)域202和具有張應(yīng)力層210的NMOS區(qū)域203的上方形成一層壓應(yīng)力層212，該壓應(yīng)力層212可通過CVD方法沉積，該壓應(yīng)力層的材料可以是但不限于氮化硅。本實施例中的壓應(yīng)力層212屬于非摻雜的SIN層，厚度大約為500埃左右。進一步地，還可以在該壓應(yīng)力層212上再次形成其他層(圖中未示出)。接著，如圖2G 所示，在PMOS區(qū)域202的壓應(yīng)力層212上涂覆一層掩膜即第二光刻膠圖層213，其覆蓋PMOS 區(qū)域202，暴露出NMOS區(qū)域203的壓應(yīng)力層212。然后，如圖2H所示，對該NMOS區(qū)域203的壓應(yīng)力層212進行回蝕，去除NMOS區(qū)域203的壓應(yīng)力層212，該處可以選用干刻蝕法進行回蝕。在回蝕NMOS區(qū)域203的壓應(yīng)力層212的同時，檢測摻雜劑的信號/光譜，當(dāng)檢測到摻雜劑的信號/光譜的強度達到某一預(yù)定值時，停止對NMOS區(qū)域203的壓應(yīng)力層212的刻蝕，所述預(yù)定值為預(yù)先設(shè)定的信號/光譜強度參考值或經(jīng)驗值。本實施例的張應(yīng)力層210中的摻雜劑為砷離子，由于該砷離子的活動較強，在刻蝕NMOS區(qū)域的壓應(yīng)力層212的過程中通過感應(yīng)器或光譜儀較容易獲取到該砷離子的信號，進而可以精確掌握NMOS區(qū)域203上方的壓應(yīng)力層212的刻蝕進度。具體地，可以通過發(fā)射光譜、質(zhì)譜、電子探針、離子探針、俄歇電子能譜和X光熒光等檢測方法檢測砷離子的信號，例如，采用1020MPT原子發(fā)射光譜儀檢測砷離子的信號，當(dāng)檢測到信號強度為100時，停止對NMOS區(qū)域的壓應(yīng)力層212的刻蝕，由此依據(jù)預(yù)先設(shè)定即可以將NMOS區(qū)域上方的壓應(yīng)力層212完全去除，且不會損傷張應(yīng)力層210的結(jié)構(gòu)。當(dāng)檢測到的砷離子信號較為微弱時，優(yōu)選不停止刻蝕步驟，其原因是由于壓應(yīng)力層的沉積不均勻，若停止刻蝕步驟，可能導(dǎo)致壓應(yīng)力層的刻蝕不充分。最后，如圖21所示，采用灰化的方法去除第二光刻膠圖層213，得到包括具有壓應(yīng)力層212的PMOS區(qū)域和具有張應(yīng)力層210的NMOS區(qū)域的CMOS器件。如圖3A和圖:3B所示，圖3A示出了采用現(xiàn)有技術(shù)的方法刻蝕壓應(yīng)力層后的具有應(yīng)力層的CMOS器件的SEM示意圖，圖;3B示出了采用本發(fā)明的方法刻蝕壓應(yīng)力層后獲取的具有應(yīng)力層的CMOS器件的SEM示意圖。圖3A顯示刻蝕后的NMOS區(qū)域上方殘留了較多的氧化層(如圖3A中箭頭所指)，而圖;3B的NMOS區(qū)域均勻一致，無其他層結(jié)構(gòu)殘余。S卩，現(xiàn)有技術(shù)的NMOS區(qū)域的氧化層112在刻蝕時不能夠完全被刻蝕掉，其殘余在該NMOS區(qū)域的張應(yīng)力層上，導(dǎo)致該CMOS器件不符合實際的工藝需求。然而，在如圖IBB所示的采用本發(fā)明的一個實施例所述的方法制得的具有應(yīng)力層的CMOS器件的SEM圖中無任何氧化層殘余，且各個區(qū)域的表面均勻一致。具體地，圖:3B中的CMOS器件的張應(yīng)力層中摻雜劑為砷離子，且在張應(yīng)力層中摻雜劑的摩爾濃度為5%，由此在制備具有應(yīng)力層的CMOS器件的過程中省去了在張應(yīng)力層上方沉積氧化層的步驟。當(dāng)刻蝕NMOS區(qū)域203所具有摻雜劑的張應(yīng)力層210上方沉積的壓應(yīng)力層212時，通過原子發(fā)射光譜儀同步檢測張應(yīng)力層210的摻雜劑砷離子的信號，有效地掌握刻蝕壓應(yīng)力層212的進度。該方式不會導(dǎo)致對NMOS區(qū)域的張應(yīng)力層210的損傷，也不會使得壓應(yīng)力層212刻蝕不充分殘余在NMOS區(qū)域203的張應(yīng)力層210上。另外，在對采用本發(fā)明方法制備的具有應(yīng)力層的CMOS器件進行電性測試(WAT)分析時，測試結(jié)果顯示使用上述本發(fā)明的一個實施例的方法得到的CMOS器件的電學(xué)性能優(yōu)于現(xiàn)有技術(shù)制備的CMOS器件的電學(xué)性能，相應(yīng)地，提高了 CMOS器件中載流子的遷移率。由此可見，本發(fā)明的方法也可起到提高CMOS器件的性能的效果。優(yōu)選地，本實施例中還可以采用現(xiàn)有技術(shù)中提供的一具有NMOS區(qū)域203和PMOS 區(qū)域202的半導(dǎo)體器件(CMOS器件)，所述NMOS區(qū)域203的上方具有摻雜劑的張應(yīng)力層 210，接著在上述的結(jié)構(gòu)上沉積壓應(yīng)力層212，進一步去除NMOS區(qū)域203的壓應(yīng)力層212，得到包括具有壓應(yīng)力層212的PMOS區(qū)域202和具有張應(yīng)力層210的NMOS區(qū)域的CMOS器件。 該張應(yīng)力層210和壓應(yīng)力層212的材料可以為SIN或氮氧化硅。所述沉積張應(yīng)力層210或壓應(yīng)力層212的方法屬于現(xiàn)有技術(shù)中的沉積方法，故不再詳述該沉積方法。圖4為通過本發(fā)明的一個實施例的方法制備具有應(yīng)力層的CMOS器件的步驟流程圖。其具體的步驟包括步驟401 提供一個具有匪OS區(qū)域和PMOS區(qū)域的CMOS器件，所述匪OS區(qū)域的上方具有摻雜劑的張應(yīng)力層；步驟402 在所述NMOS區(qū)域所具有的摻雜劑的張應(yīng)力層和PMOS區(qū)域的上方沉積壓應(yīng)力層；步驟403 檢測所述摻雜的張應(yīng)力層中的摻雜劑所給出的信號，依據(jù)所述信號刻蝕去除在所述摻雜的張應(yīng)力層的上方沉積的壓應(yīng)力層，當(dāng)該信號達到預(yù)設(shè)值時，停止刻蝕， 以得到所述互補型金屬氧化物半導(dǎo)體器件。優(yōu)選地，所述摻雜劑為砷離子，其砷離子在張應(yīng)力層中的摩爾濃度比為5%。通過上述方法可以簡化制備具有應(yīng)力層的CMOS器件的步驟，以及能夠提高制備具有應(yīng)力層的 CMOS器件的良品率。根據(jù)如上所述的實施例制作的半導(dǎo)體器件可以消除具有應(yīng)力層的CMOS器件中氧化層殘余的問題，依據(jù)上述方法制備的半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。 根據(jù)本發(fā)明的IC例如是存儲器電路，如隨機存取存儲器(RAM)、動態(tài)RAM(DRAM)、同步 DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲器(ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式 DRAM)或任意其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品，如個人計算機、便攜式計算機、游戲機、蜂窩式電話、個人數(shù)字助理、攝像機、數(shù)碼相機、手機等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。 本發(fā)明已經(jīng)通過上述實施例進行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種制作互補型金屬氧化物半導(dǎo)體器件的方法，其中，所述互補型金屬氧化物半導(dǎo)體器件包括具有張應(yīng)力層的NMOS區(qū)域和具有壓應(yīng)力層的PMOS區(qū)域，所述方法包括提供一個具有NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體器件，所述NMOS區(qū)域的上方形成有具有摻雜劑的張應(yīng)力層；在所述NMOS區(qū)域的具有摻雜劑的張應(yīng)力層上方和PMOS區(qū)域的上方沉積壓應(yīng)力層；在所述壓應(yīng)力層上形成覆蓋PMOS區(qū)域、暴露NMOS區(qū)域的光刻膠圖層；以所述光刻膠圖層為掩膜刻蝕所述NMOS區(qū)域的壓應(yīng)力層，在該壓應(yīng)力層的刻蝕過程中檢測所述張應(yīng)力層中的摻雜劑所給出的信號，當(dāng)所述信號強度達到預(yù)定值時，停止刻蝕， 以得到所述互補型金屬氧化物半導(dǎo)體器件。
2.如權(quán)利要求1所述的方法，其特征在于，所述張應(yīng)力層的摻雜劑為砷離子或鍺離子。
3.如權(quán)利要求1所述的方法，其特征在于，所述張應(yīng)力層中摻雜劑的摩爾濃度為至 20%。
4.如權(quán)利要求1所述的方法，其特征在于，所述NMOS區(qū)域的張應(yīng)力層是通過化學(xué)氣相沉積法實施的。
5.如權(quán)利要求1所述的方法，其特征在于，所述張應(yīng)力層的摻雜劑采用化學(xué)氣相沉積或等離子體方式進行摻雜。
6.如權(quán)利要求1所述的方法，其特征在于，所述壓應(yīng)力層采用干刻蝕法進行刻蝕。
7.如權(quán)利要求1所述的方法，其特征在于，所述預(yù)定值為預(yù)先設(shè)定的信號強度參考值。
8.如權(quán)利要求1所述的方法，其特征在于，所述壓應(yīng)力層或張應(yīng)力層的材料為氮化硅或氮氧化硅。
9.如權(quán)利要求1所述的方法，其特征在于，所述壓應(yīng)力層或張應(yīng)力層為多層。
全文摘要
本發(fā)明公開了一種制作互補型金屬氧化物半導(dǎo)體器件(CMOS器件)的方法，所述CMOS器件包括具有張應(yīng)力層的NMOS區(qū)域和具有壓應(yīng)力層的PMOS區(qū)域，所述方法包括提供一個具有NMOS區(qū)域和PMOS區(qū)域的半導(dǎo)體器件，所述NMOS區(qū)域的上方形成具有摻雜劑的張應(yīng)力層；在所述NMOS區(qū)域的具有摻雜劑的張應(yīng)力層和PMOS區(qū)域的上方沉積壓應(yīng)力層；在所述壓應(yīng)力層上形成覆蓋PMOS區(qū)域、暴露NMOS區(qū)域的光刻膠圖層；以所述光刻膠圖層為掩膜刻蝕NMOS區(qū)域的壓應(yīng)力層，在該壓應(yīng)力層的刻蝕過程中檢測所述張應(yīng)力層中的摻雜劑所給出的信號，當(dāng)信號強度達到預(yù)定值時，停止刻蝕，以得到所述CMOS器件。采用本發(fā)明的方法不會在該張應(yīng)力層上殘余氧化層，簡化了制備具有應(yīng)力層的CMOS器件的步驟。
文檔編號H01L21/314GK102194751SQ20101012455
公開日2011年9月21日 申請日期2010年3月11日 優(yōu)先權(quán)日2010年3月11日
發(fā)明者張海洋, 黃敬勇 申請人:中芯國際集成電路制造(上海)有限公司