專利名稱：半導(dǎo)體器件上的電阻及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電阻，尤其是一種半導(dǎo)體器件上的電阻。本發(fā)明還涉及一種半導(dǎo) 體電阻的制作方法。
背景技術(shù)：
在0. 3 0. 5 μ m邏輯工藝上，還普遍使用多晶硅加上WSI作為柵極結(jié)構(gòu)，同時(shí)電 阻又是它一個(gè)很必須的可選工藝。目前常規(guī)的做法的步驟如圖1所示。柵極結(jié)構(gòu)和電阻結(jié)構(gòu)是完全由兩層不同多晶 硅膜構(gòu)成的。先通過(guò)淀積一層多晶硅，然后對(duì)它進(jìn)行磷擴(kuò)摻雜，形成柵極結(jié)構(gòu)的下面部分， 如圖2所示；接著在上面淀積一層WSI (硅化鎢)形成柵結(jié)構(gòu)的上面部分，如圖3所示；兩層 一起形成柵結(jié)構(gòu)，并通過(guò)光刻刻蝕出柵極的形狀后，接著進(jìn)行輕摻雜(LDD)注入，制作側(cè)墻 (spacer)，進(jìn)行S/D注入，如圖4所示。基本完成晶體管柵/漏/源后，再在場(chǎng)氧區(qū)域來(lái)做 電阻，就是再長(zhǎng)一層多晶硅，并對(duì)它摻雜，如圖5所示；然后通過(guò)光刻刻蝕出電阻的形狀，如 圖6所示。為了降低電阻的接觸電阻值，在后面互連接觸孔(contact)后還要對(duì)接觸孔進(jìn) 行補(bǔ)注。上述傳統(tǒng)電阻制作工藝流程中，形成電阻的多晶硅要重新生長(zhǎng)，不能和柵極多晶 硅共用，為了降低電阻的接觸電阻值，在后面contact后還要對(duì)接觸孔進(jìn)行補(bǔ)注。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種半導(dǎo)體器件上的電阻及其制作方法，能夠 簡(jiǎn)化半導(dǎo)體器件上電阻的制作工藝，降低生產(chǎn)成本，提高生產(chǎn)效率，并且還能夠提高電阻的 性能。為解決上述技術(shù)問(wèn)題，本發(fā)明半導(dǎo)體器件上的電阻的技術(shù)方案是，所述半導(dǎo)體器 件上設(shè)置有多晶硅柵極結(jié)構(gòu)，所述多晶硅柵極結(jié)構(gòu)包括位于下層的多晶硅層和位于上層的 WSI層，所述多晶硅層和WSI層的兩側(cè)還設(shè)置有側(cè)墻，所述電阻包括位于下層的電阻本體和 位于上層的端部電極，所述電阻本體為與所述多晶硅柵極結(jié)構(gòu)中多晶硅層位于同一層面的 多晶硅，所述端部電極為與所述多晶硅柵極結(jié)構(gòu)中WSI層位于同一層面的WSI，所述電阻的 周圍還設(shè)置有起隔離作用的側(cè)墻，所述端部電極向上通過(guò)接觸孔被引出。本發(fā)明還公開了一種上述半導(dǎo)體器件上的電阻的制作方法，其技術(shù)方案是，先在 半導(dǎo)體器件上先后淀積一層多晶硅和一層WSI，對(duì)這層多晶硅和WSI進(jìn)行光刻和刻蝕得到 所述多晶硅柵極結(jié)構(gòu)中的下層多晶硅層和上層WSI層，以及電阻本體多晶硅和位于端部電 極一層的WSI ；然后制作多晶硅柵極結(jié)構(gòu)的側(cè)墻和電阻的側(cè)墻，再對(duì)電阻上層的WSI進(jìn)行光 刻和刻蝕，得到電阻的端部電極，并且對(duì)端部電極進(jìn)行摻雜，最后制作接觸孔，將端部電極 引出。本發(fā)明將多晶硅柵極結(jié)構(gòu)的制作和電阻的制作整合在一起，簡(jiǎn)化了半導(dǎo)體器件上 電阻的制作工藝，降低了生產(chǎn)成本，提高了生產(chǎn)效率，并且還能夠提高電阻的性能。


下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖1為現(xiàn)有的半導(dǎo)體器件上的電阻的制作方法的流程圖；圖2 圖6為現(xiàn)有的半導(dǎo)體器件上的電阻制作方法各步驟的示意圖；圖7為本發(fā)明半導(dǎo)體器件上的電阻的結(jié)構(gòu)示意圖；圖8為本發(fā)明半導(dǎo)體器件上的電阻的制作方法的流程圖；圖9 圖12為本發(fā)明半導(dǎo)體器件上的電阻制作方法各步驟的示意圖。
具體實(shí)施例方式本發(fā)明公開了一種半導(dǎo)體器件上的電阻，如圖7所示，所述半導(dǎo)體器件上設(shè)置有 多晶硅柵極結(jié)構(gòu)，所述多晶硅柵極結(jié)構(gòu)包括位于下層的多晶硅層和位于上層的WSI層，所 述多晶硅層和WSI層的兩側(cè)還設(shè)置有側(cè)墻，所述電阻包括位于下層的電阻本體和位于上層 的端部電極，所述電阻本體為與所述多晶硅柵極結(jié)構(gòu)中多晶硅層位于同一層面的多晶硅， 所述端部電極為與所述多晶硅柵極結(jié)構(gòu)中WSI層位于同一層面的WSI，所述電阻的周圍還 設(shè)置有起隔離作用的側(cè)墻，所述端部電極向上通過(guò)接觸孔被引出。所述接觸孔的底部填充有WSI。本發(fā)明還公開了一種上述半導(dǎo)體器件上的電阻的制作方法，其流程如圖8所示， 先在半導(dǎo)體器件上先后淀積一層多晶硅和一層WSI，如圖9和圖10所示，對(duì)這層多晶硅和 WSI進(jìn)行光刻和刻蝕得到所述多晶硅柵極結(jié)構(gòu)中的下層多晶硅層和上層WSI層，以及電阻 本體多晶硅和位于端部電極一層的WSI ；然后制作多晶硅柵極結(jié)構(gòu)的側(cè)墻和電阻的側(cè)墻， 如圖11所示，再對(duì)電阻上層的WSI進(jìn)行光刻和刻蝕，得到電阻的端部電極，如圖12所示，并 且對(duì)端部電極進(jìn)行摻雜，最后制作接觸孔，將端部電極引出。在制作接觸孔的時(shí)候，在接觸孔的底部填充WSI。本發(fā)明中的多晶硅柵極結(jié)構(gòu)和電阻結(jié)構(gòu)采用完全由相同一層多晶硅膜構(gòu)成，先通 過(guò)淀積一層多晶硅，然后對(duì)它進(jìn)行磷擴(kuò)摻雜，形成多晶硅柵極和電阻結(jié)構(gòu)的下面部分；接著 在上面淀積一層WSI形成多晶硅柵極和電阻結(jié)構(gòu)的上面部分，兩層一起形成多晶硅柵極結(jié) 構(gòu)和電阻結(jié)構(gòu)，并通過(guò)光刻和刻蝕出多晶硅柵極和電阻的形狀；接著進(jìn)行LDD注入，制作側(cè) 墻，進(jìn)行S/D注入；之后晶體管柵/漏/源的制作步驟都與現(xiàn)有技術(shù)中的相同。最后通過(guò)光 刻和刻蝕去掉需對(duì)電阻摻雜的區(qū)域上的wsi，并進(jìn)行摻雜。電阻的端部電極所連接的接觸孔 的孔底還填充有WSI，這樣就不需要后面contact后還要對(duì)接觸孔進(jìn)行補(bǔ)注。
權(quán)利要求
1.一種半導(dǎo)體器件上的電阻，所述半導(dǎo)體器件上設(shè)置有多晶硅柵極結(jié)構(gòu)，所述多晶硅 柵極結(jié)構(gòu)包括位于下層的多晶硅層和位于上層的WSI層，所述多晶硅層和WSI層的兩側(cè)還 設(shè)置有側(cè)墻，其特征在于，所述電阻包括位于下層的電阻本體和位于上層的端部電極，所述 電阻本體為與所述多晶硅柵極結(jié)構(gòu)中多晶硅層位于同一層面的多晶硅，所述端部電極為與 所述多晶硅柵極結(jié)構(gòu)中WSI層位于同一層面的WSI，所述電阻的周圍還設(shè)置有起隔離作用 的側(cè)墻，所述端部電極向上通過(guò)接觸孔被引出。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件上的電阻，其特征在于，所述接觸孔的底部填充 WWSIo
3.—種如權(quán)利要求1或2所述的半導(dǎo)體器件上的電阻的制作方法，其特征在于，先在半 導(dǎo)體器件上先后淀積一層多晶硅和一層WSI，對(duì)這層多晶硅和WSI進(jìn)行光刻和刻蝕得到所 述多晶硅柵極結(jié)構(gòu)中的下層多晶硅層和上層WSI層，以及電阻本體多晶硅和位于端部電極 一層的WSI ；然后制作多晶硅柵極結(jié)構(gòu)的側(cè)墻和電阻的側(cè)墻，再對(duì)電阻上層的WSI進(jìn)行光刻 和刻蝕，得到電阻的端部電極，并且對(duì)端部電極進(jìn)行摻雜，最后制作接觸孔，將端部電極引 出O
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件上的電阻的制作方法，其特征在于，在制作接觸 孔的時(shí)候，在接觸孔的底部填充WSI。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件上的電阻，所述半導(dǎo)體器件上設(shè)置有多晶硅柵極結(jié)構(gòu)，所述多晶硅柵極結(jié)構(gòu)包括位于下層的多晶硅層和位于上層的WSI層，所述電阻包括位于下層的電阻本體和位于上層的端部電極，所述電阻本體為與柵極結(jié)構(gòu)中多晶硅層位于同一層面的多晶硅，所述端部電極為與柵極結(jié)構(gòu)中WSI層位于同一層面的WSI，所述電阻的周圍還設(shè)置有起隔離作用的側(cè)墻，所述端部電極向上通過(guò)接觸孔被引出。本發(fā)明還公開了上述電阻的制作方法，在多晶硅柵極結(jié)構(gòu)制作的同步制作電阻。本發(fā)明將多晶硅柵極結(jié)構(gòu)的制作和電阻的制作整合在一起，簡(jiǎn)化了半導(dǎo)體器件上電阻的制作工藝，降低了生產(chǎn)成本，提高了生產(chǎn)效率，并且還能夠提高電阻的性能。
文檔編號(hào)H01L21/82GK102136474SQ20101010052
公開日2011年7月27日 申請(qǐng)日期2010年1月25日 優(yōu)先權(quán)日2010年1月25日
發(fā)明者張雷, 陳菊英 申請(qǐng)人:上海華虹Nec電子有限公司