技術(shù)編號：6939960
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種電阻，尤其是一種半導(dǎo)體器件上的電阻。本發(fā)明還涉及一種半導(dǎo) 體電阻的制作方法。背景技術(shù)在0. 3 0. 5 μ m邏輯工藝上，還普遍使用多晶硅加上WSI作為柵極結(jié)構(gòu)，同時電 阻又是它一個很必須的可選工藝。目前常規(guī)的做法的步驟如圖1所示。柵極結(jié)構(gòu)和電阻結(jié)構(gòu)是完全由兩層不同多晶 硅膜構(gòu)成的。先通過淀積一層多晶硅，然后對它進行磷擴摻雜，形成柵極結(jié)構(gòu)的下面部分， 如圖2所示；接著在上面淀積一層WSI (硅化鎢)形成柵結(jié)構(gòu)的上面部分，如圖3所示；兩層 一...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。