專利名稱：半導體裝置的制作方法
技術領域：
本發(fā)明涉及一種半導體裝置。
背景技術：
圖8是表示以往的半導體裝置100的結(jié)構(gòu)的圖。圖8的(a)是以往的半導體裝置100的平面圖，圖8的(b)是以往的半導體裝置100的正面圖。 考慮如下情況，即，如圖8所示，利用液狀的導電性粘結(jié)劑103，使在背面具有芯片電極的半導體芯片內(nèi)的例如一邊的長度超過lOmm那樣較大的半導體芯片101粘結(jié)在帶電極的電路基板102 (以下僅稱為基板102)上。在該情況下，若在無限接近半導體芯片101的芯片尺寸的整個面區(qū)域涂敷導電性粘結(jié)劑103，則需要大量地使用高價的導電性粘結(jié)劑。
如上所述，在圖8的以往的半導體裝置100中，若在無限接近形成有芯片電極130的半導體芯片101的芯片尺寸的基板102的整個面區(qū)域涂敷導電性粘結(jié)劑103，則需要大量地使用高價的導電性粘結(jié)劑。 另外，在圖8的以往的半導體裝置100中，大多對帶電極的電路基板102表面的圖形104在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理。在該情況下，若在無限接近半導體芯片101的芯片尺寸的整個區(qū)域形成有圖形104，則帶電極的電路基板102的成本變高。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問題而提出的，其目的在于提供一種通過降低基板的成本和導電性粘結(jié)劑的使用量從而降低成本的半導體裝置。 為了解決上述問題，本發(fā)明的半導體裝置具有在背面形成有芯片電極的半導體芯片和在表面形成有圖形的基板，所述半導體芯片的所述背面與所述基板的所述表面對置配置，其特征在于，所述圖形被分為粘結(jié)區(qū)域圖形和非粘結(jié)區(qū)域圖形來形成，所述芯片電極和所述粘結(jié)區(qū)域圖形利用導電性粘結(jié)劑粘結(jié)在一起。 若采用所述發(fā)明，不在無限接近所述半導體芯片的芯片尺寸的所述基板的整個面區(qū)域形成所述圖形，而是形成所述粘結(jié)區(qū)域圖形以及所述非粘結(jié)區(qū)域圖形。因而，與以往的在無限接近半導體芯片的芯片尺寸的基板的整個面區(qū)域形成的圖形的面積相比，所述粘結(jié)區(qū)域圖形和所述非粘結(jié)區(qū)域圖形的面積總和較小。 因而，由于所述基板的在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理的圖形的面積比以往的基板的在恒定狀態(tài)下實施穩(wěn)定的鍍金處理的圖形的面積小，所以，與以往的基板相比，所述基板能夠降低成本。 另外，在所述半導體芯片的背面形成的所述芯片電極和所述粘結(jié)區(qū)域圖形利用液狀的所述導電性粘結(jié)劑粘結(jié)在一起。因而，在將所述芯片電極和所述粘結(jié)區(qū)域圖形連接后，所述半導體裝置與以往的半導體裝置相比，能夠降低高價的所述導電性粘結(jié)劑的使用量，所以，能夠降低成本。 對于本發(fā)明的半導體裝置來說，如上所述，圖形被分為粘結(jié)區(qū)域圖形和非粘結(jié)區(qū)域圖形來形成，芯片電極和所述粘結(jié)區(qū)域圖形利用導電性粘結(jié)劑粘結(jié)在一起。 因此，發(fā)揮提供一種通過降低基板的成本和導電生成粘結(jié)劑的使用量從而能夠降
低成本的半導體裝置的效果。


圖1是表示本發(fā)明實施方式的半導體裝置的結(jié)構(gòu)的圖，(a)是本發(fā)明實施方式的半導體裝置的平面圖，(b)是本發(fā)明實施方式的半導體裝置的正面圖。 圖2是表示本發(fā)明實施例的半導體裝置的結(jié)構(gòu)的圖，(a)是本發(fā)明實施例的半導體裝置的平面圖，(b)是本發(fā)明實施例的對準標記的平面圖。 圖3是表示形成有長邊與基板的長邊平行那樣的圖形間區(qū)域的、本發(fā)明實施例的半導體裝置的平面圖。 圖4是表示形成有長邊與基板的長邊平行那樣的圖形間區(qū)域的、本發(fā)明實施例的半導體裝置的平面圖。 圖5是本發(fā)明另一個實施例的半導體裝置的平面圖。
圖6是本發(fā)明又一個實施例的半導體裝置的平面圖。
圖7是本發(fā)明又一個實施例的半導體裝置的平面圖。 圖8是表示以往的半導體裝置的結(jié)構(gòu)的圖，(a)是以往的半導體裝置的平面圖，
(b)是以往的半導體裝置的正面圖。 其中，附圖標記說明如下 1、15、18、22半導體裝置 2半導體芯片 3基板 4、16、19粘結(jié)區(qū)域圖形 5、12、14非粘結(jié)區(qū)域圖形(非粘結(jié)區(qū)域圖形、圍堰(dam)形成圖形) 6導電性粘結(jié)劑 7、11、13圖形間區(qū)域 8非粘結(jié)區(qū)域圖形(非粘結(jié)區(qū)域圖形) 9、17、20圖形間區(qū)域 10、21對準標記(alignment mark) 23網(wǎng)格圖形 30芯片電極
具體實施例方式
以下，基于實施例1 實施例4、圖1 圖7對本發(fā)明的一實施方式進行說明。
圖1是表示本發(fā)明實施方式的半導體裝置1的結(jié)構(gòu)的圖。圖1的(a)是本發(fā)明實施方式的半導體裝置1的平面圖，圖1的(b)是本發(fā)明實施方式的半導體裝置1的正面圖。
半導體裝置1具有在背面具有芯片電極30的半導體芯片(單元)2 ;基板3。在基板3的與半導體芯片2的背面對置的表面，形成有粘結(jié)區(qū)域圖形4以及非粘結(jié)區(qū)域圖形5。
在半導體裝置1中，不在無限接近半導體芯片2的芯片尺寸的基板3的整個面區(qū)域形成圖形，而是形成粘結(jié)區(qū)域圖形4以及非粘結(jié)區(qū)域圖形5。因此，與圖8中在無限接近半導體芯片101的芯片尺寸的基板102的整個面區(qū)域所形成的圖形104的面積相比，粘結(jié)區(qū)域圖形4和非粘結(jié)區(qū)域圖形5的面積的總和較小。因此，由于圖1的基板3的在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理的圖形的面積比圖8的基板102的在恒定狀態(tài)下實施穩(wěn)定的鍍金處理的圖形的面積小，因此，圖1的基板3與圖8的基板102相比，能夠降低成本。
此外，關于在基板3上形成的圖形的詳細情況，在實施例1 實施例4中進行敘述，但是，各實施例中的數(shù)值只不過是一個例子。 另外，在半導體芯片2的背面形成的芯片電極30和粘結(jié)區(qū)域圖形4利用液狀的導電性粘結(jié)劑6被粘結(jié)在一起。因而，在將芯片電極30和粘結(jié)區(qū)域圖形4連接后，圖1的半導體裝置1與圖8的半導體裝置100相比，能夠減少高價的導電性粘結(jié)劑6的使用量，所以，能夠降低成本。
[實施例1] 圖2的(a)是本實施例1的半導體裝置1的平面圖，圖2的(b)是本實施例1的對準標記10的平面圖。圖2的(a)以及圖2的(b)中記載的數(shù)值的單位全都是mm(毫米)。
在圖2的(a)中，半導體芯片2的長邊的長度L1為18. 75mm，半導體芯片2的短邊的長度L2為L2 = 12. 5mm?；?的長邊的長度L3為L3 = L1+2X0. 125 = 19mm，基板3的短邊的長度L4為L4 = L2+2X0. 125 = 12. 75mm。 關于在下面記載的粘結(jié)區(qū)域圖形、非粘結(jié)區(qū)域圖形以及圖形間區(qū)域，長邊的長度全都為L5， L5 = L2-2X0. 125 = 12. 25mm。 在基板3上形成有三個粘結(jié)區(qū)域圖形4。粘結(jié)區(qū)域圖形4的長邊的長度為L5，粘結(jié)區(qū)域圖形4的短邊的長度L6為2mm。關于各粘結(jié)區(qū)域圖形4，與兩個長邊相鄰地形成有圖形間區(qū)域7。圖形間區(qū)域7的長邊的長度為L5，圖形間區(qū)域7的短邊的長度Sl為Sl =0. 5mm。 以與各圖形間區(qū)域7的不與粘結(jié)區(qū)域圖形4相鄰的一側(cè)的長邊相鄰的方式，形成有非粘結(jié)區(qū)域圖形5。非粘結(jié)區(qū)域圖形5的長邊的長度為L5，非粘結(jié)區(qū)域圖形5的短邊的長度L7為L7 = 0. 3mm。 在連續(xù)的兩個粘結(jié)區(qū)域圖形4之間形成有兩個非粘結(jié)區(qū)域圖形5，但是，在該兩個非粘結(jié)區(qū)域圖形5之間交替地形成有四個非粘結(jié)區(qū)域圖形8以及五個圖形間區(qū)域9。非粘結(jié)區(qū)域圖形8的長邊的長度為L5，非粘結(jié)區(qū)域圖形8的短邊的長度L8為L8 = 0. 25mm。圖形間區(qū)域9的長邊的長度為L5，圖形間區(qū)域9的短邊的長度S2為S2 = 0. 57mm。
在半導體裝置l中，在使半導體芯片2的面積為100%的情況下，粘結(jié)區(qū)域圖形4、非粘結(jié)區(qū)域圖形5以及非粘結(jié)區(qū)域圖形8的面積的總和約為52%。在圖8的基板102中，圖形104的面積約等于半導體芯片101的面積=100%，所以，圖2的基板3的在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理的面積比圖8的基板102的在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理的面積小。因此，圖2的基板3與圖8的基板102相比，能夠降低成本。 另外，在半導體裝置1中，涂敷液狀的導電性粘結(jié)劑6的部分僅是粘結(jié)區(qū)域圖形4。因此，圖1的半導體裝置1與圖8的半導體裝置100相比，能夠減少高價的導電性粘結(jié)劑6的使用量，所以，能夠降低成本。
在如上所述那樣形成有各圖形以及各圖形間區(qū)域的基板3中，考慮在粘結(jié)區(qū)域圖形4上涂敷液狀的導電性粘結(jié)劑6的情況。在該情況下，從粘結(jié)區(qū)域圖形4漏出的導電性粘結(jié)劑6流入到在粘結(jié)區(qū)域圖形4的兩端形成的圖形間區(qū)域7，并且，被在各圖形間區(qū)域7的外側(cè)形成的非粘結(jié)區(qū)域圖形5堵住。 這樣，非粘結(jié)區(qū)域圖形5發(fā)揮蓄積導電性粘結(jié)劑6的圍堰的作用，由此，導電性粘結(jié)劑6不會流出到半導體芯片2之外。因此，能夠防止半導體裝置l的外觀上的不良，并且，能夠防止由于在基板3的外部形成的電極和導電性粘結(jié)劑6接觸所導致的電氣不良。
另外，設置非粘結(jié)區(qū)域圖形8，從而能夠防止因半導體芯片2發(fā)生撓曲導致半導體芯片2斷裂的不良情況。 另外，在基板3上形成有對準標記10，該對準標記10以從基板3上的點0沿基板3的長邊方向為4. 425mm、從點0沿基板3的短邊方向為0. 975mm的點為中心。對準標記10的各尺寸如圖2的(b)所示。形成對準標記IO，從而能夠在基板3上正確地對半導體芯片2進行定位。 進而，在導電性粘結(jié)劑6將半導體芯片2粘結(jié)在基板3上后，用樹脂進行密封，從而完成半導體裝置1，但是，圖形間區(qū)域7以及圖形間區(qū)域9以長度為L5的長邊平行于長度為L4的基板3的短邊的方式形成，所以，與以平行于長度為L3的基板3的長邊的情況相比變短。因此，用樹脂填充圖形間區(qū)域7以及圖形間區(qū)域9變得更容易，能夠防止在半導體芯片2和基板3之間產(chǎn)生空隙。 此外，圖2的(a)的半導體裝置1中，圖形間區(qū)域7以長度為L5的長邊平行于長度為L4的基板3的短邊的方式形成。但是，如圖3所示，也可以將長度為L6的長邊與長度為L3的基板3的長邊平行那樣的圖形間區(qū)域11與圖形間區(qū)域7—起形成。圖形間區(qū)域11的短邊的長度為S1。 在該情況下，以與粘結(jié)區(qū)域圖形4一起夾持圖形間區(qū)域11的方式形成非粘結(jié)區(qū)域圖形12。非粘結(jié)區(qū)域圖形12的長邊的長度為L6，非粘結(jié)區(qū)域圖形12的短邊的長度為L7。
這樣，形成圖形間區(qū)域11以及非粘結(jié)區(qū)域圖形12，由此，非粘結(jié)區(qū)域圖形12也與非粘結(jié)區(qū)域圖形5同樣地發(fā)揮蓄積導電性粘結(jié)劑6的圍堰的作用。因而，能夠防止半導體裝置1中的外觀上的不良以及電氣不良。 另外，可以取代圖3所示的圖形間區(qū)域11以及非粘結(jié)區(qū)域圖形12，設置圖4所示的圖形間區(qū)域13以及非粘結(jié)區(qū)域圖形14。非粘結(jié)區(qū)域圖形14通過使非粘結(jié)區(qū)域圖形12的長邊的長度增長而形成。非粘結(jié)區(qū)域圖形14的長邊的長度L9為L9 = L6+2XS1+2XL7。非粘結(jié)區(qū)域圖形14的短邊的長度為L7。 圖形間區(qū)域13形成在粘結(jié)區(qū)域圖形4和非粘結(jié)區(qū)域圖形14之間。圖形間區(qū)域13的長邊的長度為L9，圖形間區(qū)域13的短邊的長度為Sl。 這樣，形成圖形間區(qū)域13以及非粘結(jié)區(qū)域圖形14，由此，非粘結(jié)區(qū)域圖形14也與非粘結(jié)區(qū)域圖形5同樣地發(fā)揮蓄積導電性粘結(jié)劑6的圍堰的作用。因而，能夠防止半導體裝置1中的外觀上的不良以及電氣不良。 此外，在半導體裝置1中，圖形間區(qū)域7例如也可以是空隙。由此，能夠在圖形間區(qū)域7中蓄積導電性粘結(jié)劑6，并且，在半導體芯片2粘結(jié)后進行樹脂密封時，能夠用樹脂填充圖形間區(qū)域7。
[實施例2] 以下，基于圖5對本發(fā)明的另一個實施例進行說明。此外，除了在本實施例2中說
明的結(jié)構(gòu)以外的結(jié)構(gòu)與所述實施例l相同。另外，為了便于說明，對具有與所述實施例1的
附圖所示的構(gòu)件相同功能的構(gòu)件，標注相同的附圖標記，并省略其說明。 圖5是本實施例2的半導體裝置15的平面圖。半導體裝置15相對于實施例1中
的半導體裝置l，形成在基板3上的圖形不同。 在實施例1的半導體裝置1中，形成有三個粘結(jié)區(qū)域圖形4，但是，在半導體裝置15中，形成有四個粘結(jié)區(qū)域圖形16。粘結(jié)區(qū)域圖形16的短邊的長度L10為1. 7mm，比粘結(jié)區(qū)域圖形4的短邊的長度L6 = 2mm短。 在連續(xù)的兩個粘結(jié)區(qū)域圖形16之間形成有兩個非粘結(jié)區(qū)域圖形5，但是，在該兩個非粘結(jié)區(qū)域圖形5之間形成有圖形間區(qū)域17。圖形間區(qū)域17的長邊的長度為L5，圖形間區(qū)域9的短邊的長度S3為S3 = 1. 8mm。 在半導體裝置15中，在使半導體芯片2的面積為100%的情況下，粘結(jié)區(qū)域圖形16和非粘結(jié)區(qū)域圖形5的面積的總和約為49%。在圖8的基板102中，圖形104的面積約等于半導體芯片101的面積=100%，所以，圖5的基板3的在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理的面積比圖8的基板102的在恒定狀態(tài)下實施穩(wěn)定的鍍金處理的面積小。因此，圖5的基板3與比圖8的基板102相比，能夠降低成本。 另外，在半導體裝置15中，涂敷液狀的導電性粘結(jié)劑6的部分僅是粘結(jié)區(qū)域圖形16。因而，圖5的半導體裝置15與圖8的半導體裝置100相比，能夠減少高價的導電性粘結(jié)劑6的使用量，因此，能夠降低成本。
[實施例3] 以下，基于圖6對本本發(fā)明又一個實施例進行說明。此夕卜，除了在本實施例3中說
明的結(jié)構(gòu)以外的結(jié)構(gòu)與所述實施例1、2相同。另外，為了便于說明，對具有與所述實施例1、
2的附圖所示的構(gòu)件相同功能的構(gòu)件標注相同的附圖標記，并省略其說明。 圖6是本實施例3的半導體裝置18的平面圖。半導體裝置18相對于實施例1的
半導體裝置l，形成在基板3上的圖形不同。 在基板3上形成有三個粘結(jié)區(qū)域圖形19。粘結(jié)區(qū)域圖形19的長邊的長度為L5，這一點與粘結(jié)區(qū)域圖形4相同，但是，粘結(jié)區(qū)域圖形19的短邊的長度Lll為2. 5mm，比粘結(jié)區(qū)域圖形4的短邊的長度L6長。 對于各粘結(jié)區(qū)域圖形4，與兩個長邊相鄰地形成有圖形間區(qū)域7。圖形間區(qū)域7的長邊的長度為L5，圖形間區(qū)域7的短邊的長度Sl為Sl = 0. 5mm。 在連續(xù)的兩個粘結(jié)區(qū)域圖形16之間形成有兩個非粘結(jié)區(qū)域圖形5，但是，在該兩個非粘結(jié)區(qū)域圖形5之間形成有圖形間區(qū)域20。圖形間區(qū)域20的長邊的長度為L5，圖形間區(qū)域20的短邊的長度S4為S4 = 3. lmm。 另外，在基板3上形成有對準標記21，該對準標記21以從基板3上的點0沿著基板3的長邊方向為4. 925mm、從點0沿基板3的短邊方向為0. 975mm的點為中心。對準標記21的各尺寸與圖2的(b)所示的對準標記10相同。 在半導體裝置18中，在設半導體芯片2的面積為100%的情況下，粘結(jié)區(qū)域圖形19和非粘結(jié)區(qū)域圖形5的面積的總和約為50%。在圖8的基板102中，圖形104的面積約
7等于半導體芯片101的面積=100%，所以，圖6的基板3的在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理的面積比圖8的基板102的在恒定狀態(tài)下實施穩(wěn)定的鍍金處理的面積小。因而，圖6的基板3與圖8的基板102相比，能夠降低成本。 另外，在半導體裝置18中，涂敷液狀的導電性粘結(jié)劑6的部分僅是粘結(jié)區(qū)域圖形19。因而，圖6的半導體裝置18與圖8的半導體裝置100相比，能夠減少高價的導電性粘結(jié)劑6的使用量，所以，能夠降低成本。
[實施例4] 以下，基于圖7對本發(fā)明的又一個實施例進行說明。此外，除了在本實施例4中說明的結(jié)構(gòu)以外的結(jié)構(gòu)與所述實施例1 3相同。另外，為了便于說明，對具有與所述實施例1 3的附圖所示的構(gòu)件相同的功能的構(gòu)件標注相同的附圖標記，并省略其說明。
圖7是本實施例4的半導體裝置22的平面圖。半導體裝置22相對于實施例1的半導體裝置l，形成在基板3上的圖形在以下方面不同。 在實施例1的半導體裝置1中，在連續(xù)的兩個粘結(jié)區(qū)域圖形4之間形成有兩個非粘結(jié)區(qū)域圖形5，在該兩個非粘結(jié)區(qū)域圖形5之間交替地形成有四個非粘結(jié)區(qū)域圖形8以及五個圖形間區(qū)域9。 相對于此，在本實施例4的半導體裝置22中，在連續(xù)的兩個粘結(jié)區(qū)域圖形4之間形成有網(wǎng)格圖形23。關于網(wǎng)格圖形23，網(wǎng)格的厚度為0. 2mm， 1個網(wǎng)格的對角線的長度為2mm。 在半導體裝置22中，在連續(xù)的兩個粘結(jié)區(qū)域圖形4之間形成有網(wǎng)格圖形23，不能夠?qū)π纬捎芯W(wǎng)格圖形23的區(qū)域密封樹脂。但是，網(wǎng)格圖形23適于防止因在半導體芯片2中產(chǎn)生撓曲而導致半導體芯片2斷裂的不良情況。 在半導體裝置22中，在設半導體芯片2的面積為100%的情況下，粘結(jié)區(qū)域圖形4、非粘結(jié)區(qū)域圖形5以及網(wǎng)格圖形23的面積的總和約為50% 。在圖8的基板102中，圖形104的面積約等于半導體芯片101的面積=100%，所以，圖7的基板3的在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理的面積比圖8的基板102的在恒定狀態(tài)下實施穩(wěn)定的鍍金處理的面積小。因而，圖7的基板3與圖8的基板102相比，能降低成本。 另外，在半導體裝置22中，涂敷液狀的導電性粘結(jié)劑6的部分僅是粘結(jié)區(qū)域圖形4。因而，圖7的半導體裝置22與圖8的半導體裝置100相比，能夠減少高價的導電性粘結(jié)劑6的使用量，所以，能夠降低成本。 此外，在本發(fā)明的實施方式中，粘結(jié)區(qū)域圖形、非粘結(jié)區(qū)域圖形以及網(wǎng)格圖形是金屬圖形，但是，并不限于此。 另外，在本發(fā)明的實施方式中，粘結(jié)區(qū)域圖形以及非粘結(jié)區(qū)域圖形為長方形，但不
限于此，例如也可以是正方形。[實施方式的總結(jié)] 本實施方式的半導體裝置1具有在背面形成有芯片電極30的半導體芯片2和在表面形成有圖形的基板3，半導體芯片2的所述背面和基板3的所述表面對置配置，其中，所述圖形被分為粘結(jié)區(qū)域圖形4和非粘結(jié)區(qū)域圖形5而形成，芯片電極30和粘結(jié)區(qū)域圖形4利用導電性粘結(jié)劑6粘結(jié)在一起。 根據(jù)所述結(jié)構(gòu)，不在無限接近半導體芯片2的芯片尺寸的基板3的整個面區(qū)域形成所述圖形，而是形成粘結(jié)區(qū)域圖形4以及非粘結(jié)區(qū)域圖形5。因而，與以往的在無限接近 半導體芯片的芯片尺寸的基板的整個面區(qū)域形成的圖形的面積相比，粘結(jié)區(qū)域圖形4和非 粘結(jié)區(qū)域圖形5的面積的總和較小。 因此，基板3的在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理的圖形的面積比以往的基板的 在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理的圖形的面積小，所以，基板3與以往的基板相比，能夠 降低成本。 另外，在半導體芯片2的背面形成的芯片電極30和粘結(jié)區(qū)域圖形4利用液狀的導 電性粘結(jié)劑6進行粘結(jié)。因而，在芯片電極30和粘結(jié)區(qū)域圖形4連接后，半導體裝置1與 以往的半導體裝置相比，能夠減少高價的導電性粘結(jié)劑6，所以，能夠降低成本。
在半導體裝置1、15、18、22中，與粘結(jié)區(qū)域圖形4、16、19相鄰地形成有圖形間區(qū)域 7、11、13，非粘結(jié)區(qū)域圖形5、12、14即圍堰形成圖形與圖形間區(qū)域7、11、13相鄰地形成，粘 結(jié)區(qū)域圖形4、16、19和所述圍堰形成圖形以夾持圖形間區(qū)域7、11、13的方式配置也可以。
另外，在半導體裝置1、15、18中，粘結(jié)區(qū)域圖形4、16、19為長方形，在所述長方形 的對置的兩個長邊的外側(cè)分別形成有非粘結(jié)區(qū)域圖形5即圍堰形成圖形，也可以在兩個所 述圍堰形成圖形和所述粘結(jié)區(qū)域圖形之間分別形成圖形間區(qū)域7。 進而，在半導體裝置l中，粘結(jié)區(qū)域圖形4為長方形，在所述長方形的對置的兩個 長邊的外側(cè)和所述長方形的對置的兩個短邊的外側(cè)分別形成有非粘結(jié)區(qū)域圖形5、12、14 即圍堰形成圖形，在四個所述圍堰形成圖形和所述粘結(jié)區(qū)域圖形4之間分別形成有圖形間 區(qū)域7、11、13也可以。 如上所述那樣具有圍堰形成圖形，由此，在粘結(jié)區(qū)域圖形4、16、19上涂敷液狀的 導電性粘結(jié)劑6的情況下，從粘結(jié)區(qū)域圖形4、16、19漏出的導電性粘結(jié)劑6流入到圖形間 區(qū)域7、11、13，進而被在圖形間區(qū)域7、11、13的外側(cè)形成的所述圍堰形成圖形堵住。
如上所述，所述圍堰形成圖形發(fā)揮蓄積導電性粘結(jié)劑6的圍堰的作用，由此，導電 性粘結(jié)劑6不會流出到半導體芯片2之外。因而，能夠防止半導體裝置的外觀上的不良，并 且，能夠防止由于在基板3的外部形成的電極和導電性粘結(jié)劑6接觸所引起的電氣不良。
在所述半導體裝置中，圖形間區(qū)域7、11、13可以是空隙。 由此，能夠在圖形間區(qū)域7、11、13中蓄積導電性粘結(jié)劑6，并且，半導體芯片2粘結(jié) 后進行樹脂密封時能夠用樹脂來填充圖形間區(qū)域7、11、13。 在半導體裝置1、15、18中，基板3為長方形，與所述兩個長邊相鄰地形成的圖形間 區(qū)域7為長方形，與所述兩個長邊相鄰地形成的圖形間區(qū)域7的長邊和基板3的短邊平行 也可以。 由此，長方形的圖形間區(qū)域7的長邊比以與基板3的長邊平行的方式形成的情況 短。因此，用樹脂填充圖形間區(qū)域7變得更容易，能夠防止在半導體芯片2和基板3之間產(chǎn) 生空隙。 本發(fā)明并不限于上述的各實施方式，能夠在技術方案的范圍內(nèi)進行各種變更，適
當?shù)貙Ψ謩e在不同的實施方式中公開的技術手段進行組合所得到的實施方式也包括在本
發(fā)明的技術范圍內(nèi)。 產(chǎn)業(yè)上的可利用性 對于本發(fā)明的半導體裝置來說，能夠提供一種通過降低基板的成本和導電生成粘
9結(jié)劑的使用量以降低成本的半導體裝置，所以，能夠適用于具有在背面具有芯片電極的半 導體芯片的半導體裝置。
權(quán)利要求
一種半導體裝置，具有半導體芯片，在背面形成有芯片電極；以及基板，在表面形成有圖形，所述半導體芯片的所述背面和所述基板的所述表面對置配置，其特征在于，所述圖形被分為粘結(jié)區(qū)域圖形和非粘結(jié)區(qū)域圖形而形成，所述芯片電極和所述粘結(jié)區(qū)域圖形利用導電性粘結(jié)劑粘結(jié)在一起。
2. 如權(quán)利要求l所述的半導體裝置，其特征在于，與所述粘結(jié)區(qū)域圖形相鄰地形成有圖形間區(qū)域，作為所述非粘結(jié)區(qū)域圖形的圍堰形成圖形以與所述圖形間區(qū)域相鄰的方式形成，所述粘結(jié)區(qū)域圖形和所述圍堰形成圖形以夾持所述圖形間區(qū)域的方式配置。
3. 如權(quán)利要求l所述的半導體裝置，其特征在于，所述粘結(jié)區(qū)域圖形為長方形，在所述長方形的對置的兩個長邊的外側(cè)，分別形成有作為所述非粘結(jié)區(qū)域圖形的圍堰形成圖形，在兩個所述圍堰形成圖形和所述粘結(jié)區(qū)域圖形之間分別形成有圖形間區(qū)域。
4. 如權(quán)利要求l所述的半導體裝置，其特征在于，所述粘結(jié)區(qū)域圖形為長方形，在所述長方形的對置的兩個長邊的外側(cè)和所述長方形的對置的兩個短邊的外側(cè)，分別形成有作為所述非粘結(jié)區(qū)域圖形的圍堰形成圖形，在四個所述圍堰形成圖形和所述粘結(jié)區(qū)域圖形之間分別形成有圖形間區(qū)域。
5. 如權(quán)利要求2所述的半導體裝置，其特征在于，所述圖形間區(qū)域為空隙。
6. 如權(quán)利要求3所述的半導體裝置，其特征在于，所述圖形間區(qū)域為空隙。
7. 如權(quán)利要求4所述的半導體裝置，其特征在于，所述圖形間區(qū)域為空隙。
8. 如權(quán)利要求3所述的半導體裝置，其特征在于，所述基板為長方形，與所述兩個長邊相鄰地形成的所述圖形間區(qū)域為長方形，與所述兩個長邊相鄰地形成的所述圖形間區(qū)域的長邊和所述基板的短邊平行。
9. 如權(quán)利要求4所述的半導體裝置，其特征在于，所述基板為長方形，與所述兩個長邊相鄰地形成的所述圖形間區(qū)域為長方形，與所述兩個長邊相鄰地形成的所述圖形間區(qū)域的長邊和所述基板的短邊平行。
全文摘要
本發(fā)明涉及半導體裝置。圖形被分為粘結(jié)區(qū)域圖形和非粘結(jié)區(qū)域圖形而形成，芯片電極和粘結(jié)區(qū)域圖形利用導電性粘結(jié)劑粘結(jié)在一起。由此，本發(fā)明的基板的在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理的圖形的面積比以往的基板的在穩(wěn)定狀態(tài)下實施穩(wěn)定的鍍金處理的圖形的面積小，所以，所述基板與以往的基板相比，能夠降低成本。另外，在半導體芯片的背面形成的芯片電極和粘結(jié)區(qū)域圖形利用液狀的導電性粘結(jié)劑粘結(jié)。因而，半導體裝置與以往的半導體裝置相比，能夠減少高價的導電性粘結(jié)劑的使用量，所以，能夠降低成本。
文檔編號H01L23/488GK101752340SQ20091025419
公開日2010年6月23日 申請日期2009年12月10日 優(yōu)先權(quán)日2008年12月11日
發(fā)明者中西宏之, 沖田真大, 宮田浩司, 橫林政人, 龍見和亮 申請人:夏普株式會社