專利名稱：半導體器件的制作方法
技術領域：
本發(fā)明涉及半導體技術，特別涉及一種半導體器件的制作方法。
背景技術：
半導體器件制作是指在襯底上執(zhí)行一系列復雜的化學或物理操作，以形成半導體 器件的過程。圖1 圖10為現(xiàn)有技術中半導體器件的制作方法的過程剖面示意圖，該方法 主要包括步驟101，參見圖1，提供一襯底，在襯底上形成N阱、P阱以及淺溝槽隔離區(qū) (STI)。采用雙阱工藝來定義N型金屬氧化物半導體(NMOQ管和P型金屬氧化物半導體 (PMOS)管的有源區(qū)，從而得到N阱和P阱。然后，通過光刻以及蝕刻等工藝，在半導體襯底上形成STI。步驟102，參見圖2，在襯底表面生長柵氧化層和淀積多晶硅，并利用光刻、蝕刻和 離子注入等工藝在P阱上方形成NMOS管的柵極結構，在N阱上方形成PMOS管的柵極結構。本步驟中，首先進行柵氧化層的生長；然后，通過化學氣相淀積工藝，在晶圓表面 淀積一層多晶硅，厚度約為500 2000埃；之后，通過光刻、蝕刻和離子注入等工藝，制作出 NMOS管和PMOS管的柵極結構。本發(fā)明所述柵極結構包括由多晶硅構成的柵極和位于柵極下方的柵氧化層。至此，完成了柵極結構的制作。步驟103，參見圖3，在襯底表面依次淀積二氧化硅(SiO2)和氮化硅(Si3N4)，并采 用干法刻蝕工藝蝕刻晶圓表面的氮化硅，形成NMOS管和PMOS管的柵極結構的側壁層。其中，側壁層包括第一側壁層和第二側壁層，第一側壁層為二氧化硅，第二側壁層 為蝕刻后的氮化硅。側壁層可用于防止后續(xù)進行源漏注入時過于接近溝道以致發(fā)生源漏穿通，即注入 的雜質發(fā)生擴散從而產(chǎn)生漏電流。至此，完成了側壁層的制作。步驟104，參見圖4，涂覆光阻膠(PR)，在I3R之上施加第一掩膜版(圖未示出)，并 進行曝光、顯影，從而形成第一光刻圖案，其中，曝光、顯影后保留的I3R覆蓋在PMOS管的表 面，NMOS管的表面暴露出來。步驟105，參見圖5，對NMOS管的表面進行離子注入，從而形成NMOS管的漏極和源 極。注入的離子為N型元素，例如磷或砷。需要說明的是，由于側壁層可作為柵極結構的保護層，因此注入的離子難以進入 柵極，從而僅對柵極兩側的襯底實現(xiàn)了注入，并最終形成漏極和源極。步驟106，參見圖6，將第一光刻圖案剝離。具體來說，主要采用兩種方法去除ra，第一，采用氧氣(O2)進行干法刻蝕，氧氣與PR發(fā)生化學反應，可將I3R去除；第二，還可采用濕法去膠法，例如，采用硫酸和雙氧水的混 合溶液可將I3R去除。步驟107，參見圖7，涂覆光阻膠(PR)，在ra之上施加第二掩膜版(圖未示出)，并 進行曝光、顯影，從而形成第二光刻圖案，其中，曝光、顯影后保留的I3R覆蓋NMOS管表面， PMOS管的表面暴露出來。步驟108，參見圖8，對PMOS管的表面進行離子注入，從而形成PMOS管的漏極和源 極。注入的離子為P型元素，例如硼或銦。步驟109，參見圖9，將第二光刻圖案剝離。剝離的方法可參見步驟106中的相關說明。至此，完成了 NMOS管和PMOS管的漏極、源極的制作。然而，在上述步驟104至108中，共涉及兩次光刻的過程，還涉及兩次剝離I3R的過 程，使得半導體器件制作的工藝流程比較復雜。

發(fā)明內容
有鑒于此，本發(fā)明提供一種半導體器件的制作方法，能夠簡化半導體器件制作的 工藝流程。為解決上述技術問題，本發(fā)明的技術方案是這樣實現(xiàn)的一種半導體器件的制作方法，在晶圓上形成用于隔離PMOS管和NMOS管的淺溝槽 隔離區(qū)STI、N型金屬氧化物半導體NMOS管、P型金屬氧化物半導體PMOS管的柵極結構和 位于柵極結構兩側的側壁層后，該方法還包括在晶圓上形成暴露出NMOS管的光阻膠ra ；進行離子注入，形成NMOS管的漏極和源極；在晶圓表面形成反相圖形材料，且NMOS管之上的反相圖形材料和PMOS管之上的 反相圖形材料的上表面高度相同；對PMOS管的I3R之上的反相圖形材料和NMOS管之上的反相圖形材料進行去除，且 NMOS管之上保留的反相圖形材料和PMOS管之上的ra的上表面高度相同；去除所述ra;進行離子注入，形成PMOS管的漏極和源極。所述反相圖形材料包括低溫化學氣相沉積CVD氧化硅或含硅溶膠涂層。所述形成反相圖形材料的方法包括在25°C至230°C的溫度下，采用CVD工藝在晶 圓表面沉積氧化硅；或，將含硅溶膠涂層旋涂至晶圓表面。所述去除PMOS管的ra之上的反相圖形材料的方法包括采用四氟化碳CF4和氬 氣Ar的混合氣體對反相圖形材料進行干法刻蝕。CF4的流量為25標準狀態(tài)毫升每分至85標準狀態(tài)毫升每分，壓力為0帕斯卡至20 帕斯卡；Ar的流量為100標準狀態(tài)毫升每分至400標準狀態(tài)毫升每分，功率為80瓦至800 瓦，溫度為20. 5°C至120. 5°C。所述去除ra的方法包括采用氧氣&和氮氣N2的混合氣體對ra進行干法刻蝕。N2的流量為9標準狀態(tài)毫升每分至100標準狀態(tài)毫升每分，壓力為0帕斯卡至1帕斯卡A2的流量為9標準狀態(tài)毫升每分至100標準狀態(tài)毫升每分，功率為25瓦至500瓦， 溫度為 20. 50CM 120. 5°C。采用本發(fā)明的技術方案，在晶圓上形成用于隔離PMOS管和NMOS管的STI、N型金 屬氧化物半導體NMOS管、P型金屬氧化物半導體PMOS管的柵極結構和位于柵極結構兩側 的側壁層后，在晶圓上形成暴露出NMOS管的PR，然后進行離子注入，形成NMOS管的漏極和 源極；在晶圓表面形成反相圖形材料，且NMOS管之上的反相圖形材料和PMOS管之上的反相 圖形材料的上表面高度相同；對PMOS管的I3R之上的反相圖形材料和NMOS管之上的反相圖 形材料進行去除，且NMOS管之上保留的反相圖形材料和PMOS管之上的ra的上表面高度相 同，最后去除ra，進行離子注入，形成PMOS管的漏極和源極。可見，在本發(fā)明所提供的技術 方案中，NMOS管和PMOS管的柵極、漏極的形成僅涉及一次光刻的過程，能夠簡化半導體制 造的工藝流程。


圖1 圖9為現(xiàn)有技術中半導體器件的制作方法的過程剖面示意圖。圖10為本發(fā)明所提供的一種半導體器件的制作方法的流程圖。圖11 圖20為本發(fā)明中半導體器件的制作方法的實施例的過程剖面示意圖。
具體實施例方式為使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對 本發(fā)明所述方案作進一步地詳細說明。本發(fā)明的核心思想為當形成NMOS管和PMOS管的柵極、漏極時，首先將經(jīng)曝光、顯 影后保留的I3R覆蓋在PMOS管的表面，NMOS管的表面暴露出來，并對NMOS管進行離子注入， 從而形成NMOS管的漏極和源極；然后在整個晶圓表面形成反相圖形材料，由于反相圖形材 料具有優(yōu)先填充空洞的特性，NMOS管之上的反相圖形材料的上表面與PMOS管之上的反相 圖形材料的上表面的高度相同，對PMOS管的I3R之上的反相圖形材料和NMOS管之上的反相 圖形材料進行去除，使得最終PMOS管之上的反相圖形材料被全部去除，且NMOS管之上保留 的反相圖形材料和PMOS管之上的I3R厚度相同，并對PMOS管進行離子注入，從而形成PMOS 管的漏極和源極，可見NMOS管和PMOS管的柵極、漏極的形成僅涉及一次光刻的過程，簡化 了工藝的流程。圖10為本發(fā)明所提供的一種半導體器件的制作方法的流程圖。如圖10所示，該 方法包括以下步驟步驟11，在晶圓上形成用于隔離PMOS管和NMOS管的STI、NM0S管、PMOS管的柵極 結構和位于柵極結構兩側的側壁層后，在晶圓上形成暴露出NMOS管的ra。步驟12，進行離子注入，形成NMOS管的漏極和源極。步驟13，在晶圓表面形成反相圖形材料，且NMOS管之上的反相圖形材料和PMOS管 之上的反相圖形材料的上表面高度相同。步驟14，對PMOS管的I3R之上的反相圖形材料和NMOS管之上的反相圖形材料進行 去除，且NMOS管之上保留的反相圖形材料和PMOS管之上的ra的上表面高度相同。步驟15，去除PR，并進行離子注入，形成PMOS管的漏極和源極。
至此，本流程結束。下面通過一個實施例對本發(fā)明進行詳細說明。圖11 圖22為本發(fā)明中半導體器件的制作方法的實施例的過程剖面示意圖，該 方法主要包括步驟301，參見圖11，提供一襯底，在襯底上形成N阱、P阱以及STI。步驟302，參見圖12，在襯底表面生長柵氧化層和淀積多晶硅，并利用光刻、蝕刻 和離子注入等工藝在P阱上方形成NMOS管的柵極結構，在N阱上方形成PMOS管的柵極結 構。本發(fā)明所述柵極結構包括由多晶硅構成的柵極和位于柵極下方的柵氧化層。步驟303，參見圖13，在襯底表面依次淀積二氧化硅和氮化硅，并采用干法刻蝕工 藝蝕刻晶圓表面的氮化硅，形成NMOS管和PMOS管的柵極結構的側壁層。其中，側壁層包括第一側壁層和第二側壁層，第一側壁層為二氧化硅，第二側壁層 為蝕刻后的氮化硅。上述步驟301至303與現(xiàn)有技術相同，在此不予贅述。步驟304，參見圖14，涂覆ra，在I3R之上施加第一掩膜版(圖未示出)，并進行曝 光、顯影，從而形成第一光刻圖案，其中，第一光刻圖案中的I3R覆蓋在PMOS管的表面，NMOS 管的表面暴露出來。步驟305，參見圖15，對NMOS管的表面進行離子注入，從而形成NMOS管的漏極和 源極。步驟306，參見圖16，沉積或涂覆反相圖形材料。在實際應用中，反相圖形材料為低溫化學氣相沉積(CVD)氧化硅或含硅溶膠涂層。其中，在晶圓表面形成低溫CVD氧化硅的方法為，在25°C至230°C的溫度下，采用 CVD工藝沉積氧化硅；在晶圓表面形成一層含硅溶膠涂層的方法為采用旋涂方式直接在 晶圓表面涂覆一層含硅溶膠涂層。反相圖形材料是以旋涂方式或沉積方式形成于晶圓表面的，因此，N阱上方的ra 之上和ρ阱上方均存在反相圖形材料，由于Ν阱上方的ra之上的反相圖形材料是不需要 的，因此，后續(xù)步驟中涉及去除N阱上方的ra之上的反相圖形材料的步驟。需要說明的是，在實際應用中，當進行旋涂或沉積反相圖形材料時，反相圖形材料 具有優(yōu)先填充空洞的特性，具體來說，當旋涂含硅溶膠涂層時，含硅溶膠會向P阱表面滑 動，當沉積低溫CVD氧化硅時，氧化硅分子也會向P阱表面滑動，最后，當旋涂或沉積反相圖 形材料結束后，P阱表面的反相圖形材料的上表面的高度和N阱表面的反相圖形材料的上 表面的高度基本一致。步驟307，參見圖17，采用干法刻蝕工藝去除N阱上方冊之上的反相圖形材料和 P阱上方的反相圖形材料，使P阱上方保留的反相圖形材料和N阱上方的PR厚度相同。。在實際應用中，由于四氟化碳(CF4)可與反相圖形材料發(fā)生化學反應，一般采用四 氟化碳和氬氣(Ar)的混合氣體對反相圖形材料進行干法刻蝕，其中，CF4的流量為25標準 狀態(tài)毫升每分(sccm)至85標準狀態(tài)毫升每分，壓力為0帕斯卡(Pa)至20帕斯卡，Ar的 流量為100標準狀態(tài)毫升每分至400標準狀態(tài)毫升每分，功率為80瓦(W)至800瓦，溫度為 20. 5°C至 120. 5°C。步驟308，參見圖18，采用干法刻蝕工藝去除PMOS管的N阱上方的冊。在實際應用中，一般采用氧氣和氮氣(N2)的混合氣體來去除PR，其中，氮氣的流量 為9標準狀態(tài)毫升每分至100標準狀態(tài)毫升每分，壓力為0帕斯卡至1帕斯卡，氧氣的流量 為9標準狀態(tài)毫升每分至100標準狀態(tài)毫升每分，功率為25瓦至500瓦，溫度為20. 5°C至 120. 5°C。當然，還可采用其他方法去除PR，例如，可采用濕法去膠法，例如，采用硫酸和雙氧 水的混合溶液可將I3R去除。由于反相圖形材料不與氧氣發(fā)生化學反應，也不與硫酸和雙氧水發(fā)生化學反應， 因此，采用氧氣和氮氣的混合氣體只能去除PR，采用硫酸和雙氧水的混合溶液也只能將ra 去除。步驟309，參見圖19，對PMOS管的表面進行離子注入，從而形成PMOS的漏極和源極。步驟310，參見圖20，采用干法刻蝕工藝去除NMOS管的P阱上方的反相圖形材料。本步驟與步驟307相同，可采用四氟化碳和氬氣的混合氣體來對反相圖形材料進 行干法刻蝕，以去除NMOS管的P阱上方的反相圖形材料。至此，本流程結束。需要說明的是，本發(fā)明所述的方法還可應用至其他方面，例如，對于具有互補或相 反光刻圖案的兩次光刻過程中，均可應用本發(fā)明所提供的方法，舉例來說，當形成P阱和N 阱時，就可應用本發(fā)明所提供的方法。另外，現(xiàn)有技術涉及兩次光刻，由于兩次光刻后得到光刻圖案是互補的，也可是說 是相反的，這就面臨兩個相反的光刻圖案的對準問題，而在本發(fā)明中，在第一次光刻后的圖 案之上覆蓋了反相圖形材料，并將第一次光刻后的圖案中的I3R之上的反相圖形材料去除 掉，這樣，剩余的反相圖形材料所組成的圖形相當于現(xiàn)有技術中第二次光刻后的圖案中的 PR，因此，這就省略了對準的步驟，而且，第一次光刻后的圖案與剩余的反相圖形材料的對 準精度很高?？梢?，在本發(fā)明中，當形成NMOS管和PMOS管的柵極、漏極時，首先將經(jīng)曝光、顯影 后保留的I3R覆蓋在PMOS管的表面，NMOS管的表面暴露出來，并對NMOS管進行離子注入， 從而形成NMOS管的漏極和源極；然后在晶圓表面形成反相圖形材料，去除PMOS管的ra之 上的反相圖形材料和NMOS管之上的反相圖形材料，且NMOS管之上保留的反相圖形材料和 PMOS管之上的I3R厚度相同，并對PMOS管進行離子注入，從而形成PMOS管的漏極和源極， NMOS管和PMOS管的柵極、漏極的形成僅涉及一次光刻的過程，能夠簡化半導體制造的工藝 流程。以上所述，僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。凡在 本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護 范圍之內。
權利要求
1.一種半導體器件的制作方法，在晶圓上形成用于隔離PMOS管和NMOS管的淺溝槽隔 離區(qū)STI、N型金屬氧化物半導體NMOS管、P型金屬氧化物半導體PMOS管的柵極結構和位 于柵極結構兩側的側壁層后，其特征在于，該方法還包括在晶圓上形成暴露出NMOS管的光阻膠ra ；進行離子注入，形成NMOS管的漏極和源極；在晶圓表面形成反相圖形材料，且NMOS管之上的反相圖形材料和PMOS管之上的反相 圖形材料的上表面高度相同；對PMOS管的I3R之上的反相圖形材料和NMOS管之上的反相圖形材料進行去除，且NMOS 管之上保留的反相圖形材料和PMOS管之上的ra的上表面高度相同；去除所述I3R ；進行離子注入，形成PMOS管的漏極和源極。
2.根據(jù)權利要求1所述的方法，其特征在于，所述反相圖形材料包括低溫化學氣相沉 積CVD氧化硅或含硅溶膠涂層。
3.根據(jù)權利要求2所述的方法，其特征在于，所述形成反相圖形材料的方法包括在 25°C至230°C的溫度下，采用CVD工藝在晶圓表面沉積氧化硅；或，將含硅溶膠涂層旋涂至 晶圓表面。
4.根據(jù)權利要求1所述的方法，其特征在于，所述去除反相圖形材料的方法包括采用 四氟化碳CF4和氬氣Ar的混合氣體對反相圖形材料進行干法刻蝕。
5.根據(jù)權利要求4所述的方法，其特征在于，CF4的流量為25標準狀態(tài)毫升每分至85 標準狀態(tài)毫升每分，壓力為0帕斯卡至20帕斯卡；Ar的流量為100標準狀態(tài)毫升每分至400 標準狀態(tài)毫升每分，功率為80瓦至800瓦，溫度為20. 5°C至120. 5°C。
6.根據(jù)權利要求1所述的方法，其特征在于，所述去除I3R的方法包括采用氧氣O2和 氮氣隊的混合氣體對PR進行干法刻蝕。
7.根據(jù)權利要求6所的方法，其特征在于，N2的流量為9標準狀態(tài)毫升每分至100標 準狀態(tài)毫升每分，壓力為O帕斯卡至1帕斯卡A2的流量為9標準狀態(tài)毫升每分至100標準 狀態(tài)毫升每分，功率為25瓦至500瓦，溫度為20. 5°C至120. 5°C。
全文摘要
本發(fā)明公開了一種半導體器件的制作方法，該方法包括在晶圓上形成暴露出NMOS管的光阻膠PR；進行離子注入，形成NMOS管的漏極和源極；在晶圓表面形成反相圖形材料，且NMOS管之上的反相圖形材料和PMOS管之上的反相圖形材料的上表面高度相同；對PMOS管的PR之上的反相圖形材料和NMOS管之上的反相圖形材料進行去除，且NMOS管之上保留的反相圖形材料和PMOS管之上的PR的上表面高度相同；去除PR，進行離子注入，形成PMOS管的漏極和源極。采用該方法能夠簡化半導體器件制作的工藝流程。
文檔編號H01L21/8234GK102097377SQ20091020106
公開日2011年6月15日 申請日期2009年12月10日 優(yōu)先權日2009年12月10日
發(fā)明者寧先捷 申請人:中芯國際集成電路制造(上海)有限公司