專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及一種半導(dǎo)體器件的制作方法。
背景技術(shù)：
為了控制短溝道效應(yīng)，更小的尺寸器件進(jìn)一步要求提高柵極電容。這能夠通過不 斷減小柵氧化層的厚度而實(shí)現(xiàn)，但隨之而來的是柵極漏電流的提升。尤其當(dāng)二氧化硅作為 柵氧化層，厚度低于1納米時(shí)，漏電流就變得無法忍受了。解決上述問題的有效方法就是使 用高介電常數(shù)絕緣材料取代二氧化硅，高介電常數(shù)絕緣材料可以為鉿硅酸鹽、鉿硅氧氮化 合物、鉿氧化物等，介電常數(shù)一般都大于15，采用這種材料能夠進(jìn)一步提高柵電容，同時(shí)柵 極漏電流又能夠得到明顯的改善。對(duì)于相同的柵氧化層厚度，采用金屬柵極取代多晶硅柵 極，也就是說，將高介電常數(shù)絕緣材料與金屬柵極搭配，柵極漏電流將會(huì)減少幾個(gè)數(shù)量級(jí)， 而且用金屬柵極取代多晶硅柵極解決了高介電常數(shù)絕緣材料與多晶硅之間不兼容的問題。下面對(duì)基于高介電常數(shù)絕緣材料的柵氧化層與金屬柵極的半導(dǎo)體器件的制作方 法進(jìn)行詳細(xì)介紹。半導(dǎo)體器件制作是指在襯底上執(zhí)行一系列復(fù)雜的化學(xué)或物理操作，以形成半導(dǎo)體 器件的過程。圖1 圖12為現(xiàn)有技術(shù)中半導(dǎo)體器件的制作方法的過程剖面示意圖，該方法 主要包括步驟101，參見圖1，提供一襯底，在襯底上形成N阱、P阱以及淺溝槽隔離區(qū) (STI)。采用雙阱工藝來定義N型金屬氧化物半導(dǎo)體(NMOQ管和P型金屬氧化物半導(dǎo)體 (PMOS)管的有源區(qū)，從而得到N阱和P阱。然后，通過光刻和刻蝕等工藝，在襯底內(nèi)形成用于隔離有源區(qū)的STI。步驟102，參見圖2，在襯底表面生長(zhǎng)柵氧化層，并淀積多晶硅，利用光刻、刻蝕和 離子注入等工藝在P阱上方形成NMOS管的多晶硅柵極結(jié)構(gòu)，在N阱上方形成PMOS管的多 晶硅柵極結(jié)構(gòu)。本步驟中，首先進(jìn)行柵氧化層的生長(zhǎng)，柵氧化層為高介電常數(shù)絕緣材料；然后，通 過化學(xué)氣相淀積(CVD)工藝，在晶圓表面淀積一層多晶硅，厚度約為500 2000埃；之后， 通過光刻、刻蝕和離子注入等工藝，制作出NMOS管和PMOS管的多晶硅柵極結(jié)構(gòu)。本發(fā)明所述多晶硅柵極結(jié)構(gòu)包括由多晶硅構(gòu)成的多晶硅柵極和位于多晶硅柵極 下方的柵氧化層。進(jìn)一步地，在柵氧化層之上還可以形成一層氮化鈦(TiN)(圖未示出)，作為柵氧 化層的保護(hù)膜。至此，完成了 NMOS管和PMOS管的多晶硅柵極結(jié)構(gòu)的制作。步驟103，參見圖3，在NMOS管的多晶硅柵極結(jié)構(gòu)兩側(cè)的襯底上進(jìn)行輕摻雜漏 (LDD)注入，在PMOS管多晶硅柵極結(jié)構(gòu)兩側(cè)的襯底上進(jìn)行LDD注入。在半導(dǎo)體器件微型化、高密度化、高速化和系統(tǒng)集成化等需求的推動(dòng)下，柵極結(jié)構(gòu)的寬度不斷減小，其下方的溝道長(zhǎng)度也不斷減小，然而漏端的電壓并沒有顯著減小，這就造 成了在漏端的電場(chǎng)的增加，使得附近的電荷具有較大的能量，這些熱載流子有可能穿越柵 氧化層，引起了漏電流的增加，因此，需要采用一些手段來降低漏電流出現(xiàn)的可能性，如LDD注入。在LDD注入之前，需要首先利用光刻定義出需要進(jìn)行LDD注入的區(qū)域；然后，利用 摻雜材料進(jìn)行LDD注入，從而使襯底的上表面成為非晶態(tài)，大質(zhì)量材料和表面非晶態(tài)有助 于維持淺結(jié)，淺結(jié)有助于減少漏電流。步驟104，參見圖4，在襯底表面依次淀積二氧化硅(SiO2)和氮化硅(Si3N4)，并采 用干法刻蝕工藝對(duì)二氧化硅和氮化硅進(jìn)行刻蝕，形成NMOS管和PMOS管的多晶硅柵極結(jié)構(gòu)
的側(cè)壁層。其中，側(cè)壁層包括第一側(cè)壁層和第二側(cè)壁層，第一側(cè)壁層為刻蝕后為二氧化硅，第 二側(cè)壁層為刻蝕后的氮化硅。側(cè)壁層可用于防止后續(xù)進(jìn)行源漏注入時(shí)過于接近溝道以致發(fā)生源漏穿通，即注入 的雜質(zhì)發(fā)生擴(kuò)散從而產(chǎn)生漏電流。至此，完成了側(cè)壁層的制作。步驟105，參見圖5，在NMOS管多晶硅柵極結(jié)構(gòu)的側(cè)壁層兩側(cè)的半導(dǎo)體襯底上進(jìn)行 離子注入，從而形成NMOS管的漏極和源極。首先利用光刻定義出要進(jìn)行離子注入的NMOS源漏區(qū)域；然后，按照定義出的區(qū)域 進(jìn)行N型離子的注入，步驟104中形成的側(cè)壁層能夠用于保護(hù)溝道。N型離子注入后形成的結(jié)深比步驟103中進(jìn)行LDD注入后形成的結(jié)深略大。步驟106，參見圖6，在PMOS管多晶硅柵極結(jié)構(gòu)的側(cè)壁層兩側(cè)的半導(dǎo)體襯底上進(jìn)行 離子注入，從而形成PMOS管的漏極和源極。同樣，先利用光刻定義出要進(jìn)行離子注入的PMOS管源漏區(qū)域；然后，按照定義出 的區(qū)域進(jìn)行P型離子的注入，步驟104中形成的側(cè)壁層能夠用于保護(hù)溝道。P型離子注入后形成的結(jié)深比步驟103中進(jìn)行LDD注入后形成的結(jié)深略大。至此，完成了 NMOS管和PMOS管的漏極、源極的制作。步驟107，參見圖7，在襯底表面沉積介質(zhì)層，并采用化學(xué)機(jī)械研磨工藝(CMP)將介 質(zhì)層研磨至多晶硅柵極的表面。在實(shí)際應(yīng)用中，當(dāng)沉積介質(zhì)層之前，還可進(jìn)一步沉積一層鉬化鎳(NiPt)，由于襯 底的主要材料為硅，鎳離子與硅發(fā)生化學(xué)反應(yīng)，可生成硅鎳化合物，從而降低襯底表面的電 阻。步驟108，參見圖8，將NMOS管和PMOS管的多晶硅柵極去除。采用氫氧化四甲基銨(TMAH)對(duì)多晶硅柵極進(jìn)行刻蝕，從而將NMOS管和PMOS管的 多晶硅柵極去除。步驟109，參見圖9，沉積第一功函數(shù)金屬(work function metal)，并采用CMP將 第一功函數(shù)金屬研磨至介質(zhì)層的表面。其中，隨著第一功函數(shù)金屬的沉積，第一功函數(shù)金屬被填充至NMOS管和PMOS管中 去除多晶硅柵后暴露的溝槽中，第一功函數(shù)金屬為氮化鈦，用于在后續(xù)步驟形成NMOS管的 金屬柵極。
步驟110，參見圖10，在NMOS管上方施加第一掩膜(圖未示出)，對(duì)PMOS管中所填 充的第一功函數(shù)金屬進(jìn)行刻蝕。其中，由于NMOS上方施加有第一掩膜，采用標(biāo)準(zhǔn)清洗溶液(SCl)可將PMOS管中所 填充的第一功函數(shù)金屬去除，而保留NMOS管中的第一功函數(shù)金屬，需要說明的是，SCl為標(biāo) 準(zhǔn)清洗溶液，其為氨水(NH4OH)、雙氧水(H2O2)和水(H2O)的混合物。步驟111，參見圖11，沉積第二功函數(shù)金屬，并采用CMP將第二功函數(shù)金屬研磨至 介質(zhì)層的表面。第二功函數(shù)金屬為鉭鋁化合物，用于在后續(xù)步驟形成PMOS管的金屬柵極。步驟112，參見圖12，沉積柵電極(gate electrode)金屬，并采用CMP將柵電極金 屬研磨至介質(zhì)層的表面。其中，柵電極金屬為金屬鋁(Al)，金屬鋁和第一功函數(shù)金屬共同構(gòu)成NMOS管的金 屬柵極，金屬鋁和第二功函數(shù)金屬共同構(gòu)成PMOS管的金屬柵極。需要說明的是，在步驟109中，也可沉積第二功函數(shù)金屬，用于在后續(xù)步驟中形成 PMOS管的金屬柵極，然后在步驟110中，在PMOS管上方施加掩膜，采用SCl對(duì)NMOS管中所 填充的第二功函數(shù)金屬進(jìn)行刻蝕，然后在步驟111中，沉積第一功函數(shù)金屬，用于在后續(xù)步 驟中形成NMOS管的金屬柵極。至此，完成了 NMOS管和PMOS管的金屬柵極的制作。然而，在上述步驟110中，當(dāng)對(duì)PMOS管中所填充的第一功函數(shù)金屬進(jìn)行刻蝕時(shí)，或 對(duì)NMOS管中所填充的第二功函數(shù)金屬進(jìn)行刻蝕時(shí)，刻蝕物質(zhì)，例如SC1，有可能對(duì)第一功函 數(shù)金屬或第二功函數(shù)金屬下方的柵氧化層造成損傷，從而降低了半導(dǎo)體器件的性能。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種半導(dǎo)體器件的制作方法，能夠提高半導(dǎo)體器件的性能。為解決上述技術(shù)問題，本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的一種半導(dǎo)體器件的制作方法，該方法包括在襯底內(nèi)形成用于隔離有源區(qū)的淺溝 槽隔離區(qū)STI，并在有源區(qū)分別形成N型金屬氧化物半導(dǎo)體NMOS管、P型金屬氧化物半導(dǎo) 體PMOS管的多晶硅柵極后，在NMOS管和PMOS管的多晶硅柵極兩側(cè)的襯底上進(jìn)行輕摻雜漏 LDD注入；形成NMOS管和PMOS管的多晶硅柵極的側(cè)壁層；分別在NMOS管和PMOS管的側(cè)壁 層兩側(cè)的半導(dǎo)體襯底上進(jìn)行離子注入，形成NMOS管和PMOS管的漏極和源極；在襯底表面沉 積介質(zhì)層，并采用化學(xué)機(jī)械研磨工藝CMP將介質(zhì)層研磨至多晶硅柵極的表面，該方法還包 括對(duì)NMOS管的多晶硅柵極注入N型離子或鍺Ge離子；同時(shí)對(duì)NMOS管和PMOS管的多晶硅柵極進(jìn)行刻蝕；沉積第一功函數(shù)金屬，并依次去除PMOS管中的第一功函數(shù)金屬和剩余的多晶硅 柵極，保留NMOS管中的第一功函數(shù)金屬；在PMOS管中沉積第二功函數(shù)金屬；在介質(zhì)層之上沉積柵電極金屬，并采用CMP將柵電極金屬研磨至介質(zhì)層的表面。當(dāng)對(duì)NMOS管的多晶硅柵極注入N型離子時(shí)，N型離子注入的劑量為IX IO15個(gè)原 子/cm2至5X IO15個(gè)原子/cm2，N型離子注入的能量為20千電子伏特至150千電子伏特；。
5
當(dāng)對(duì)NMOS管的多晶硅柵極注入Ge離子時(shí)，Ge離子注入的劑量為IX IOw個(gè)原子 /cm2至5X IO15個(gè)原子/cm2，Ge離子注入的能量為10千電子伏特至50千電子伏特。所述N型離子為磷離子或砷離子。所述柵氧化層為高介電常數(shù)絕緣材料；所述柵電極金屬為金屬鋁。采用本發(fā)明的技術(shù)方案，當(dāng)對(duì)多晶硅柵極進(jìn)行刻蝕前，對(duì)NMOS管的多晶硅柵極注 入N型離子或鍺(Ge)離子，提高了 NMOS管的多晶硅柵極的刻蝕速率，當(dāng)NMOS管的多晶硅 柵極被刻蝕完畢后，PMOS管中的多晶硅柵極還有部分保留，因此，在后續(xù)步驟中，PMOS管中 的第一功函數(shù)金屬沉積于所保留的多晶硅柵極之上，當(dāng)對(duì)PMOS管中的第一功函數(shù)金屬蝕 刻時(shí)，避免對(duì)PMOS管的柵氧化層造成損傷，從而能夠提高半導(dǎo)體器件的性能。


圖1 圖12為現(xiàn)有技術(shù)中半導(dǎo)體器件的制作方法的過程剖面示意圖。圖13為本發(fā)明所提供的一種半導(dǎo)體器件的制作方法的流程圖。圖14 圖沈?yàn)楸景l(fā)明中半導(dǎo)體器件的制作方法的實(shí)施例的過程剖面示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下參照附圖并舉實(shí)施例，對(duì) 本發(fā)明所述方案作進(jìn)一步地詳細(xì)說明。圖13為本發(fā)明所提供的一種半導(dǎo)體器件的制作方法的流程圖。如圖13所示，該 方法包括以下步驟步驟201，在襯底內(nèi)形成用于隔離有源區(qū)的STI，并在有源區(qū)分別形成N型金屬氧 化物半導(dǎo)體NMOS管、P型金屬氧化物半導(dǎo)體PMOS管的多晶硅柵極后，在NMOS管和PMOS管 的多晶硅柵極兩側(cè)的襯底上進(jìn)行輕摻雜漏LDD注入。步驟202，形成NMOS管和PMOS管的多晶硅柵極的側(cè)壁層。步驟203，分別在NMOS管和PMOS管的側(cè)壁層兩側(cè)的半導(dǎo)體襯底上進(jìn)行離子注入， 形成NMOS管和PMOS管的漏極和源極。步驟204，在襯底表面沉積介質(zhì)層，并采用CMP將介質(zhì)層研磨至多晶硅柵極的表以上步驟與現(xiàn)有技術(shù)相同。步驟205，對(duì)NMOS管的多晶硅柵極注入N型離子或鍺(Ge)離子。步驟206，同時(shí)對(duì)NMOS管和PMOS管的多晶硅柵極進(jìn)行刻蝕。步驟207，沉積第一功函數(shù)金屬，并依次去除PMOS管中的第一功函數(shù)金屬和剩余 的多晶硅柵極，保留NMOS管中的第一功函數(shù)金屬。步驟208，在PMOS管中沉積第二功函數(shù)金屬。步驟209，在介質(zhì)層之上沉積柵電極金屬，并采用CMP將柵電極金屬研磨至介質(zhì)層 的表面。至此，本流程結(jié)束。下面通過一個(gè)實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說明。圖14 圖22為本發(fā)明中半導(dǎo)體器件的制作方法的實(shí)施例的過程剖面示意圖，該方法主要包括步驟301，參見圖14，提供一襯底，在襯底上形成N阱、P阱以及STI。步驟302，參見圖15，在襯底表面生長(zhǎng)高介電常數(shù)絕緣材料，并淀積多晶硅，利用 光刻、刻蝕和離子注入等工藝在P阱上方形成NMOS管的多晶硅柵極結(jié)構(gòu)，在N阱上方形成 PMOS管的多晶硅柵極結(jié)構(gòu)。本發(fā)明所述多晶硅柵極結(jié)構(gòu)包括由多晶硅構(gòu)成的多晶硅柵極和位于多晶硅柵極 下方的柵氧化層，其中，柵氧化層為高介電常數(shù)絕緣材料。進(jìn)一步地，在高介電常數(shù)絕緣材料之上還可以形成一層氮化鈦(圖未示出)，作為 高介電常數(shù)絕緣材料的保護(hù)膜。至此，完成了 NMOS管和PMOS管的多晶硅柵極結(jié)構(gòu)的制作。步驟303，參見圖16，在NMOS管的多晶硅柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上進(jìn)行LDD 注入，在PMOS管多晶硅柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上進(jìn)行LDD注入。步驟304，參見圖17，在襯底表面依次淀積二氧化硅和氮化硅，并采用干法刻蝕工 藝對(duì)二氧化硅和氮化硅進(jìn)行刻蝕，形成NMOS管和PMOS管的多晶硅柵極結(jié)構(gòu)的側(cè)壁層。其中，側(cè)壁層包括第一側(cè)壁層和第二側(cè)壁層，第一側(cè)壁層為二氧化硅，第二側(cè)壁層 為刻蝕后的氮化硅。 至此，完成了側(cè)壁層的制作。步驟305，參見圖18，在NMOS管的多晶硅柵極結(jié)構(gòu)的側(cè)壁層兩側(cè)的半導(dǎo)體襯底上 進(jìn)行離子注入，從而形成NMOS管的漏極和源極。步驟306，參見圖19，在PMOS管的多晶硅柵極結(jié)構(gòu)的側(cè)壁層兩側(cè)的半導(dǎo)體襯底上 進(jìn)行離子注入，從而形成PMOS管的漏極和源極。至此，完成了 NMOS管和PMOS管的漏極、源極的制作。步驟307，參見圖20，在襯底表面沉積介質(zhì)層，并采用CMP將介質(zhì)層研磨至多晶硅 柵極的表面。以上內(nèi)容與現(xiàn)有技術(shù)相同，在此不予贅述。步驟308，參見圖21，施加第二掩膜(圖未示出)，對(duì)NMOS管的多晶硅柵極注入N 型離子。在實(shí)際應(yīng)用中，注入的離子N型離子優(yōu)選地為磷離子或砷離子。N型離子注入的劑量為IX IO15個(gè)原子/cm2至5X IO15個(gè)原子/cm2，N型離子注入 的能量為20千電子伏特(keV)至150千電子伏特。另外，還可以對(duì)NMOS管的多晶硅柵極注入Ge離子，Ge離子注入的劑量為IXlO14 個(gè)原子/cm2至5 X IO15個(gè)原子/cm2，Ge離子注入的能量為10千電子伏特至50千電子伏特，， 需要說明的是，Ge離子可以使得被注入的表面非晶化，提高在后續(xù)步驟中NMOS管的多晶硅 柵極的刻蝕速率。與現(xiàn)有技術(shù)相比，在對(duì)NMOS管和PMOS管的多晶硅柵極進(jìn)行刻蝕之前，對(duì)NMOS管 的多晶硅柵極注入N型離子或者Ge離子，，這樣有利于改善在后續(xù)步驟中對(duì)NMOS管和PMOS 管的多晶硅柵極的刻蝕速率。具體地說，當(dāng)在NMOS管的多晶硅柵極注入N型離子或者Ge離子，可提高NMOS管 的多晶硅柵極的刻蝕速率，從而使得NMOS管和PMOS管的多晶硅柵極的刻蝕速率不一致。
步驟309，參見圖22，采用TMAH同時(shí)對(duì)NMOS管PMOS管的多晶硅柵極進(jìn)行刻蝕。由于在步驟308和步驟309中，對(duì)NMOS管的多晶硅柵極注入N型離子或者Ge離 子，提高了 NMOS管的多晶硅柵極的刻蝕速率，因此，當(dāng)NMOS管的多晶硅柵極被刻蝕完畢后， PMOS管中的多晶硅柵極還有部分保留。步驟310，參見圖23，沉積第一功函數(shù)金屬，并采用CMP將第一功函數(shù)金屬研磨至 介質(zhì)層的表面。第一功函數(shù)金屬為氮化鈦，用于在后續(xù)步驟形成NMOS的金屬柵極。由于PMOS管中的對(duì)晶硅柵極還有部分保留，因此PMOS管中的第一功函數(shù)金屬位 于所保留的多晶硅柵極之上。步驟311，參見圖24，在NMOS上方施加第三掩膜(圖未示出)，依次對(duì)PMOS中所填 充的第一功函數(shù)金屬和保留的多晶硅柵極進(jìn)行刻蝕。其中，采用SCl對(duì)第一功函數(shù)金屬進(jìn)行刻蝕。采用TMAH對(duì)保留的多晶硅柵極進(jìn)行刻蝕。這樣，當(dāng)對(duì)第一功函數(shù)金屬進(jìn)行刻蝕時(shí)，可避免SCl對(duì)PMOS管中的柵氧化層造成 損傷，另外，需要說明的是，當(dāng)對(duì)PMOS管中所保留的多晶硅柵進(jìn)行刻蝕時(shí)，TMAH對(duì)多晶硅柵 不會(huì)造成損傷。步驟312，參見圖25，沉積第二功函數(shù)金屬，并采用CMP將第二功函數(shù)金屬研磨至 介質(zhì)層的表面。第二功函數(shù)金屬為鉭鋁化合物，用于在后續(xù)步驟形成PMOS管的金屬柵極。步驟313，參見圖26，沉積柵電極金屬，并采用CMP將柵電極金屬研磨至介質(zhì)層的表面。其中，柵電極金屬為金屬鋁，金屬鋁和第一功函數(shù)金屬共同構(gòu)成NMOS的金屬柵 極，金屬鋁和第二功函數(shù)金屬共同構(gòu)成PMOS管的金屬柵極。至此，本流程結(jié)束。需要說明的是，當(dāng)對(duì)NMOS管的漏極和源極進(jìn)行摻雜時(shí)，可同時(shí)對(duì)NMOS管的多晶硅 柵極、漏極和源極注入N型離子，從而在后續(xù)步驟中，當(dāng)對(duì)多晶硅柵極進(jìn)行蝕刻前，無需再 對(duì)NMOS管的多晶硅柵極進(jìn)行摻雜，這樣也可實(shí)現(xiàn)發(fā)明目的，但是，由于對(duì)漏極和源極進(jìn)行 離子注入的能量和劑量與對(duì)多晶硅柵極進(jìn)行離子注入的能量和劑量不同，若采用本發(fā)明中 步驟308所提供的離子注入能量和劑量同時(shí)對(duì)漏極、源極和多晶硅柵極進(jìn)行摻雜，則會(huì)對(duì) 漏極和源極的性能造成一定影響，因此，上述方法在理論上可行，但是在實(shí)際應(yīng)用中，還需 考慮到漏極和源極的性能問題，而對(duì)離子注入的能量和劑量進(jìn)行相應(yīng)調(diào)整。可見，在本發(fā)明中，對(duì)多晶硅柵極進(jìn)行刻蝕前，對(duì)NMOS管的多晶硅柵極注入N型離 子或者Ge離子，當(dāng)NMOS管的多晶硅柵極被刻蝕完畢后，PMOS管中的多晶硅柵極還有部分 保留，因此，在后續(xù)步驟中，PMOS管中的第一功函數(shù)金屬沉積于所保留的多晶硅柵極之上， 對(duì)PMOS管中的第一功函數(shù)金屬蝕刻時(shí)，避免對(duì)PMOS管的柵氧化層造成損傷，提高了半導(dǎo)體 器件的性能。以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在 本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù) 范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件的制作方法，該方法包括在襯底內(nèi)形成用于隔離有源區(qū)的淺溝槽 隔離區(qū)STI，并在有源區(qū)分別形成N型金屬氧化物半導(dǎo)體NMOS管、P型金屬氧化物半導(dǎo)體 PMOS管的多晶硅柵極后，在NMOS管和PMOS管的多晶硅柵極兩側(cè)的襯底上進(jìn)行輕摻雜漏 LDD注入；形成NMOS管和PMOS管的多晶硅柵極的側(cè)壁層；分別在NMOS管和PMOS管的側(cè)壁 層兩側(cè)的半導(dǎo)體襯底上進(jìn)行離子注入，形成NMOS管和PMOS管的漏極和源極；在襯底表面沉 積介質(zhì)層，并采用化學(xué)機(jī)械研磨工藝CMP將介質(zhì)層研磨至多晶硅柵極的表面，其特征在于， 該方法還包括對(duì)NMOS管的多晶硅柵極注入N型離子或鍺Ge離子；同時(shí)對(duì)NMOS管和PMOS管的多晶硅柵極進(jìn)行刻蝕；沉積第一功函數(shù)金屬，并依次去除PMOS管中的第一功函數(shù)金屬和剩余的多晶硅柵極， 保留NMOS管中的第一功函數(shù)金屬；在PMOS管中沉積第二功函數(shù)金屬；在介質(zhì)層之上沉積柵電極金屬，并采用CMP將柵電極金屬研磨至介質(zhì)層的表面。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，當(dāng)對(duì)NMOS管的多晶硅柵極注入N型離子時(shí)，N型離子注入的劑量為1 X IO15個(gè)原子/ cm2至5X IO15個(gè)原子/cm2，N型離子注入的能量為20千電子伏特至150千電子伏特；。當(dāng)對(duì)NMOS管的多晶硅柵極注入Ge離子時(shí)，Ge離子注入的劑量為IXlOw個(gè)原子/cm2 至5X IO15個(gè)原子/cm2，Ge離子注入的能量為10千電子伏特至50千電子伏特。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述N型離子為磷離子或砷離子。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵氧化層為高介電常數(shù)絕緣材料；所 述柵電極金屬為金屬鋁。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件的制作方法，該方法包括對(duì)NMOS管的多晶硅柵極注入N型離子或鍺Ge離子；同時(shí)對(duì)NMOS管和PMOS管的多晶硅柵極進(jìn)行刻蝕；沉積第一功函數(shù)金屬，并依次去除PMOS管中的第一功函數(shù)金屬和剩余的多晶硅柵極，保留NMOS管中的第一功函數(shù)金屬；在PMOS管中沉積第二功函數(shù)金屬；在介質(zhì)層之上沉積柵電極金屬，并采用CMP將柵電極金屬研磨至介質(zhì)層的表面。采用該方法能夠提高半導(dǎo)體器件的性能。
文檔編號(hào)H01L21/8234GK102097376SQ20091020105
公開日2011年6月15日 申請(qǐng)日期2009年12月10日 優(yōu)先權(quán)日2009年12月10日
發(fā)明者唐兆云, 寧先捷 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司