專利名稱：降低淺摻雜漏pn結漏電流的mos晶體管的制作方法
技術領域：
本發(fā)明涉及半導體制造技術領域，特別涉及一種降低淺摻雜漏PN結漏電流的MOS 晶體管的制作方法。
背景技術：
目前，金屬氧化物半導體(Metal Oxide Semiconductor, M0S)場效應晶體管可分 為N溝道MOS (NMOS)場效應晶體管與P溝道MOS (PMOS)場效應晶體管兩大類。如圖1所示 為MOS晶體管的結構示意圖。首先在半導體襯底100的表面上形成柵極氧化層110，然后在柵極氧化層110上沉 積多晶硅層120，隨后在多晶硅層120的表面涂布光刻膠層(圖中未顯示)，曝光顯影圖案 化光刻膠層，定義出柵極的位置，以光刻膠圖形為掩膜，依次刻蝕多晶硅層120和柵極氧化 層110，形成柵極結構。接下來，在柵極兩側的半導體襯底100上進行淺摻雜漏(LDD)注入，形成LDD區(qū) 130。然后，在柵極結構的兩側形成側墻(spacer) 140，在側墻140兩側的半導體襯底 100上進行源漏注入，形成源漏區(qū)150。源漏注入后形成的結深比LDD注入后形成的結深略大。上述如果制作的是PMOS晶體管，LDD注入和源漏注入為P型元素氟化硼(BF2)或 硼(B)，如果制作的是NMOS晶體管，LDD注入和源漏注入為N型元素磷(P)或砷(As)。在MOS晶體管制作完成之后，如果在LDD PN結處的電場較高，就會增大量子隧穿 的幾率，出現(xiàn)不希望發(fā)生的漏電流增大。其中，位于半導體襯底上，LDD區(qū)130之間的區(qū)域 為溝道區(qū)域，由稱為阱的相反摻雜元素構成，即如果是PMOS晶體管，則LDD區(qū)130為P型， 溝道區(qū)域為N型，所以在LDD區(qū)130與溝道區(qū)域的交界處形成了 PN結?，F(xiàn)有技術一種降低漏電流的方法為降低LDD注入的劑量(dose)，但是這樣會改變 晶體管的性能，并且?guī)硪幌盗袉栴}，例如，對于PMOS晶體管來說，如果降低LDD注入時BF2 的劑量，就會降低晶體管的可靠性指標。所以如何降低漏電流就成為了目前研究的一個關 注點。
發(fā)明內容
有鑒于此，本發(fā)明解決的技術問題是降低漏電流。為解決上述技術問題，本發(fā)明的技術方案具體是這樣實現(xiàn)的本發(fā)明公開了一種降低淺摻雜漏PN結漏電流的MOS晶體管的制作方法，該方法包 括在半導體襯底表面上形成柵極結構；在柵極結構兩側的半導體襯底上進行淺摻雜漏LDD注入；在柵極結構的兩側形成側墻，在側墻兩側的半導體襯底上進行源漏注入；
該方法還包括在所述LDD注入和形成側墻步驟之間進行反型淺摻雜CTL注入，所述CTL注入的 元素類型與LDD注入和源漏注入的元素類型相反；所述CTL的區(qū)域位于LDD PN結內。對于PMOS晶體管，CTL注入為N型元素；對于NMOS晶體管，CTL注入為P型元素。對于輸入輸出PMOS晶體管，當LDD注入氟化硼B(yǎng)F2，注入能量為15 25千電子伏， 注入劑量為2 6E14原子每平方厘米；CTL注入元素為砷時，所述CTL注入的劑量為1 3E14原子每平方厘米；注入能量energy為10 20千電子伏Kev ；注入角度為25 35度。本發(fā)明在LDD注入之后，加入反型淺摻雜(counter-type LDD，CTL)，CTL區(qū)域位于 LDD結以內電場強度和隧穿漏電流密度最大的區(qū)域(一般也是LDD濃度最高的區(qū)域)，由于 CTL注入的元素類型與LDD注入元素類型相反，所以相當于局部(在電場強度和隧穿漏電 流密度最大的區(qū)域)降低了 LDD的雜質濃度，導致LDD PN結的耗盡層寬度向LDD的里側增 加，從而減少了 LDD PN結處的電場強度，進而降低了隧穿發(fā)生的幾率，最終達到了漏電流降 低的目的。
圖1為MOS晶體管的結構示意圖。圖2為LDD結處的雜質濃度與隧穿發(fā)生的幾率之間的關系圖。圖3為LDD結處隧穿發(fā)生的幾率與漏電流之間的關系圖。圖4為本發(fā)明形成MOS晶體管的方法流程示意圖。圖fe至5d為本發(fā)明形成MOS晶體管的具體剖面結構示意圖。
具體實施例方式為使本發(fā)明的目的、技術方案、及優(yōu)點更加清楚明白，以下參照附圖并舉實施例， 對本發(fā)明進一步詳細說明。本發(fā)明的核心思想是在LDD注入之后，加入反型淺摻雜(counter-typeLDD， CTL)，CTL區(qū)域位于LDD結以內電場強度和隧穿漏電流密度最大的區(qū)域(一般也是LDD濃 度最高的區(qū)域)，由于CTL注入的元素類型與LDD注入元素類型相反，所以相當于局部(在 電場強度和隧穿漏電流密度最大的區(qū)域)降低了 LDD的雜質濃度，LDD雜質濃度降低之后， LDD PN結的耗盡層寬度會向LDD的里側增加，從而減少了 LDD PN結處的電場強度，進而降 低了隧穿發(fā)生的幾率，最終達到了漏電流降低的目的。對如圖1所示的器件的漏(左側)施加一定的偏置電壓，然后對漏電流(Ioff)的 分布進行研究發(fā)現(xiàn)，隧穿漏電流主要出現(xiàn)在LDD的結處隧穿發(fā)生幾率最高的區(qū)域，隧穿發(fā) 生的幾率分布如圖1中的陰影部分所示，顏色越深表示幾率越高。所以就對不同工藝條件 下的LDD結處的雜質濃度、隧穿發(fā)生的幾率以及漏電流之間的關系進行測試，圖2為LDD結 處的雜質濃度與隧穿發(fā)生的幾率之間的關系圖，圖3為LDD結處隧穿發(fā)生的幾率與漏電流 之間的關系圖。從圖2和圖3可以看出，LDD結處的雜質濃度與隧穿發(fā)生的幾率密切相關，隧 穿發(fā)生的幾率隨雜質濃度的增加而增加，而且LDD結處隧穿發(fā)生的幾率與漏電流又密切相 關，漏電流隨隧穿發(fā)生的幾率的增加而增加，由此可以得出，LDD結處的雜質濃度與漏電流 密切相關，所以如果在漏電流發(fā)生密度最高的區(qū)域降低LDD的雜質濃度，就能夠有效降低漏電流。這里隧穿指的是固體物理學中價帶電子吸收能量躍遷到導帶頂?shù)碾姾尚纬呻娏鳎?所形成的電流稱為隧穿電流，也就是說隧穿幾率越大，隧穿電流就越大，因而漏電流就會越 大?；谏鲜稣f明，結合圖如至5(1，對本發(fā)明形成MOS晶體管的方法進行詳細說明。 本發(fā)明形成MOS晶體管的方法流程示意圖如圖4所示，其包括以下步驟步驟41，請參閱圖5a，在半導體襯底100的表面上形成柵極氧化層110，然后在柵 極氧化層110上沉積多晶硅層120，隨后在多晶硅層120的表面涂布光刻膠層(圖中未顯 示)，曝光顯影圖案化光刻膠層，定義出柵極的位置，以光刻膠圖形為掩膜，依次刻蝕多晶硅 層120和柵極氧化層110，形成柵極結構。步驟42，請參閱圖恥，在柵極結構兩側的半導體襯底100上進行LDD注入，形成 LDD區(qū)130，LDD PN結處耗盡層的寬度為L。如果是PMOS晶體管，用空穴作為多數(shù)載流子，LDD注入的P型元素氟化硼(BF2)或 硼(B)，提供空穴作為多數(shù)載流子，而位于半導體襯底上，LDD區(qū)130之間的區(qū)域為溝道區(qū) 域，由稱為阱的相反摻雜元素構成，即LDD區(qū)130為P型，溝道區(qū)域為N型，所以在LDD區(qū)130 與溝道區(qū)域的交界處形成PN結，由于兩側的電子和空穴的濃度相差很大，因此它們會產生 擴散運動電子從N區(qū)向P區(qū)擴散；空穴從P去向N區(qū)擴散。因為它們都是帶電粒子，它們 向另一側擴散的同時在N區(qū)留下了帶正電的空穴，在P區(qū)留下了帶負電的雜質離子，這樣就 形成了空間電荷區(qū)，也就是形成了自建電場，在電場的作用下，載流子將作漂移運動，它的 運動方向與擴散運動的方向相反，阻止擴散運動。電場的強弱與擴散的程度有關，擴散的越 多，電場越強，同時對擴散運動的阻力也越大，當擴散運動與漂移運動相等時，通過界面的 載流子為0。此時，PN結的交界區(qū)就形成一個缺少載流子的高阻區(qū)，稱為阻擋層或耗盡層。步驟43，請參閱圖5c，在柵極結構兩側的半導體襯底100上進行CTL注入。可 以通過測量分析或仿真模擬的方法，分析需要CTL注入的區(qū)域。如本發(fā)明實施例中，通過 Synopsys公司提供的工藝和器件模擬軟件的仿真模擬發(fā)現(xiàn)LDD PN結靠器件表面處的電場 最強，從而導致該處的隧穿漏電流密度最大，將CTL注入該區(qū)域，本發(fā)明實施例LDD結內的 區(qū)域，即圖5c中圓圈所代表的區(qū)域500，CTL注入之后LDD PN結處耗盡層的寬度向LDD的 里側增加，明顯變寬為L’。CTL注入的元素類型與LDD注入的元素類型相反，如果是PMOS晶體管，LDD注入和 源漏注入為P型元素氟化硼(BF2)或硼(B)，則CTL注入為N型元素磷(P)或砷(As)或碲 (Sb)；如果是NMOS晶體管，LDD注入和源漏注入為N型元素磷(P)或砷(As)，則CTL注入為 P型元素氟化硼(BF2)或硼(B)，銦(In)0本發(fā)明具體實施例中，對于輸入輸出PMOS晶體管，針對隧穿發(fā)生幾率最大的區(qū)域 在LDD PN結內的位置，當LDD注入氟化硼，注入能量為15 25千電子伏，注入劑量為2 6E14原子每平方厘米時，CTL注入的類型為N型砷元素，注入的劑量為1 3E14原子每平 方厘米，注入能量(energy)為10 20千電子伏(Kev)，注入角度為25 35度。通過本發(fā)明的CTL注入，相當于局部(在電場強度和漏電流密度最大的區(qū)域)降 低了 LDD的雜質濃度，導致LDD PN結的耗盡層寬度會向LDD的里側增加，從而減少了 LDD PN結處的電場強度，進而降低了隧穿發(fā)生的幾率，最終達到了漏電流降低的目的。步驟44，請參閱圖5d，在柵極結構的兩側形成側墻(spacer) 140，在側墻140兩側的半導體襯底100上進行源漏注入，形成源漏區(qū)150。源漏注入后形成的結深比LDD注入后 形成的結深略大。經(jīng)過測試表明，采用本發(fā)明降低漏電流的方法，并不會降低晶體管的性能。雖然本發(fā)明已以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領域技術 人員，在不脫離本發(fā)明的精神和范圍內，均可作各種更動與修改，因此本發(fā)明的保護范圍應 當以權利要求所限定的范圍為準。
權利要求
1.一種降低淺摻雜漏PN結漏電流的MOS晶體管的制作方法，該方法包括 在半導體襯底表面上形成柵極結構；在柵極結構兩側的半導體襯底上進行淺摻雜漏LDD注入；在柵極結構的兩側形成側墻，在側墻兩側的半導體襯底上進行源漏注入；其特征在于，該方法還包括在所述LDD注入和形成側墻步驟之間進行反型淺摻雜CTL注入，所述CTL注入的元素 類型與LDD注入和源漏注入的元素類型相反；所述CTL的區(qū)域位于LDD結內。
2.如權利要求1所述的方法，其特征在于，對于PMOS晶體管，CTL注入為N型元素；對 于NMOS晶體管，CTL注入為P型元素。
3.如權利要求1或2所述的方法，其特征在于，對于輸入輸出PMOS晶體管，當LDD注入 氟化硼B(yǎng)F2，注入能量為15 25千電子伏，注入劑量為2 6E14原子每平方厘米；CTL注入 元素為砷時，所述CTL注入的劑量為1 3E14原子每平方厘米；注入能量energy為10 20千電子伏Kev ；注入角度為25 35度。
全文摘要
本發(fā)明公開了一種降低淺摻雜漏PN結漏電流的MOS晶體管的制作方法，該方法包括在半導體襯底表面上形成柵極結構；在柵極結構兩側的半導體襯底上進行淺摻雜漏LDD注入；在柵極結構的兩側形成側墻，在側墻兩側的半導體襯底上進行源漏注入；該方法還包括在所述LDD注入和形成側墻步驟之間進行反型淺摻雜CTL注入，所述CTL注入的元素類型與LDD注入和源漏注入的元素類型相反；所述CTL的區(qū)域位于LDD結內。采用該方法能夠有效降低由于LDD PN結處較高的電場導致的漏電流。
文檔編號H01L21/336GK102110608SQ20091020099
公開日2011年6月29日 申請日期2009年12月23日 優(yōu)先權日2009年12月23日
發(fā)明者施雪捷 申請人:中芯國際集成電路制造(上海)有限公司