專利名稱：具有自動對準底電極和二極管存取裝置的傘狀存儲單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于使用相變化存儲材料，像是硫?qū)倩锱c其它材料的高密度存儲 裝置，以及制造此等裝置的制造方法。
背景技術(shù)：
如硫?qū)倩锛邦愃撇牧系拇说认嘧兓鎯Σ牧?，可通過施加其幅度適用于集成 電路中的電流，而致使晶相在非晶態(tài)與結(jié)晶態(tài)之間變化。一般而言非晶態(tài)的特征是其電 阻高于結(jié)晶態(tài)，此電阻值可輕易測量得到而用以作為指示。這種特性則引發(fā)使用可編程 電阻材料以形成非易失性存儲器電路等興趣，此電路可用于隨機存取讀寫。從非晶態(tài)轉(zhuǎn)變至結(jié)晶態(tài)一般是一低電流步驟。從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)(以下指 稱為復位(reset)) —般是一高電流步驟，其包括一短暫的高電流密度脈沖以融化或破壞結(jié) 晶結(jié)構(gòu)，其后此相變化材料會快速冷卻，抑制相變化的過程，使得至少部份相變化結(jié)構(gòu) 得以維持在非晶態(tài)。理想狀態(tài)下，致使相變化材料從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)的復位電流幅 度應(yīng)越低越好。為降低復位所需的電流幅度，亦可通過降低該存儲單元中該相變化存儲元件的 大小，及/或在電極及該相變化材料間的接點區(qū)域來達成，如此可以在較小絕對電流值 通過該相變化材料元件的情況下而達到較高的電流密度。一種用以在相變化單元中控制主動區(qū)域尺寸的方式，是設(shè)計非常小的電極以 將電流傳送至一相變化材料體中。此微小電極結(jié)構(gòu)會在相變化材料中類似傘狀的小區(qū) 域，即接點部位，誘發(fā)相變化。請參照2002/8/22發(fā)證給Wicker的美國專利6,429,064 號"Reduced Contact Areas of SidewallConductor”、2002/10/8 發(fā)證給 Gilgen 的美國 專禾ij 6,462,353 "Method forFabricating a Small Area of Contact Between Electrodes”、 2002/12/31 發(fā)證給 Lowrey 的美國專禾U 6,501,111 號 ‘‘Three-Dimensional (3D) ProgrammableDevice”、以及 2003/7/1 發(fā)證給 Harshfield 的美國專利 6,563,156 號
"MemoryElements and Methods for Making same，，。在制造具有非常小尺寸的裝置、量產(chǎn)大型高密度存儲裝置上所需要符合更嚴格 的規(guī)格及工藝上的變異所衍生的種種問題。因此，需要提中供一種具有較小尺寸小型及低復位電流的存儲單元結(jié)構(gòu)，以及 制造此種結(jié)構(gòu)的方法以滿足在量產(chǎn)大型高密度存儲裝置所需更嚴格的規(guī)格。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種存儲裝置及其制造方法。本發(fā)明揭露一種存儲裝置，包含多條字線延伸至一第一方向，以及多條位線在 該字線之上并延伸至一第二方向。該位線與該字線交會在交點位置。該裝置包含多個存 儲單元在該交點位置。每一存儲單元包含一二極管具有第一及第二側(cè)邊并對準于該多條 字線的一對應(yīng)的字線的側(cè)邊，該二極管具有一頂表面。每一存儲單元亦包含一底電極自我置中于該二極管，該底電極具有一頂表面，而該頂表面具有一表面積，其小于該二極 管的該頂表面的表面積。每一存儲單元更包含一存儲材料條在該底電極的該頂表面上， 該存儲材料條于該多條位線的一對應(yīng)位線的下方并與其電性連接。本發(fā)明揭露一種用來制造一存儲裝置的方法，該方法包含形成一結(jié)構(gòu)包含字線 材料，二極管材料在該字線材料上，第一材料在該二極管材料上，以及第二材料在該第 一材料層上。形成多個介電填充第一溝槽在結(jié)構(gòu)中并在一第一方向上延伸以定義多條存 儲材料條，每一條包含一字線包含字線材料。形成多個介電填充第二溝槽在該字線之下 并在一第二方向上延伸以定義多個疊層。每一疊層包含一二極管包含該二極管材料在一 對應(yīng)的字線之上并具有一頂表面，一第一元件包含第一材料在該二極管之上，一第二元 件包含第二材料在該第一元件之上。形成多個底電極在使用該疊層的該第一元件及該第 二元件的一對應(yīng)的二極管上。形成存儲材料條在該頂電極的頂表面上，以及形成位線在 該存儲材料條上。本發(fā)明所述的存儲單元可導致位于存儲器元件內(nèi)的主動區(qū)域能制作得極小，因 而可降低誘發(fā)相變化所需的電流大小。該存儲材料條可以使用薄膜沉積技術(shù)來達成。更 者，該底電極具有一頂表面，并具有一表面積小于該二極管的該頂表面的表面積。此外 該底電極的寬度小于該二極管的寬度，且較佳為小于一般用于形成存儲器裝置的字線及 位線的光刻工藝的最小特征尺寸。該小的底電極集中該存儲器元件的該部份的電流密 度，藉以降低誘發(fā)主動區(qū)域中相變化所需的電流大小。另外，在實施例中圍繞在該底電 極的介電材料可以提供一些熱隔絕的材料，其亦有助于降低誘發(fā)相變化所需的電流量。本發(fā)明所述的存儲單元可產(chǎn)生高密度存儲器。在實施例中，陣列的存儲單元的 剖面積是整個由字線及位線的尺寸決定，此允許陣列具有高存儲器密度。字線具有字線 寬度，且相鄰字線是以一字線分隔距離分開，及位線具有位線寬度，且相鄰位線是以一 位線分隔距離分開。于較佳實施例中，字線寬度與字線分隔距離的總和等于用于形成陣 列的特征尺寸F的兩倍，及位線寬度與位線分隔距離的總和等于用于形成陣列的特征尺 寸F的兩倍。此外，F(xiàn)是較佳為用來形成該位線及該字線的一工藝(通常為一光刻工藝) 的最小特征尺寸，使得該存儲陣列具有一 4F2的存儲單元面積。舉凡本發(fā)明的目的及優(yōu)點等將可透過下列說明所附圖式、實施方式及權(quán)利要求 范圍獲得充分了解。


圖1是表示本發(fā)明所描述使用具有自動對準底電極及二極管存取裝置的傘狀存 儲單元的一部份交點陣列實施的簡示圖。圖2A至圖2B是表示配置在交點陣列中的存儲單元第一實施例的剖面視圖。圖3A至圖3B是表示配置在交點陣列中的存儲單元第二實施例的剖面視圖。圖4A至圖4B是表示配置在交點陣列中的存儲單元第三實施例的剖面視圖。圖5至圖14是表示制造如圖3A至圖3B所示的存儲單元的交點陣列的制造順序 的步驟。圖15至圖16繪示圖12至圖13繪示例的一替代制造實施例，而可得到如圖3A 至圖3B的存儲單元。
圖17至圖26繪示圖10至圖14繪示例的一替代制造實施例。圖27繪示圖20用來形成該底電極的一替代的實施例，繪示形成具有一環(huán)狀頂電 極的底電極的形成。圖28至圖29繪示圖21至圖24所繪示的一替代的制造技術(shù)。圖30是包含本發(fā)明所描述具有具有自動對準底電極及二極管存取裝置的傘狀存 儲單元的交點陣列的集成電路的簡化方塊圖。主要元件符號說明10集成電路14驅(qū)動器16 字線18位線譯碼器20 位線22 總線24感測放大器26數(shù)據(jù)總線24數(shù)據(jù)輸入結(jié)構(gòu)28數(shù)據(jù)輸入線30 電路32數(shù)據(jù)輸出線34控制器36偏壓調(diào)整供應(yīng)電壓100 陣列111第一導電元件113第二導電元件115存儲單元116頂表面120 位線120a 位線120b 位線120c 位線121 二極管122第一摻雜半導體區(qū)域123a 側(cè)邊123b 側(cè)邊124第二摻雜半導體區(qū)域124 寬度125分隔距離126pn 結(jié)127 側(cè)邊130字線 130a字線 130b字線 130c字線 132分隔距離 133a側(cè)邊 133b側(cè)邊 134寬度 140介電間隔物 141側(cè)邊 150存儲材料條 150b存儲材料條 155主動區(qū)域 160存儲器元件 163寬度 165內(nèi)表面 167外表面 170介電質(zhì) 172填充材料 180導電覆蓋層 300介電質(zhì) 310介電質(zhì) 312 二極管材料 315總厚度
320第一摻雜半導體材料層 330第二摻雜半導體材料層 340導體掩模材料層 345厚度
350介電間隔物材料 355厚度
360犧牲元件材料 365厚度 400多層條狀物 410底電極 420間距
500介電填充材料
510字線材料
512 二極管材料
520第一摻雜半導體材料層
530第二摻雜半導體材料層540導電覆蓋材料層550 第一材料560 第二材料600條狀物610 第一溝槽700介電填充材料800 第二溝槽810 疊層820 第一元件830 第二元件1000側(cè)壁表面1100剪裁元件1200 開口1700 介層孔1800側(cè)壁間隔物1810 開口1900 開口2100犧牲材料條2110分隔距離2200介電材料條2300 溝槽2500 氧化層2600整體字線2610導電介層孔2620周邊電路2900第一介電層2910第二介電層
具體實施例方式本發(fā)明的下述實施方式一般將參照特定結(jié)構(gòu)實施例及方法。將為吾人所了解的 本發(fā)明創(chuàng)作并未受限于其詳細描述內(nèi)容特別是對于所接露的實施例及方法，同時本發(fā)明 亦可使用其它特征、元件、方法、和實施例來實施。本發(fā)明所述的較佳實施例并不局限 其范圍，而由權(quán)利要求范圍中定義。熟習此項技藝的人士亦可了解本發(fā)明實施方式中的 各種等同變化。像是在各實施例中所使用的元件是共同地參考類似的元件編號。圖1是表示本發(fā)明所描述使用具有底電極及二極管存取裝置的完全自動對準傘 狀存儲單元的一部份交點存儲器陣列100實施的簡示圖。如圖1的簡示圖所示，該陣列100的每一存儲單元包含一二極管存取裝置及一存 儲器元件(以圖1中的可變電阻器表示)，存儲器元件可設(shè)定至多個電阻狀態(tài)之一，及因而可儲存一或多個位的數(shù)據(jù)。該陣列100包含多條字線130及位線120，該多條字線130包含與第一方向平 行延伸的字線130a、130b及130c，及該多條位線120包含與第二方向平行延伸的位線 120a、120b及120c。該陣列100是表示為一交點陣列，因為字線130及位線120是以一 給定字線130及一給定位線120彼此橫跨而非實際上交叉的方式配置，及存儲單元是位于 字線130及位線120的交點位置處。存儲單元115是代表陣列100的存儲單元，及被配置在位線120b與字線130b的 交點處，該存儲單元115包含一二極管121及串聯(lián)配置的存儲器元件160，該二極管121 電性耦接至字線130b，及存儲器元件160電性耦接至位線120b。陣列100的存儲單元115的讀取與寫入，可通過施加適當電壓及/或電流至對應(yīng) 字線130b與位線120b以誘發(fā)通過選擇的存儲單元115的電流而達成。所施加電壓與電 流的大小階級及持續(xù)時間系視進行的操作而定，該操作例如是讀取操作或?qū)懭氩僮?。于具有包含相變化材料的存儲器元?60的存儲單元115的復位(或擦除)操作 中，施加一復位脈沖至對應(yīng)字線130b及位線120b，以引起相變化材料的主動區(qū)域轉(zhuǎn)變成 非晶態(tài)，藉以設(shè)定與復位狀態(tài)相關(guān)的電阻值范圍內(nèi)的電阻。復位脈沖是一相當高的能量 脈沖，足以使至少存儲器元件160的主動區(qū)域溫度升高至相變化材料的轉(zhuǎn)變(結(jié)晶)溫度 之上，及至熔化溫度之上以使至少主動區(qū)域為液態(tài)。接著，復位脈沖快速終止，導致一 相當快的冷卻時間，使主動區(qū)域快速冷卻至轉(zhuǎn)變溫度以下，以致于主動區(qū)域可穩(wěn)定化至 一非晶態(tài)。于具有包含相變化材料的存儲器元件160的存儲單元115的設(shè)定(或編程)操作 中，施加一適當大小階級及持續(xù)時間的編程脈沖至對應(yīng)字線130b及位線120b，足以使至 少一部份主動區(qū)域的溫度升高至轉(zhuǎn)變溫度之上，及引起一部份主動區(qū)域自非晶態(tài)轉(zhuǎn)變至 結(jié)晶態(tài)的轉(zhuǎn)換，此轉(zhuǎn)換可降低存儲器元件160的電阻，及設(shè)定存儲單元115至一所欲的狀 態(tài)。于儲存在具有包含相變化材料的存儲器元件160的存儲單元115中的數(shù)據(jù)值的一 讀取(或感測)操作中，施加一適當大小階級及持續(xù)時間的讀取脈沖至對應(yīng)字線130b及 位線120b，以誘發(fā)電流流過，其不會使存儲器元件160進行電阻狀態(tài)的變化。該流過存 儲單元115的電流是視存儲器元件的電阻而定，及因而該數(shù)據(jù)值儲存在存儲單元115中。圖2A及圖2B是表示配置在交點陣列100中的一部份存儲單元(包含代表的存 儲單元115)的剖面視圖，圖2A是沿著位線120剖面而成及圖2B是沿著字線130剖面而 成。參考圖2A及圖2B，存儲單元115包含一具有第一導電型態(tài)的第一摻雜半導體區(qū) 域122，以及于第一摻雜半導體區(qū)域122上的第二摻雜半導體區(qū)域124，該第二摻雜半導 體區(qū)域124具有與第一導電型態(tài)相反的第二導電型態(tài)。該第一摻雜半導體區(qū)域122及該 第二摻雜半導體區(qū)域124于其間定義一 pn結(jié)126。該存儲單元115包含位于該第二摻雜半導體區(qū)域124的一導電覆蓋層180。該 第一及第二該摻雜半導體區(qū)域122、124與導電覆蓋層180包含一多層結(jié)構(gòu)以定義二極管 121。于一例示實施例中，該導電覆蓋層180包含一金屬硅化物，其包含鈦、鎢、鈷、鎳 或鉭。該導電覆蓋層180于操作期間通過提供一導電性較該第一及第二該摻雜半導體區(qū)域122、124高的接觸表面，有助于維持橫跨于該第一及第二摻雜半導體區(qū)域122、124的 電場的均勻性。另外，該導電覆蓋層180于存儲單元100制造期間可用于作為該第二摻 雜半導體區(qū)域124的保護刻蝕停止層。該第一摻雜半導體區(qū)域122是位于字線130b上，字線130b延伸進出圖2A所示 的剖面。于一例示實施例中，該字線130b包含摻雜礦(高摻雜N型)半導體材料，該 第一摻雜半導體區(qū)域122包含摻雜N_(輕摻雜N型)半導體材料，以及該第二摻雜半導體 區(qū)域124包含摻雜P+(高摻雜PS)半導體材料?？煽闯龆O管121的擊穿電壓包含可 通過增加P+摻雜區(qū)域與礦摻雜區(qū)域之間的距離，及/或減少N—區(qū)域中的摻雜濃度而增 加。于另一實施例中，字線130可包含其它導電材料，諸如鎢、氮化鈦、氮化鉭、 鋁。于又一實施例中，該第一摻雜半導體區(qū)域122可被省略，及二極管121可由該第二 摻雜半導體區(qū)域124、導電覆蓋層180及一部份字線130b形成。一底電極110位于該二極管121上，及電性耦接二極管121至一存儲元件包含一 存儲材料條150b的一部位并在位線120b下方。該存儲器材料可包含，例如選自由鍺、 銻、碲、硒、銦、鈦、鎵、鉍、錫、銅、鈀、鉛、銀、硫、硅、氧、磷、砷、氮及金組 成的群組的一或多種材料。該底電極110可包含，例如氮化鈦或氮化鉭。其中包含有GST (如下討論)的 存儲器元件160的實施例中，氮化鈦是較佳，因為其與GST具有良好接觸，其是一般常 用于半導體制造的普通材料，及其提供一良好的擴散勢壘層?；蛘撸摰纂姌O110可為 氮化鋁鈦或氮化鋁鉭，或更包含例如一個以上選自下列群組的元素鈦、鎢、鉬、鋁、 鉭、銅、鉬、銥、鑭、鎳、氮、氧和釕及其組合。一介電間隔物140接觸該底電極110的一外表面167并圍繞該底電極110。該介 電間隔140較佳包含可阻擋存儲器元件160的存儲器材料的擴散的材料。在一些實施例 中，因為以下詳細討論的理由，介電間隔物140的材料可選擇熱傳導性低者。介電間隔 物140具有與二極管121的側(cè)邊125自動對準的側(cè)邊141。包含作為存儲單元115的頂電極的位線120b的位線120是延伸進出圖2B所示的 剖面。該位線120可包含可參考上述底電極110所描述的一或多種導電材料。包含一或多層介電材料的介電質(zhì)170包圍該存儲單元，且分開相鄰的字線130及 相鄰的位線120。在操作時，字線130b及位線120b上的電壓能誘發(fā)通過存儲器元件160及二極管 121的電流。該主動區(qū)域155是該存儲器元件160中存儲器材料被誘發(fā)而于至少二固態(tài)相之間 變化的區(qū)域?？刹熘氖?，在例示的結(jié)構(gòu)中，主動區(qū)域155可以制作得極小，因而能降 低誘發(fā)相變化所需的電流的大小。該存儲材料條150的厚度可以使用薄膜沉積技術(shù)來達 成。在一些實施例中該厚度小于lOOnm，例如介于10nm至lOOnm。更者，該底電極110 具有一頂表面116并具有一小于該二極管121的該頂表面181的一表面積。此外，該底 電極110的寬度112小于該二極管121的寬度，及較佳低于一般用于形成存儲器陣列100 的字線130及位線120的光刻工藝的最小特征尺寸。該小的底電極110可集中該存儲器 元件160鄰近于該底電極110的該頂表面116的該部位中的電流密度，藉以降低誘發(fā)主動區(qū)域155中的相變化所需的電流的大小。另外，介電間隔物140較佳包含可提供熱隔絕 至主動區(qū)域155的材料，其亦有助于降低誘發(fā)相變化所需的電流量。由圖2A及圖2B所示的剖面可看出，陣列100的存儲單元被排列在字線130與 位線120的交點位置處。存儲單元115作為代表，且排列在字線130b與位線120b的交 點位置處。二極管121、介電間隔物140及存儲器元件160形成存儲單元115的結(jié)構(gòu)， 該結(jié)構(gòu)具有實質(zhì)上相同于字線130的寬度134的第一寬度(參見圖2A)。再者，該結(jié)構(gòu) 具有實質(zhì)上相同于位線120的寬度的第二寬度(參見圖2B)。此處所使用的術(shù)語「實質(zhì) 上」是意圖適應(yīng)制造容許值。因此，陣列100的存儲單元的剖面積完全由字線130及位 線120的大小決定，以允許陣列100具有較高的存儲器密度。該字線130具有字線寬度134，且相鄰字線130是以一字線分隔距離132分開(參 見圖2A)，及位線120具有位線寬度124，且相鄰位線120是以一位線分隔距離125分開 (參見圖2B)。于較佳實施例中，字線寬度134與字線分隔距離132的總和等于用于形成 陣列100的特征尺寸F的兩倍，及位線寬度與位線分隔距離125的總和等于用于形成陣列 100的特征尺寸F的兩倍。另外，F(xiàn)較佳為用于形成位線120及字線130的工藝(通常為 光刻工藝)的最小特征尺寸，使得陣列100的存儲單元具有存儲單元面積4F2。于圖2A至圖2B所示的存儲器陣列中，該底電極110是自動置中于該二極管， 以及該二極管具有第一及第二側(cè)邊125a、125b對準該下方字線130b的側(cè)邊131a、131b。 在一第一制造實施例(細節(jié)請參照下方圖17至圖20)，該側(cè)邊間隔物140定義形成該底電 極110的一開口，以及在一第二實施例(細節(jié)請參照下方圖5至圖14)該底電極110及該 介電質(zhì)170定義形成該側(cè)壁間隔物140的一開口。圖3A及圖3B繪示一存儲單元的一第二實施例的一部位(包括代表的存儲單元 115)安排于交點陣列100的剖面視圖，圖3A是繪示該位線120以及圖3B是繪示該字線 130。在圖3A及圖3B的實施例中，該底電極210包含一第一導電元件111在該二極 管121之上，并具有沿著該二極管121的側(cè)邊125的側(cè)邊212，以及一第二導電元件113 自動置中于該第一導電元件111，該第二導電元件113具有一小于該第一導電元件111的 一寬度117。在該示范的實施例中該第一導電元件包含一導電材料像是氮化鈦，以及該第 二導電元件113包含非晶硅。一介電層300是位于該第一導電元件111及該介電質(zhì)170的一上表面，該介電質(zhì) 300圍繞該底電極210的該第二導電元件113。如在圖3B所示，一介電質(zhì)310亦分開鄰 近的位線及鄰近的存儲材料條150。由以上可知曉的，在所繪示的結(jié)構(gòu)中，該主動區(qū)域155能制作得極小，因而可 降低誘發(fā)相變化所需的電流大小。該存儲材料條150的厚度152可以使用薄膜沉積技術(shù) 來達成。更者，該底電極210具有一頂表面116，并具有一表面積小于該二極管121的該 頂表面181的表面積。此外該底電極210的寬度117小于該二極管121的寬度，且較佳 為小于一般用于形成存儲器裝置100的字線130及位線120的光刻工藝的最小特征尺寸。 該小的第二導電元件113集中鄰近該底電極210的該頂表面116的該存儲器元件160的該 部份的電流密度，藉以降低誘發(fā)主動區(qū)域155中相變化所需的電流大小。另外，該介電 層300較佳地包含能夠提供該主動區(qū)域155熱隔絕的材料，其亦有助于降低誘發(fā)相變化所
13需的電流量。圖3A圖至圖3B所繪示的實施例中，該第一導電元件111具有側(cè)邊212對齊于該 二極管121的該側(cè)邊125，以及該第二導電元件113是自動置中于該第一導電元件111。 更詳細的描述請參考下方圖10至圖11以及圖15至圖16。該第一導電元件111及該第二 導電元件113的材料是在該二極管121形成過程中首先圖案化，然后該第二導電元件113 的材料是非等向刻蝕來形成具有一寬度117的該第二導電元件113，而該寬度117小于該 第一導電元件111的寬度。圖4A及圖4B繪示一存儲單元的一第三實施例的一部位(包括代表的存儲單元 115)安排于交點陣列100的剖面視圖，圖4A是繪示該位線120以及圖4B是繪示該字線 130。在圖4A及圖4B的實施例中，該底電極410具有一內(nèi)表面165定義出含有填充 材料172的一內(nèi)部區(qū)域。在該示例的實施例中，該填充材料172是一電性絕緣材料，且 其熱傳導率小于該底電極410材料。在該示例的實施例中填充材料172包含氮化硅。該底電極410的內(nèi)表面165及外表面167定義該底電極410的一環(huán)狀頂表面116 并與該存儲材料條150b相接觸。在實施例中該環(huán)狀頂表面由該外表面165及內(nèi)表面167 所定義，該外表面165及內(nèi)表面167可為圓形、橢圓形、長方形或其它不規(guī)則形狀的剖 面，取決于用來形成該底電極410的制造技術(shù)。本發(fā)明所述的頂表面116的『環(huán)形』在 此不一定要為圓形，應(yīng)決定于該底電極410的形狀。由以上可知曉的，在所繪示的結(jié)構(gòu)中，該主動區(qū)域155能制作得極小，因而可 降低誘發(fā)相變化所需的電流大小。該存儲材料條150的厚度152可以使用薄膜沉積技術(shù) 來達成。更者，該底電極410可以借著在被該介電間隔物140所定義的一開口內(nèi)使用共 形沉積技術(shù)來形成，且較佳為小于一般用于形成存儲器裝置100的光刻工藝的最小特征 尺寸。該小的厚度119使得該底電極410的一小環(huán)形頂表面116與該存儲材料條150b的 該存儲元件160。該小的環(huán)形底電極410集中鄰近該環(huán)形頂表面116的該存儲器元件160 的該部份的電流密度，藉以降低誘發(fā)主動區(qū)域155中相變化所需的電流大小。另外，該 填充材料172及該側(cè)壁間隔物140較佳地包含能夠提供該主動區(qū)域155熱隔絕的材料，其 亦有助于降低誘發(fā)相變化所需的電流量。在圖4A至圖4B所繪示的存儲陣列100，該底電極410是自動置中于該二極管， 該二極管121是對準于該下方的字線130b。細節(jié)請參照下方圖17至圖19及圖27，該側(cè) 壁間隔物140的材料是在該二極管121形成過程中首先圖案化，然后該底電極410的材料 被形成于接著在該側(cè)壁間隔物140內(nèi)所形成開口內(nèi)。圖5至圖14是表示制造如圖3A至圖3B所示的存儲單元的交點陣列100的制造 順序的步驟。圖5A至圖5B表示形成一結(jié)構(gòu)500的頂視圖及剖面視圖的第一步驟。該結(jié)構(gòu)500 包含一字線材料510及該字線材料510上的二極管材料512。二極管材料512包含一第一摻雜半導體材料層520、一第二摻雜半導體材料層 530、及在該第二摻雜半導體材料層530上的導電覆蓋材料層540。于該例示實施例中，該字線材料610包含摻雜礦(高濃度N型摻雜)半導體材 料，該第一摻雜半導體材料層520包含摻雜N_(低濃度N型摻雜)半導體材料，以及該第二摻雜半導體材料層530包含摻雜P+(高濃度P型摻雜)半導體材料。層510、520、 530可通過已知技術(shù)例如注入及活化回火工藝形成。于該例示實施例中，導電覆蓋材料層540包含一金屬硅化物，其包含鈦、鎢、 鈷、鎳或鉭。于一實施例中，該導電覆蓋材料層540包含硅化鈷(CoSi)且通過沉積一層 鈷及進行一快速熱工藝(RTP)形成，使鈷與層530的硅反應(yīng)而形成層540。應(yīng)了解的是， 其它金屬硅化物也可通過沉積鈦、砷、摻雜鎳、或其合金以此方式(以相似于此處描述 使用鈷的范例)形成。一第一材料550是位于二極管材料512上，及一第二材料560是位于該第一材 料550上。層550、560較佳包含相對于另一者可被選擇性處理(例如選擇性刻蝕)的材 料。于該例示實施例中，層550可包含導電底電極材料(例如氮化鈦)或亦可包含介 電間隔物材料(例如氮化硅)，決定于用來形成該存儲單元的制造實施例。在示例實 施例中，該層560包含非晶硅。于該例示實施例中，層510、520、530具有約300nm的總厚度515，層540具有 約20納米的厚度545，層550具有約lOOnm的厚度555，以及層560具有約lOOnm的厚 度 565。接著，圖案化該結(jié)構(gòu)500以形成延伸于第一方向的多個第一溝槽610，以定義多 個條狀物600，每一條狀物600包含含有字線材料層510的字線130，分別得到圖4A和圖 4B的頂視圖及剖面視圖所示的結(jié)構(gòu)。字線130具有寬度134及分隔距離132，其較佳均 是等于用于形成第一溝槽610的工藝(諸如光刻工藝)的最小特征尺寸。接著，圖6A至圖6B所示結(jié)構(gòu)的溝槽610被填充一介電填充材料700，分別得 到圖7A和圖7B的頂視圖及剖面視圖所示的結(jié)構(gòu)。介電填充材料700可包含例如二氧化 硅，及可通過沉積該材料700于溝槽610內(nèi)而形成，及然后進行一諸如化學機械拋光CMP 的平坦化工藝。接著，圖案化圖7A至圖7B所示的結(jié)構(gòu)以形成平行延伸于第二方向的多個第二 溝槽800，以定義多個疊層810，分別得到圖8A的頂視圖及圖8B至圖8D的剖面視圖所 示的結(jié)構(gòu)。圖案化該溝槽800及該疊層810可通過圖案化圖7A至圖7B所示結(jié)構(gòu)上的光 刻膠層形成，及使用該圖案化光刻膠作為刻蝕掩?？涛g下至字線130。如圖8B至圖8C的剖面視圖所示，每一疊層810包含二極管121，其包含對應(yīng)字 線130上的二極管材料、一第一元件820，其包含二極管121上的第一材料層550、及一 第二元件830，其包含第一元件730上的第二材料層560。該二極管121包含一第一摻雜半導體區(qū)域122，其包含材料層520、一第二摻雜 半導體區(qū)域124，其包含材料層530。該第一摻雜半導體區(qū)域122與該第二摻雜半導體區(qū) 域124定義其間的pn結(jié)126。由于形成包含字線130的條狀物600的圖6A至圖6B的第一溝槽610的形成及 圖8A至圖8D的第二溝槽800之后續(xù)的形成，該疊層810是自動對準至該對應(yīng)的下方字 線130。此外，該疊層810具有較佳等于用于形成溝槽610及810的工藝(通常為光刻工 藝)的最小特征尺寸寬度812、814及分隔距離816、818。接著，圖8A至圖8D所示結(jié)構(gòu)的溝槽800被填充另外的介電填充材料700，分 別得到圖9A的頂視圖及圖9B至圖9D的剖面視圖所示的結(jié)構(gòu)。于該例示實施例中，溝槽800被填充如用以填充如參考圖7A至圖7B的上述溝槽610的介電質(zhì)700者的相同材 料。介電填充材料700可通過沉積溝槽800內(nèi)的材料而形成，及之后進行諸如化學機械 拋光CMP的平坦化工藝以暴露該第二元件830的頂表面。在實施例中，使用一圖案化的 光刻膠掩模來形成該溝槽800，并可使用平坦化工藝(像是CMP)來移除該圖案化的光刻 膠掩模。接著，移除該第一溝槽610及該第二溝槽800的介電填充材料700以露出該第二 元件830的側(cè)壁表面1000，得到圖10A的頂視圖及圖10B至圖10C的剖面圖所繪示的結(jié)構(gòu)。接著，剪裁圖10A至圖10D的該第二元件830至一較小的寬度，因此形成具有 如圖11A的頂視圖及圖11B至11D的剖面圖所繪示的結(jié)構(gòu)寬度的剪裁的元件1100。在 該例示的實施例中，使用等向性刻蝕工藝來降低該第二元件830的該厚度及該寬度以形 成該剪裁元件1100。該例示實施例中，該第二元件830包含非晶硅，且可通過使用例如 KOH濕法或氫氧化四甲基銨(THMA)的等向性刻蝕移除。替代地對于各種材料可以使 用活性離子刻蝕來剪切該元件830。如在圖式中所示，該剪切元件1100具有小于該疊層 810的該二極管121的一寬度1100，且僅覆蓋該第一元件820的一部位。因為該二極管 121較佳地具有一等于用來形成該二極管工藝的該最小特征尺寸的寬度。在一實施例中， 該剪裁元件1100的寬度是約30nm。在圖式中，該剪裁元件1100具有一似方形的剖面。然而，在實施例中，該剪裁 元件1100可以為圓形、橢圓形、長方形或其它不規(guī)則的形狀，取決于用來形成剪裁元件 1100的制造技術(shù)。接著，使用該剪裁元件1100作為掩模來刻蝕該第一元件820以形成底電極110 及圍繞在該底電極110的開口 1200，并得到圖12A頂視圖及圖12B至圖12D的剖面圖所
繪示的結(jié)構(gòu)。參考圖式所繪示，該開口 1200延伸至該導電覆蓋層180，該導電覆蓋層180作為 在該開口 1200形成時的一刻蝕停止層。在圖12A至圖12D中，該底電極110具有一似方形的剖面。然而，在實施例 中，該底電極110可以為圓形、橢圓形、長方形或其它不規(guī)則的形狀，取決于用來形成 剪裁元件1100及該底電極110的制造技術(shù)。接著，側(cè)壁間隔物140是形成于圖12A至圖12D所示的開口 1200內(nèi)，得到圖 13A的頂視圖及圖13B至圖13D的剖面視圖所示的結(jié)構(gòu)。在例示的實施例中，該介電間 隔物包含SiON并通過在圖12A至圖12D上沉積介電間隔物材料而形成，并接著以像是 CMP工藝來平坦化。接著，形成存儲材料條150及位線120在圖13A至圖13D所繪示的結(jié)構(gòu)上方的 對應(yīng)存儲材料條150之上，而得到圖14A頂視圖及圖14B至圖14D的剖面圖所繪示的結(jié) 構(gòu)。該存儲材料條150及位線120可借著形成存儲材料在圖13A至圖13D所繪示的結(jié)構(gòu) 上形成存儲材料來形成，形成位線材料在該存儲材料上，在該位線材料上圖案化一光刻 膠層，然后使用該圖案化的光刻膠作為一刻蝕掩模來刻蝕該位線材料及存儲材料。圖15至圖16繪示圖12至圖13所繪示的一替代的制造實施例，而得到圖3A至 圖3B所繪示的存儲單元。
16
在圖11A至圖11D所繪示的結(jié)構(gòu)上形成介電層300以圍繞該剪裁第二元件 1100，而得到圖15A頂視圖及圖15B至15D的剖面圖所繪示的結(jié)構(gòu)。圖11的該剪裁第 二元件1100被該底電極210的該第二導電元件113，且該第一元件820被該底電極210的 該第一導電元件111。接著，形成存儲材料條150及位線120在圖15A至圖15D所繪示的結(jié)構(gòu)上方的 對應(yīng)存儲材料條150之上，而得到圖16A至圖16D所繪示的結(jié)構(gòu)。該存儲材料條150及 位線120可借著形成存儲材料在圖15A至圖15D所繪示的結(jié)構(gòu)上形成存儲材料來形成， 形成位線材料在該存儲材料上，在該位線材料上圖案化一光刻膠層，然后使用該圖案化 的光刻膠作為一刻蝕掩模來刻蝕該位線材料及存儲材料。圖17至圖24繪示圖10至圖14所繪示的一替代的制造實施例。移除圖9A至圖9D的該疊層810的該第二元件830以形成介層孔1700并露出該 第一元件820，而得到圖17A頂視圖及圖17B至圖17D的剖面圖所繪示的結(jié)構(gòu)。在示例 的實施例中，該第二元件830包含非結(jié)晶硅并可借著使用像是KOH或THMA來刻蝕移 除。接著，在圖17A至圖17D的該介層孔1700內(nèi)形成側(cè)壁間隔物1800，而得到圖 18A頂視圖及圖18B至圖18D的剖面圖所繪示的結(jié)構(gòu)。該側(cè)壁間隔物1800定義在該介 層孔1700內(nèi)著開口 1810，以及在該示例的實施例中該側(cè)壁間隔物1800包含硅。該側(cè)壁間隔物1800可通過形成在圖17A至圖17D上形成一共形介電材料層來形 成，以及非等向性刻蝕該共形介電材料層以露出該第一元件820的一部位。在示范的實施例中，該側(cè)壁間隔物1800定義出具有一似方形截面的開口 1810。 然而，在實施例中，該開口 1810可以為圓形、橢圓形、長方形或其它不規(guī)則的形狀，取 決于用來形成該側(cè)壁間隔物1800的制造技術(shù)。接著，使用該側(cè)壁間隔物1800作為掩模來刻蝕該第一元件820以形成介電間隔 物140，并得到圖19A頂視圖及圖19B至圖19D的剖面圖所繪示的結(jié)構(gòu)。參考圖19A至圖19D所繪示，該介電間隔物140具有開口 1900延伸至該導電覆 蓋層180，該導電覆蓋層180作為在該介電間隔物140形成時的一刻蝕停止層。接著，在被該介電間隔物140所定義的開口 1900內(nèi)形成底電極材料，以及實施 一平坦化工藝(例如CMP)來移除該側(cè)壁間隔物1800，因此形成自動置中于該二極管121 的底電極110，如圖20A的頂視圖及圖20B至圖20D的剖面圖所繪示的結(jié)構(gòu)。舉例來 說，該底電極材料可包含氮化鈦或氮化鉭。在所繪示的實施例中，該底電極110具有一似方形的截面。然而，在實施例 中，該底電極110可具有圓形、橢圓形、長方形或其它不規(guī)則的形狀，取決于用來形成 該側(cè)壁間隔物1800及該開口 1900的制造技術(shù)。接著，在圖20A至圖20D圖所繪示的結(jié)構(gòu)上沿著該第二方向形成犧牲材料條 2100，而得到圖21A頂視圖及圖21A至圖21B的剖面所繪示的結(jié)構(gòu)。該犧牲材料條2100 在該第二方向上平行延伸并具有一寬度2110及一分隔距離2110，每一該犧牲材料條2100 連接多個底電極110的該頂表面。在所繪示的實施例中，該犧牲材料條2100包含非結(jié)晶 硅。該犧牲材料條2100可由在圖20A至圖20D所繪示的結(jié)構(gòu)上形成一材料層，并使用 光刻工藝來圖案化該材料層來形成。
接著，在該犧牲材料條2100之間形成介電材料條2200，而得到圖22A頂視圖及 圖22B至圖22D的頂視及剖面圖所繪示的結(jié)構(gòu)?？梢越柚练e介電材料在圖21A至圖 21D所繪示的結(jié)構(gòu)上來形成該介電材料條2200，接著進行一平坦化工藝(例如CMP)來 露出該犧牲材料條2100的該頂表面。在該所繪示的實施例中，該介電材料2200包含氮化硅。接著，移除該犧牲材料條2100以露出該底電極110的該頂表面，并定義出在該 介電材料條2200之間的溝槽2300，而得到圖23A頂視圖及圖23B至圖23D的剖面圖所繪 示的結(jié)構(gòu)。在所繪示的實施例中，該犧牲材料條2100包含非結(jié)晶硅以及可使用像是KOH 或THMA來刻蝕移除之。接著，形成存儲材料條150在該溝槽2300之內(nèi)及形成位線120在對應(yīng)的存儲材 料條150之上，而得到圖24A頂視圖及圖24B至圖24D的剖面圖所繪示的結(jié)構(gòu)?？山柚?在圖23A至圖23D所繪示的結(jié)構(gòu)上使用CVD或PVD沉積存儲材料來形成該存儲材料條 150及位線120，并實施一平坦化工藝(像是CMP)，使用像是活性離子刻蝕來回刻蝕該 存儲材料而形成該存儲材料條150，并以位線材料來填充該溝槽2300及形成該位線120。接著，在圖24A至圖24D所繪示的結(jié)構(gòu)上形成一氧化層2500，而得到圖25A頂 視圖及圖25B至圖25D的剖面圖所繪示的結(jié)構(gòu)。接著，行一導電介層孔2610陣列延伸通過該氧化物層2500以連接一對應(yīng)的字線 130及在該氧化物層上形成整體字線2600，并在該導電介層孔2610陣列內(nèi)與一對應(yīng)的導 電介層孔2610連接，而得到圖26A至圖26D所繪示的結(jié)構(gòu)。該整體字線2600延伸至周邊電路2620包含如圖26A頂視圖及圖26B至圖26D 的剖面圖所繪示的CMOS裝置。圖27繪示圖20用來形成該底電極的一替代實施例，其繪示形成具有一環(huán)狀頂表 面的該底電極410。在圖27中，在被該介電間隔物140所定義的開口 1900內(nèi)形成一底電極材料在圖 19A至圖19D所繪示的結(jié)構(gòu)之上，且使用不會完全填充該開口 1900的一工藝。接著在該 底電極材料上形成一填充材料以填充該開口，并平坦化該結(jié)構(gòu)(例如使用CMP)，因此形 成該底電極410，如圖27A至圖27D所示。每一底電極410具有一內(nèi)表面165來定義含 有填充材料172的一內(nèi)部區(qū)域。圖28至圖29繪示圖21至圖24的替代的制造技術(shù)。多條存儲材料條150及在對應(yīng)的存儲材料之上的位線形成在圖20A至圖20D所 繪示的結(jié)構(gòu)上，而得到圖28A頂視圖及圖28B至圖28D的剖面圖所繪示的結(jié)構(gòu)。該存儲 材料條150及位線120可借著形成存儲材料在圖20A至圖20D所繪示的結(jié)構(gòu)上形成存儲 材料來形成，形成一位線材料層在該存儲材料層上，在該位線材料層上圖案化一光刻膠 層，然后使用該圖案化的光刻膠作為一刻蝕掩模來刻蝕該位線材料層及存儲材料層。該 位線120及該存儲材料條150的形成露出該多個介電填充溝槽800的頂表面。接著，在該位線120上、在該存儲材料條150的該側(cè)壁表面上以及該多個介電填 充第二溝槽800的該露出的頂表面上形成一第一介電層2900。在該第一介電層2900上 形成一第二介電層2910，并實施一平坦化工藝(例如CMP)以露出該位線120的該頂表 面，而得到圖29A頂視圖及圖29B至圖29D的剖面圖所繪示的結(jié)構(gòu)。在該示例的實施例中，該第一介電層2900包含氮化硅，而該第二介電層2910包含二氧化硅。圖30是一實施例中的集成電路10的簡化方塊圖。該集成電路10包含存儲單元 的一交點存儲陣列存儲陣列100，其是利用如本發(fā)明所述自動對準底電極及二極管存取裝 置。一字線譯碼器14是耦接及電性連接至多條字線16，一位線(行)譯碼器18是電性 連接至多條位線20，以由存儲陣列100中的該相變化存儲單元(未示)讀取數(shù)據(jù)及寫入數(shù) 據(jù)。地址是經(jīng)由總線22而供應(yīng)至字線譯碼器及驅(qū)動器14與位線譯碼器18。在方塊24 中的感測放大器與數(shù)據(jù)輸入結(jié)構(gòu)，是經(jīng)由數(shù)據(jù)總線26而耦接至位線譯碼器18。數(shù)據(jù)是 從集成電路10的輸入/輸出端、或在集成電路10內(nèi)部或外部的其它數(shù)據(jù)源，經(jīng)由數(shù)據(jù)輸 入線28而傳送至方塊24的數(shù)據(jù)輸入結(jié)構(gòu)。其它電路30是包含于集成電路10之上，例 如泛用目的處理器或特殊目的應(yīng)用電路，或可以提供系統(tǒng)單芯片功能(通過相變化存儲 單元陣列的支持)的模塊組合。數(shù)據(jù)是從方塊24中的感測放大器，經(jīng)由數(shù)據(jù)輸出線32 而輸出至集成電路10的輸入/輸出端，或者傳輸至集成電路10內(nèi)部或外部的其它數(shù)據(jù)目 的。在本實施例中所使用的控制器34，使用了偏壓調(diào)整狀態(tài)機構(gòu)36，并控制了偏壓 調(diào)整供應(yīng)電壓及電流源的應(yīng)用，例如讀取、編程、擦除、擦除確認以及編程確認電壓。 該控制器34可利用特殊目的邏輯電路而應(yīng)用，如熟習該項技藝者所熟知。在替代實施例 中，該控制器34包括了通用目的處理器，其可使于同一集成電路，以執(zhí)行一計算機程序 而控制裝置的操作。在又一實施例中，該控制器34是由特殊目的邏輯電路與通用目的處 理器組合而成。本發(fā)明所述的存儲單元實施例包括相變化存儲材料，包括硫?qū)倩锊牧吓c其它 材料。硫?qū)倩锇ㄏ铝兴脑氐娜我徽哐?0)、硫(S)、硒(Se)、以及碲(Te)，形 成元素周期表上第VIA族的部分。硫?qū)倩锇▽⒁涣驅(qū)僭嘏c一更為正電性的元素或 自由基結(jié)合而得。硫?qū)倩衔锖辖鸢▽⒘驅(qū)倩衔锱c其它物質(zhì)如過渡金屬等結(jié)合。一 硫?qū)倩衔锖辖鹜ǔ０ㄒ粋€以上選自元素周期表第IVA族的元素，例如鍺(Ge)以及錫 (Sn)。通常，硫?qū)倩衔锖辖鸢ㄏ铝性刂幸粋€以上的復合物銻(Sb)、鎵(Ga)、 銦(In)、以及銀(Ag)。許多以相變化為基礎(chǔ)的存儲材料已經(jīng)被描述于技術(shù)文件中，包括 下列合金鎵/銻、銦/銻、銦/硒、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、鎵 /硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/硒/ 碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以嘗試大范圍的合金成分。此 成分可以下列特征式表示TeaGebSb1(lMa+b)，其中a與b代表了所組成元素的原子總數(shù)為 100%時，各原子的百分比。一位研究員描述了最有用的合金系為，在沉積材料中所包含 的平均碲濃度是遠低于70%，典型地是低于60%，并在一般型態(tài)合金中的碲含量范圍從 最低23%至最高58%，且最佳是介于48%至58%的碲含量。鍺的濃度高于約5%，且其 在材料中的平均范圍是從最低8%至最高30%，一般是低于50%。最佳地，鍺的濃度范 圍是介于8%至40%。在此成分中所剩下的主要成分則為銻。(Ovshinky ‘112專利， 欄10 11)由另一研究者所評估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。 (Noboru Yamada，” Potential ofGe-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording”，SPIEv.3109, pp.28-37 (I997))更一般地，過渡金屬如鉻(Cr)、鐵(Fe)、 鎳(Ni)、鈮(Nb)、鈀(Pd)、鉬(Pt)、以及上述的混合物或合金，可與鍺/銻/碲結(jié)合以形成一相變化合金其包括有可編程的電阻性質(zhì)?？墒褂玫拇鎯Σ牧系奶厥夥独?，例如 Ovshinsky ‘112專利中欄11_13所述，其范例在此被列入?yún)⒖?。在一些實施例中，硫?qū)倩锛捌渌嘧兓牧蠐诫s雜質(zhì)來修飾導電性、轉(zhuǎn)換溫 度、熔點及使用在摻雜硫?qū)倩锎鎯υ钠渌匦浴Ｊ褂迷趽诫s硫?qū)倩锎硇缘碾s 質(zhì)包含氮、硅、氧、二氧化硅、氮化硅、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化 鉭、鈦、氧化鈦?？蓞⒁娒绹鴮＠?,800,504號專利及美國專利申請?zhí)柕?005/0029502
號專利。相變化合金能在此單元主動通道區(qū)域內(nèi)依其位置順序于材料為一般非晶狀態(tài)的 第一結(jié)構(gòu)狀態(tài)與為一般結(jié)晶固體狀態(tài)的第二結(jié)構(gòu)狀態(tài)之間切換。這些材料至少為雙穩(wěn)定 態(tài)。此詞匯「非晶」是用以指稱一相對較無次序的結(jié)構(gòu)，其較之一單晶更無次序性，而 帶有可檢測的特征如較之結(jié)晶態(tài)更高的電阻值。此詞匯「結(jié)晶態(tài)」是用以指稱一相對較 有次序的結(jié)構(gòu)，其較之非晶態(tài)更有次序，因此包括有可檢測的特征例如比非晶態(tài)更低的 電阻值。典型地，相變化材料可電切換至完全結(jié)晶態(tài)與完全非晶態(tài)之間所有可檢測的不 同狀態(tài)。其它受到非晶態(tài)與結(jié)晶態(tài)的改變而影響的材料特性中包括，原子次序、自由電 子密度、以及活化能。此材料可切換成為不同的固態(tài)、或可切換成為由兩種以上固態(tài)所 形成的混合物，提供從非晶態(tài)至結(jié)晶態(tài)之間的灰階部分。此材料中的電性質(zhì)亦可能隨之 改變。相變化合金可通過施加一電脈沖而從一種相態(tài)切換至另一相態(tài)。先前觀察指 出，一較短、較大幅度的脈沖傾向于將相轉(zhuǎn)換材料的相態(tài)改變成大體為非晶態(tài)。一較 長、較低幅度的脈沖傾向于將相轉(zhuǎn)換材料的相態(tài)改變成大體為結(jié)晶態(tài)。在較短、較大幅 度脈沖中的能量，夠大因此足以破壞結(jié)晶結(jié)構(gòu)的鍵能，同時時間夠短，因此可以防止原 子再次排列成結(jié)晶態(tài)。合適的曲線是取決于經(jīng)驗或模擬，特別是針對一特定的相變化合 金。在本文中所揭露的該相變化材料并通常被稱為GST，可理解的是亦可以使用其它類 型的相變化材料。在本發(fā)明中用來所實施的相變化只讀存儲器(PCRAM)系Ge2Sb2Te5?？捎糜诒景l(fā)明其它實施例中的其它可編程的存儲材料包括，摻雜N2的GST、 GexSby、或其它以不同結(jié)晶態(tài)轉(zhuǎn)換來決定電阻的物質(zhì)；P&CayMnC^、PrxSryMn03、ZrOx 或其它利用電脈沖以改變電阻狀態(tài)的材料；或其它使用一電脈沖以改變電阻狀態(tài)的物 質(zhì)；TCNQ (7, 7, 8, 8—tetracyanoquinodimethane)、PCBM(methanofullerene6, 6-phenyl C61-butyric acid methyl ester) > TCNQ-PCBM、Cu-TCNQ、Ag-TCNQ、C60-TCNQ、以 其它物質(zhì)摻雜的TCNQ、或任何其它聚合物材料其包括有以一電脈沖而控制的雙穩(wěn)定或 多穩(wěn)定電阻態(tài)。形成硫?qū)倩锏囊环N示范的方法可以利用PVD濺射或磁控(Magnetron)濺射方 式，其反應(yīng)氣體為氬氣、氮氣、及/或氦氣、壓力為lmTorr至lOOmTorr。此沉積步驟 一般是在室溫下進行。一長寬比為1 5的準直器(collimater)可用以改良其注入表現(xiàn)。 為了改善其注入表現(xiàn)，亦可使用數(shù)十至數(shù)百伏特的直流偏壓。另一方面，同時合并使用 直流偏壓以及準直器亦是可行的。有時需要在真空中或氮氣環(huán)境中進行一沉積后退火處理，以改良硫?qū)倩锊牧?的結(jié)晶態(tài)。此退火處理的溫度典型地是介于100°c至400°C，而退火時間則少于30分鐘。硫?qū)倩锊牧系暮穸仁请S著單元結(jié)構(gòu)的設(shè)計而定。一般而言，硫?qū)倩锏暮穸却笥?納米者可以具有相變化特性，使得此材料展現(xiàn)至少雙穩(wěn)定的電阻態(tài)?？深A(yù)期某些 材料亦合適于更薄的厚度。 本發(fā)明已參照較佳實施例來加以描述，將為吾人所了解的是，本發(fā)明創(chuàng)作并未 受限于其詳細描述內(nèi)容。替換方式及修改樣式已于先前描述中所建議，并且其它替換方 式及修改樣式將為熟習此項技藝的人士所思及。本發(fā)明的構(gòu)件結(jié)合而達成與本發(fā)明實質(zhì) 上相同結(jié)果者皆不脫離本發(fā)明權(quán)利要求所定義的范圍。
權(quán)利要求
1.一種存儲裝置，其特征在于，包含 多條字線延伸至一第一方向；多條位線在該字線之上并延伸至一第二方向，該位線與該字線交會在交點位置；以及多個存儲單元在該交點位置，其中每一存儲單元包含一二極管具有第一及第二側(cè)邊并對準于該多條字線的一對應(yīng)的字線的側(cè)邊，該二極 管具有一頂表面；一底電極自我置中于該二極管，該底電極具有一頂表面，而該頂表面具有一表面 積，其小于該二極管的該頂表面的表面積；以及一存儲材料條在該底電極的該頂表面上，該存儲材料條于該多條位線的一對應(yīng)位線 的下方并與其電性連接。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，每一存儲單元的該二極管包含有一疊 層，其包含一第一摻雜半導體區(qū)域，其具有一第一導電型態(tài)在該對應(yīng)的字線上； 一第二摻雜半導體區(qū)域，其具有與該第一導電型態(tài)相反的一第二導電型態(tài)，該第二 摻雜半導體區(qū)域在該第一摻雜半導體區(qū)域之上，并在之間定義出一 pn結(jié)；以及 一導電覆蓋層在該第二摻雜半導體區(qū)域之上。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于每一存儲單元的該第一摻雜半導體區(qū)域包含η型摻雜半導體材料； 每一存儲單元的該第二摻雜半導體區(qū)域包含ρ型摻雜半導體材料；以及 每一存儲單元的該導電覆蓋層包含一硅化物。
4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，該多條字線包含η型摻雜半導體材料的 摻雜濃度高于每一存儲單元的該第一摻雜半導體區(qū)域。
5.根據(jù)權(quán)利要求1所述的裝置，其特征在于，每一存儲單元的該底電極具有一外表 面，而每一存儲單元更包含一介電間隔物在該底電極的該外表面之上，并具有側(cè)邊對準 于該二極管的該側(cè)邊。
6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，每一存儲單元的該底電極具有一內(nèi)表面 使得該底電極的該頂表面具有一環(huán)狀，且每一存儲單元更包含一填充材料在由該底電極 的該內(nèi)表面所定義的內(nèi)部區(qū)域。
7.根據(jù)權(quán)利要求1所述的裝置，其特征在于，每一存儲單元的該底電極包含一第一導電元件具有側(cè)邊對準于該二極管的該側(cè)邊，以及具有一寬度與該二極管的 該側(cè)邊相同；以及一第二導電元件自我置中于該第一導電元件以及具有一寬度小于該第一導電元件的 該寬度。
8.根據(jù)權(quán)利要求1所述的裝置，其特征在于該字線具有字線寬度且與鄰近字線被一字線分隔距離所分隔； 該位線具有位線寬度且與鄰近位線被一位線分隔距離所分隔；以及 在該多個存儲單元中的每一該存儲單元具有一存儲單元區(qū)域，該存儲單元區(qū)域具有 一第一側(cè)邊沿著該第一方向，以及一第二側(cè)邊沿著該第二方向，該第一側(cè)邊具有一長度等于該位線寬度與該位線分隔距離的總和，該第二側(cè)邊具有一長度等于該字線寬度與該 字線分隔距離的總和。
9.一種制造一存儲裝置的方法，其特征在于，該方法包含 形成多條字線在一第一方向延伸；形成多條位線在該字線之上并在一第二方向延伸，該多條位線與該多條字線交會在 多個交點位置；以及形成多個存儲單元在該多條交點位置，其中每一存儲單元包含 一二極管，具有第一及第二側(cè)邊并對準于該多條字線的一對應(yīng)的字線的側(cè)邊，該二 極管具有一頂表面；一底電極自我置中于該二極管，該底電極具有一頂表面，而該頂表面具有一表面 積，其小于該二極管的該頂表面的表面積；以及一存儲材料條在該底電極的該頂表面上，該存儲材料條在該多條位線的一對應(yīng)位線 的下方并與其電性連接。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，每一存儲單元的該二極管包含一疊 層，其包含一第一摻雜半導體區(qū)域具有一第一導電類型在該對應(yīng)的字線上； 一第二摻雜半導體區(qū)域具有相反于該第一導電類型的一第二導電類型，該第二摻雜 半導體區(qū)域在該第一摻雜半導體區(qū)域之上，并在之間定義出一 pn結(jié)；以及 一導電覆蓋層在該第二摻雜半導體區(qū)域之上。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于每一存儲單元的該第一摻雜半導體區(qū)域包含η型摻雜半導體材料； 每一存儲單元的該第二摻雜半導體區(qū)域包含ρ型摻雜半導體材料；以及 每一存儲單元的該導電覆蓋層包含一硅化物。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，該多條字線包含η-型摻雜半導體材 料是更高度摻雜于每一存儲單元的該第一摻雜半導體。
13.根據(jù)權(quán)利要求9所述的方法，其特征在于，每一存儲單元的該底電極具有一外表 面，而每一存儲單元更包含一介電間隔物在該底電極的該外表面之上，并具有側(cè)邊對準 于該二極管的該側(cè)邊。
14.根據(jù)權(quán)利要求13所述的方法，其特征在于，每一存儲單元的該底電極具有一內(nèi)表 面使得該底電極的該頂表面具有一環(huán)狀，且每一存儲單元更包含一填充材料在由該底電 極的該內(nèi)表面所定義的內(nèi)部區(qū)域。
15.根據(jù)權(quán)利要求9所述的方法，其特征在于，每一存儲單元的該底電極包含 一第一導電元件具有側(cè)邊對準于該二極管的該側(cè)邊，以及具有一寬度與該二極管的該側(cè)邊相同；以及一第二導電元件自我置中于該第一導電元件以及具有一寬度小于該第一導電元件的 該寬度。
16.根據(jù)權(quán)利要求9所述的方法，其特征在于該字線具有字線寬度且與鄰近字線被一字線分隔距離所分隔； 該位線具有位線寬度且與鄰近位線被一位線分隔距離所分隔；以及在該多個存儲單元中的每一該存儲單元具有一存儲單元區(qū)域，該存儲單元區(qū)域具有 一第一側(cè)邊沿著該第一方向，以及一第二側(cè)邊沿著該第二方向，該第一側(cè)邊具有一長度 等于該位線寬度與該位線分隔距離的總和，該第二側(cè)邊具有一長度等于該字線寬度與該 字線分隔距離的總和。
17.—種用來制造一存儲裝置的方法，其特征在于，該方法包含形成一結(jié)構(gòu)包含字線材料，二極管材料在該字線材料上，第一材料在該二極管材料 上，以及第二材料在該第一材料層上；形成多個介電填充第一溝槽在結(jié)構(gòu)中并延伸至一第一方向以定義多條存儲材料條， 每一條包含一字線包含字線材料；形成多個介電填充第二溝槽在該字線之下并延伸至一第二方向以定義多個疊層，每 一疊層包含(a) —二極管包含該二極管材料在一對應(yīng)的字線之上并具有一頂表面，(b) — 第一元件包含第一材料在該二極管之上，(c) 一第二元件包含第二材料在該第一元件之 上；形成多個底電極在使用該疊層的該第一元件及該第二元件的一對應(yīng)的二極管上；以及形成存儲材料條在該頂電極的頂表面上，以及形成位線在該存儲材料條上。
18.根據(jù)權(quán)利要求17所述的方法，其特征在于，更包含 形成一氧化物層在該位線上；形成一導電介層孔陣列延伸通過該氧化物層以連接一對應(yīng)的字線；形成多條整體字線在該氧化物層之上并與對應(yīng)的導電介層孔連接在導電介層孔陣列內(nèi)。
19.根據(jù)權(quán)利要求17所述的方法，其特征在于，該形成存儲材料條及形成位線在該存 儲材料條之上的步驟包含形成存儲材料在該底電極的該頂表面之上； 形成位線材料在該存儲材料之上；圖案化該存儲材料及該位線材料以露出該多個介電填充第二溝槽的頂表面； 形成一第一介電材料層在該位線之上，在該存儲材料條的側(cè)壁表面之上，及該多個 介電填充第二溝槽的該露出的頂表面之上；形成一第二介電層在該第一介電層之上；以及 實施一平坦化步驟以露出該位線的頂表面。
20.根據(jù)權(quán)利要求17所述的方法，其特征在于，形成存儲材料條及位線在該存儲材料 條的步驟包含形成犧牲材料條延伸至一第二方向，并與該多個底電極的該頂表面接觸； 形成介電材料條在該犧牲材料條之間；移除該犧牲材料條以露出該底電極的該頂表面，并在該存儲材料條之間定義溝槽； 形成存儲材料條在該溝槽內(nèi)，以連接該底電極的該頂表面；以及 形成位線在該存儲材料條上。
21.根據(jù)權(quán)利要求17所述的方法，其特征在于，形成多個底電極包含自該多個介電填充第一及第二溝槽向下移除材料以露出該第二元件的側(cè)壁表面；降低該第二元件的該寬度；使用該降低寬度的第二元件作為刻蝕掩模來刻蝕該第一元件，因此形成底電極包含 第一元件材料及定義圍繞在該底電極的開口；以及 形成介電間隔物在該開口之內(nèi)。
22.根據(jù)權(quán)利要求17所述的方法，其特征在于，該形成多個底電極步驟包含 移除該第二元件以形成介電孔在該第一元件之上； 形成側(cè)壁間隔物在該介層孔之內(nèi)；使用該側(cè)壁間隔物作為一刻蝕掩?？涛g該第一元件，因此形成介電間隔物包含第一 材料及定義開口；使用不會完全填充該開口的一工藝來形成底電極材料在被該介電間隔物所定義的該 開口內(nèi)；形成一介電填充材料在該底電極材料之上以填充被介電間隔物所定義的該開口；以及實施一平坦化工藝以移除該側(cè)壁表面，因此形成該多個底電極，每一底電極具有一 內(nèi)表面使得該底電極的該頂表面具有一環(huán)狀，該介電填充材料在由該底電極的該內(nèi)表面 所定義的內(nèi)部區(qū)域。
全文摘要
本發(fā)明公開了一種具有自動對準底電極和二極管存取裝置的傘狀存儲單元。在本發(fā)明所揭露的存儲裝置包含多條字線延伸至一第一方向，以及多條位線在該字線之上并延伸至一第二方向。該裝置包含多個存儲單元在該交點位置。每一存儲單元包含一二極管具有第一及第二側(cè)邊并對準于該多條字線的一對應(yīng)的字線的側(cè)邊。每一存儲單元亦包含一底電極自我置中于該二極管，該底電極具有一頂表面，而該頂表面具有一表面積，其小于該二極管的該頂表面的表面積。每一存儲單元包含一存儲材料條在該底電極的該頂表面上，該存儲材料條該多條位線的一對應(yīng)位線的下方并與其電性連接。
文檔編號H01L27/24GK102013431SQ20091016160
公開日2011年4月13日 申請日期2009年7月22日 優(yōu)先權(quán)日2008年7月22日
發(fā)明者亞歷桑德羅·加布里爾·史克魯特, 楊明, 林仲漢, 湯瑪斯·D·漢普, 馬修·J·布雷杜斯克, 龍翔瀾 申請人:國際商用機器公司, 奇夢達股份有限公司, 旺宏電子股份有限公司