專利名稱：具有單片集成的rc緩沖器的功率器件的制作方法
具有單片集成的RC緩沖器的功率器件
相關(guān)申請的交叉參考
本申請要求于2008年6月30日提交的第61/077,070號美國臨 時申請的權(quán)益，其公開內(nèi)容通過S1證整體結(jié)合于此作為參考。
背景技術(shù)：
RC緩沖器是切換電路的基礎(chǔ)部件。其大體上用來控制切換期 間產(chǎn)生的EMI和過度的高峰電壓壓力。例如，RC緩沖器是許多同 步降壓穩(wěn)壓器中的標(biāo)準(zhǔn)設(shè)計元件。在這種應(yīng)用中，不受控的振鈴可 超出標(biāo)準(zhǔn)FET擊穿電壓。
圖1示出了包括高邊FET( HS—FET )110和低邊FET( LS—FET ) 108的DrMOS (驅(qū)動MOS )的電路才莫型。示出了 LS_FET的寄生 元件。HS_FET 110具有相似的寄生歲文應(yīng)。電感器^表與結(jié)合線和 封裝插腳相關(guān)聯(lián)的電感。在這種應(yīng)用中，切換時間期間輸出處的振 鈴可以導(dǎo)致從電路發(fā)出的EMI噪聲、高頻率振鈴、以及過度的電壓 過沖。在這種具體的實例中，LS—FET108^皮估計為25 VVDSS。整 個LS—FET 108上的高峰VDSS振鈴電壓(在VSWH節(jié)點測量為 24.5V)幾乎在FET的額定限制。
輸出振鈴特性由來自封裝的電感加上板電感的和以及FET寄 生電容確定。該結(jié)合產(chǎn)生了具有非常小的衰減的LC諧振。在諸如 DrMOS的沖擊波形因凄t電路中，在HS FET導(dǎo)通處HF振鈴接近150MHz,且在HS—FET截止處4妄近300MHz是常見的。由于過度 的額定EMI該HF ^喿聲可以導(dǎo)致電^各失去標(biāo)準(zhǔn)。
為了控制輸出振鈴，典型地在PCB上增加外部RC緩沖器104。 緩沖器104包括作為離散組件而連接至PCB的RC組件。增加RC 緩沖器104來通過FET將振鈴電流分流離開內(nèi)路徑106并提供衰 減。然而，在典型的FET電路中，由于內(nèi)部和外部寄生阻抗的混合， 分流器僅有限地有效。在大多數(shù)情況中，振鈴電壓對器件高峰標(biāo)準(zhǔn) 電壓仍相對截止。因此，外部緩沖器性能限制了將RC緩沖器緊緊 地連接至整個FET輸出電容上的能力。這尤其涉及到電路中的快速 切換動作，諸如同步降壓穩(wěn)壓器或發(fā)動機(jī)驅(qū)動器。典型的解決方案 是將HS—FET的導(dǎo)通減慢，但是這將導(dǎo)致減少的電路效率的損失， 并且將不減少高邊振鈴。
因此，需要一種用于在切換功率晶體管時使輸出振鈴衰減的低 成本且有效的技術(shù)。
發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個實施例，半導(dǎo)體結(jié)構(gòu)包括與RC緩沖器 (snubber)單片地集成在一個芯管(die)中的功率晶體管。功率晶 體管包括在硅區(qū)中延伸的體區(qū)，通過柵極電介質(zhì)與體區(qū)絕緣的柵電 極，在體區(qū)域中延伸的源區(qū)，源區(qū)和體區(qū)為相反的導(dǎo)電類型，以及 與源區(qū)接觸的源極內(nèi)連線(interconnect )。 RC緩沖器包括緩沖器電 極，通過緩沖器電介質(zhì)與硅區(qū)絕緣，使得緩沖器電極和硅區(qū)形成具 有預(yù)定值的緩沖器電容器。緩沖器電極以使在緩沖器電容器和源極 內(nèi)連線之間形成預(yù)定值的緩沖器電阻器的方式連接至源極內(nèi)連線。 緩沖器電容器和緩沖器電阻器配置為在功率晶體管切換狀態(tài)時基 本上使輸出振鈴衰減。在一個實施例中，半導(dǎo)體還包括多個棚4及溝槽和多個緩沖器溝 槽，其中每個柵極溝槽包括一個柵電極，每個緩沖器溝槽包括一個 緩沖器電極。
在另 一個實施例中，緩沖器溝槽和柵極溝槽沿行彼此平行地延 伸，該結(jié)構(gòu)還包括用于使源極內(nèi)連線和緩沖器電極彼此接觸的至少 兩列4妄觸點。
在另 一個實施例中，每個柵極溝槽包括在柵電極下方的屏蔽電極。
在另 一個實施例中，緩沖器溝槽比柵極溝槽延伸得更深。
在另一個實施例中，緩沖器溝槽和柵極溝槽延伸至相同的深 度，沿每個柵極溝槽底部延伸的電介質(zhì)層比沿每個緩沖器溝槽底部 延伸的電介質(zhì)層厚。
在另一個實施例中，緩沖器溝槽和柵極溝槽沿平行的行延伸， 并且緩沖器溝槽的行散布在柵極溝槽的行之中。
在另一個實施例中，在芯管的與RC緩沖器完全分開的部分中 形成功率晶體管。
在另一個實施例中，在芯管的有源區(qū)中形成功率晶體管，并且 在電連接至柵電才及的4冊極襯墊(gate pad)下方延伸的區(qū)*或中形成 RC》爰沖器。
在另 一 個實施例中，柵電極和緩沖器電極在硅區(qū)的頂部表面之 上橫向延伸并且與硅區(qū)的頂部表面絕緣。
在另一個實施例中，IC沖器電阻在0.5到2.0歐姆的范圍中。在另一個實施例中，緩沖器電阻器具有與^^成比例的值，其
中C表示功率晶體管截止時的輸出電容，且L包括其中容納了半導(dǎo) 體結(jié)構(gòu)的封裝的寄生電感。
在另一個實施例中，緩沖器電容器具有比功率晶體管截止時的 輸出電容更大的值。
根據(jù)本發(fā)明的另一實施例， 一種多芯片模塊，包括高邊開關(guān)， 具有單片集成在第 一芯管中的高邊功率晶體管和高邊RC緩沖器， 其中高邊功率晶體管包括高邊漏極內(nèi)連線、高邊源極內(nèi)連線、和高 邊柵極內(nèi)連線，并且高邊RC緩沖器包括在高邊漏極內(nèi)連線和高邊 源極內(nèi)連線之間串聯(lián)連接的高邊緩沖器電容器和高邊緩沖器電阻 器，從而在高邊開關(guān)變換狀態(tài)時基本上使輸出振鈴衰減。多芯片模 塊還包括低邊開關(guān)，具有單片集成在第二芯管中的低邊功率晶體管 和低邊RC緩沖器，高邊開關(guān)和低邊開關(guān)串聯(lián)連接，其中低邊功率 晶體管包括低邊漏極內(nèi)連線、低邊源極內(nèi)連線、和低邊柵極內(nèi)連線， 并且低邊RC緩沖器包括在低邊漏極內(nèi)連線和低邊源極內(nèi)連線之間 串聯(lián)連接的低邊緩沖器電容器和低邊緩沖器電阻器，從而在低邊開 關(guān)變換狀態(tài)時基本上使輸出振鈴衰減。
在一個實施例中，高邊功率晶體管還包括體區(qū)，在漏區(qū)中延 伸，高邊漏極內(nèi)連線與漏區(qū)相接觸；柵電極，通過柵極電介質(zhì)與體 區(qū)絕纟彖，高邊棚4及內(nèi)連線與4冊電極相接觸；以及源區(qū)，在體區(qū)中延 伸，源區(qū)和體區(qū)為相反的導(dǎo)電類型，高邊源極內(nèi)連線與源區(qū)相接觸。 高邊RC緩沖器還包括緩沖器電極，通過緩沖器電介質(zhì)與漏區(qū)絕緣， 使得緩沖器電極和漏區(qū)形成高邊緩沖器電容器，緩沖器電極以形成 高邊緩沖器電阻器的方式連接至高邊源極內(nèi)連線。
在另一個實施例中，低邊功率晶體管還包括體區(qū)，在漏區(qū)中 延伸，^f氐邊漏4及內(nèi)連線與漏區(qū)相4妄觸；片冊電才及，通過棚4及電介質(zhì)與體區(qū)絕緣，低邊柵極內(nèi)連線與柵電極相接觸；以及源區(qū)，在體區(qū)中 延伸，源區(qū)和體區(qū)為相反的導(dǎo)電類型，低邊源極內(nèi)連線與源區(qū)相接 觸。低邊RC緩沖器還包括緩沖器電極，通過緩沖器電介質(zhì)與漏區(qū) 絕緣，使得緩沖器電極與漏區(qū)形成低邊緩沖器電容器，緩沖器電極 以形成低邊緩沖器電阻器的方式連接至低邊源極內(nèi)連線。下面的的詳細(xì)描述和附圖提供了本發(fā)明特性和優(yōu)點的更好理解。
圖1示出了具有外部4是供的RC緩沖器的DrMOS的電路表示；圖2示出了才艮據(jù)本發(fā)明一個實施例的DrMOS的電路表示，其 中RC 1￡沖器單片集成在LS—FET中；圖3A示出了根據(jù)本發(fā)明的一個優(yōu)選實施例與RC緩沖器單片 集成的同步FET ( Sync FET )的截面圖；圖3B示出了圖3A中的Sync FET的電路表示；圖4A示出了圖3A中的SyncFET的一個變化，其中肖特溝槽 更深地延伸到石圭區(qū)；圖4B示出了圖4A中Sync FET的電路表示；圖5示出了圖3A實施例的另一個變化；圖6示出了根據(jù)本發(fā)明另一個實施例具有集成的RC緩沖器的 屏蔽柵極FET;圖7是示出了其中FET區(qū)和RC緩沖器均形成在芯管的單獨區(qū) i或中的一個變4匕的截面圖；圖8示出了其中用作電荷平衡結(jié)構(gòu)的溝槽有利地用來實現(xiàn)RC 緩沖器的實施例；圖9示出了與RC緩沖器單片集成的橫向MOSFET;圖10示出了與RC》爰沖器單片集成的另 一個4黃向MOSFET;圖11示出了具有單片集成的RC緩沖器的溝槽MOS肖特基勢 壘(TMBS)整流器；圖12示出了其中功率器件與RC緩沖器單片集成的芯管的簡化 4府一見圖；以及圖13A和13B示出了具有單片集成的RC緩沖器(左邊圖)的 FET和沒有RC緩沖器(右邊圖)的FET的測量結(jié)果。
具體實施方式
根據(jù)本發(fā)明的實施例，RC緩沖器與功率晶體管單片集成在一 個單一的芯管中。在一個實施例中，功率晶體管包括漏極內(nèi)連線、 源極內(nèi)連線以及柵極內(nèi)連線。RC緩沖器包括在漏極內(nèi)連線和源極 內(nèi)連線之間串聯(lián)連接的緩沖器電阻器和緩沖器電容器。緩沖器電容 器和緩沖器電阻器被設(shè)計為具有預(yù)先選擇的值，以使功率晶體管切 換狀態(tài)時發(fā)生的輸出振鈴衰減。圖2示出了根據(jù)本發(fā)明一個實施例，其中RC緩沖器單片集成 在LS—FET中的DrMOS的電路表示。雖然沒有示出，但RC緩沖 器也可以以相似的方式集成在HS FET中。塊202表示容納多芯管DrMOS的封裝。低邊FET LS—FET 208與其RC緩沖器一起凈皮單片 形成在一個芯管中，并且高邊FET HS—FET 210與其RC緩沖器一 起被單片形成在一個單獨的芯管中。示出了包括輸出電容 C—DS—LS、柵極到源極電容C_GS—LS和柵極到漏極電容C_GD_LS 的LS—FET 208的寄生元件。連接至LS—FET 208的電感器代表與柵 極、源極和漏極結(jié)合線相關(guān)聯(lián)的電感。LS_FET208的RC緩沖器包 括LS—FET的漏極和源極之間串聯(lián)連接的R—緩沖器218和C—緩沖 器220。如所見，RC緩沖器的單片集成能夠在LS—FET208的整個 輸出電容C—DS_LS上直接連接RC緩沖器。因此單片RC緩沖器有 利地繞過所有顯著的寄生封裝電感，并且還消除了對彌補(bǔ)外部緩沖 器的離散的R和C組件的需要。這對其中存在已知LC的應(yīng)用和環(huán) 境是非常有用的，諸如作為已知LC的MCM (多芯片模塊)允許 精細(xì)調(diào)節(jié)RC緩沖器以更有效地抑制輸出振鈴。在另一個實施例中， 低邊FET LS—FET 208及其RC緩沖器以及高邊FET HS—FET 210 及其RC緩沖器都單片形成在單一的芯管中。圖3A示出了根據(jù)本發(fā)明的一個實施例具有單片集成的RC緩 沖器的同步FET ( Sync FET )的截面圖。圖3B示出了具有其輸入 (CGD、 CGS、 Rg)和輸出(CDS)寄生元件的圖3A中的Sync FET 的電^各表示。圖3 A中的Sync FET可以用作圖2中的^氐邊FET和/ 或高邊FET。在圖3A中，最左端的溝槽305表示FET溝槽且右邊 的兩個溝槽307表示肖特溝槽。更多的這種溝槽典型地存在于形成 Sync FET的芯管中。FET溝槽305和肖特溝槽307被電介質(zhì)層520 所襯，并且之后用諸如多晶硅的導(dǎo)電電極填充。導(dǎo)電電極在FET溝 槽305中形成柵電極306并且在肖特溝槽307中形成緩沖器電極 304。溝槽305和307延4申到n型石圭區(qū)302之中，i亥n型石圭區(qū)延4申到 襯底300之上。硅區(qū)302可以是在襯底300之上形成的外延層。P型體區(qū)308延伸到相鄰的FET溝槽305之間的石圭區(qū)302之中。如所 見，體區(qū)從相鄰的肖特溝槽307之間的臺地區(qū)域省略，因此能夠在 源極內(nèi)連線312和硅區(qū)302之間形成肖特接觸316。源極內(nèi)連線312 包括用于形成與石圭區(qū)302的肖特4妄觸的合適的已知材料。源區(qū)318 在體區(qū)308中延伸并且與每個FET溝槽305側(cè)面接觸。重體區(qū)310 在相鄰的源區(qū)318之間的體區(qū)308中延伸。頂側(cè)源才及內(nèi)連線312與 源區(qū)318和重體區(qū)310接觸，但是通過電介質(zhì)罩314與柵電極306 和緩沖器電極304絕緣。未示出的后部漏極內(nèi)連線(例如包括金屬) 與4于底300的后部4妾觸。在圖3A中，每個緩沖器電極304和n型硅區(qū)302以及在它們 之間延伸的電介質(zhì)層320形成分布的緩沖器電容器309的部分。不 同于其中Sync FET直4妄連4妄于(tied to )源才及內(nèi)連線312的傳統(tǒng)Sync FET，肖特溝槽307中的鄉(xiāng)爰沖器電才及304以形成具有期望電阻^ll的 緩沖器電阻器311的方式在第三維上連接至源極內(nèi)連線312。因此 設(shè)計肖特溝槽307以及電介質(zhì)層520和緩沖器電極304 (例如，通 過選擇合適數(shù)量的緩沖器溝槽、緩沖器溝槽寬度/深度和多晶硅緩沖 器電極的摻雜濃度、以及多晶硅緩沖器電極連接到源極內(nèi)連線312 的位置及方式)以確保得到的RC緩沖器在切換期間適當(dāng)?shù)厥馆敵?振鈴衰減。可以通過使用空溝槽(dummy trench )代替肖特溝槽307而在 傳統(tǒng)溝槽柵4及FET (即，沒有肖特區(qū))中實現(xiàn)RC》爰沖器?？諟喜?將具有與肖特溝槽307相似的結(jié)構(gòu)，除了空溝槽之間的臺地表面要 與源才及內(nèi)連線312絕緣。圖4A示出了圖3A中的SyncFET的一個變化，其中肖特溝槽 407比FET溝槽405更深地延伸到硅區(qū)402之中。在其他方面圖4A 中的Sync FET與圖3A中的Sync FET相似，因此不再描述圖4A 中的Sync FET的結(jié)構(gòu)特征。圖4B示出了具有其輸入(CGD、 CGS、RG )和輸出(CDS )寄生元件的圖4A中的Sync FET的電路表示。 肖特溝槽407的深度可以;故調(diào)整為所需要的值以獲得期望的RC緩 沖器電容和電阻值。與圖3A的實施例相似，柵電極406和緩沖器 電極404可以被凹入到各個溝槽中。同樣，可以通過使用與肖特溝
面之間的4妄觸來獲得Sync FET的溝槽4冊才及FET變化。
圖5示出了圖3A實施例的另一個變4匕，其中FET和肖特溝槽 505、 507兩者均深入延伸到石圭區(qū)502之中，^f旦是沿FET溝槽505 的底部形成比襯于肖特溝槽507的電介質(zhì)520更厚的電介質(zhì)522。 在其4也方面圖4A中的Sync FET與圖3A中的Sync FET相合乂，因 此不再描述圖4A中的Sync FET的結(jié)構(gòu)特征。該實施例有利地使得 能夠調(diào)整FET和肖特溝槽的深度來獲得期望的RC緩沖器的RC值， 而不需要形成不同深度的FET和肖特溝槽。根據(jù)期望的溝槽深度， 沿FET溝槽505的底部形成更薄或更厚的電介質(zhì)材料。此夕卜，沿 FET溝槽505底部的厚底部電介質(zhì)522有助于最小化柵極到漏極電 容。再次將導(dǎo)電電才及504、 506凹入到溝槽中，并且可以4吏用空溝 槽替代肖特溝槽。
圖6示出了根據(jù)本發(fā)明另一實施例具有集成的RC緩沖器的屏 蔽柵極FET。傳統(tǒng)的屏蔽柵極FET結(jié)構(gòu)(圖6的左側(cè))與肖特結(jié)構(gòu) 和RC緩沖器(圖6的右側(cè))結(jié)合。圖6中的Sync FET的FET部 分與圖3A中的相似，除了所有的溝槽更深地延伸到硅區(qū)502中并 且屏蔽電才及621 :故沉積在每個FET溝槽605中的4冊電極606之下。 屏蔽電極621通過屏蔽電介質(zhì)622與硅區(qū)602絕緣，該屏蔽電介質(zhì) 比襯于FET溝槽605的上部側(cè)壁的棚—及電介質(zhì)620厚。肖特溝槽 607包括通過緩沖器電介質(zhì)層622與相鄰的石圭區(qū)602絕緣的緩沖器 電極604。緩沖器電介質(zhì)層622可以與屏蔽電介質(zhì)層622在FET溝 槽605中的形成在同一時間形成，并且因此具有與屏蔽電介質(zhì)層相同的物理特性。緩沖器電介質(zhì)層622可以與屏蔽電介質(zhì)的形成在不 同的處理階段形成，以獲得提供期望的緩沖器電容值的緩沖器電介 質(zhì)厚度(例如，緩沖器電介質(zhì)可以與柵極電介質(zhì)層620在同一時間 形成)。同樣，緩沖器電極604可以與屏蔽電極621的形成或柵電 極606的形成在同一時間形成。同樣，肖特溝槽607 (或空溝槽) 和肖特電極以及其中的電介質(zhì)可以被設(shè)計以獲得期望的緩沖器RC 值。
如圖7所示，由于這里描述了多種實施例，RC緩沖器被分配 在整個有源區(qū)(即，形成有源單元處)，芯管的單獨部分704可以 被僅分配給RC緩沖器。這是有利的，在于FET和RC緩沖器可以 獨立于4皮此i殳計乂人而在i殳計FET和RC纟爰沖器時最小化竟?fàn)幚娴?潛在不利沖擊。在一個替換中，RC緩沖器可以有利地形成在柵極 襯墊區(qū)i或下方，或有源單元不會延伸至其的其他相似區(qū)域，因此， 最小化了硅消耗。
圖8示出了作為電荷平衡結(jié)構(gòu)的溝槽也有利地用來實現(xiàn)RC緩 沖器的實施例。如所示，中央FET溝槽809被兩個更深的電荷平4軒 溝槽807包圍。在外部電荷平衡溝槽中的緩沖器電極804 (例如包 括多晶硅)可以以獲得期望的緩沖器阻抗的方式沿第三維方式連接 于源極內(nèi)連線。利用之前的實施例，緩沖器電介質(zhì)822可以與柵極 電介質(zhì)820在同一時間形成或者取決于期望的緩沖器電容值和期望 的電荷平4lf特性在過程的不同階^殳形成。源區(qū)818、體區(qū)808、重 體區(qū)810和源才及內(nèi)連線以與之前的實施例相似的方式相對于FET溝 沖曹805酉己_￡。
圖9示出了與RC緩沖器單片集成的橫向MOSFET。如所見， 橫向延伸的緩沖器電極904 (例如包括摻雜的或未摻雜的多晶硅) -故包括在兩個相鄰的沖黃向延伸的柵電極906 (例如，包括摻雜的或 未摻雜的多晶硅)之間。具有下面的電介質(zhì)層920的緩沖器電極904利用LDD區(qū)924和漏極沉P軒sinker )區(qū)926形成緩沖器電容器909。 此外，緩沖器電極904以獲得期望緩沖器阻抗的方式沿第三維連接 至源才及內(nèi)連線912。示出的源才及內(nèi)連線912在沖目4卩的電才及904、 906 之間向下延伸以從漏極屏蔽4冊電4及906。在另一個實施例中，源極 內(nèi)連線912沒有在相鄰電極904、 906之間向下延伸。體區(qū)908在 硅區(qū)908中延伸，并且源區(qū)918在體區(qū)908中延伸并與4冊電極906 重疊。重體區(qū)910在與源區(qū)918相鄰的體區(qū)908中延伸。N型LDD 區(qū)924在體區(qū)908中延伸并且與4冊電才及906重疊。高摻雜漏沉降926 從LDD區(qū)垂直向下延伸到襯底900之中。柵才及和緩沖器電極906、 904通過棚-極電介質(zhì)層920與下面的區(qū)域絕緣，并且通過電介質(zhì)層 922與源才及內(nèi)連線912絕緣。
圖IO示出了與RC》爰沖器單片集成的另一個4黃向MOSFET。 在該實施例中，用作影響漏區(qū)中的電場的兩個中間電才及1004 (例如 包括摻雜的或未摻雜的多晶硅)也被用作實現(xiàn)RC緩沖器。這兩個 緩沖器電極1004以獲得期望緩沖器阻抗1011的方式連接于源極內(nèi) 連線1012,并且還在整個電介質(zhì)層1020上利用LDD和沉降區(qū)1024、 1026形成期望的緩沖器電容1009。盡管圖IO示出了放置在柵電極 1006之間的兩個緩沖器電極，根據(jù)期望的緩沖器RC值還可以包括 更多的緩沖器電極。不同于圖9中的4黃向MOSFET，圖10中的體 區(qū)1008 ;殳有達(dá)^J LDD區(qū)1024。
圖11示出了具有單片集成的RC緩沖器的溝槽MOS肖特基勢 壘(TMBS)整流器。溝槽1107延伸到硅區(qū)1102之中，并且包括 襯于溝槽側(cè)壁的電介質(zhì)層1120和在溝槽1107中放置的凹入的緩沖 器電極。頂側(cè)內(nèi)連線1112沿相鄰溝槽之間的臺地表面形成與石圭區(qū) 1102的肖特接觸。頂側(cè)內(nèi)連線1112包括用于形成具有硅區(qū)1102的 肖特基勢壘的合適的已知材料。設(shè)計緩沖器溝槽1107和這里的材料從而獲得期望的緩沖器RC值的考慮與之前的實施例相似，因此 這里不再重復(fù)。
用于選擇單片集成的RC緩沖器的電阻和電容值的設(shè)計因素
在這里描述的所有實施例以及其等^f介物中，可以^使用下列標(biāo)準(zhǔn) 確定用于緩沖器電容器和緩沖器電阻器的合適值。
電阻對于典型的離散緩沖器網(wǎng)絡(luò)(即沒有單片集成)的情況， 緩沖器電路相對復(fù)雜(至少第四個等級)。但是對于單片集成的緩 沖器RC的情況，電路減少到理想的串聯(lián)RLC第二等級網(wǎng)絡(luò)。因此， 傳統(tǒng)的第二等級網(wǎng)絡(luò)設(shè)計標(biāo)準(zhǔn)可以用于指導(dǎo)。為了使第二等級網(wǎng)絡(luò) 有效衰減，緩沖器R的衰減阻抗值必須是VE7^的比例。在該等式 中，C表示當(dāng)截止時FET的輸出電容(例如，MOSFET中的Coss, 或IGBT中的Coes)，并且L是PCB寄生效應(yīng)和器件寄生效應(yīng)兩者 之和。對于給定的封裝類型，結(jié)合的總的電感將在整個電源設(shè)計上 #皮/>平地相容。這允許選4奪示出整個i殳計范圍上有效性能的R的固
中，對于低電壓應(yīng)用(例如小于50V)， 0.5到2歐姆的R值將產(chǎn)生 基本上改進(jìn)的緩沖。對于更高的電壓應(yīng)用，更高的R值提供更好的 緩沖效應(yīng)。因此可見，緩沖器電極連接于源極(發(fā)射極)內(nèi)連線的 方式需要被仔細(xì)考慮和設(shè)計以獲得期望的阻抗值。
電容為了獲得有效的緩沖，緩沖器臂需要具有比FET更低的 阻抗。因此，緩沖器電容值需要在截止時大于FET的輸出電容(例 如MOSFET中的Coss，或IGBT中的Coes )。在一些實施例中，獲 得有效的緩沖，其中緩沖器電容值比FET的輸出電容在截止時大2 到5倍。圖12示出了芯管的簡化的俯視布局示圖，其中功率器件與RC 緩沖器單片集成。通過芯管有源區(qū)橫向延伸的行1204包括單元(例 如包括FET溝槽)的行和散布在單元的行之間的緩沖器電極(例如 放置在緩沖器溝槽中或臺地區(qū)域之上)的行。相對于單元的行的數(shù) 量的緩沖器電極的行的數(shù)量部分地由目標(biāo)緩沖器電容值來確定。 即，如果期望較大的緩沖器電容值，則使用更大數(shù)量的緩沖器電極 行，反之亦然。
在圖12中，4妄觸區(qū)1206垂直延伸通過有源區(qū)。其中接觸區(qū)1206 與橫向延伸的緩沖器電極的行相交，在未示出的頂側(cè)內(nèi)連線(例如， MOSFET的情況中的源極內(nèi)連線)和緩沖器電極之間形成接觸。接 觸區(qū)1206的至少兩列可以是將緩沖器電阻減小到可以使輸出振鈴 衰減的一個值所必須的。當(dāng)然，4艮據(jù)期望的緩沖器電阻可以4吏用多 于兩列的接觸區(qū)。大體上，為了獲得更低的緩沖器電阻，可以使用 更大凄t量的4妄觸區(qū)1206的列。圖12 4又為多個可能布局結(jié)構(gòu)中的一 個，其中可以利用多種結(jié)構(gòu)特征以獲得期望的緩沖器RC值。
單片集成的RC緩沖器和FET與傳統(tǒng)離散的解決方案相比示出 了振鈴的顯著減少。圖13A和13B示出了具有單片集成的RC緩沖 器(左邊圖)的FET的測量結(jié)果和沒有RC緩沖器(右邊圖)的 FET的測量結(jié)果。輸出振鈴上的RC鄉(xiāng)爰沖器沖擊對HS—FET和 LS_FET (傳統(tǒng)的離散緩沖器技術(shù)，僅減小低邊振鈴)兩者可以清 楚地觀察到。因此，不僅是RC緩沖器的單片實現(xiàn)提供了與傳統(tǒng)離 散解決方案相比的4艮大改進(jìn)的振鈴特性，其還消除了對于外部離散 的電容器和電阻器的需要并因此降低了成本。
本發(fā)明不限于這里描述的具體結(jié)構(gòu)，并且可以在多個其他FET 和IGBT結(jié)構(gòu)中實現(xiàn)本發(fā)明。具體地，RC緩沖器可以被實現(xiàn)在其 中電極(除了柵電極)用來影響漏區(qū)的電特性(例如改進(jìn)電荷平衡 和/或晶體管導(dǎo)通電阻(Rdson))的任意功率晶體管結(jié)構(gòu)中。這些電才及可以祐:改或配置以獲^尋如上所述的期望的緩沖器電阻器和電
容器值。因此，本發(fā)明的范圍不應(yīng)參考上述描述來確定，而應(yīng)參考 所附權(quán)利要求及其等價物的全部范圍來確定。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括功率晶體管，與RC緩沖器單片集成在一個芯管中，其中，a)所述功率晶體管包括體區(qū)，在硅區(qū)中延伸；柵電極，通過柵極電介質(zhì)與所述體區(qū)絕緣；源區(qū)，在所述體區(qū)中延伸，所述源區(qū)與所述體區(qū)為相反的導(dǎo)電類型；源極內(nèi)連線，與所述源區(qū)相接觸；b)所述RC緩沖器包括緩沖器電極，通過緩沖器電介質(zhì)與所述硅區(qū)絕緣，使得所述緩沖器電極和所述硅區(qū)形成具有預(yù)定值的緩沖器電容器，所述緩沖器電極以使在所述緩沖器電容器和所述源極內(nèi)連線之間形成預(yù)定值的緩沖器電阻器的方式連接至所述源極內(nèi)連線，其中，所述緩沖器電容器和所述緩沖器電阻器配置為在所述功率晶體管切換狀態(tài)時基本上使輸出振鈴衰減。
2. 根據(jù)4又利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括多個柵極溝槽和多個緩沖器溝槽，其中每個所述柵極溝槽包括一個柵電極，每個所述緩沖器溝槽包括一個緩沖器電極。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中，所述緩沖器溝槽和所述柵極溝槽沿行彼此平行地延伸，所述結(jié)構(gòu)還包括用于使所述源極內(nèi)連線和所述緩沖器電極彼此接觸的至少兩列接觸點。
4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中，每個柵極溝槽包括在所述柵電極下方的屏蔽電極。
5. 根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中，所述緩沖器溝槽比所述4冊才及溝槽延伸得更深。
6. 根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中，每個緩沖器電極被凹入在相應(yīng)的緩沖器溝槽中，并且電介質(zhì)層使每個緩沖器電極的一部分與所述源極內(nèi)連線層絕緣。
7. 根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中，所述緩沖器溝槽和所述柵極溝槽延伸至相同的深度，沿每個柵極溝槽底部延伸的電介質(zhì)層比沿每個緩沖器溝槽底部延伸的電介質(zhì)層厚。
8. 根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中，所述緩沖器溝槽和柵極溝槽沿平行的行延伸，所述緩沖器溝槽的行散布在所述柵極溝槽的行之中。
9. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，在所述芯管的與所述RC緩沖器完全分開的部分中形成所述功率晶體管。
10. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，在所述芯管的有源區(qū)中形成所述功率晶體管，并且在電連接至所述柵電極的柵極襯墊下方延伸的區(qū)域中形成所述RC緩沖器。
11. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述柵電極和所述緩沖器電才及在所述石圭區(qū)的頂部表面之上沖黃向延伸并且與所述石圭區(qū)的頂吾卩表面絕纟彖。
12. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述緩沖器電阻在0.5到2.0歐姆的范圍中。
13. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述緩沖器電阻器 具有與VT7^成比例的值，其中c表示所述功率晶體管截止時 的輸出電容，且l包括其中容納了半導(dǎo)體結(jié)構(gòu)的封裝的寄生 電感。
14. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述緩沖器電容器 具有比所述功率晶體管截止時的輸出電容更大的值。
15. —種半導(dǎo)體芯管，包括功率晶體管和rc緩沖器，單片集成在所述芯管中，其中所述功率晶體管包括沿行布置的4冊電極、與漏區(qū)接觸的 漏極內(nèi)連線、以及與源區(qū)接觸的源極內(nèi)連線，以及所述rc緩沖器包括沿與所述柵電極的行平行的行布置 的緩沖器電極，所述緩沖器電極通過緩沖器電介質(zhì)與所述漏區(qū) 絕緣，使得所述緩沖器電極和所述漏區(qū)形成具有預(yù)定電容值的 緩沖器電容器，所述結(jié)構(gòu)還包括至少兩列接觸點，用于4吏所述源極內(nèi)連 線和所述緩沖器電才及;波此接觸，從而形成具有預(yù)定電阻值的緩 沖器電阻器，其中所述緩沖器電容器和所述緩沖器電阻器用來 在所述功率晶體管切換狀態(tài)時基本上使輸出振鈴衰減。
16. 根據(jù)權(quán)利要求15所述的半導(dǎo)體芯管，其中，所述緩沖器電阻 在0.5到2.0歐姆的范圍中。
17. 根據(jù)權(quán)利要求15所述的半導(dǎo)體芯管，其中，所述緩沖器電阻 器具有與VI7^成比例的值，其中c表示所述功率晶體管截止 時的輸出電容，且l包括其中容納了半導(dǎo)體結(jié)構(gòu)的封裝的寄 生電感。
18. 根據(jù)權(quán)利要求15所述的半導(dǎo)體芯管，其中，所述緩沖器電容 器具有比所述功率晶體管截止時的輸出電容更大的值。
19. 一種多芯片模塊，包括高邊開關(guān)，包括單片集成在第一芯管中的高邊功率晶體 管和高邊RC緩沖器，其中所述高邊功率晶體管包括高邊漏極 內(nèi)連線、高邊源極內(nèi)連線、和高邊柵極內(nèi)連線，并且所述高邊 RC緩沖器包括在所述高邊漏極內(nèi)連線和所述高邊源極內(nèi)連線 之間串聯(lián)連接的高邊緩沖器電容器和高邊緩沖器電阻器，從而 在所述高邊開關(guān)變換狀態(tài)時基本上使輸出振鈴衰減；以及低邊開關(guān)，包括單片集成在第二芯管中的低邊功率晶體 管和低邊RC緩沖器，所述高邊開關(guān)和所述低邊開關(guān)串聯(lián)連 接，其中所述低邊功率晶體管包括低邊漏極內(nèi)連線、低邊源極內(nèi)連線、和低邊柵極內(nèi)連線，并且所述低邊RC緩沖器包括在 所述低邊漏極內(nèi)連線和所述低邊源才及內(nèi)連線之間串聯(lián)連4妄的 低邊緩沖器電容器和低邊緩沖器電阻器，從而在所述低邊開關(guān) 變換狀態(tài)時基本上使輸出振鈴衰減。
20. 根據(jù)權(quán)利要求19所述的多芯管模塊，其中(a) 所述高邊功率晶體管還包括體區(qū)，在漏區(qū)中延伸，所述高邊漏才及內(nèi)連線與所述漏區(qū) 相接觸；柵電極，通過柵極電介質(zhì)與所述體區(qū)絕緣，所述高邊棚-才及內(nèi)連線與所述4冊電才及相4妄觸；源區(qū)，在所述體區(qū)中延伸，所述源區(qū)和所述體區(qū)為相反 的導(dǎo)電類型，所述高邊源才及內(nèi)連線與所述源區(qū)相4妄觸；以及(b) 所述高邊RC緩沖器還包括緩沖器電極，通過緩沖器電介質(zhì)與所述漏區(qū)絕緣，使得 所述緩沖器電極和所述漏區(qū)形成所述高邊緩沖器電容器，所述 緩沖器電極以形成所述高邊緩沖器電阻器的方式連接至所述高邊源^L內(nèi)連線。
21.根據(jù)權(quán)利要求19所述的多芯片模塊，其中(a)所述低邊功率晶體管還包括體區(qū)，在漏區(qū)中延伸，所述^氐邊漏才及內(nèi)連線與所述漏區(qū) 相接觸；柵電極，通過柵極電介質(zhì)與所述體區(qū)絕鄉(xiāng)彖，所述低邊棚-極內(nèi)連線與所述4冊電極相接觸；源區(qū)，在所述體區(qū)中延伸，所述源區(qū)和所述體區(qū)為相反 的導(dǎo)電類型，所述低邊源極內(nèi)連線與所述源區(qū)相接觸；以及(b )所述低邊RC緩沖器還包括緩沖器電極，通過緩沖器電介質(zhì)與所述漏區(qū)絕緣，使得 所述緩沖器電極與所述漏區(qū)形成所述低邊緩沖器電容器，所述 緩沖器電極以形成所述低邊緩沖器電阻器的方式連接至所述 低邊源極內(nèi)連線。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)，包括功率晶體管，與RC緩沖器單片集成在一個芯管中。該功率晶體管包括在硅區(qū)中延伸的體區(qū)，通過柵電極與體區(qū)絕緣的柵電極，在體區(qū)中延伸的源區(qū)，源區(qū)和體區(qū)為相反的導(dǎo)電類型，并且源極內(nèi)連線與源區(qū)相接觸。RC緩沖器包括通過緩沖器電介質(zhì)與硅區(qū)絕緣的緩沖器電極，使得緩沖器電極和硅區(qū)形成具有預(yù)定值的緩沖器電容器。緩沖器電極以在緩沖器電容器和源極內(nèi)連線之間的預(yù)定值的緩沖器電阻器的方式連接至源極內(nèi)連線。緩沖器電容器和緩沖器電阻器配置為在功率晶體管切換狀態(tài)時基本上使輸出振鈴衰減。
文檔編號H01L27/02GK101630681SQ20091015153
公開日2010年1月20日 申請日期2009年6月30日 優(yōu)先權(quán)日2008年6月30日
發(fā)明者喬恩·格拉迪施, 阿瑟·布萊克 申請人:飛兆半導(dǎo)體公司