專利名稱：具有用于線接合的局部化空腔的堆疊式半導(dǎo)體封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明實施例涉及一種低輪廓半導(dǎo)體裝置及制造所述低輪廓半導(dǎo)體裝置的方法。
背景技術(shù)：
對便攜式消費者電子裝置的需求的強勁增長正推動對高容量存儲裝置的需要。例 如快閃存儲器存儲卡的非易失性半導(dǎo)體存儲器裝置正變得廣泛用于滿足對數(shù)字信息存 儲及交換的不斷增長的需求。其便攜性、多功能性及堅固設(shè)計，連同其高可靠性及大 容量已使此類存儲器裝置可理想地用于各種各樣的電子裝置，其中包含(例如)數(shù)碼 相機、數(shù)字音樂播放器、視頻游戲控制臺、PDA及蜂窩式電話。
雖然已知各種各樣的封裝配置，但快閃存儲器存儲卡一般可制造為單封裝系統(tǒng) (SiP)或多芯片模塊(MCM)，其中多個裸片以堆疊式配置安裝在襯底上?，F(xiàn)有技 術(shù)圖1及2中顯示常規(guī)半導(dǎo)體封裝20 (不具有模制復(fù)合物)的邊視圖。典型的封裝包 含安裝到襯底26的多個半導(dǎo)體裸片22、 24。雖然圖1及2中未顯示，但所述半導(dǎo)體 裸片形成有位于所述裸片的上表面上的裸片接合墊。襯底26可由夾在上傳導(dǎo)層與下傳 導(dǎo)層之間的電絕緣核心形成。所述上傳導(dǎo)層及/或下傳導(dǎo)層可經(jīng)蝕刻以形成包含電引線 及接觸墊的電導(dǎo)圖案。將線接合焊接在半導(dǎo)體裸片22、 24的裸片接合墊與襯底26的 接觸墊之間以將所述半導(dǎo)體裸片電耦合到所述襯底。所述襯底上的電引線又提供裸片 與主機裝置之間的電路徑。 一旦在裸片與襯底之間形成電連接，即通?？蓪⒔M合件封 閉在模制復(fù)合物中以提供保護性封裝。
已知以一定偏移(現(xiàn)有技術(shù)圖1)或以堆疊式配置(現(xiàn)有技術(shù)圖2)將半導(dǎo)體裸 片層疊在彼此上方。在圖1的偏移配置中，以一定偏移堆疊所述裸片以使得下一下裸 片的接合墊被暴露。此類配置顯示于(例如)林(Lin)等人的名稱為"Multichip ModuleHaving A Stacked Chip Arrangement (具有堆疊式芯片布置的多芯片模塊)"的美國專 利第6,359,340號中。偏移配置提供便于接近所述半導(dǎo)體裸片中的每一者上的接合墊的 優(yōu)點。然而，所述偏移在空間非常寶貴的襯底上需要較大占地面積。
在圖2的堆疊式配置中，兩個或兩個以上半導(dǎo)體裸片直接彼此上下堆疊，從而與 偏移配置相比在襯底上占據(jù)較小占地面積。然而，在堆疊式配置中，必須在鄰近半導(dǎo) 體裸片之間提供用于接合線30的空間。除接合線30本身的高度之外，必須在接合線 上方留有額外空間，因為一個裸片的接合線30與上面的下一裸片接觸可導(dǎo)致短路。因 此，如圖2中所示，已知提供介電間隔層34以為待接合到下裸片24上的裸片接合墊 的線接合30提供充足的空間。
現(xiàn)在參照現(xiàn)有技術(shù)圖3及4，替代間隔層34，還已知沿上裸片(例如裸片22)的 底部(不活動)表面42的邊緣蝕刻溝槽40。溝槽40允許將兩個裸片沒有間隔層地直 接彼此上下堆疊，同時仍具有用于來自下裸片的線接合30的空間。如圖4中所示，溝 槽40已沿裸片的整個邊緣常規(guī)地形成。在(例如)譚(Tan)的美國專利第7,309,623 中可見沿整個邊緣形成的溝槽的實例，其顯示具有垂直與水平側(cè)壁(還顯示于現(xiàn)有技 術(shù)圖4中)的溝槽。在(例如)塔克曼(Tuckerman)等人的美國專利第5,804,004號 中可見沿整個邊緣形成的溝槽的又一實例，其顯示具有有角度或有斜面的側(cè)道的溝槽。 這兩個專利均以引用方式并入本文中。
包含沿整個邊緣的溝槽的現(xiàn)有技術(shù)半導(dǎo)體封裝的一個缺點是，所述溝槽的形成會 在結(jié)構(gòu)上削弱半導(dǎo)體裸片。也就是說，當(dāng)溝槽僅在溝槽上方留有很薄量的材料時，所 述裸片可能會在溝槽上方破裂或斷裂。在囊封工藝期間情況尤其如此，其中對半導(dǎo)體 裸片施加較大力以將裸片適當(dāng)?shù)胤忾]在模制復(fù)合物中。

發(fā)明內(nèi)容
本發(fā)明實施例涉及一種半導(dǎo)體裸片及一種由所述半導(dǎo)體裸片形成的低輪廓半導(dǎo) 體封裝，所述封裝包含安裝到襯底的至少第一及第二堆疊式半導(dǎo)體裸片。所述第一及/ 或第二半導(dǎo)體裸片可制造為具有沿所述半導(dǎo)體裸片的側(cè)邊緣的穿過所述半導(dǎo)體裸片的 底表面的局部化空腔。所述半導(dǎo)體裸片的既定側(cè)可不包含局部化空腔或包含一個或一 個以上局部化空腔。當(dāng)所述裸片的側(cè)包含一個或一個以上局部化空腔時，所述局部化 空腔占據(jù)少于整個側(cè)。
當(dāng)組裝到襯底上的裸片堆疊中時，將來自第一半導(dǎo)體裸片的線接合接納在安裝于 所述第一裸片的頂部上的半導(dǎo)體裸片的局部化空腔內(nèi)。因此，可在來自第一裸片的線 接合不使安裝于第一裸片上的半導(dǎo)體裸片發(fā)生短路的情況下將裸片直接彼此上下堆 疊。因為所述空腔被局部化且不占據(jù)裸片的整個側(cè)，所以所述局部化空腔允許半導(dǎo)體 裸片的低高度堆疊同時為每一裸片提供高程度的結(jié)構(gòu)完整性，以防止裸片邊緣在制造 期間破裂或斷裂。在實施例中，局部化空腔在裸片的底表面中的位置對應(yīng)于裸片接合墊在所述裸片 的頂表面中的位置。因此，多個此半導(dǎo)體裸片可彼此上下堆疊，其中接合墊及線接合 從中延伸以在堆疊中的下一較高半導(dǎo)體裸片的局部化空腔內(nèi)對準(zhǔn)。
半導(dǎo)體裸片還可包含從半導(dǎo)體裸片的各側(cè)中的每一側(cè)向內(nèi)留出空間的局部化空
腔。在包含這一局部化空腔的實施例中，例如無源組件或輔助半導(dǎo)體裸片的組件可安 裝在位于所述局部化空腔下面的表面上且接納在所述局部化空腔內(nèi)。所述空腔用于將 所述組件與包含所述空腔的裸片隔離。這一配置增加了可供安裝組件的位置(例如在 襯底上)的靈活性。


圖1是包含以偏移關(guān)系而堆疊的一對半導(dǎo)體裸片的常規(guī)半導(dǎo)體裝置的現(xiàn)有技術(shù)邊 視圖。
圖2是包含以重疊關(guān)系而堆疊且由間隔層分開的一對半導(dǎo)體裸片的常規(guī)半導(dǎo)體裝 置的現(xiàn)有技術(shù)邊視圖。
圖3是包含以重疊關(guān)系而堆疊的一對半導(dǎo)體裸片的常規(guī)半導(dǎo)體裝置的現(xiàn)有技術(shù)邊 視圖，其中上裸片包含沿所述半導(dǎo)體裸片的下邊緣的溝槽。
圖4是具有如圖3中所示的溝槽的常規(guī)半導(dǎo)體裸片的現(xiàn)有技術(shù)底部透視圖。
圖5是用于形成根據(jù)根據(jù)本發(fā)明實施例的半導(dǎo)體裸片的流程圖。
圖6是可用以制造根據(jù)本發(fā)明實施例的多個半導(dǎo)體裸片的半導(dǎo)體晶片的俯視圖。
圖7是在制造期間的半導(dǎo)體裸片的俯視圖。
圖8是圖7的在制造期間的半導(dǎo)體裸片的透視圖。
圖9是半導(dǎo)體裸片的俯視圖，所述半導(dǎo)體裸片包含在所述半導(dǎo)體裸片的底表面中 形成的局部化空腔。
圖10是圖9的半導(dǎo)體裸片的底部透視圖，所述半導(dǎo)體裸片包含在所述半導(dǎo)體裸 片的底表面中形成的局部化空腔。
圖IOA是通過圖10中的線10-10的截面圖。
圖10B是從與圖10A相同的視角看到的包含成斜角的表面的局部化空腔的替代 實施例的截面圖。
圖11是半導(dǎo)體裸片的邊視圖，所述半導(dǎo)體裸片包含埋入在所述半導(dǎo)體裸片的底 表面的中央部分內(nèi)的局部化空腔。
圖12是圖11的半導(dǎo)體裸片的底部透視圖，所述半導(dǎo)體裸片包含在所述半導(dǎo)體裸 片的底表面的中央部分內(nèi)形成的局部化空腔。
圖13是顯示根據(jù)本發(fā)明的半導(dǎo)體裝置的制造的流程圖。
圖14是在制造期間的半導(dǎo)體裝置的透視圖，其包含定位于下一鄰近半導(dǎo)體裸片 的局部化空腔內(nèi)的線接合。圖15是根據(jù)本發(fā)明實施例的成品半導(dǎo)體裝置的邊視圖。
圖16是包含根據(jù)本發(fā)明替代實施例的局部化空腔及線接合配置的俯視圖。 圖17是根據(jù)圖16的替代實施例的半導(dǎo)體裝置的端視圖。 圖18是包含根據(jù)本發(fā)明又一替代實施例的局部化空腔及線接合配置的俯視圖。 圖19是根據(jù)圖18的替代實施例的半導(dǎo)體裝置的端視圖。
圖20是根據(jù)替代實施例的半導(dǎo)體裝置的俯視圖，所述半導(dǎo)體裝置包含位于所述 半導(dǎo)體裸片的中央部分內(nèi)的局部化空腔。
圖21是根據(jù)圖20的替代實施例的半導(dǎo)體裝置的截面圖。
圖22是顯示制造期間的半導(dǎo)體裝置的替代實施例的透視圖，所述半導(dǎo)體裝置包 含定位于半導(dǎo)體裸片之間的間隔層的局部化空腔內(nèi)的線接合。
具體實施例方式
現(xiàn)在將參照圖5到22描述關(guān)于低輪廓半導(dǎo)體封裝的實施例。應(yīng)了解，本發(fā)明可 體現(xiàn)為許多不同形式，且不應(yīng)視為僅限于本文中所述的實施例。而是，提供這些實施 例以使得本發(fā)明將透徹且完整并將本發(fā)明全面?zhèn)鬟_給所屬領(lǐng)域的技術(shù)人員。實際上， 希望本發(fā)明涵蓋這些實施例的替代、修改及等效形式，這些實施例的替代、修改及等 效形式歸屬于所附權(quán)利要求書所界定的本發(fā)明范圍及精神內(nèi)。此外，在本發(fā)明的以下 詳細說明中，闡述了眾多特定細節(jié)以提供對本發(fā)明的透徹了解。然而，所屬領(lǐng)域的技 術(shù)人員應(yīng)清楚，可在沒有此類特定細節(jié)的情況下實踐本發(fā)明。
本文中使用術(shù)語"頂部"和"底部"及"上"和"下"僅用于方便及說明性目的 且不希望限定本發(fā)明說明，因為所參照的物項可交換位置。
現(xiàn)在將參照圖5的流程圖及圖6到12的各俯視圖及透視圖來描述用于形成根據(jù) 本發(fā)明的半導(dǎo)體裸片的過程。圖6顯示用于批量處理多個半導(dǎo)體裸片102 (其中一個 裸片標(biāo)示于圖6中)的半導(dǎo)體晶片100的俯視圖。每一裸片102均形成有接合墊104， 如(例如)圖7及8中裸片102的放大圖中所顯示。接合墊104用于將半導(dǎo)體裸片102 電耦合到另一半導(dǎo)體裸片或電耦合到印刷電路板、引線框或如下文中解釋的其它襯底。 雖然在圖7及8中顯示接合墊104沿裸片102的所有邊緣,但應(yīng)了解，在進一步實施例中， 接合墊104可沿一個邊緣、兩個相對或鄰近邊緣或三個邊緣形成。應(yīng)了解，沿半導(dǎo)體 裸片102的既定邊緣的接合墊104的數(shù)目可比圖中所顯示的更多或更少。
現(xiàn)在參照圖5的流程圖，可在步驟200中通過例如膜沉積、光刻、圖案化及雜質(zhì) 擴散的已知工藝在晶片100上形成半導(dǎo)體裸片102的集成電路組件?？稍诓襟E202中 通過包含但不限于鍍覆、蒸發(fā)、網(wǎng)版印刷或各種沉積工藝的已知工藝在相應(yīng)的裸片中 形成裸片接合墊104。
根據(jù)本發(fā)明，接下來可在步驟210中在晶片100的裸片102的背面(不活動)表 面中形成局部化空腔。此類局部化空腔110例如在圖9的俯視圖中及圖10的底部透視圖中以幻圖形式看到。局部化空腔110可通過各種已知工藝形成，其中包含(例如) 化學(xué)濕蝕刻、干蝕刻、激光燒蝕或可控制地移除裸片102的背面表面的若干部分的其
它化學(xué)或機械手段。為制造局部化空腔，可將晶片100的頂部(活動)表面固定到卡 盤以便可對所述背面表面執(zhí)行上文所描述的工藝中的一種工藝以界定晶片100中的每
一半導(dǎo)體裸片的局部化空腔。
局部化空腔110在裸片102的底表面中的位置對應(yīng)于線接合墊104在裸片102的 頂表面中的位置。也就是說，局部化空腔110在裸片102的底表面上形成，直接在位 于裸片102的頂表面上的接合墊104下面。如下文更詳細解釋，具有相同配置的裸片 接合墊104及局部化空腔110的多個裸片可沒有間隔層地直接彼此上下堆疊，且局部 化空腔110在線接合不使下一上裸片發(fā)生短路的情況下允許下裸片的線接合。
每一局部化空腔110的長度尺寸可不同，但一般可略大于在其上方形成于裸片的 相對表面上的接觸墊群組。因此，局部化空腔110的位于單個接觸墊(例如接觸墊104a) 下面的長度可小于局部化空腔110的位于多個接觸墊(例如接觸墊104b)下面的長度。 應(yīng)了解，在替代實施例中，所有局部化空腔可具有相同長度(例如接觸墊104的最大 群組的長度)。
圖IOA顯示通過圖10中的線10-10的截面圖。在替代實施例中，每一局部化空 腔110的垂直于裸片102的邊緣的水平深度尺寸x及每一局部化空腔110的垂直于裸 片102的下表面的垂直深度尺寸y可不同。然而，每一局部化空腔的水平及垂直深度 尺寸均可足以允許將一個或一個以上線接合連接到第一半導(dǎo)體裸片102且在不接觸第 二半導(dǎo)體裸片102的情況下定位在安裝于第一裸片上的第二裸片102的局部化空腔 110內(nèi)。任何局部化空腔110均可替代地由成角度的或成斜角的表面112部分地界定 (而不是具有水平或垂直表面)，從而與裸片102的底表面形成偏斜的角度，例如圖 IO中所顯示(從與圖IOA的截面圖相同的視角可見)。
如圖中所見，空腔110是局部化的。也就是說，空腔110不會沿裸片102的邊緣 的整個長度延伸。當(dāng)側(cè)包含若干局部化空腔時，所述側(cè)中的局部化空腔加起來小于所 述側(cè)的總長度。因此，局部化空腔IIO允許半導(dǎo)體裸片的低高度堆疊同時為每一裸片 提供高程度的結(jié)構(gòu)完整性，以防止裸片邊緣在制造期間破裂或斷裂。
參照圖11的俯視圖及圖12的底部透視圖，除了沿裸片102的一個或一個以上邊 緣的局部化空腔110之外或替代所述空腔110，可在裸片102的內(nèi)部內(nèi)形成局部化空 腔114。也就是說，空腔114可向下形成到裸片102的背面表面中且與裸片102的邊 緣中的每一者間隔開。如下文更詳細解釋，半導(dǎo)體裸片中的此類空腔114可用于接納 安裝于半導(dǎo)體裸片下面的表面上的無源或輔助裸片。所述表面可以是下裸片或襯底的 表面。
在步驟212中，可對晶片100的背面(不活動)表面執(zhí)行此項技術(shù)中已知的背面 研磨工藝以將裸片102薄化到所需厚度。雖然在圖7到12中顯示單個裸片102，但上 文描述的步驟是對所有裸片102同時仍在晶片100上執(zhí)行的。在步驟216中，可從晶片100單個化經(jīng)處理裸片中的每一者。通常僅存儲器裸片在半導(dǎo)體封裝內(nèi)彼此上下堆 疊，因此裸片102通?？梢允抢缈扉W存儲器的存儲器裸片。然而，應(yīng)了解，如上文 所描述而形成的半導(dǎo)體裸片的類型可不同。
現(xiàn)在將參照圖13的流程圖及圖14到21的各圖來解釋用于使用上文所描述的半 導(dǎo)體裸片102來形成根據(jù)本發(fā)明的半導(dǎo)體封裝的工藝。首先參照圖14，可在步驟300 中將第一半導(dǎo)體裸片102a安裝在襯底120上。可在已知的粘合或共晶裸片接合工藝中 經(jīng)由裸片附裝粘合劑將裸片102a安裝到襯底120。圖14中顯示的裸片102a不包含局 部化空腔IIO(因為裸片102a是底部裸片)。雖然不必要，但在替代實施例中裸片102a 可包含局部化空腔IIO，例如，在替代實施例中以與裸片堆疊中的包含局部化空腔IIO 的其它裸片相同的方式從晶片處理底部裸片102a。
雖然未顯示，但襯底120可以是襯底的板的一部分，以便可為實現(xiàn)規(guī)模經(jīng)濟而批 量處理根據(jù)本發(fā)明的半導(dǎo)體封裝。雖然下文描述了單個半導(dǎo)體封裝的制造，但應(yīng)了解， 以下說明可適用于在所述襯底板上形成的所有封裝。襯底120可以是各種不同的芯片 載體媒介，其中包含PCB、引線框或巻帶式自動接合(TAB)巻帶。當(dāng)襯底102是PCB 時，所述襯底可由上面形成有頂部及/或底部傳導(dǎo)層的核心形成。所述核心可以是各種 介電材料，例如聚酰亞胺層壓片、包含F(xiàn)R4及FR5的環(huán)氧樹脂、雙馬來酰亞胺三嗪(BT) 等等。
傳導(dǎo)層可由以下材料形成銅或銅合金、鍍銅或鍍銅合金、合金42 (42FE/58NI)、 鍍銅鋼、或已知可用于襯底上的其它金屬或材料?？蓪⑺鰝鲗?dǎo)層蝕刻到已知用于在 半導(dǎo)體裸片102與外部裝置(未顯示)之間傳送信號的電導(dǎo)圖案中。襯底120可另外 包含在襯底120的上表面上形成接觸墊122的暴露金屬部分。當(dāng)半導(dǎo)體封裝是焊盤網(wǎng) 格陣列(LGA)封裝時，還可在襯底120的下表面上界定接觸指(未顯示)。接觸墊 122及/或接觸指可在(例如)如此項技術(shù)中己知的電鍍工藝中鍍覆有一個或一個以上 金層。
在步驟200中將半導(dǎo)體裸片102a附加到襯底120之后，可在步驟302中將線接 合130附接在裸片102a上的線接合墊104與襯底120上的接觸墊122之間。線接合 130可在已知的線接合工藝中形成，例如正向或反向球形接合。在圖中所顯示的實施 例中，線接合130將沿裸片102a的所有四個邊緣被提供，但應(yīng)了解，在進一步實施例 中，裸片102a的一個或一個以上邊緣可不包含接合墊104或線接合130。
根據(jù)本發(fā)明，局部化空腔IIO在不必以間隔層等將重疊的裸片間隔開的情況下允 許多個半導(dǎo)體裸片以完全重疊的關(guān)系堆疊。因此，在步驟310中，可使用已知的裸片 附接粘合劑將第二半導(dǎo)體裸片102b附加在半導(dǎo)體裸片102a頂上。當(dāng)將裸片102b安裝 在裸片102a頂上時，來自底部裸片102a的線接合130配合在裸片102b的下側(cè)上的局 部化空腔110內(nèi)。因此，來自裸片102a的線接合130不接觸裸片102b也不使其短路。 以此方式，局部化空腔允許在不使用間隔層的情況下將裸片102b直接安裝在裸片102a 頂上。在步驟312中，可以類似于上文所描述的方式將裸片102b線接合到具有第二組線接合130的襯底120。
如圖13的流程圖中的虛線箭頭所指示，可重復(fù)步驟310及312來以類似于將裸 片102b安裝在裸片102a頂上的方式在裸片堆疊頂部上添加額外的裸片。圖14顯示安 裝于裸片堆疊(不具有線接合)上的一個額外裸片102c，但在進一步實施例中，裸片 堆疊可包含僅兩個裸片或三個以上裸片。對于每一堆疊式裸片，堆疊中的裸片的線接 合配合在由安裝在其上的下一裸片的局部化空腔110所形成的空間內(nèi)。因此，所述堆 疊可在仍具有低總高度的同時包含若干裸片。
在上文所描述的實施例中，線接合130可以是未經(jīng)涂覆的金，但是其也可替代地 為銅、鋁或其它金屬。在本發(fā)明進一步實施例中，可以聚合物絕緣將所述線接合預(yù)絕 緣從而使得導(dǎo)線的表面不導(dǎo)電。此經(jīng)預(yù)絕緣的接合線將允許在不用擔(dān)心使裸片表面發(fā) 生短路的情況下將導(dǎo)線拉緊到裸片102的上表面。這一實施例將允許局部化空腔110 形成有更淺的垂直深度(因為接合線具有低高度)。適合用于本發(fā)明的經(jīng)預(yù)絕緣的接 合線的兩個實例揭示于以下專利中名稱為"Resin Coated Bonding Wire, Method Of Manufacturing The Same, And Semiconductor Device (經(jīng)樹脂涂布的接合線、制造經(jīng)樹 脂涂布的接合線及半導(dǎo)體裝置的方法)"的美國專利第5,396,104號及名稱為"High Density Integrated Circuits And The Method Of Packaging the Same (高密度集成電路及 封裝高密度集成電路的方法)"的美國公開專利申請案第2004/0124545號，這兩個專 利的整體內(nèi)容均以引用方式并入本文中。
現(xiàn)在參照圖15的側(cè)視圖，在形成裸片堆疊并將其線接合到襯底120上的接合墊 之后，可在步驟316中將裸片堆疊封閉在模制復(fù)合物150內(nèi)，并在步驟318中將其從 所述板單個化，從而形成成品半導(dǎo)體裸片封裝160。模制復(fù)合物150可以是(例如) 可從住友(Sumitomo)公司及日東電工(NittoDenko)公司(總部均在日本)購得的 己知環(huán)氧樹脂。在某些實施例中，可在步驟320中將成品封裝160任選地封閉在蓋內(nèi)。
在實施例中，用于封裝160內(nèi)的半導(dǎo)體裸片102可包含一個或一個以上快閃存儲 器芯片，且可能包含例如ASIC的控制器，以使得封裝160可用作快閃存儲器裝置。 應(yīng)了解，封裝160可包含半導(dǎo)體裸片，在本發(fā)明進一步實施例中所述半導(dǎo)體裸片經(jīng)配 置以執(zhí)行其它功能。
應(yīng)了解，局部化空腔110可以各種各樣的配置在位于裸片102下側(cè)處的邊緣的一 部分中形成以提供用于各種各樣的線接合配置的空間。圖16-19中顯示兩個此進一步 實例。在圖16及17的俯視及側(cè)視圖中，局部化空腔110提供用于將沿裸片102的第 一邊緣140的裸片接合墊104線接合到沿裸片102的第二鄰近邊緣142的接觸墊122 的空間。在俯視及側(cè)視圖18及19中，局部化空腔形成在裸片邊緣140及142中具有 開口的彎曲隧道，但經(jīng)形成以使得邊緣140與142之間的角完好無損。這一配置同樣 允許將沿裸片102的第一邊緣的裸片接合墊104線接合到沿裸片102的第二邊緣142 的接觸墊122。側(cè)壁顯示為彎曲的，但應(yīng)了解，在替代實施例中，所述側(cè)壁可以是直 的且在鄰近側(cè)之間延伸。在圖20及21的俯視圖及側(cè)視圖中，局部化空腔114不用于提供用于線接合的空 間，而是提供用于組件146的空間，所述組件可以是無源組件或輔助半導(dǎo)體裸片?？?腔114允許在襯底上將裸片102直接定位在組件146上部?？涨?14將組件146與裸 片102隔離。這一配置增加了可供組件表面安裝到襯底120的位置的靈活性。
到此時為止，局部化空腔110己被揭示為在半導(dǎo)體裸片內(nèi)形成。在圖22中所示 的替代實施例中，局部化空腔172可替代地在間隔層170中形成。間隔層170定位在 一對裸片102a與102b之間。間隔層170可具有已知構(gòu)造，只是一個或一個以上局部 化空腔172可形成且提供于上文所描述的層170中。相比之下，間隔層170中的局部 化空腔172與裸片102中的局部化空腔110之間的一個不同是，局部化空腔172可如 圖22中所示一直穿過間隔層170的厚度而形成。因此，例如圖22中所示的間隔層170 已將整個前角移除。應(yīng)了解，在替代實施例中，局部化空腔172可在間隔層170的底 表面中形成且僅部分地穿過如局部化空腔110中的厚度而延伸。
間隔層170的厚度僅需要足以防止來自裸片102a的線接合130接觸裸片102b的 下表面。在存在間隔層170的情況下，裸片102a、 102b無需包含局部化空腔。
在進一步實施例中，間隔層170可提供為最底層，且包含用于容納經(jīng)表面安裝的 組件的一個或一個以上局部化空腔172，類似于上文針對圖20及21所描述的裸片102。 此實施例中的空腔172允許在襯底上將間隔層170直接定位在經(jīng)表面安裝的組件的頂 部上?？涨?72將所述組件與安裝在其上方的裸片102隔離。這一配置增加了可供組 件表面安裝到所述襯底的位置的靈活性。本文中使用的術(shù)語"最底層"可指代安裝在 襯底120上的包含空腔172的間隔層170或安裝在襯底120上的包含空腔114的裸片 102。
出于圖解說明及說明目的，上文已提供了對本發(fā)明的詳細說明。不希望本發(fā)明為 窮舉性或?qū)⒈景l(fā)明限定為所揭示的具體形式。依據(jù)上述教示，可做出許多修改及改變。 選擇所描述的實施例以最好地解釋本發(fā)明原理及其實際應(yīng)用，從而使所屬領(lǐng)域的技術(shù) 人員能夠在各種實施例中且使用適合于所預(yù)期的特定應(yīng)用的各種修改來最好地利用本 發(fā)明。希望本發(fā)明的范圍由所附權(quán)利要求書來界定。
權(quán)利要求
1、一種制造半導(dǎo)體裝置的方法，其包括以下步驟(a)將第一半導(dǎo)體裸片附加到襯底；(b)對在鄰近所述第一半導(dǎo)體裸片的側(cè)的墊與位于所述襯底上的墊之間的導(dǎo)線進行線接合；(c)形成第二半導(dǎo)體裸片，所述第二半導(dǎo)體裸片包含位于所述半導(dǎo)體裸片的側(cè)中且占據(jù)少于整個側(cè)的局部化空腔；及(d)將所述第二半導(dǎo)體裸片附加在所述第一半導(dǎo)體裸片的頂部上，其中在所述步驟(b)中經(jīng)線接合的所述導(dǎo)線定位于所述局部化空腔內(nèi)。
2、 如權(quán)利要求1所述的方法，其中所述形成在側(cè)中包含局部化空腔的第二半導(dǎo) 體裸片的步驟(C)包括形成具有局部化空腔的所述第二半導(dǎo)體裸片的步驟，所述局部化 空腔形成于所述第二半導(dǎo)體裸片的底表面中且延伸到去往與所述第二半導(dǎo)體裸片的所 述底表面相對的頂表面的途中。
3、 如權(quán)利要求2所述的方法，其進一步包括在所述第二半導(dǎo)體裸片的所述頂表 面上形成裸片接合墊的步驟(e)，所述裸片接合墊在所述頂表面中的位置對應(yīng)于所述局 部化空腔在所述第二半導(dǎo)體裸片的所述底表面中的位置。
4、 如權(quán)利要求3所述的方法，其進一步包括以下步驟形成第三半導(dǎo)體裸片的 步驟(g)，所述第三半導(dǎo)體裸片包含位于所述第三半導(dǎo)體裸片的側(cè)中且占據(jù)少于所述整 個側(cè)的局部化空腔；及將所述第三半導(dǎo)體裸片附加在所述第二半導(dǎo)體裸片的頂部上的 步驟(h)，其中在所述步驟(f)中經(jīng)連接的所述導(dǎo)線定位于所述第三半導(dǎo)體裸片的所述局 部化空腔內(nèi)。
5、 如權(quán)利要求1或4所述的方法，其進一步包括在所述第二半導(dǎo)體裸片的一個 或一個以上側(cè)中形成多個局部化空腔的步驟(j)，所述第二半導(dǎo)體裸片的側(cè)上的所有局 部化空腔加起來占據(jù)少于所述整個側(cè)。
6、 如權(quán)利要求5所述的方法，其進一步包括對在位于所述第一半導(dǎo)體裸片上的 墊與位于所述襯底上的墊之間的多個額外導(dǎo)線進行線接合的步驟(k)，每一線接合被接 納于所述第二半導(dǎo)體裸片的局部化空腔內(nèi)。
7、 如權(quán)利要求6所述的方法，其進一步包括沿所述第二半導(dǎo)體裸片的邊緣在所 述第二半導(dǎo)體裸片的頂表面上形成多個裸片接合墊的步驟(m)，在所述步驟(j)中形成于 所述第二半導(dǎo)體裸片的所述表面的底部中的所述第二半導(dǎo)體裸片中的所述局部化空腔 對應(yīng)于在所述步驟(m)中形成于所述第二半導(dǎo)體裸片的所述頂表面中的所述裸片接合 墊的位置。
8、 如權(quán)利要求1所述的方法，其中所述形成在側(cè)中包含局部化空腔的第二半導(dǎo) 體裸片的步驟(c)包括形成穿過所述第二半導(dǎo)體裸片的底部部分的隧道的步驟，所述隧道在所述第二半導(dǎo)體裸片的鄰近側(cè)上具有開口。
9、 一種半導(dǎo)體裸片，其包括 集成電路；一個或一個以上裸片接合墊，其形成于所述半導(dǎo)體裸片的活動表面上；及 一個或一個以上局部化空腔，其形成于所述半導(dǎo)體裸片的不活動表面中且沿著所 述裸片的一個或一個以上側(cè)，所述半導(dǎo)體裸片的任一側(cè)中的所述一個或一個以上局部化空腔占據(jù)少于所述半導(dǎo)體裸片的整個側(cè)。
10、 如權(quán)利要求9所述的半導(dǎo)體裸片，其中所述一個或一個以上裸片接合墊在所 述半導(dǎo)體裸片的所述活動表面上的位置對應(yīng)于所述一個或一個以上局部化空腔在所述半導(dǎo)體裸片的所述不活動表面中的位置。
11、 如權(quán)利要求IO所述的半導(dǎo)體裸片，其進一步包括額外空腔，所述額外空腔 形成于所述不活動表面內(nèi)且從所述半導(dǎo)體裸片的每一側(cè)向內(nèi)留出空間以用于在其中接 納組件。
12、 如權(quán)利要求11所述的半導(dǎo)體裸片，其中所述額外空腔經(jīng)大小設(shè)定以在其中 接納所述額外組件而不使所述額外組件接觸所述額外空腔的側(cè)壁。
13、 如權(quán)利要求12所述的半導(dǎo)體裸片，其中局部化空腔包括穿過所述半導(dǎo)體裸 片的底部部分的隧道，所述隧道在所述半導(dǎo)體裸片的鄰近側(cè)上具有開口 。
14、 如權(quán)利要求13所述的半導(dǎo)體裸片，其中所述隧道包含彎曲側(cè)壁。
15、 如權(quán)利要求13所述的半導(dǎo)體裸片，其中所述隧道包含直側(cè)壁。
全文摘要
本發(fā)明揭示一種制造半導(dǎo)體裸片及低輪廓半導(dǎo)體封裝的方法。所述半導(dǎo)體封裝可包含安裝到襯底的至少第一及第二堆疊式半導(dǎo)體裸片。可將所述第一及/或第二半導(dǎo)體裸片制造為具有沿所述半導(dǎo)體裸片的側(cè)邊緣穿過所述半導(dǎo)體裸片的底表面的若干局部化空腔。側(cè)中的所述一個或一個以上局部化空腔占據(jù)少于整個側(cè)。因此，所述局部化空腔允許半導(dǎo)體裸片的低高度堆疊同時為每一裸片提供高程度的結(jié)構(gòu)完整性，以防止所述裸片邊緣在制造期間破裂或斷裂。
文檔編號H01L21/50GK101621012SQ20091015152
公開日2010年1月6日 申請日期2009年6月30日 優(yōu)先權(quán)日2008年6月30日
發(fā)明者什里卡·巴加斯, 奇門·于, 廖智清, 赫姆·塔基阿爾 申請人:桑迪士克股份有限公司