專利名稱：芯片封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種封裝結(jié)構(gòu)及其制造方法，且特別是有關(guān)于一種單芯片及多芯 片的封裝結(jié)構(gòu)及其制造方法。
背景技術(shù)：
請(qǐng)參照?qǐng)D1，其繪示傳統(tǒng)上的一種單芯片或多芯片的封裝結(jié)構(gòu)的示意圖。單芯片或 多芯片的封裝結(jié)構(gòu)100包括至少一芯片102、數(shù)個(gè)結(jié)構(gòu)材料層104、一介電層106、數(shù)個(gè)焊 墊107、及一金屬層110。數(shù)個(gè)焊墊107設(shè)置在芯片102上。數(shù)個(gè)結(jié)構(gòu)材料層104連接于芯 片102的側(cè)面，且結(jié)構(gòu)材料層104與芯片102的上表面齊平。介電層106設(shè)置在齊平的結(jié) 構(gòu)材料層104與芯片102的上表面。介電層106具有數(shù)個(gè)開孔108。金屬層110設(shè)置于介 電層106上及數(shù)個(gè)開孔108的側(cè)壁。然而，若欲增加上述的封裝結(jié)構(gòu)的電性連接密度，則須先對(duì)結(jié)構(gòu)材料層104進(jìn)行 鉆孔(through molding compound)。然而，就現(xiàn)階段技術(shù)而言，此種鉆孔技術(shù)的成本較為昂
蟲
貝ο

發(fā)明內(nèi)容
本發(fā)明有關(guān)于一種單芯片及多芯片的封裝結(jié)構(gòu)及其制造方法，于芯片周圍的結(jié)構(gòu) 材料中置放線路結(jié)構(gòu)，能在小尺寸的封裝件中增加電性連接的密度，且能提高工藝良率、降 低制造成本。根據(jù)本發(fā)明的一方面，提出一種芯片封裝結(jié)構(gòu)，包括一芯片模塊、數(shù)個(gè)線路結(jié)構(gòu)、 一填充材料層、及一重新布線層。芯片模塊包括一芯片，其具有一主動(dòng)面。數(shù)個(gè)線路結(jié)構(gòu)設(shè) 置于芯片的周圍，其中每一線路結(jié)構(gòu)具有一線路及一第一表面。填充材料層包覆芯片及該 些線路結(jié)構(gòu)，其中填充材料層具有第二表面，且主動(dòng)面、每一第一表面及第二表面實(shí)質(zhì)上共 平面。重新布線層設(shè)置于主動(dòng)面、每一第一表面及第二表面上，用以電性連接芯片及每一線 路。根據(jù)本發(fā)明的再一方面，提出一種芯片封裝結(jié)構(gòu)的制造方法，包括提供一芯片模 塊及一基板，芯片模塊包括一芯片，其具有一主動(dòng)面；形成一貫通孔于基板，以形成數(shù)個(gè)線 路結(jié)構(gòu)，其中每一線路結(jié)構(gòu)具有一線路及一第一表面；置放芯片及該些線路結(jié)構(gòu)于一具有 黏貼層的對(duì)位載具，以使芯片容置于貫通孔中，且該些線路結(jié)構(gòu)位于芯片的周圍；形成一填 充材料層，以包覆芯片及該些線路結(jié)構(gòu)，其中填充材料層具有相對(duì)的第二表面及另一第二 表面，且主動(dòng)面、每一第一表面及第二表面實(shí)質(zhì)上共平面；將一具有黏貼層的工藝載具設(shè)置 于另一第二表面；移除對(duì)位載具，以暴露出主動(dòng)面、每一第一表面及第二表面；倒置工藝載 具、填充材料層及其包覆的芯片及該些線路結(jié)構(gòu)；以及設(shè)置一重新布線層于主動(dòng)面、每一第 一表面及第二表面上，以電性連接芯片及每一線路。根據(jù)本發(fā)明的又一方面，提出一種層疊封裝件的制造方法，包括形成一第一封裝 體；以及堆棧一第二封裝體于該第一封裝體的上方。第一封裝體的形成方法包括提供一芯片模塊及一基板，芯片模塊包括一芯片且其具有一主動(dòng)面；形成一貫通孔于基板，以形成 數(shù)個(gè)線路結(jié)構(gòu)，其中每一線路結(jié)構(gòu)具有一線路及一第一表面；置放芯片及該些線路結(jié)構(gòu)于 一具有黏貼層的對(duì)位載具，以使芯片容置于貫通孔中，且該些線路結(jié)構(gòu)位于芯片的周圍；形 成一填充材料層，以包覆芯片及該些線路結(jié)構(gòu)，其中填充材料層具有相對(duì)的第二表面及另 一第二表面，且主動(dòng)面、每一第一表面及第二表面實(shí)質(zhì)上共平面；將一具有黏貼層的工藝載 具設(shè)置于另一第二表面；移除對(duì)位載具，以暴露出主動(dòng)面、每一第一表面及第二表面；倒置 工藝載具、填充材料層及其包覆的芯片及該些線路結(jié)構(gòu)；以及設(shè)置一重新布線層于主動(dòng)面、 每一第一表面及第二表面上，以電性連接芯片及每一線路。為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖，作詳 細(xì)說明如下


圖1 (先前技藝)繪示傳統(tǒng)上的一種芯片封裝結(jié)構(gòu)的示意圖。圖2A至圖2M繪示依照本發(fā)明第一實(shí)施例的一種芯片封裝結(jié)構(gòu)的制造方法示意 圖。圖3A至圖3N繪示依照本發(fā)明第五實(shí)施例的一種芯片封裝結(jié)構(gòu)的制造方法示意 圖。圖4繪示依照本發(fā)明第二實(shí)施例的一種芯片封裝結(jié)構(gòu)的示意圖。圖5繪示依照本發(fā)明第三實(shí)施例的一種芯片封裝結(jié)構(gòu)的示意圖。圖6繪示依照本發(fā)明第四實(shí)施例的一種芯片封裝結(jié)構(gòu)的示意圖。圖7繪示依照本發(fā)明第六實(shí)施例的一種多芯片封裝結(jié)構(gòu)的示意圖。主要組件符號(hào)說明100 單芯片或多芯片的封裝結(jié)構(gòu)102、220:芯片104:結(jié)構(gòu)材料層106:介電層107、222:焊墊108,5921,6921 開孔110:金屬層200、300、400、500、600、700 芯片封裝結(jié)構(gòu)210、310 基板212,312 貫通孔214 線路結(jié)構(gòu)214a、314a 第一表面214b,314b 另一第一表面2141、2143、3141、3143 槽孔216、316、516 線路220a、320a 主動(dòng)面230、330 對(duì)位載具
232、332 黏貼層240、340 填充材料層240a、340a 第二表面240b、340b、540b 另一第二表面2401、3401、5401 通孔2402、3402、5922、6922 導(dǎo)電材250、350 工藝載具252、352 黏貼層260、360、460、560、660 重新布線層262、362 第一介電層264、364 圖案化導(dǎo)電層266、366 第二介電層2621、2623、3621、3623 第一開孔272、274、372、374、474、572、574、674 外部連接件380 保護(hù)層382 黏著層592、692:導(dǎo)電層710:第一封裝體720 第二封裝體
具體實(shí)施例方式本發(fā)明的芯片封裝結(jié)構(gòu)主要于嵌入式芯片周圍的結(jié)構(gòu)材料中置放線路結(jié)構(gòu)，且采 用芯片、線路結(jié)構(gòu)及填充材料層的上表面為共平面的設(shè)計(jì)。本發(fā)明可適用于單芯片或多芯 片的封裝結(jié)構(gòu)，亦可適用于扇出式(fan-out)或扇入式(fan-in)的封裝結(jié)構(gòu)，且易于堆棧 為層疊封裝件(Package-on-package, POP)。第一實(shí)施例請(qǐng)參照?qǐng)D2M，其繪示依照本發(fā)明第一實(shí)施例的一種芯片封裝結(jié)構(gòu)的示意圖。芯 片封裝結(jié)構(gòu)200包括一芯片模塊、數(shù)個(gè)線路結(jié)構(gòu)214、一填充材料層240、及一重新布線層 260。芯片模塊包括一芯片220，其具有一主動(dòng)面220a。數(shù)個(gè)線路結(jié)構(gòu)214是設(shè)置于芯片220 的周圍。請(qǐng)同時(shí)參照?qǐng)D2B，每一線路結(jié)構(gòu)214具有一線路216及一第一表面214a。在圖2M 中，填充材料層240是包覆芯片220及該些線路結(jié)構(gòu)214。填充材料層240具有第二表面 240a,且主動(dòng)面220a、每一第一表面214a及第二表面240a實(shí)質(zhì)上共平面。填充材料層240 的材料可為光敏式材質(zhì)(photo-imageable)或非光敏式材質(zhì)，且較佳地為一封膠(molding compound)，但不以此為限，其它可填充的結(jié)構(gòu)性材料亦適用于本發(fā)明。重新布線層260設(shè) 置于主動(dòng)面220a、每一第一表面214a及第二表面240a上，用以電性連接芯片220及每一線 路214。此外，芯片封裝結(jié)構(gòu)200更可包括數(shù)個(gè)外部連接件272及274，分別設(shè)置于重新布 線層260及填充材料層240上。本實(shí)施例的芯片封裝結(jié)構(gòu)200于嵌入式芯片200周圍的結(jié)構(gòu)材料中置放線路結(jié)構(gòu) 214，不但可作為封裝件的支撐結(jié)構(gòu)，更能在小尺寸的封裝件中增加電性連接的密度，且相較于傳統(tǒng)上鉆孔技術(shù)的成本為低。此外，本實(shí)施例的芯片封裝結(jié)構(gòu)200采用芯片200、線路 結(jié)構(gòu)214及填充材料層240的上表面為共平面的設(shè)計(jì)，可有效提高重新布線層260的工藝 良率、降低制造成本。例如在涂布(coating)工藝中，此共平面的設(shè)計(jì)可使涂料具有均勻 的厚度；且在曝光工藝中，此共平面的設(shè)計(jì)可使曝光能量一致。芯片封裝結(jié)構(gòu)200的制造方 法包括下列步驟首先，請(qǐng)參照?qǐng)D2A，提供一基板210，此基板較佳地為有機(jī)基板或硅基板。接著，如 圖2B所示，形成一貫通孔212于基板210，以形成數(shù)個(gè)線路結(jié)構(gòu)214。每一線路結(jié)構(gòu)214具 有一線路216、及相對(duì)的一第一表面214a及另一第一表面214b。每一線路結(jié)構(gòu)214于第一 表面214a具有一槽孔2141，槽孔2141暴露出一部份的線路216。每一線路結(jié)構(gòu)214于另 一第一表面214b具有另一槽孔2143，另一槽孔2143暴露出另一部份的線路216。如圖2C所示，提供一芯片模塊，芯片模塊包括一芯片220，其具有一主動(dòng)面220a且 至少一接墊222設(shè)置于主動(dòng)面220a上。再者，置放芯片220及該些線路結(jié)構(gòu)214于一具有 黏貼層232的對(duì)位載具230，以使芯片220容置于貫通孔212中，而該些線路結(jié)構(gòu)214位于 芯片220的周圍。由于貫通孔212略大于芯片220，芯片220與該些線路結(jié)構(gòu)214之間具有 一間隙。請(qǐng)參照?qǐng)D2D，接著，形成一填充材料層240，以包覆芯片220及該些線路結(jié)構(gòu)214。 此時(shí)，填充材料層240更置入于芯片220與該些線路結(jié)構(gòu)214間之間隙中。如圖2D所示， 填充材料層240具有相對(duì)的第二表面240a及另一第二表面240b，且主動(dòng)面220a、每一第一 表面214a及第二表面240a實(shí)質(zhì)上共平面。在圖2E中，形成填充材料層240的通孔2401，通孔2401從另一第二表面240a貫 穿至另一槽孔2143 (繪示于圖2B)。而后，容置一導(dǎo)電材2402于通孔2401中。請(qǐng)參照?qǐng)D2F，將一具有黏貼層252的工藝載具250設(shè)置于另一第二表面240b (繪 示于圖2D)。并且，移除具有黏貼層232的對(duì)位載具230，以暴露出主動(dòng)面220a、每一第一表 面214a及第二表面240a。然后，倒置工藝載具250、填充材料層240及其包覆的芯片220及該些線路結(jié)構(gòu) 214，如圖2G所示。接著，設(shè)置一重新布線層260 (繪示于圖2M)于主動(dòng)面220a、每一第一表面214a及 第二表面240a上，以電性連接芯片220及每一線路216。重新布線層260穿過槽孔2141 (繪 示于圖2B)以與部分的線路216電性連接，且通過接墊222 (繪示于圖2C)以與芯片220電 性連接。重新布線層260的形成包括以下步驟于圖2H中，先形成一第一介電層262，第一 介電層262可與填充材料層240為同一種材料，也可為不同材料。再者于圖21中形成數(shù)個(gè) 第一介電層262的第一開孔2621及2623，其中第一開孔2621是對(duì)應(yīng)于槽孔2141以暴露部 分的線路216，而第一開孔2623對(duì)應(yīng)于接墊222以暴露出接墊222。第一開孔2621及2623 的形成方法較佳地為曝光顯影(exposing and developing)，但不在此限，其它方法如激光 (Iaserdrilling)或機(jī)械鉆孔(mechanical drilling)或沖壓(punch)均可利用在此工藝。 接著，于圖2J中配置一圖案化導(dǎo)電層264于第一介電層262的上表面、第一開孔2621及 2623的側(cè)壁、暴露出的接墊222、及暴露出的部分線路216。而后，于圖2K中配置一第二介 電層266于圖案化導(dǎo)電層264及第一介電層262上。并且，于圖2L中形成第二介電層262 的數(shù)個(gè)第二開孔2661，暴露出圖案化導(dǎo)電層264(繪示于圖2J)且容置一導(dǎo)電材2662。
請(qǐng)參照?qǐng)D2M，最后，設(shè)置數(shù)個(gè)外部連接件272于該導(dǎo)電材2662上，并設(shè)置數(shù)個(gè)外部 連接件274于該導(dǎo)電材2402上，而形成具有上述芯片封裝結(jié)構(gòu)200的封裝件。外部連接件 272及274較佳地為焊料凸塊(solder bump)或焊球(solder ball)。第二實(shí)施例相較于第一實(shí)施例，本實(shí)施例省略上述圖2L中的于第二介電層262形成數(shù)個(gè)第二 開孔2661及容置導(dǎo)電材2662于數(shù)個(gè)第二開孔2661的步驟，且省略上述圖2M中的設(shè)置數(shù) 個(gè)外部連接件272于該導(dǎo)電材2662上的步驟，以形成一具有圖4的芯片封裝結(jié)構(gòu)400的封 裝件。亦即，本實(shí)施例的芯片封裝結(jié)構(gòu)400的制造方法包括第2A至2K圖的步驟以及圖2M 的部分步驟。圖4的芯片封裝結(jié)構(gòu)400的重新布線層460并不具有開孔，因而芯片封裝結(jié) 構(gòu)400的該側(cè)未設(shè)置外部連接件，僅以其另一側(cè)的外部連接件474作為對(duì)外連接的管道。第三實(shí)施例相較于第一實(shí)施例，本實(shí)施例省略前述圖2E中的于填充材料層240的通孔2401 容置導(dǎo)電材2402的步驟，而以下列步驟取代之請(qǐng)參照?qǐng)D5，一導(dǎo)電層592設(shè)置于填充材料 層540的另一第二表面540b、填充材料層540的通孔5401的側(cè)壁、及從通孔5401暴露出 的部分的線路516。再者，一介電層594設(shè)置于導(dǎo)電層592上，介電層594可與填充材料層 540為同一種材料，也可為不同材料。并且，介電層594具有數(shù)個(gè)開孔5921，其暴露出導(dǎo)電 層592。該些開孔5921的形成方法較佳地為曝光顯影(exposing and developing)，但不 在此限，其它方法如激光(laser drilling)或機(jī)械鉆孔(mechanical drilling)或沖壓 (punch)均可利用在此工藝。此外，導(dǎo)電材5922填充于該些開孔5921。亦即，本實(shí)施例的 芯片封裝結(jié)構(gòu)500的制造方法除了包括第一實(shí)施例的第2A至2D圖的步驟、圖2E的部分步 驟及第2F至2M圖的步驟，且更包括形成導(dǎo)電層592的步驟、形成具有數(shù)個(gè)開孔5921的介 電層594的步驟、及填充導(dǎo)電材5922于該些開孔5921的步驟。相較于第一實(shí)施例，本實(shí)施 例的芯片封裝結(jié)構(gòu)500的其一側(cè)可具有更多外部連接件574。第四實(shí)施例相較于第三實(shí)施例，本實(shí)施例省略上述圖2L中的于第二介電層262形成數(shù)個(gè)第二 開孔2661及容置導(dǎo)電材2662于數(shù)個(gè)第二開孔2661的步驟，且省略上述圖2M中的設(shè)置數(shù) 個(gè)外部連接件272于該導(dǎo)電材2662上的步驟，以形成一具有圖6的芯片封裝結(jié)構(gòu)600的封 裝件。亦即，本實(shí)施例的芯片封裝結(jié)構(gòu)600的制造方法除了包括第一實(shí)施例的第2A至2D 圖的步驟、圖2E的部分步驟、第2F至2K圖的步驟以及圖2M的部分步驟，且更包括形成導(dǎo) 電層692的步驟、形成具有數(shù)個(gè)開孔6921的介電層694的步驟、及填充導(dǎo)電材6922于該些 開孔6921的步驟。相較于第三實(shí)施例，本實(shí)施例的重新布線層660并不具有開孔，因而芯 片封裝結(jié)構(gòu)600的該側(cè)未設(shè)置外部連接件，僅以另一側(cè)的外部連接件674作為對(duì)外連接的 管道。而相較于第一實(shí)施例，圖6的芯片封裝結(jié)構(gòu)600的另一側(cè)同樣可具有更多外部連接 件 674。第五實(shí)施例請(qǐng)參照?qǐng)D3N，其繪示依照本發(fā)明第一實(shí)施例的一種芯片封裝結(jié)構(gòu)的示意圖。芯片 封裝結(jié)構(gòu)300包括一芯片模塊、數(shù)個(gè)線路結(jié)構(gòu)314、一填充材料層340、一重新布線層360、 及一具有黏著層382的保護(hù)層380。芯片模塊包括一芯片320，其具有一主動(dòng)面320a。數(shù) 個(gè)線路結(jié)構(gòu)314是設(shè)置于芯片320的周圍。請(qǐng)同時(shí)參照?qǐng)D3B，每一線路結(jié)構(gòu)314具有一線路316及一第一表面314a。在圖3N中，填充材料層340是包覆芯片320及該些線路結(jié) 構(gòu)314。填充材料層340具有第二表面340a及另一第二表面340b，且主動(dòng)面320a、每一 第一表面314a及第二表面240a實(shí)質(zhì)上共平面。填充材料層340的材料可為光敏式材質(zhì) (photo-imageable)或非光敏式材質(zhì)，且較佳地為一封膠(molding compound)，但不以此為 限，其它可填充的結(jié)構(gòu)性材料亦適用于本發(fā)明。重新布線層360設(shè)置于主動(dòng)面320a、每一第 一表面314a及第二表面340a上，用以電性連接芯片320及每一線路314。黏著層382設(shè)置 于另一第二表面340b，且保護(hù)層380設(shè)置于黏著層上，其中黏著層382用以連接保護(hù)層380 及填充材料層340。較佳地，保護(hù)層380為一散熱片。此外，芯片封裝結(jié)構(gòu)300更可包括 數(shù)個(gè)外部連接件372及374，分別設(shè)置于重新布線層360及填充材料層340上。本實(shí)施例的芯片封裝結(jié)構(gòu)300于嵌入式芯片300周圍的結(jié)構(gòu)材料中置放線路結(jié)構(gòu) 314，不但可作為封裝件的支撐結(jié)構(gòu)，更能在小尺寸的封裝件中增加電性連接的密度，且相 較于傳統(tǒng)上鉆孔技術(shù)(through molding compound)的成本為低。此外，本實(shí)施例的芯片封 裝結(jié)構(gòu)300采用芯片300、線路結(jié)構(gòu)314及填充材料層340的上表面為共平面的設(shè)計(jì)，可有 效提高重新布線層360工藝良率、降低制造成本。例如在涂布(coating)工藝中，此共平 面的設(shè)計(jì)可使涂料具有均勻的厚度；且在曝光工藝中，此共平面的設(shè)計(jì)可使曝光能量一致。 芯片封裝結(jié)構(gòu)300的制造方法包括下列步驟首先，請(qǐng)參照?qǐng)D3A，提供一基板310，此基板較佳地為有機(jī)基板或硅基板。接著，如 圖3B所示，形成一貫通孔312于基板310，以形成數(shù)個(gè)線路結(jié)構(gòu)314。每一線路結(jié)構(gòu)314具 有一線路316、及相對(duì)的一第一表面314a及另一第一表面314b。每一線路結(jié)構(gòu)314于第一 表面314a具有一槽孔3141，槽孔3141暴露出一部份的線路316。每一線路結(jié)構(gòu)314于另 一第一表面314b具有另一槽孔3143，另一槽孔3143暴露出另一部份的線路316。如圖3C所示，提供一芯片模塊，芯片模塊包括一芯片320，其具有一主動(dòng)面320a且 至少一接墊322設(shè)置于主動(dòng)面320a上。再者，置放芯片320及該些線路結(jié)構(gòu)314于一具有 黏貼層332的對(duì)位載具330，以使芯片320容置于貫通孔312中，而該些線路結(jié)構(gòu)314位于 芯片320的周圍。由于貫通孔312略大于芯片320，芯片320與該些線路結(jié)構(gòu)314之間具有 一間隙。請(qǐng)參照?qǐng)D3D，接著，形成一填充材料層340，以包覆芯片320及該些線路結(jié)構(gòu)314。 此時(shí)，填充材料層340更置入于芯片320與該些線路結(jié)構(gòu)314間之間隙中。填充材料層的 材料可為光敏式材質(zhì)(photo-imageable)或非光敏式材質(zhì)，且較佳地為一封膠(molding compound)，但不以此為限，其它可填充的結(jié)構(gòu)性材料亦適用于本發(fā)明。如圖3D所示，填充 材料層340具有相對(duì)的第二表面340a及另一第二表面340b，且主動(dòng)面320a、每一第一表面 314a及第二表面340a實(shí)質(zhì)上共平面。在圖3E中，形成填充材料層340的通孔3401，通孔3401從另一第二表面340a貫 穿至另一槽孔3143 (繪示于圖3B)。而后，容置一導(dǎo)電材3402于通孔3401中。請(qǐng)參照?qǐng)D3F，移除具有黏貼層332的對(duì)位載具330，以暴露出主動(dòng)面320a、每一第 一表面314a及第二表面340a。接著，于圖3G中，將一具有黏著層382的保護(hù)層380以及一具有黏貼層352的工藝 載具350依序堆置于另一第二表面340b (繪示于圖3D)。黏著層382用以連接保護(hù)層380 及填充材料層340，而黏貼層352用以連接保護(hù)層380及工藝載具350。
然后，倒置具有黏貼層352的工藝載具350、具有黏著層382的保護(hù)層380、填充材 料層340及其包覆的芯片320及該些線路結(jié)構(gòu)314，如圖3H所示。接著，設(shè)置一重新布線層360 (繪示于圖3N)于主動(dòng)面320a、每一第一表面314a 及第二表面340a上，以電性連接芯片320及每一線路316 (繪示于圖3B)。重新布線層360 穿過槽孔3141 (繪示于圖3B)以與部分的線路316電性連接，且通過接墊322 (繪示于圖 3C)以與芯片320電性連接。重新布線層360的形成包括以下步驟于圖31中，先形成一 第一介電層362，第一介電層362可與填充材料層340為同一種材料，也可為不同材料。再 者，于圖3J中形成數(shù)個(gè)第一介電層362的第一開孔3621及3623，其中第一開孔3621對(duì) 應(yīng)于槽孔3141 (繪示于圖3B)以暴露部分的線路316，而第一開孔3623對(duì)應(yīng)于接墊322 以暴露出接墊322 (繪示于圖3C)。第一開孔3621及3623的形成方法較佳地為曝光顯影 (exposing anddeveloping)，但不在此限，其它方法如激光(laser drilling)或機(jī)械鉆孔 (mechanicaldrilling)或沖壓(punch)均可利用在此工藝。接著，于圖3K中配置一圖案 化導(dǎo)電層364于第一介電層362的上表面、第一開孔3621及3623的側(cè)壁、暴露出的接墊 322 (繪示于圖3C)、及暴露出的部分線路316。而后，于圖3L中配置一第二介電層366于圖 案化導(dǎo)電層364(繪示于圖3K)及第一介電層362(繪示于圖3J)上，第二介電層366可與 填充材料層340為同一種材料，也可為不同材料。并且，于圖3M中形成第二介電層362的 數(shù)個(gè)第二開孔3661，暴露出圖案化導(dǎo)電層364(繪示于圖3J)且容置一導(dǎo)電材3662。第二 開孔3661的形成方法較佳地為曝光顯影(exposing and developing)，但不在此限，其它方 法如激光(laser drilling)或機(jī)械鉆孔(mechanical drilling)或沖壓(punch)均可利 用在此工藝。請(qǐng)參照?qǐng)D3N，最后，設(shè)置數(shù)個(gè)外部連接件372于該導(dǎo)電材3662上，并設(shè)置數(shù)個(gè)外部 連接件374于該導(dǎo)電材3402上，而形成具有上述芯片封裝結(jié)構(gòu)300的封裝件。外部連接件 372及374較佳地為焊料凸塊(solder bump)或焊球(solder ball)。此外，本發(fā)明的另一實(shí)施例，其相較于第五實(shí)施例省略上述圖3M中的于第二介電 層362形成數(shù)個(gè)第二開孔3661及容置導(dǎo)電材3662于數(shù)個(gè)第二開孔3661的步驟，且省略上 述圖3N中的設(shè)置數(shù)個(gè)外部連接件372于該導(dǎo)電材3662上的步驟。亦即，此另一本實(shí)施例 的芯片封裝結(jié)構(gòu)的制造方法包括第五實(shí)施例的第3A至3L圖的步驟以及圖3M的部分步驟。再者，本發(fā)明的又一實(shí)施例，其相較于第五實(shí)施例，此又一實(shí)施例包括第五實(shí)施例 的第3A至3D圖的步驟、圖3E的部分步驟及第3F至3N圖的步驟，且更包括近似于第三實(shí) 施例的形成導(dǎo)電層的步驟、形成具有數(shù)個(gè)開孔的介電層的步驟、及填充導(dǎo)電材于該些開孔 的步驟，以取代前述圖3E中的于填充材料層340的通孔3401容置導(dǎo)電材3402的步驟。相 較于第五實(shí)施例，此又一實(shí)施例的芯片封裝結(jié)構(gòu)的其一側(cè)可具有更多外部連接件。除此的外，本發(fā)明的再一實(shí)施例，其相較于第五實(shí)施例，此再一實(shí)施例省略上述圖 3M中的于第二介電層362形成數(shù)個(gè)第二開孔3661及容置導(dǎo)電材3662于數(shù)個(gè)第二開孔3661 的步驟，且省略上述圖3N中的設(shè)置數(shù)個(gè)外部連接件372于該導(dǎo)電材3662上的步驟。亦即， 此再一實(shí)施例的芯片封裝結(jié)構(gòu)的制造方法除了包括第五實(shí)施例的第3A至3D圖的步驟、圖 3E的部分步驟、第3F至3L圖的步驟以及圖3N的部分步驟，且更包括近似于第四實(shí)施例的 形成導(dǎo)電層的步驟、形成具有數(shù)個(gè)開孔的介電層的步驟、及填充導(dǎo)電材于該些開孔的步驟。 相較于該又一實(shí)施例，此再一實(shí)施例的重新布線層并不具有開孔，因而芯片封裝結(jié)構(gòu)的該側(cè)未設(shè)置外部連接件，僅以另一側(cè)的外部連接件作為對(duì)外連接的管道。而相較于第五實(shí)施 例，此再一芯片封裝結(jié)構(gòu)的另一側(cè)同樣可具有更多外部連接件。上述各種實(shí)施例的芯片封裝結(jié)構(gòu)為一單芯片封裝結(jié)構(gòu)。然而，當(dāng)芯片模塊包括數(shù) 個(gè)該芯片，則可成為一多芯片封裝結(jié)構(gòu)。每一芯片的周圍都設(shè)置有數(shù)個(gè)線路結(jié)構(gòu)。此外，數(shù) 個(gè)芯片的主動(dòng)面、填充材料層的第二表面、及數(shù)個(gè)線路結(jié)構(gòu)的第一表面實(shí)質(zhì)上共平面。此外，本發(fā)明的上述各種實(shí)施例的單芯片或多芯片封裝結(jié)構(gòu)皆可堆棧而成為一種 層疊封裝件(Package-on-package，POP)，其包括數(shù)個(gè)相同或相異的封裝體，依序堆棧于 其上方。舉例來說，請(qǐng)參照?qǐng)D7，其繪示本發(fā)明第六實(shí)施例的一種多芯片封裝結(jié)構(gòu)的示意圖。 層疊封裝結(jié)構(gòu)700包括一第一封裝體710以及一第二封裝體720。第二封裝體720堆棧于 第一封裝體710的上方，且第一封裝體710及第二封裝體720的至少其一可為上述各種實(shí) 施例的單芯片或多芯片封裝結(jié)構(gòu)。本發(fā)明上述實(shí)施例所揭露的芯片封裝結(jié)構(gòu)，具有多項(xiàng)優(yōu)點(diǎn)，以下僅列舉部分優(yōu)點(diǎn) 說明如下1.于嵌入式芯片周圍的結(jié)構(gòu)材料中置放線路結(jié)構(gòu)，不但可作為封裝件的支撐結(jié) 構(gòu)，更能在小尺寸的封裝件中增加電性連接的密度，且相較于傳統(tǒng)上鉆孔技術(shù)(through molding compound)的成本為低。2.采用芯片、線路結(jié)構(gòu)及填充材料層的上表面為共平面的設(shè)計(jì)，可有效提高重新 布線層的工藝良率、降低制造成本。例如在涂布(coating)工藝中，此共平面的設(shè)計(jì)可使 涂料具有均勻的厚度；且在曝光工藝中，此共平面的設(shè)計(jì)可使曝光能量一致。3.結(jié)構(gòu)靈活度高。不但可適用于單芯片或多芯片的封裝結(jié)構(gòu)，亦可適用于扇出式 (fan-out)或扇入式(fan-in)的封裝結(jié)構(gòu)，并且易于堆棧為層疊封裝件。綜上所述，雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本 發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更 動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求書所界定者為準(zhǔn)。
權(quán)利要求
一種芯片封裝結(jié)構(gòu)，包括一芯片模塊，包括一芯片，該芯片具有一主動(dòng)面；數(shù)個(gè)線路結(jié)構(gòu)，設(shè)置于該芯片的周圍，其中每一該些線路結(jié)構(gòu)具有一線路及一第一表面；一填充材料層，包覆該芯片及該些線路結(jié)構(gòu)，其中該填充材料層具有一第二表面，且該主動(dòng)面、該每一第一表面及該第二表面實(shí)質(zhì)上共平面；以及一重新布線層，設(shè)置于該主動(dòng)面、該每一第一表面及該第二表面上，用以電性連接該芯片及該每一線路。
2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中每一該些線路結(jié)構(gòu)于該第一表面具有一槽 孔，該槽孔暴露出一部份的該線路，且該重新布線層穿過該槽孔與該部分的線路電性連接。
3.如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其中該芯片包括至少一接墊，該重新布線層通 過該至少一接墊與該芯片電性連接。
4.如權(quán)利要求3所述的芯片封裝結(jié)構(gòu)，其中該重新布線層包括一第一介電層，具有數(shù)個(gè)第一開孔，該些第一開孔暴露出該至少一接墊及該部分的線路；一圖案化導(dǎo)電層，設(shè)置于該第一介電層的上表面、該些第一開孔的側(cè)壁、該暴露出的至 少一接墊、及該部分的線路；以及一第二介電層，設(shè)置于該圖案化導(dǎo)電層及該第一介電層上。
5.如權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其中該第二介電層具有數(shù)個(gè)第二開孔，暴露出 該圖案化導(dǎo)電層且容置一導(dǎo)電材。
6.如權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其中該芯片封裝結(jié)構(gòu)更包括數(shù)個(gè)外部連接件， 設(shè)置于該導(dǎo)電材上。
7.如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其中每一該些線路結(jié)構(gòu)更具有另一第一表面， 相對(duì)于該第一表面，且每一該些線路結(jié)構(gòu)于該另一第一表面具有另一槽孔，該另一槽孔暴 露出另一部份的該線路。
8.如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其中該填充材料層更具有另一第二表面及一通 孔，該另一第二表面相對(duì)于該第二表面，該通孔從該另一第二表面貫穿至該另一槽孔且容 置一導(dǎo)電材。
9.如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其中該填充材料層更具有另一第二表面及一通 孔，該另一第二表面相對(duì)于該第二表面，該通孔從該另一第二表面貫穿至該另一槽孔，且該 芯片封裝結(jié)構(gòu)更包括一導(dǎo)電層，設(shè)置于該另一第二表面、該通孔的側(cè)壁、及該另一部分的線路；以及一介電層，設(shè)置于該導(dǎo)電層上。
10.如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其中該填充材料層更具有另一第二表面及一 通孔，該另一第二表面相對(duì)于該第二表面，該通孔從該另一第二表面貫穿至該另一槽孔且 容置一導(dǎo)電材，且該芯片封裝結(jié)構(gòu)更包括一黏著層，設(shè)置于該另一第二表面；及一保護(hù)層，設(shè)置于該黏著層上，其中該黏著層用以連接該保護(hù)層及該填充材料層。
11.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中該芯片模塊包括數(shù)個(gè)該芯片，以使該芯片封裝結(jié)構(gòu)為一多芯片封裝結(jié)構(gòu)。
12.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中該填充材料層的材料為光敏式材質(zhì) (photo-imageable)或非光敏式材質(zhì)。
13.如權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其中該填充材料層的材料為光敏式材質(zhì)或非 光敏式材質(zhì)，且該第一介電層與該填充材料層的材料是相同或相異，且該第二介電層與該 填充材料層的材料是相同或相異。
14.一種芯片封裝結(jié)構(gòu)的制造方法，包括提供一芯片模塊及一基板，該芯片模塊包括一芯片，該芯片具有一主動(dòng)面； 形成一貫通孔于該基板，以形成數(shù)個(gè)線路結(jié)構(gòu)，其中每一該些線路結(jié)構(gòu)具有一線路及一第一表面；置放該芯片及該些線路結(jié)構(gòu)于一具有黏貼層的對(duì)位載具，以使該芯片容置于該貫通孔 中，且該些線路結(jié)構(gòu)位于該芯片的周圍；形成一填充材料層，以包覆該芯片及該些線路結(jié)構(gòu)，其中該填充材料層具有相對(duì)的一 第二表面及另一第二表面，且該主動(dòng)面、該每一第一表面及該第二表面實(shí)質(zhì)上共平面； 將一具有黏貼層的工藝載具設(shè)置于該另一第二表面； 移除該對(duì)位載具，以暴露出該主動(dòng)面、該每一第一表面及該第二表面； 倒置該工藝載具、該填充材料層及其包覆的該芯片及該些線路結(jié)構(gòu)；以及 設(shè)置一重新布線層于該主動(dòng)面、該每一第一表面及該第二表面上，以電性連接該芯片 及該每一線路。
15.如權(quán)利要求14所述的制造方法，其中在提供該芯片及該基板的步驟中，每一該些 線路結(jié)構(gòu)于該第一表面具有一槽孔，該槽孔暴露出一部份的該線路，且該芯片包括至少一 接墊。
16.如權(quán)利要求14所述的制造方法，其中且該重新布線層穿過該槽孔與該部分的線路 電性連接且通過該至少一接墊與該芯片電性連接。
17.如權(quán)利要求14所述的制造方法，其中設(shè)置該重新布線層的步驟包括形成一第一介電層，該第一介電層具有數(shù)個(gè)第一開孔，該些第一開孔暴露出該至少一 接墊及該部分的線路；配置一圖案化導(dǎo)電層于該第一介電層的上表面、該些第一開孔的側(cè)壁、該暴露出的至 少一接墊、及該部分的線路；以及配置一第二介電層于該圖案化導(dǎo)電層及該第一介電層上，其中該第二介電層具有數(shù)個(gè) 第二開孔，暴露出該圖案化導(dǎo)電層且容置一導(dǎo)電材。
全文摘要
一種芯片封裝結(jié)構(gòu)及其制造方法。芯片封裝結(jié)構(gòu)，包括一芯片模塊、數(shù)個(gè)線路結(jié)構(gòu)、一填充材料層、及一重新布線層。芯片模塊包括一芯片，其具有一主動(dòng)面。數(shù)個(gè)線路結(jié)構(gòu)設(shè)置于芯片的周圍，其中每一線路結(jié)構(gòu)具有一線路及一第一表面。填充材料層包覆芯片及該些線路結(jié)構(gòu)，其中填充材料層具有第二表面，且主動(dòng)面、每一第一表面及第二表面實(shí)質(zhì)上共平面。重新布線層設(shè)置于主動(dòng)面、每一第一表面及第二表面上，用以電性連接芯片及每一線路。
文檔編號(hào)H01L21/48GK101930956SQ20091014985
公開日2010年12月29日 申請(qǐng)日期2009年6月22日 優(yōu)先權(quán)日2009年6月22日
發(fā)明者吳怡婷, 翁肇甫 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司