專利名稱:半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種半導(dǎo)體器件的制造方法,尤其涉及一種分離柵型 (split gate type)半導(dǎo)體存儲器器件。
背景技術(shù):
非易失性半導(dǎo)體存儲器器件能夠電擦除和存儲數(shù)據(jù),即使沒有向該存儲 器器件供電也能保存數(shù)據(jù),因此其被越來越多地應(yīng)用到包含有移動(dòng)通信系統(tǒng) 和存儲卡的各種領(lǐng)域。
在這些非易失性存儲器器件中,閃存器件是這樣一種存儲器器件其能 夠運(yùn)行每個(gè)單元的程序,并且能夠擦除每個(gè)區(qū)塊或扇區(qū)的數(shù)據(jù)。
由于閃存器件使用導(dǎo)電材料諸如摻雜的多晶硅作為浮置柵極(floating
gate)的材料,因此介于相鄰的柵極結(jié)構(gòu)之間的寄生電容以高集成度增加。為
了解決快閃半導(dǎo)體存儲器器件的這一問題,人們已經(jīng)開發(fā)出了一種被稱為金 屬-氧化物-絕緣體-氧化物-半導(dǎo)體(MOIOS)存儲器器件的非易失性半導(dǎo)體存
儲器器件,諸如硅-氧化物-氮化物-氧化物-半導(dǎo)體(SONOS)存儲器器件或者 金屬-氧化物-氮化物-氧化物-半導(dǎo)體(MONOS)存儲器器件。這里,SONOS 存儲器器件使用硅作為控制柵極材料,而MONOS存儲器器件使用金屬作為 控制柵極材料。
MOIOS存儲器器件使用電荷陷阱(charge tmp)層,諸如氮化硅膜,代替 浮置柵極作為一個(gè)單元來存儲電荷。也就是說,通過以包含順序地堆疊的氧 化物膜、氮化物膜以及氧化物膜的氧化物-氮化物-氧化物(ONO)疊層(stack)
來取代形成在快閃半導(dǎo)體存儲器器件的存儲器單元中的襯底與控制柵極之 間的疊層(包含浮置柵極和堆疊在其上表面與下表面上的絕緣層),以獲得 MOIOS存儲器器件。上述MOIOS存儲器器件利用了閾值電壓根據(jù)氮化物膜中的電荷陷阱而轉(zhuǎn)變的特性。
MOIOS存儲器器件可以形成為疊層?xùn)判?stack gate type)、分離柵型或 由其組合的類型。這里,在分離柵型SONOS存儲器器件中,單元的特性可 能會受到氮化物膜長度的影響。
通常,通過在襯底上順序地沉積氧化物膜、氮化物膜以及氧化物膜,并 且使用光致抗蝕劑圖案蝕刻沉積的氧化物膜、氮化物膜以及氧化物膜,形成 分離柵極。這里,基于用于形成光致抗蝕劑圖案的光刻中套刻精度(overlay) 的變化,可能在分離柵極之間產(chǎn)生長度的差別。
圖IA至圖IB是示出了形成SONOS分離柵極的一般工藝的縱向剖視圖。 如圖1A所示,在襯底(未顯示)上順序地形成ONO層,即第一氧化物膜110、 氮化物膜120以及第二氧化物膜130。此后,通過執(zhí)行光刻來形成用于形成 分離柵極的光致抗蝕劑圖案140。
如圖1B所示,通過使用光致抗蝕劑圖案140作為掩模來蝕刻第二氧化 物膜130和氮化物膜120,形成分離的第二氧化物膜130-1與130-2以及分 離的氮化物膜120-1與120-2。此后,除去光致抗蝕劑圖案140。
在光致抗蝕劑圖案140的形成過程中,如圖1A所示,由于光的最小臨 界尺寸和套刻精度的變化,可能會產(chǎn)生光致抗蝕劑圖案140的未對準(zhǔn)。當(dāng)使 用未對準(zhǔn)的光致抗蝕劑圖案140將第二氧化物膜130和氮化物膜120圖案化 時(shí),第一分離氮化物膜120-1的長度Ll和第二分離氮化物膜120-2的長度 L2之間可能會有差別(例如L2>L1)。
當(dāng)?shù)谝环蛛x氮化物膜120-1的長度L1和第二分離氮化物膜120-2的長度 L2之間有差別時(shí),存儲器單元(例如閃存單元)的分離電荷陷阱氮化物膜的長 度會不均勻,并且存儲器單元特性的均勻度會下降,因此,會降低半導(dǎo)體器 件的可靠性。
發(fā)明內(nèi)容
因此,本發(fā)明致力于一種半導(dǎo)體器件的制造方法。
本發(fā)明的一個(gè)目的在于提供一種半導(dǎo)體器件的制造方法,該方法能夠根 據(jù)光刻中的套刻精度變化來防止存儲器單元之間的特性變化。
為實(shí)現(xiàn)本發(fā)明的這一目的以及其它優(yōu)點(diǎn),并且根據(jù)本發(fā)明的意圖,如此處具體實(shí)施和廣泛描述的,本發(fā)明提供一種半導(dǎo)體器件的制造方法,該方法 包含如下步驟在半導(dǎo)體襯底上形成氧化物-氮化物-氧化物(ONO)層,并且 通過蝕刻所述ONO層在所述半導(dǎo)體襯底上形成凹陷;在所述凹陷上形成高 于所述ONO層的垂直結(jié)構(gòu)圖案;在所述垂直結(jié)構(gòu)圖案的側(cè)壁上順序地形成 間隔件氧化物膜和第一多層?xùn)?gate poly),并且在所述第一多層?xùn)诺膫?cè)壁 的部分區(qū)域形成氮化物膜間隔件;除去所述氮化物膜間隔件,并且在所述第 一多層?xùn)诺膫?cè)壁上以間隔件形狀形成第二多層?xùn)牛灰约巴ㄟ^除去所述垂直結(jié) 構(gòu)圖案,形成彼此對稱分開的第一分離柵極和第二分離柵極。
利用本發(fā)明,能夠根據(jù)光刻中的套刻精度變化來防止存儲器單元之 間的特性變化。
應(yīng)當(dāng)理解,本發(fā)明的前述概括描述和下述具體描述這兩者都僅是示例性 的和說明性的,用于對本發(fā)明的權(quán)利要求提供進(jìn)一步說明。
附圖包含于本發(fā)明中以提供對本發(fā)明的進(jìn)一步理解,并且被合并到本申
請中并構(gòu)成本申請的一部分,附圖示出本發(fā)明的實(shí)施例,并且與說明書一起 用來解釋本發(fā)明的原理。在附圖中
圖1A至圖IB是示出了形成SONOS分離柵極的一般工藝的縱向剖視以及
圖2A至圖2M是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件制造方法 的縱向剖視圖。
具體實(shí)施例方式
下文中,將詳細(xì)參照本發(fā)明的優(yōu)選實(shí)施例,其實(shí)例在附圖中示出。 圖2A至圖2M是示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件制造方法 的縱向剖視圖。
首先,如圖2A所示,在半導(dǎo)體襯底(例如p-型襯底)210上形成有源區(qū) 213和器件隔離區(qū)215。有源區(qū)213可為p-型阱或n-型阱。
例如,在半導(dǎo)體襯底210上生長外延層,然后輕摻雜p-型雜質(zhì),即硼。 此后,使用光刻(photolithography)在半導(dǎo)體襯底210上形成用于形成有源區(qū)213的掩模,并且通過使用該掩模(未顯示)以高能量將n-型雜質(zhì)(例如磷) 的離子注入到外延層中來形成n-型阱。為了固定單元的閾值電壓,如有必要, 可執(zhí)行額外的雜質(zhì)離子注入。下文中,為圖示方便,半導(dǎo)體襯底210可包含 外延層。此后,通過凹陷的局部硅氧化(R-LOCOS)工藝或者淺溝槽隔離(STI) 工藝,形成器件隔離區(qū)215。
與上面描述不同的是,可首先在半導(dǎo)體襯底210上形成器件隔離區(qū)215, 然后可通過執(zhí)行選擇性離子注入來形成阱(例如p-型阱)。
此后,如圖2B所示,在半導(dǎo)體襯底210的有源區(qū)213上形成ONO層 220。該ONO層220包含隧道氧化物膜222、電荷陷阱(charge trap)氮化 物膜223以及緩沖氧化物膜224。
例如,可通過熱氧化在有源區(qū)213上生長厚度為50 80A的氧化硅,從 而形成隧道氧化物膜222。此外,還可以通過化學(xué)氣相沉積(CVD)或原子層 沉積(ALD)在有源區(qū)213上沉積高介電常數(shù)(high-k)的介電材料,諸如A1203, 從而形成隧道氧化物膜222。
此后,通過CVD在隧道氧化物膜222上沉積厚度為70~100A的氮化物 膜(S^Ny (x和y為自然數(shù))),從而形成電荷陷阱氮化物膜223。此后,通過 CVD在電荷陷阱氮化物膜223上沉積厚度為50-80A的氧化硅膜,從而形成 緩沖氧化物膜224。
此后,通過執(zhí)行光刻在ONO層220、例如緩沖氧化物膜224上形成光 致抗蝕劑圖案225。光致抗蝕劑圖案225可暴露緩沖氧化物膜224的部分區(qū) 域。
此后,如圖2C所示,使用光致抗蝕劑圖案225作為蝕刻掩模,蝕刻緩 沖氧化物膜224和電荷陷阱氮化物膜223,從而暴露隧道氧化物膜222的部 分區(qū)域227。
例如,通過干蝕刻除去緩沖氧化物膜224,通過干蝕刻或濕蝕刻除去電 荷陷阱氮化物膜223。這里,隧道氧化物膜222用作蝕刻停止層。通過灰化 或去膜(stripping)工藝除去光致抗蝕劑圖案225。
此后,如圖2D所示,在隧道氧化物膜222的暴露區(qū)域227上形成垂直 結(jié)構(gòu)230。例如,在半導(dǎo)體襯底210 (其中暴露了隧道氧化物膜222的區(qū)域 227)上沉積厚度為3000 4000A的氮化物膜或氧化硅膜。然后,通過光刻和垂直結(jié)構(gòu)230形成在隧 道氧化物膜222的區(qū)域227上。這里,垂直結(jié)構(gòu)230的厚度比電荷陷阱氮化 物膜223與緩沖氧化物膜224的總厚度厚。
此后,如圖2E所示,除去殘留在電荷陷阱氮化物膜223上的緩沖氧化 物膜224。然后,形成第一氧化物膜232,該第一氧化物膜232覆蓋通過除 去緩沖氧化物膜224而暴露的電荷陷阱氮化物膜223的上表面、以及垂直結(jié) 構(gòu)230的側(cè)壁和上表面。
例如,在除去緩沖氧化物膜224之后,通過熱氧化將氧化物膜生長到指 定厚度以及通過濕蝕刻將該氧化物膜生長到指定厚度,從而形成第一氧化物 膜232,以提高電荷陷阱氮化物膜223的膜品質(zhì)。第一氧化物膜232的總厚 度可為60~90A。
此后,使用CVD在第一氧化物膜232上沉積厚度為1000-1500A的多晶 硅,從而形成多晶硅層240,并且在多晶硅層240上沉積厚度為50 150A的 第一氮化物膜242。
此后,如圖2F所示,對第一氮化物膜242和多晶硅層240執(zhí)行回蝕工 藝。這里,對第一氮化物膜242和多晶硅層240執(zhí)行回蝕工藝直到暴露垂直 結(jié)構(gòu)230的上表面為止。
通過回蝕工藝,位于垂直結(jié)構(gòu)230上表面上的第一氮化物膜242和多晶 硅層240被完全除去,但是位于垂直結(jié)構(gòu)230的側(cè)壁上的多晶硅層240部分 地保留。此外,沒有被回蝕的第一氮化物膜242-1保留在剩余的多晶硅層 240-1側(cè)壁的部分區(qū)域上。例如,如圖2F所示,沒有被回蝕的第一氮化物膜 242-1可保留在剩余的多晶硅層240-1側(cè)壁的上部區(qū)域上。
此外,通過回蝕工藝,多晶硅層240、第一氧化物膜232以及電荷陷阱 氮化物膜223可被部分地回蝕,以部分地暴露隧道氧化物膜222。
因此,通過回蝕工藝,在垂直結(jié)構(gòu)230的側(cè)壁上以間隔件形狀形成第一 氧化物膜232。此外,多晶硅層240在垂直結(jié)構(gòu)230的側(cè)壁上,即在間隔件 形狀的第一氧化物膜232上以間隔件形狀形成第一多層?xùn)?40-1。此外,在 回蝕工藝期間沒有被回蝕的第一氮化物膜(下文中稱為"間隔件氮化物 膜")242-l保留在第一多層?xùn)?40-1側(cè)壁的部分區(qū)域上。
此后,如圖2G所示,由于在回蝕工藝期間的破壞(例如,等離子體破壞),所以通過回蝕工藝所暴露的隧道氧化物膜222的表面不均勻,因此隧道氧化 物膜222被除去。在除去隧道氧化物膜222而暴露的半導(dǎo)體襯底210上通過 熱氧化生長第二氧化物膜250。第二氧化物膜250可與外圍晶體管(未顯示) 的柵極氧化物膜(未顯示)同時(shí)形成。
在用于形成第二氧化物膜250的熱氧化中,由多晶硅所制成的第一多層 柵240-1的暴露表面被氧化。但是,在第一多層?xùn)?40-1側(cè)壁的部分區(qū)域中 形成的間隔件氮化物膜242-1防止了多晶硅的氧化,因此,具有間隔件氮化 物膜242-1的第一多層?xùn)?40-1側(cè)壁的該部分區(qū)域沒有被氧化。
此后,如圖2H所示,使用濕蝕刻除去在第一多層?xùn)?40-1側(cè)壁的部分 區(qū)域中形成的間隔件氮化物膜242-1。
此后,如圖21所示,在間隔件氮化物膜242-1被除去的第一多層?xùn)?40-1 的側(cè)壁上,以間隔件形狀形成第二多層?xùn)?55。例如,通過CVD在間隔件氮 化物膜242-1被除去的、具有第一多層?xùn)?40-1的半導(dǎo)體襯底210上沉積厚 度為1500 2000A的多晶硅,并且通過在沉積的多晶硅上執(zhí)行回蝕工藝,從 而形成第二多層?xùn)?55。
可在第一多層?xùn)?40-1的側(cè)壁上以間隔件形狀形成第二多層?xùn)?55。這 里,在第一多層?xùn)?40-1的除去了間隔件氮化物膜242-1的部分,第二多層 柵255接觸第一多層?xùn)?40-1,因此第一多層?xùn)?40-1與第二多層?xùn)?55電 連接。其原因是在第一多層?xùn)?40-1的除去了間隔件氮化物膜242-1的部 分,沒有形成第二氧化物膜250。
此后,如圖2J所示,除去垂直結(jié)構(gòu)230。垂直結(jié)構(gòu)230可通過干蝕刻或 濕蝕刻被除去。例如,如果垂直結(jié)構(gòu)230由氮化物制成,那么通過使用磷酸 進(jìn)行濕蝕刻可除去垂直結(jié)構(gòu)230。在通過蝕刻除去垂直結(jié)構(gòu)230之后,除去 殘留在垂直結(jié)構(gòu)230下面的隧道氧化物膜222。其原因是在垂直結(jié)構(gòu)230 的蝕刻期間,殘留在垂直結(jié)構(gòu)230下面的隧道氧化物膜222被破壞了。
通過除去垂直結(jié)構(gòu)230,在半導(dǎo)體襯底210上形成第一分離柵極280和 第二分離柵極285。第一分離柵極280和第二分離柵極285是自對準(zhǔn)以對稱 形成的。
由于第一分離柵極280的第一電荷陷阱氮化物膜223-1和第二分離柵極 285的第二電荷陷阱氮化物膜223-2的長度相同,所以,可以制造出在包含有第一分離柵極280的存儲器單元與包含有第二分離柵極285的存儲器單元 之間沒有特性差別的存儲器器件(例如閃存)。
此后,使用熱氧化,在通過除去殘留在垂直結(jié)構(gòu)230下面的隧道氧化物 膜222而暴露的半導(dǎo)體襯底210上形成第三氧化物膜260。
此后,如圖2K所示,通過執(zhí)行使用光刻的光致抗蝕劑圖案化工藝以及 雜質(zhì)離子注入工藝,在位于第三氧化物膜260下的半導(dǎo)體襯底210中形成第 一分離柵極280和第二分離柵極285的共源極區(qū)265。
例如,通過光刻在半導(dǎo)體襯底210上形成僅暴露第三氧化物膜260的第 一離子注入掩模290,并且通過使用第一離子注入掩模290注入雜質(zhì)離子(例 如砷(As)或硼(B)),在位于第三氧化物膜260下的半導(dǎo)體襯底210中形成共 源極區(qū)265。
此后,如圖2L所示,通過執(zhí)行使用光刻的光致抗蝕劑圖案化工藝以及 雜質(zhì)離子注入工藝,在有源區(qū)213鄰近第一分離柵極280的第二多層?xùn)?55 和有源區(qū)213鄰近第二分離柵極285的第二多層?xùn)?55的各個(gè)部分形成漏極 區(qū)270。
例如,通過光刻,在半導(dǎo)體襯底210上形成第二離子注入掩模295,該 第二離子注入掩模295暴露有源區(qū)213的鄰近第一分離柵極280的第二多層 柵255和第二分離柵極285的第二多層?xùn)?55的各個(gè)部分,而沒有暴露第三 氧化物膜260。然后,通過使用第二離子注入掩模295注入雜質(zhì)離子(例如砷 (As)或硼(B)),在有源區(qū)213的鄰近第一分離柵極280的第二多層?xùn)?55和 第二分離柵極285的第二多層?xùn)?55的部分處分別形成漏極區(qū)270。
此后,如圖2M所示,根據(jù)在一般標(biāo)準(zhǔn)邏輯工藝中使用的方法,執(zhí)行在 形成共源極區(qū)265和形成漏極區(qū)270之后的工藝。
例如,通過在半導(dǎo)體襯底210的整個(gè)表面上沉積絕緣膜(未顯示)然后執(zhí) 行回蝕工藝,在第一分離柵極280的第二多層?xùn)?55和第二分離柵極285的 第二多層?xùn)?55各自的側(cè)壁上以及第一氧化物膜232的側(cè)壁上形成間隔件 310。在間隔件310形成之后,通過執(zhí)行選擇性雜質(zhì)離子注入工藝,形成輕 摻雜漏極(LDD)區(qū)275。
此后,通過執(zhí)行自對準(zhǔn)硅化物(salicide)工藝,在位于共源極區(qū)265和漏 極區(qū)270中的半導(dǎo)體襯底210上形成自對準(zhǔn)硅化物膜320,并且在半導(dǎo)體襯底210的整個(gè)表面上沉積絕緣膜277和層間絕緣膜330。
此后,通過在層間絕緣膜330中形成與漏極區(qū)270相對應(yīng)的導(dǎo)通孔,并 且采用導(dǎo)電材料(諸如鎢)填充該導(dǎo)通孔的內(nèi)部,從而形成接觸孔340。
如上所述,在根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲器器件的形成方法中,分 離柵極280和285是自對準(zhǔn)以對稱形成的,因此,分離柵極280和285的電 荷陷阱氮化物膜223的長度一致,從而能夠防止存儲器器件的各單元之間的 特性變化。
在不脫離本發(fā)明精神或范圍內(nèi),對本發(fā)明進(jìn)行各種改進(jìn)和變化,對于本 領(lǐng)域技術(shù)人員而言是顯而易見的。因此,在所附權(quán)利要求及其等效替換的范 圍內(nèi),本發(fā)明能夠涵蓋各種改進(jìn)和變化。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法,包括如下步驟在半導(dǎo)體襯底上形成氧化物-氮化物-氧化物,即ONO層,并且通過蝕刻所述ONO層在所述半導(dǎo)體襯底上形成凹陷;在所述凹陷上形成高于所述ONO層的垂直結(jié)構(gòu)圖案;在所述垂直結(jié)構(gòu)圖案的側(cè)壁上順序地形成間隔件氧化物膜和第一多層?xùn)牛⑶以谒龅谝欢鄬訓(xùn)诺膫?cè)壁的部分區(qū)域形成氮化物膜間隔件;除去所述氮化物膜間隔件,并且在所述第一多層?xùn)诺膫?cè)壁上以間隔件形狀形成第二多層?xùn)?;以及通過除去所述垂直結(jié)構(gòu)圖案,形成彼此對稱分開的第一分離柵極和第二分離柵極。
2. 根據(jù)權(quán)利要求1所述的方法,其中形成所述凹陷包括如下步驟 通過在所述半導(dǎo)體襯底上順序地沉積隧道氧化物膜、電荷陷阱氮化物膜以及緩沖氧化物膜,形成所述ONO層;在所述緩沖氧化物膜上形成光致抗蝕劑圖案;以及通過使用所述光致抗蝕劑圖案作為蝕刻掩模來蝕刻所述緩沖氧化物膜 和所述電荷陷阱氮化物膜,形成所述凹陷,以暴露所述隧道氧化物膜的部分 區(qū)域。
3. 根據(jù)權(quán)利要求2所述的方法,其中在所述凹陷上形成高于所述ONO 層的所述垂直結(jié)構(gòu)圖案包括如下步驟使用化學(xué)氣相沉積,即CVD,在具有所述凹陷的所述半導(dǎo)體襯底上沉積 氮化物膜或者氧化硅膜;以及通過光刻和蝕刻將沉積的氮化物膜或者氧化硅膜圖案化,從而在所述隧 道氧化物膜的暴露區(qū)域上形成所述垂直結(jié)構(gòu)圖案。
4. 根據(jù)權(quán)利要求3所述的方法,其中在所述第一多層?xùn)诺膫?cè)壁的所述 部分區(qū)域中形成所述氮化物膜間隔件包括如下步驟順序地形成氧化物膜、多晶硅層以及氮化物膜,以覆蓋所述垂直結(jié)構(gòu)圖 案的上表面和側(cè)壁;以及通過在所述氧化物膜、所述多晶硅層以及所述氮化物膜上執(zhí)行回蝕工藝 直到暴露所述垂直結(jié)構(gòu)圖案的上表面和所述隧道氧化物膜的所述部分區(qū)域?yàn)橹?,在所述垂直結(jié)構(gòu)圖案的側(cè)壁上以間隔件形成所述間隔件氧化物膜和所 述第一多層?xùn)?,并且通過在所述第一多層?xùn)诺膫?cè)壁的所述部分區(qū)域中留下沒 有被回蝕的氮化物膜,形成所述氮化物膜間隔件。
5. 根據(jù)權(quán)利要求4所述的方法,還包括如下步驟在形成所述氮化物 膜間隔件和以間隔件形狀形成所述第二多層?xùn)胖g,使用熱氧化在所述半導(dǎo) 體襯底上執(zhí)行氧化工藝,其中所述半導(dǎo)體襯底是通過除去由回蝕工藝暴露的 所述隧道氧化物膜的部分區(qū)域而暴露的。
6. 根據(jù)權(quán)利要求4所述的方法,還包括如下步驟-除去通過除去所述垂直結(jié)構(gòu)圖案而暴露的所述隧道氧化物膜; 使用熱氧化在通過除去所述隧道氧化物膜而暴露的所述半導(dǎo)體襯底上形成氧化物膜;以及通過執(zhí)行使用光刻的光致抗蝕劑圖案化工藝和雜質(zhì)離子注入工藝,在所 述氧化物膜下面的所述半導(dǎo)體襯底中形成所述第一分離柵極和所述第二分 離柵極的共源極區(qū)。
7. 根據(jù)權(quán)利要求6所述的方法,還包括如下步驟通過執(zhí)行使用光刻 的光致抗蝕劑圖案化工藝和雜質(zhì)離子注入工藝,在鄰近所述第一分離柵極的 第二多層?xùn)藕退龅诙蛛x柵極的第二多層?xùn)诺乃霭雽?dǎo)體襯底的各個(gè)部 分形成漏極區(qū)。
8. 根據(jù)權(quán)利要求3所述的方法,其中所述隧道氧化物膜的厚度形成為 50~80A,所述電荷陷阱氮化物膜的厚度形成為70 100A,所述緩沖氧化物 膜的厚度形成為50-80 A,以及所述氮化物膜或所述氧化硅膜的厚度沉積為 3000~4000A。
9. 根據(jù)權(quán)利要求1所述的方法,其中形成所述第二多層?xùn)虐ㄈ缦虏?使用濕蝕刻除去間隔件形狀的氮化物膜;在具有所述第一多層?xùn)诺乃霭雽?dǎo)體襯底上沉積多晶硅,其中從所述第 一多層?xùn)懦チ怂龅锬?;以及通過在沉積的多晶硅上執(zhí)行回蝕工藝,在所述第一多層?xùn)诺膫?cè)壁上以所 述間隔件形狀形成所述第二多層?xùn)拧?br>
10. 根據(jù)權(quán)利要求9所述的方法,其中在所述第一多層?xùn)诺某チ怂?氮化物膜間隔件的部分,所述第二多層?xùn)沤佑|所述第一多層?xùn)拧?br>
全文摘要
本發(fā)明公開一種半導(dǎo)體器件的制造方法。該方法包括如下步驟在半導(dǎo)體襯底上形成氧化物-氮化物-氧化物(ONO)層,并且通過蝕刻所述ONO層在所述半導(dǎo)體襯底上形成凹陷;在所述凹陷上形成高于所述ONO層的垂直結(jié)構(gòu)圖案;在所述垂直結(jié)構(gòu)圖案的側(cè)壁上順序地形成間隔件氧化物膜和第一多層?xùn)?,并且在所述第一多層?xùn)诺膫?cè)壁的部分區(qū)域形成氮化物膜間隔件;除去所述氮化物膜間隔件,并且在所述第一多層?xùn)诺膫?cè)壁上以間隔件形狀形成第二多層?xùn)?;以及通過除去所述垂直結(jié)構(gòu)圖案,形成彼此對稱分開的第一分離柵極和第二分離柵極。本發(fā)明能夠根據(jù)光刻中的套刻精度變化來防止存儲器單元之間的特性變化。
文檔編號H01L21/8247GK101609816SQ20091014969
公開日2009年12月23日 申請日期2009年6月19日 優(yōu)先權(quán)日2008年6月20日
發(fā)明者鄭熙燉 申請人:東部高科股份有限公司