專利名稱：具有凹穴的封裝基板結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種封裝基板結(jié)構(gòu)及其制作方法。特定言之，本發(fā)明關(guān)于一種具有凹 穴的封裝基板結(jié)構(gòu)，及其制作方法。
背景技術(shù)：
電路板被視為是電子裝置的核心元件。為了使電路板達成特定功能，通常需要將 功能性芯片或是集成電路與基板一起封裝，而得到封裝成品的電路板。目前已知有不同的 封裝方式。例如，在稱為覆晶(Flip Chip)的封裝技術(shù)中，芯片會被翻覆過來，讓芯片與基 板的接合點透過焊球相互連接。由于運用這種封裝技術(shù)的產(chǎn)品不但可降低芯片與基板間的電子信號傳輸距離，因 此適用在高速元件的封裝，而且還可以大幅縮小晶粒尺寸，所以十分受歡迎。由于對更廉 價、更小、更快、可攜式以及多功能電子消費設(shè)備/產(chǎn)品的需求不斷增長，高密度封裝對覆 晶技術(shù)的要求也隨之提高。此外，由于電路板中的導(dǎo)電線路也有厚度，為了追求更薄的成品厚度、因應(yīng)細(xì)線路 的需求、突破蝕刻與信賴性的缺點，埋入式細(xì)線路結(jié)構(gòu)也逐漸興起。由于線路圖案即埋入基 材中，因此形式上省略掉了導(dǎo)電線路的厚度，有助于再減低封裝后成品的厚度。對于多功能元件的需求，傳統(tǒng)應(yīng)用于單一體積電路封裝元件的結(jié)構(gòu)下，為達到多 功能元件的整合需求，使用單晶封裝結(jié)構(gòu)以龐大的體積疊層架構(gòu)方式對于日益輕薄短小的 電子產(chǎn)品設(shè)計趨勢而言，已日感不敷所需。另外，隨著集成電路的效能不斷提升，向來是高熱源元件的集成電路的散熱問題 也越來越棘手。如果高熱源元件所產(chǎn)生大量的廢熱不能及時排散，熱沖擊將會對封裝基板 的信賴度造成嚴(yán)重的危害。于是，如何在持續(xù)追求“短、小、輕、薄”的潮流中不斷開發(fā)新的技術(shù)，一來試圖開發(fā) 一種具有效空間利用的封裝基板以為因應(yīng)，二來還能為高熱源元件有效地排散廢熱，提供 實乃本領(lǐng)域的一重要課題。

發(fā)明內(nèi)容
本發(fā)明于是提出一種具有凹穴的封裝基板結(jié)構(gòu)及其制法，來作為整合高密度集成 電路元件的解決方向。封裝基板中可以使用復(fù)合材料來達成高密度集成電路元件的散熱。本發(fā)明首先提出一種具有凹穴的封裝基板結(jié)構(gòu)。本發(fā)明具有凹穴的封裝 基板 結(jié)構(gòu)，包含基板，其具有第一面以及與第一面相對的第二面、通孔以連通第一面與第二面、 位于基板中與第一面?zhèn)鹊陌佳ā⒁约皥D案化導(dǎo)電層，該圖案化導(dǎo)電層位于第一面與第二面 的至少一者上并填入通孔與凹穴中。圖案化導(dǎo)電層依序包含第一導(dǎo)電材料層、第二導(dǎo)電材 料層與第三導(dǎo)電材料層。第二導(dǎo)電材料層與第一導(dǎo)電材料層以及第三導(dǎo)電材料層的至少一 者不同。本發(fā)明其次提出一種制作封裝基板結(jié)構(gòu)的方法。首先，提供一導(dǎo)電層，依序包含第一導(dǎo)電材料層、第二導(dǎo)電材料層與第三導(dǎo)電材料層。其次，圖案化第一導(dǎo)電材料層以形成第 一導(dǎo)電材料區(qū)并暴露出第二導(dǎo)電材料層。之后，以介電層覆蓋第二導(dǎo)電材料層。接著，再以 第一導(dǎo)電材料覆蓋介電層與圖案化第一導(dǎo)電材料層。繼續(xù)，形成通孔以打通第一導(dǎo)電材料、 介電層、第二導(dǎo)電材料層與第三導(dǎo)電材料層。然后，以第一導(dǎo)電材料填滿通孔并因此電連接 圖案化第一導(dǎo)電材料層與第三導(dǎo)電材料層。再來，圖案化第一導(dǎo)電材料層、第二導(dǎo)電材 料層與第三導(dǎo)電材料層而暴露出介電層，以形成所需的封裝基板結(jié)構(gòu)。


圖1至3C例示本發(fā)明具有凹穴的封裝基板結(jié)構(gòu)的多種具體實施例；圖4至15B例示本發(fā)明用來制作封裝基板結(jié)構(gòu)方法的多種具體實施方式
。主要元件符號說明100、101 封裝基板結(jié)構(gòu)110基板
111第一面
112第二面
113通孔
114導(dǎo)電通道
121防焊層
122抗氧化層
130凹穴
131內(nèi)壁
104圖案化導(dǎo)電層
140導(dǎo)電層
140，散熱結(jié)構(gòu)
141第一導(dǎo)電材料層
141，第一導(dǎo)電材料區(qū)
141，’導(dǎo)電材料
142第二導(dǎo)電材料層
143第三導(dǎo)電材料層
150電子元件
151填料、封裝材料
152打線
170第一壓合增層
171第一壓合絕緣層
172第一壓合導(dǎo)電材
172，第一壓合導(dǎo)電線岳
173盲孔
180第二壓合增層
181第二壓合絕緣層
182第二壓合導(dǎo)電材料層182’第二壓合導(dǎo)電線路層
具體實施例方式本發(fā)明提供一種具有凹穴的封裝基板結(jié)構(gòu)及其制法。一方面，本發(fā)明具有凹穴的 封裝基板結(jié)構(gòu)，可以有效地利用封裝基板的空間來整合高密度集成電路元件。另一方面， 在本發(fā)明具有凹穴的封裝基板結(jié)構(gòu)中，可以使用復(fù)合材料來達成高密度集成電路元件的散 熱，而能有效地將廢熱排散。本發(fā)明首先提供一種具有凹穴的封裝基板結(jié)構(gòu)。圖1至3例示本發(fā)明具有凹穴的 封裝基板結(jié)構(gòu)的多種具體實施例。請參閱圖1，本發(fā)明具有凹穴的封裝基板結(jié)構(gòu)100，包含 基板110、通孔113、凹穴130、圖案化導(dǎo)電層140、圖案化導(dǎo)線層160以及視情況需要的防焊 層121與抗氧化層122?；?10具有第一面111以及相對于第一面111的第二面112?；?板110可以是一種介電材料，例如玻纖預(yù)浸材(glass fabric pr印reg)，而圖案化導(dǎo)線層 160則可以是一種包含銅材料的埋入式線路。通孔113則位于基板110中，通常包含一導(dǎo)電材料，以連通第一面111與第二面 112。通孔113的大小通常視情況而定。凹穴130亦位于基板110中，通常設(shè)至于第一面?zhèn)?的方向上或是第二面?zhèn)鹊姆较蛏?，并為第一?11與第二面112的至少一者所暴露出。圖案化導(dǎo)電層140即位于第一面111與第二面112的至少一者上，并配置于通孔 113與凹穴130中。例如，圖案化導(dǎo)電層140填入通孔113中，而電連接第一面111與第二 面112。圖案化導(dǎo)電層140可以為一復(fù)合材料層，或是一多層導(dǎo)電結(jié)構(gòu)。例如，圖案化導(dǎo)電 層140可以包含一第一導(dǎo)電材料層141、一第二導(dǎo)電材料層142與一第三導(dǎo)電材料層143。 換句話說，還可以有其他導(dǎo)電材料層位在第一導(dǎo)電材料層141與第三導(dǎo)電材料層143上。防 焊層121與抗氧化層122則視情況位于圖案化導(dǎo)電層140上。第二導(dǎo)電材料層142應(yīng)該不同于第一導(dǎo)電材料層141以及第三導(dǎo)電材料層143的 至少一者。例如，第一導(dǎo)電材料層141可以為銅或是鋁、第二導(dǎo)電材料層142可以為鎳或是 鋁，而第三導(dǎo)電材料層143可以為銅或是鋁。或是，第二導(dǎo)電材料層142既不同于第一導(dǎo)電 材料層141，也不同于第三導(dǎo)電材料層143。另外，第一導(dǎo)電材料層141與第三導(dǎo)電材料層 143可以相同或是不同。圖2A與2B例示本發(fā)明封裝基板結(jié)構(gòu)的凹穴容納電子元件的具體實施例。請參閱 圖2A，在本發(fā)明一具體實施例中，若凹穴130作為容納一電子元件150之用，例如集成電路、 芯片(die)、主動元件、被動元件，則凹穴130的體積可以考慮搭配電子元件150的尺寸或 是稍大一些。如果凹穴130的體積較電子元件150的尺寸稍大一些，電子元件150與凹穴 130之間還可以填入一填料151?；蚴牵盍?51密封電子元件150與凹穴130而成為封裝 材料。填料可以為一種電絕緣性材料，其包括陶瓷材料、環(huán)氧樹脂、改質(zhì)的環(huán)氧樹脂、聚脂、 丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚酰亞胺、酚醛樹脂、聚砜、硅素聚合物、BT樹脂、 氰酸聚酯、聚乙烯或前述高分子的組合。在一實施態(tài)樣中，電子元件150可以經(jīng)由一打線152與第一面111經(jīng)由引線鍵合 (Wire Bonding)或是倒裝芯片鍵合技術(shù)(Flip Chip Bonding)電連接，例如位于第一面111 上的圖案化第一導(dǎo)電材料層141或是其他導(dǎo)電材料層。在另一實施態(tài)樣中，電子元件150亦可以經(jīng)由打線152與凹穴130的內(nèi)壁131電連接，如圖2B所示。圖3A、3B與3C例示本發(fā)明封裝基板結(jié)構(gòu)100的凹穴作為散熱片(heatsink)的 一具體實施例。請參閱圖3A，在本發(fā)明另一具體實施例中，封裝基板結(jié)構(gòu)100具有散熱結(jié) 構(gòu)140’。電子元件150位于凹穴130中，使得電子元件150所產(chǎn)生的廢熱即可經(jīng)由位于第 二面112上的散熱結(jié)構(gòu)140’排出。視情況需要，亦可以使用填料151密封并固定電子元件 150。在一實施態(tài)樣中，電子元件150可以經(jīng)由打線152與位于第一面111上的圖案化第一 導(dǎo)電材料層141或是其他導(dǎo)電材料層經(jīng)由引線鍵合(Wire Bonding)或是倒裝芯片鍵合技 術(shù)(Flip Chip Bonding)電連接。或是，在另一實施態(tài)樣中，如圖3B所示，電子元件150亦 可以經(jīng)由打線152與凹穴130內(nèi)壁131的其他導(dǎo)電材料層經(jīng)由引線鍵合(Wire Bonding) 或是倒裝芯片鍵合技術(shù)(Flip Chip Bonding)電連接。在又一具體實施例中，如圖3C所示，電子元件150亦可以位于填滿凹穴130的第 一導(dǎo)電材料層141，例如銅，與視情況需要的抗氧化層122，例如鎳金合金，之上。在此實施 態(tài)樣中，圖案化導(dǎo)電層140位于凹穴130底部并露出第二面112，以形成一散熱結(jié)構(gòu)140’。 電子元件150所產(chǎn)生的廢熱即可經(jīng)由第一導(dǎo)電材料層141，從位于第二面112散熱結(jié)構(gòu) 140’的排出。視情況需要，電子元件150可以與第一面111的圖案化第一導(dǎo)電材料層141 或是其他導(dǎo)電材料層經(jīng)由引線鍵合(Wire Bonding)或是倒裝芯片鍵合技術(shù)(Flip Chip Bonding)電連接。或是，在另一實施態(tài)樣中，以封裝材料151密封電子元件150。本發(fā)明其次提供一種制作封裝基板結(jié)構(gòu)的方法。圖4至15例示本發(fā)明用來制作 封裝基板結(jié)構(gòu)方法的多種具體實施方式
。首先，請參考圖4，提供一導(dǎo)電層140。導(dǎo)電層140 可以為一復(fù)合材料層。例如，導(dǎo)電層140可以包含第一導(dǎo)電材料層141、第二導(dǎo)電材料層142 與第三導(dǎo)電材料層143。但是，第二導(dǎo)電材料層142應(yīng)該不同于第一導(dǎo)電材料層141以及 第三導(dǎo)電材料層143的至少一者。例如，第一導(dǎo)電材料層141可以為銅或是鋁、第二導(dǎo)電材 料層142可以為鎳或是鋁，而第三導(dǎo)電材料層143可以為銅或是鋁?；蚴牵诙?dǎo)電材料層 142既不同于第一導(dǎo)電材料層141，也不同于第三導(dǎo)電材料層143。另外，第一導(dǎo)電材料層 141與第三導(dǎo)電材料層143可以相同或是不同。其次，如圖5所示，以第二導(dǎo)電材料層142為停止層，圖案化第一導(dǎo)電材料層141， 以形成第一導(dǎo)電材料區(qū)141’(其中包含有圖案化的第一導(dǎo)電材料層141)并暴露出第二 導(dǎo)電材料層142。例如，使用蝕刻方式，像是濕蝕刻，建立尺寸可以為0.5mmX0.5mm至 10_X 10mm間的第一導(dǎo)電材料區(qū)141，。之后，如圖6所示，以介電層110覆蓋第二導(dǎo)電材料層142，同時圍繞第一導(dǎo)電材料 區(qū)141’?；蚴牵殡妼?10亦可以先形成一開口(圖未示)，開口尺寸可以視第一導(dǎo)電材料 區(qū)141’的位置與建立尺寸而配合決定開口的位置與開口尺寸，再進行壓合。換句話說，亦 可視為將第一導(dǎo)電材料區(qū)141’壓入介電層110(開口)中。介電層110可以為一種軟質(zhì)的 絕緣材料，例如玻纖，或者是絕緣樹脂層。接著，如圖7所示，再次以一另一導(dǎo)電材料141”覆蓋介電層110與覆蓋位于第一 導(dǎo)電材料區(qū)141’中圖案化的第一導(dǎo)電材料層141。例如，可以使用銅箔進行壓合步驟，使得 銅箔覆蓋介電層110與第一導(dǎo)電材料區(qū)141，。繼續(xù)，如圖8所示，先鉆出穿過導(dǎo)電材料141”、介電層110、第二導(dǎo)電材料層142與 第三導(dǎo)電材料層143的通孔113，再以一導(dǎo)電材料經(jīng)由電鍍步驟填滿先前所形成的通孔113而形成導(dǎo)電通道114，而電連接導(dǎo)電材料141”與第三導(dǎo)電材料層143。再來，如圖9所示，例如，可以使用微影配合蝕刻步驟，圖案化導(dǎo)電材料141”、第二 導(dǎo)電材料層142與第三導(dǎo)電材料層143而暴露出部分的介電層110，以形成所需的封裝基板 結(jié)構(gòu)101。所形成的封裝基板結(jié)構(gòu)101還可以產(chǎn)生多種不同的實施例，以下將分別說明。在本發(fā)明形成封裝基板結(jié)構(gòu)101方法的第一實施例中，如圖10A所示，進行一增層 壓合(build-up lamination)流程。首先，以第一壓合增層170與第二壓合增層180覆蓋封 裝基板結(jié)構(gòu)101。第一壓合增層170包含第一壓合絕緣層171與第一壓合導(dǎo)電材料層172， 第二壓合增層180包含第二壓合絕緣層181與第二壓合導(dǎo)電材料層182。壓合絕緣層可以 為一介電材料，例如與介電層110相同。壓合導(dǎo)電材料層可以為銅箔。覆蓋圖案化導(dǎo)電材 料141”的第一壓合絕緣層171與第一壓合導(dǎo)電材料層172可以預(yù)留開口，而暴露第一導(dǎo)電 材料區(qū)141’。另外，第二壓合增層180則覆蓋圖案化第二導(dǎo)電材料層142與圖案化第三導(dǎo) 電材料層143。其次，如圖11A所示，圖案化第一壓合導(dǎo)電材料層172與圖案化第二壓合導(dǎo)電材料 層182而形成預(yù)定的外部線路圖案，即第一壓合導(dǎo)電線路層172’與第二壓合導(dǎo)電線路層 182’，更使用例如激光成孔的制作方式形成電導(dǎo)通結(jié)構(gòu)的盲孔173，并透過導(dǎo)電通道114使 得先前所圖案化的導(dǎo)電材料141”、第二導(dǎo)電材料層142與第三導(dǎo)電材料層143與外部第一 壓合導(dǎo)電線路層172’、第二壓合導(dǎo)電線路層182’彼此互相形成一電性導(dǎo)通網(wǎng)路結(jié)構(gòu)。之后，視情況需要，如圖12A所示，以一防焊層121選擇性覆蓋第一壓合導(dǎo)電線路 層172’與第二壓合導(dǎo)電線路層182’來進行防焊處理，及/或如圖13A所示，以一抗氧化層 122選擇性覆蓋第一壓合導(dǎo)電線路層172’與第二壓合導(dǎo)電線路層182’作為保護?？寡趸?層122的材質(zhì)例如包含錫、錫合金、銀、鎳、金或鎳金復(fù)合層。繼續(xù)，如圖14A所示，進行一蝕刻步驟，以大致上移除留在第一導(dǎo)電材料區(qū)141’中 的第一導(dǎo)電材料層、圖案化的第二導(dǎo)電材料層142與圖案化的第三導(dǎo)電材料層143，而形成 一凹穴130，換句話說，蝕刻步驟會大致上移除未被抗氧化層122所保護的導(dǎo)電材料，但仍 有可能會殘留部份圖案化的第二導(dǎo)電材料層142與圖案化的第三導(dǎo)電材料層143。封裝基 板結(jié)構(gòu)101于是成為具有凹穴130的封裝基板結(jié)構(gòu)101。蝕刻步驟可以為習(xí)用的堿性蝕刻 條件。再來，如圖15A/15B所示，將電子元件150，例如集成電路，安置于凹穴130中。請 參閱圖15A，在本發(fā)明一實施態(tài)樣中，則凹穴130的體積可以考慮搭配電子元件150的尺寸 或是稍大一些。如果凹穴130的體積較電子元件150的尺寸稍大一些，電子元件150與凹 穴130之間還可以填入一填料151。或是，填料151同時密封電子元件150與凹穴130而成 為封裝材料。填料151可以為一種電絕緣性材料，其包括陶瓷材料、環(huán)氧樹脂、改質(zhì)的環(huán)氧 樹脂、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚酰亞胺、酚醛樹脂、聚砜、硅素聚合 物、BT樹脂、氰酸聚酯、聚乙烯或前述高分子的組合。在此實施態(tài)樣中，電子元件150經(jīng)由一 打線152與第一面111經(jīng)由引線鍵合(Wire Bonding)或是倒裝芯片鍵合技術(shù)(Flip Chip Bonding)電連接，例如位于第一面111上的第一壓合導(dǎo)電線路層172’或是其他導(dǎo)電線路 層。在另一實施態(tài)樣中，電子元件150亦可以經(jīng)由一打線152與凹穴130內(nèi)壁131的導(dǎo)電 材料層經(jīng)由引線鍵合(Wire Bonding)或是倒裝芯片鍵合技術(shù)(Flip Chip Bonding)電連 接，如圖15B所示。
8
在本發(fā)明形成封裝基板結(jié)構(gòu)101方法的第二實施例中，如圖10B所示，進行一增層 壓合(build-up lamination)流程。與第一實施例不同的處在于，第二實施例中第一壓合 增層170以及第二壓合增層180皆預(yù)留開口，使得第二壓合增層180間接暴露第一導(dǎo)電材 料區(qū)141’，而形成由第二圖案化導(dǎo)電材料層142與第三圖案化導(dǎo)電材料層143所組成的散 熱結(jié)構(gòu)140’。其次，如圖11B所示，圖案化第一壓合導(dǎo)電材料層172與第二壓合導(dǎo)電材料層182 而形成預(yù)定的外部線路圖案，即圖案化第一壓合導(dǎo)電線路層172’與圖案化第二壓合導(dǎo)電線 路層182’，更使用例如激光成孔的制作方式形成電導(dǎo)通結(jié)構(gòu)的盲孔173，并透過導(dǎo)電通道 114使先前所圖案化的導(dǎo)電材料141”、圖案化第二導(dǎo)電材料層142與圖案化第三導(dǎo)電材料 層143與外部第一壓合導(dǎo)電線路層172’與第二壓合導(dǎo)電線路層182’彼此互相形成一電性 導(dǎo)通網(wǎng)路結(jié)構(gòu)。之后，視情況需要，如圖12B所示，以一防焊層121選擇性覆蓋第一壓合導(dǎo)電線路 層172’與第二壓合導(dǎo)電線路層182’來進行防焊處理，及/或如圖13B所示，以一抗氧化層 122選擇性覆蓋第一壓合導(dǎo)電線路層172’與第二壓合導(dǎo)電線路層182’作為保護。抗氧化 層122的材質(zhì)例如包含錫、錫合金、銀、鎳、金或鎳金復(fù)合層。繼續(xù)，如圖14B所示，進行一蝕刻步驟，以圖案化第二導(dǎo)電材料層142為蝕刻停止 層而移除第一導(dǎo)電材料區(qū)141’中留下的第一導(dǎo)電材料層形成一凹穴130。封裝基板結(jié)構(gòu) 101于是成為同時具有凹穴130與散熱結(jié)構(gòu)140’的封裝基板結(jié)構(gòu)101。蝕刻步驟可以為堿 性蝕刻條件。再來，如圖3A/15B所示，將電子元件150安置于凹穴130中。請參閱圖3A，在本發(fā) 明一實施態(tài)樣中，電子元件150與凹穴130之間還可以填入一填料151?；蚴?，填料151密 封電子元件150與凹穴130而成為封裝材料。在此實施態(tài)樣中，電子元件150可以經(jīng)由一 打線152與第一面111經(jīng)由引線鍵合(Wire Bonding)或是倒裝芯片鍵合技術(shù)(Flip Chip Bonding)電連接，例如位于第一面111上的第一壓合導(dǎo)電線路層172’或是其他導(dǎo)電線路 層。在另一實施態(tài)樣中，電子元件150亦可以經(jīng)由一打線152與凹穴130內(nèi)壁131的其他 導(dǎo)電線路層經(jīng)由引線鍵合(Wire Bonding)或是倒裝芯片鍵合技術(shù)(Flip Chip Bonding) 電連接，如圖15B所示。圖10C所示為本發(fā)明形成封裝基板結(jié)構(gòu)101方法的第三實施例。與第一、第二實 施例不同之處在于，第三實施例中不進行增層壓合流程、亦不進行蝕刻步驟，而直接以防焊 層121及/或抗氧化層122選擇性覆蓋圖案化介電層110、圖案化導(dǎo)電材料141”與圖案化 第三導(dǎo)電材料層143，同時保留第一導(dǎo)電材料區(qū)141’中的第一導(dǎo)電材料層。防焊層121不 會覆蓋由第二導(dǎo)電材料層142與第三導(dǎo)電材料層143所組成的散熱結(jié)構(gòu)140’。如圖3C所示，將電子元件150安置于第一導(dǎo)電材料區(qū)141’中的第一導(dǎo)電材料層 上，或是視情況需要的抗氧化層122之上。在此實施態(tài)樣中，圖案化導(dǎo)電層140位于凹穴 130底部并露出于第二面112，以形成一散熱結(jié)構(gòu)140’。電子元件150所產(chǎn)生的廢熱即可 經(jīng)由第一導(dǎo)電材料層141，從位于第二面112散熱結(jié)構(gòu)140’的排出。視情況需要，電子元 件150可以與第一面111的圖案化第一導(dǎo)電材料層141或是其他導(dǎo)電材料層經(jīng)由引線鍵合 (Wire Bonding)或是倒裝芯片鍵合技術(shù)(Flip Chip Bonding)電連接，及/或是使用封裝 材料151密封并固定電子元件150。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修 飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
一種具有凹穴的封裝基板結(jié)構(gòu)，包含基板，其具有第一面以及與該第一面相對的第二面；通孔，以連通該第一面與該第二面；凹穴，位于該基板中與該第一面?zhèn)?；以及圖案化導(dǎo)電層，位于該第一面與該第二面的至少一者上并配置于該通孔與該凹穴中，而依序包含第一導(dǎo)電材料層、第二導(dǎo)電材料層與第三導(dǎo)電材料層，該第二導(dǎo)電材料層與該第一導(dǎo)電材料層以及該第三導(dǎo)電材料層的至少一者不同。
2.如權(quán)利要求1的具有凹穴的封裝基板結(jié)構(gòu)，其中該圖案化導(dǎo)電層位于該凹穴底部并 露出該第二面，以形成散熱結(jié)構(gòu)。
3.如權(quán)利要求1的具有凹穴的封裝基板結(jié)構(gòu)，進一步包含 電子元件，位于該凹穴中。
4.如權(quán)利要求3的具有凹穴的封裝基板結(jié)構(gòu)，其中該電子元件與該封裝基板結(jié)構(gòu)電性 連接。
5.一種制作封裝基板結(jié)構(gòu)的方法，包含提供導(dǎo)電層，依序包含第一導(dǎo)電材料層、第二導(dǎo)電材料層與第三導(dǎo)電材料層； 圖案化該第一導(dǎo)電材料層以形成第一導(dǎo)電材料區(qū)，并暴露出該第二導(dǎo)電材料層； 以介電層覆蓋該第二導(dǎo)電材料層； 以第一導(dǎo)電材料覆蓋該介電層與該第一導(dǎo)電材料區(qū)；形成通孔以打通該第一導(dǎo)電材料、該介電層、該第二導(dǎo)電材料層與該第三導(dǎo)電材料層；以該第一導(dǎo)電材料填滿該通孔，并電連接該第一導(dǎo)電材料與該第三導(dǎo)電材料層；以及 圖案化該第一導(dǎo)電材料、該第二導(dǎo)電材料層與該第三導(dǎo)電材料層而暴露出該介電層， 以形成該封裝基板結(jié)構(gòu)。
6.如權(quán)利要求5的制作封裝基板結(jié)構(gòu)的方法，進一步包含以第一壓合增層覆蓋該圖案化第一導(dǎo)電材料而暴露該第一導(dǎo)電材料區(qū)，以及第二壓合 增層覆蓋該圖案化第二導(dǎo)電材料層與該圖案化第三導(dǎo)電材料層，該第一壓合增層包含第一 壓合絕緣層與第一壓合導(dǎo)電材料層，該第二壓合增層包含第二壓合絕緣層與第二壓合導(dǎo)電 材料層。
7.如權(quán)利要求6的制作封裝基板結(jié)構(gòu)的方法，該第二壓合增層間接暴露該第一導(dǎo)電材 料區(qū)，而形成散熱結(jié)構(gòu)。
8.如權(quán)利要求6或7的制作封裝基板結(jié)構(gòu)的方法，進一步包含 圖案化該第一壓合導(dǎo)電材料層與該第二壓合導(dǎo)電材料層。
9.如權(quán)利要求8的制作封裝基板結(jié)構(gòu)的方法，進一步包含進行蝕刻步驟，以移除該第二導(dǎo)電材料層、該第三導(dǎo)電材料層與該第一導(dǎo)電材料區(qū)中 的該第一導(dǎo)電材料層，而形成凹穴。
10.如權(quán)利要求8的制作封裝基板結(jié)構(gòu)的方法，進一步包含進行蝕刻步驟，以移除該第一導(dǎo)電材料區(qū)中的該第一導(dǎo)電材料層，而形成凹穴。
11.如權(quán)利要求9的制作封裝基板結(jié)構(gòu)的方法，進一步包含 安置電子元件于該凹穴中。
12.如權(quán)利要求10的制作封裝基板結(jié)構(gòu)的方法，進一步包含 安置電子元件于該凹穴中。
13.如權(quán)利要求11的制作封裝基板結(jié)構(gòu)的方法，其中該電子元件與該封裝基板結(jié)構(gòu)以 選自引線鍵合與倒裝芯片鍵合所組成群組的方式電性連接。
14.如權(quán)利要求11的制作封裝基板結(jié)構(gòu)的方法，進一步包含 使用封裝材料以密封該電子元件與該凹穴。
15.如權(quán)利要求5的制作封裝基板結(jié)構(gòu)的方法，進一步包含以防焊層選擇性覆蓋該介電層、該圖案化第一導(dǎo)電材料層與該圖案化第三導(dǎo)電材料層。
16.如權(quán)利要求5的制作封裝基板結(jié)構(gòu)的方法，進一步包含以抗氧化層選擇性覆蓋該圖案化第一導(dǎo)電材料層與該圖案化第三導(dǎo)電材料層。
17.如權(quán)利要求5的制作封裝基板結(jié)構(gòu)的方法，進一步包含 安置電子元件于該第一導(dǎo)電材料區(qū)上。
全文摘要
一種具有凹穴的封裝基板結(jié)構(gòu)及其制作方法，該封裝基板結(jié)構(gòu)包含具有第一面以及與第一面相對的第二面的基板、連通第一面與第二面的通孔、位于基板中與第一面?zhèn)鹊陌佳?、以及位于第一面與第二面的至少一者上，并填入通孔與凹穴中的圖案化導(dǎo)電層，該圖案化導(dǎo)電層依序包含第一導(dǎo)電材料層、第二導(dǎo)電材料層與第三導(dǎo)電材料層。第二導(dǎo)電材料層與第一導(dǎo)電材料層以及第三導(dǎo)電材料層的至少一者不同。
文檔編號H01L21/58GK101853818SQ20091012786
公開日2010年10月6日 申請日期2009年4月2日 優(yōu)先權(quán)日2009年4月2日
發(fā)明者簡證濱, 陳國慶, 陳宗源 申請人:欣興電子股份有限公司