專利名稱：非易失性存儲元件的操作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種存儲元件的操作方法，且特別是有關(guān)于一種可以 非易失性存儲元件的操作方法。
背景技術(shù)：
非易失性存儲器(Non-volatile memory, "NVM")是一種能夠在去除電 源后仍能夠持續(xù)地存儲信息的半導(dǎo)體存儲器。NVM包括光罩式唯讀存 儲器(Mask ROM)、可編程唯讀存儲器(PROM)、可擦除編程唯讀存儲器 (EPR0M)、可電除可編程唯讀存儲器(EEPR0M)和快閃存儲器(Flash memory)。 非易失性存儲器廣泛地用于半導(dǎo)體工業(yè)且研發(fā)來防止編程數(shù)據(jù)丟失的一類 存儲器。通常，可基于設(shè)備的最終用途要求對非易失性存儲器進(jìn)行編程、讀 出和/或擦除，且可長時(shí)間地存儲編程數(shù)據(jù)。
快閃存儲器通常包括排列成行列狀的存儲單元陣列。每個(gè)存儲單元包 括一個(gè)金氧半(M0S)晶體管，MOS晶體管具有柵極、漏極、源極以及由漏極 與源極之間定義的溝道。柵極對應(yīng)于字線，而漏極/源極對應(yīng)于存儲器陣列 的位線。目前快閃存儲器的柵極通常為雙柵極結(jié)構(gòu)，包括了柵極與浮置柵 極，其中，浮置柵極夾在兩層介電層之間而阻陷載子如電子，以"程式化" 此存儲單元。換句話說，在習(xí)知存儲單元中穿遂氧化層是形成于溝道上；浮 置柵極形成于穿遂氧化層上；閘間介電層形成于浮置柵極上；而柵極再形成 于閘間介電層上。
當(dāng)進(jìn)行程式化時(shí)，在選定的字線與位線上施加一組程式化偏壓。對應(yīng)于 選定字線與位線的一個(gè)或多個(gè)存儲單元在程式化狀態(tài)下^:施以偏壓。就單 一存儲單元來說，其源極與漏極施加了不同的偏壓，而沿著其溝道形成了 電場，使得電子藉此獲得足夠的能量以穿隧第一介電層，進(jìn)入浮置柵極并 存儲于其中。由于浮置柵極中存儲了電子，改變了存儲單元的閾值電壓，因 此，由閾值電壓的改變可得知存儲單元是否受到程式化。
讀取存儲單元要施加讀取偏壓，并且由感應(yīng)元件讀取通過存儲單元的 電流。假若存儲單元受到程式化，或有電子存儲于其浮置柵極之中，則其 電流大小會不同于那些未受程式化的存儲單元。因此，根據(jù)量測到的電流 大小，感應(yīng)元件便能夠得知每個(gè)存儲單元的狀態(tài)。
4欲擦除快閃存儲單元中的訊息，需要對其施加擦除偏壓，迫使存儲的電
子通過已知的機(jī)制，如FN穿隧，自浮置柵極中穿隧而出。
由于目前的非易失性存儲器中的穿遂氧化層是形成在溝道上，淺溝渠 隔離結(jié)構(gòu)所造成的鳥嘴現(xiàn)象嚴(yán)重影響穿遂氧化層，使得元件的可靠度下 降，因此，元件不易小型化。另一方面，目前的非易失性存儲器誘使電子穿隧 的程式化或擦除搡作需要高電壓，因此非常耗電，而且速度有待提升。
因此，在存儲單元設(shè)計(jì)與存儲單元陣列的元件的技術(shù)中，需要能夠避 免上述問題的操作存儲單元的方法。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種存儲元件的操作方法，其存儲元件可以避免 淺溝渠隔離結(jié)構(gòu)所造成的鳥嘴現(xiàn)象對于可靠度所造成的影響且其操作速度 快。
本發(fā)明包括存儲元件的操作方法，此存儲元件包括襯底、柵極、絕緣 層、電荷儲存層與多層穿隧介電結(jié)構(gòu)。襯底具有二源/漏極區(qū)，通過溝道區(qū) 分隔。柵極，設(shè)置于襯底上。絕緣層設(shè)置于溝道區(qū)上。電荷儲存層，設(shè)置 于絕緣層上。穿隧介電結(jié)構(gòu)設(shè)置于電荷儲存層和柵極之間。通過施加負(fù)偏 壓于柵極，使多個(gè)第一型栽子自柵極經(jīng)由多層穿隧介電結(jié)構(gòu)穿隧進(jìn)入電荷 儲存層，且通過施加正向偏壓于柵極，使多個(gè)第二型載子自柵極經(jīng)由多層 穿隧介電結(jié)構(gòu)柵極穿隧進(jìn)入電荷儲存層。
依照本發(fā)明實(shí)施例所述，上述負(fù)偏壓為-16至-20伏特左右；上述正偏 壓為14至16伏特左右。
依照本發(fā)明實(shí)施例所述，上述穿隧介電結(jié)構(gòu)包括第一能階、第二能階 與第三能階。第一能階，位于接近柵極的一第一位置，且低于柵極的價(jià)帶 能階。第二能階，位于距離柵極2耐米以內(nèi)的一第二位置，且在沒有施加 偏壓時(shí)，第二能階介于第一能階與柵極的價(jià)帶能階之間。第三能階，位于上 述第二位置與上述電荷存儲層之間的一第三位置，且在沒有施加偏壓時(shí)，第 三能階低于上述柵極的價(jià)帶能階且低于上述電荷存儲層的價(jià)帶能階。
依照本發(fā)明實(shí)施例所述，上述穿隧介電結(jié)構(gòu)為穿隧介電結(jié)構(gòu)。
依照本發(fā)明實(shí)施例所述，上述多層穿隧介電結(jié)構(gòu)包括一氧化物/氮化物 /氧化物三層。
依照本發(fā)明實(shí)施例所述，上述多層穿隧介電結(jié)構(gòu)包括一氧化硅/氮化硅
/氧化硅三層或一氧化硅/氧化鋁/氧化硅三層。
依照本發(fā)明實(shí)施例所述，上迷絕緣層的材質(zhì)包括氧化硅或氧化鋁。 依照本發(fā)明實(shí)施例所述，上述電荷存儲層的材質(zhì)包括氮化硅、氮氧化
硅、Hf02、 HfSiA或A1203。
5本發(fā)明提出一種存儲元件，包括襯底、柵極、絕緣構(gòu)件、電荷儲存層
以及FN穿隧構(gòu)件。襯底具有二源/漏極區(qū)通過溝道區(qū)分隔。柵極設(shè)置于襯 底上。絕緣構(gòu)件設(shè)置于襯底上，使電荷補(bǔ)捉層與襯底間絕緣，以限制電子 和空穴的穿隧。電荷儲存層設(shè)置于絕緣構(gòu)件與柵極之間，且電荷儲存層所 補(bǔ)捉電荷決定存儲元件的一閾值電壓。FN穿隧構(gòu)件設(shè)置于電荷儲存層和柵 極之間，在正偏壓下，通過+FN空穴穿隧機(jī)制，使空穴從柵極穿隧至電荷儲 存層，以降低在編程或擦除操作中的閾值電壓，并且在負(fù)偏壓下，通過-FN 穿隧機(jī)制，使電子從該柵柵極穿隧至該電荷儲存層，以增加在編程或擦除 的另 一操作中的閾值電壓，并且避免電荷儲存層在編程和擦除操作之間產(chǎn) 生的多個(gè)偏壓準(zhǔn)位下所造成的直接穿隧電荷損失。
依照本發(fā)明實(shí)施例所述，上述電荷存儲層的材質(zhì)包括氮化硅、氮氧化 硅、Hf02、 HfSi力y或A1 203。
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉 實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。


圖1是依照本發(fā)明實(shí)施例所繪示的存儲單元的剖面示意圖。 圖2是依照本發(fā)明實(shí)施例所繪示的存儲單元進(jìn)行-FN操作的剖面示意圖。 圖3是依照本發(fā)明實(shí)施例所繪示的存儲單元進(jìn)行-FN操作的閾值電壓與 時(shí)間的關(guān)系圖。
圖4是依照本發(fā)明實(shí)施例所繪示的存儲單元進(jìn)行+FN操作的剖面示意圖。 圖5是依照本發(fā)明實(shí)施例所繪示的存儲單元進(jìn)行+FN操作的閾值電壓與
時(shí)間的關(guān)系圖、。、" _ ,、、.、 一 、—. 、、
能帶圖。
圖7為依照本發(fā)明實(shí)施例所繪示的存儲單元的各層在高電場下的理論
能帶圖。
圖8繪示PM0S存儲元在10000次P/E循環(huán)下程式化狀態(tài)與擦除狀態(tài)的 閾值電壓與時(shí)間的關(guān)系圖。
圖9繪示PM0S存儲元在IOOOO次、1000次、IOO次與1次P/E循環(huán)下 程式化狀態(tài)與擦除狀態(tài)的讀取電壓Ve與電流Id的關(guān)系圖。
圖10繪示NMOS存儲元在10000次P/E循環(huán)下程式化狀態(tài)與纟察除狀態(tài)
的閾1直電壓與時(shí)間的關(guān)系圖。
圖11繪示NMOS存儲元在10000次、1000次、100次與1次P/E循環(huán)
下程式化狀態(tài)與擦除狀態(tài)的讀取電壓V。與電流ID的關(guān)系圖。
圖12為依照本發(fā)明實(shí)施例所繪示的存儲器陣列的上視圖。圖13繪示沿著圖12的溝道長度方向I-I切線的部分陣列的剖面圖。 圖14繪示沿著圖12中溝道寬度方向II-II切線的部分陣列的剖面圖。 圖15繪示依照本發(fā)明一較佳實(shí)施例的一存儲器陣列的等效電路圖。 圖16、 17、 18分別為本發(fā)明的p溝道NAND陣列結(jié)構(gòu)的程式化、擦除 以及讀取操作的等效電路圖。
圖19、 20、 21分別為本發(fā)明的n溝道NAND陣列結(jié)構(gòu)的程式化、擦除
讀取操作的等效電路圖。100、400:存儲單元
101、401:半導(dǎo)體襯底
102、402:擴(kuò)散區(qū)、源極/漏極區(qū)
104、404:擴(kuò)散區(qū)、源極/漏極區(qū)
106、406:溝道區(qū)
140、440:絕緣層
150、450:電荷存儲/陷入層
160、460:多層穿隧介電結(jié)構(gòu)
162、462:第一穿隧介電層
164、464:低正孔穿隧能障層
166、466:第二穿隧介電層
170、470:柵極
180、480:堆疊層
490:淺溝渠隔離
具體實(shí)施例方式
現(xiàn)將詳細(xì)參考本發(fā)明及其較佳實(shí)施例，附圖中說明了本發(fā)明的實(shí)例。 應(yīng)注意的是，附圖是呈極其簡化的形式且沒有按照精確比例繪制。在任何 可能之處，相同參考數(shù)字會使用在所有附圖中，來指稱相同或類似部分。 根據(jù)本文的揭露內(nèi)容，僅為了方便和清晰起見，對于附圖使用方向術(shù)語，例 如頂部、底部、左、右、上、下、上方、下方、在......之下、后部和前部，
是對應(yīng)于附圖之用。這類方向術(shù)語結(jié)合以下對附圖的描述，不應(yīng)理解為以 后附權(quán)利要求書中未明確提出的任何方式限制本發(fā)明的范疇。盡管本文的 揭露內(nèi)容參考某些說明性實(shí)施例，但是應(yīng)了解，這些實(shí)施例是做為實(shí)例而 并非用以限制，而且，本文所描述的制程和結(jié)構(gòu)并未包含制造整個(gè)積體電 路的完整制造流程，而是可結(jié)合所屬領(lǐng)域中已知或正在發(fā)展的多種積體電
路制造技術(shù)來實(shí)踐本發(fā)明。
本發(fā)明提供了一種利用藉由^^+ "穿隧機(jī)制，使電子/正孔從存儲單
元的柵極注入于電荷存儲層，造成存儲單元的閾值電壓上升/下降，來進(jìn)行
7存儲單元的程式化或擦除操作。此存儲元件可以包括含有p溝道/n溝道存 儲單元矩陣的存儲器陣列。存儲器陣列包括了以NAND (反及閘型)建構(gòu)的 p溝道/n溝道NVM單元，依照本發(fā)明的方法操作的存儲器，可供快閃存儲 器的應(yīng)用，具有非常高的程式化處理能力。
圖1繪示依照本發(fā)明一較佳實(shí)施例的一種例示的存儲單元100的單元 結(jié)構(gòu)。請參照圖l，提供半導(dǎo)體襯底101，此村底101中具有兩個(gè)擴(kuò)散區(qū)102、 104。半導(dǎo)體襯底101可以包括任何現(xiàn)有的半導(dǎo)體材質(zhì)，例如硅。在一實(shí)施 例中，襯底101為n導(dǎo)電型；而擴(kuò)散區(qū)102、 104為p導(dǎo)電型。在另一實(shí)施 例中，襯底101為p導(dǎo)電型；而擴(kuò)散區(qū)102、 104為n導(dǎo)電型。在一實(shí)施例 中，襯底101為p導(dǎo)電型，且襯底101中已形成n導(dǎo)電型井區(qū)(未繪示)，而擴(kuò) 散區(qū)102、 104則為p導(dǎo)電型且形成在n導(dǎo)電型井區(qū)中。在另一實(shí)施例中， 襯底101為n導(dǎo)電型，且襯底101中已形成p導(dǎo)電型井區(qū)(未繪示)，而擴(kuò) 散區(qū)102、 104則為n導(dǎo)電型且形成在p導(dǎo)電型井區(qū)中。擴(kuò)散區(qū)102、 104 之間的半導(dǎo)體襯底101為溝道區(qū)106。溝道區(qū)106上形成著堆疊層180。堆 疊層180包括絕緣層140、電荷存儲層150、多層穿隧介電結(jié)構(gòu)160以及柵 極170。絕緣層140較佳可以包括二氧化硅。電荷存儲層l"較佳可包括一 層電荷陷入材質(zhì)，例如是氮化硅。多層穿隧介電結(jié)構(gòu)160其包括了第一穿 隧介電層162、低正孔穿隧能障層164以及第二穿隧介電層1"。低正孔穿 P蓮能障層(small hole tunneling barrier height layer) 164為正孑L穿P逸 能障值小于或約等于二氧化硅的材料層。低正孔穿隧能障的材質(zhì)較佳的是 小于或約等于4. 5eV者。更佳的低正孔穿隧能障的材質(zhì)是小于或等于1. 9eV 者。較佳的多層穿隧介電結(jié)構(gòu)160可以包括超薄的氧化物-氮化物-氧化物 (ONO)結(jié)構(gòu)。柵極170可以包括多晶硅、金屬、金屬硅化物或是上述的組 合。存儲元件100包括擴(kuò)散區(qū)102、 104以及柵極170，以構(gòu)成MOS晶體管， 其中擴(kuò)散區(qū)102、 104，用以做為MOS晶體管的源極/漏極區(qū)。
依照本發(fā)明的存儲單元包括了半導(dǎo)體襯底101。任何適于用在半導(dǎo)體元 件的襯底材質(zhì)都可以使用。在本發(fā)明多個(gè)較佳實(shí)施例中，半導(dǎo)體襯底101 包括硅材質(zhì)。通過標(biāo)準(zhǔn)技術(shù)所準(zhǔn)備的硅晶圓，可以用做為襯底ioi。舉例來 說，可藉由如下技術(shù)制備適當(dāng)?shù)墓杵瑥姆Q作晶種的小晶體生長硅；緩慢
地以旋轉(zhuǎn)方式從熔融的超純硅中收回以產(chǎn)生柱狀晶；接著切片成薄盤；且切
片后將其磨細(xì)、磨光(如鏡子般光滑)并清理。
半導(dǎo)體村底101包括第一導(dǎo)電型硅，如n導(dǎo)電型硅或p導(dǎo)電型硅。一 般來說，能夠用于本發(fā)明較佳實(shí)施例的第一導(dǎo)電型硅襯底為具有輕度第一 導(dǎo)電型摻雜的硅晶圓。在本發(fā)明中，源極/漏極區(qū)為P+或n+摻雜的區(qū)域，由 于PN接面的反轉(zhuǎn)偏壓，輕度第一導(dǎo)電型摻雜的村底有利于程式化與讀取存 儲單元。半導(dǎo)體襯底(如硅)的第一導(dǎo)電型摻雜，可以藉由任何適當(dāng)?shù)?br> 8方式來達(dá)成，例如通過植入如砷、磷、氮或任何其他能夠在半導(dǎo)體材質(zhì)中
使用自由電子的元素。較佳的是以約為1013/(^3至10"/cm3的劑量進(jìn)行第一 導(dǎo)電型摻雜。更佳的是以約為1014/0113至10"/cm3的劑量來進(jìn)行第一導(dǎo)電型 摻雜。
絕緣層140、電荷存儲層150、多層穿隧介電結(jié)構(gòu)160與柵極170可以 是至少形成于襯底101的溝道區(qū)106上。
絕緣層140的材質(zhì)可以氧化硅或氧化鋁，其厚度約為30埃至100埃。 在一實(shí)施例中，絕緣層140是54?；蚋竦难趸鑼?。氧化硅層的形成方 法可以采用熱氧化法。
電荷存儲層150的材質(zhì)例如氮化硅、氮氧化硅、Hf02、 HfSiA或A1203, 其厚度約為30埃至100埃。在一實(shí)施例中，電荷存儲層150為80埃左右 的氮化硅層。氮化硅層的形成方法可以采用低壓化學(xué)氣相沉積法。
多層穿隧介電結(jié)構(gòu)160容許正孔于存儲元件的^Tv除/程式化操作時(shí)，自 柵極170穿隧至電荷存儲層150。在本發(fā)明的非易失性存儲單元，較佳的多 層穿隧介電結(jié)構(gòu)160的電荷陷入效能幾乎可以被忽視，更佳地是，不會在 存儲器操作時(shí)，阻陷電荷。多層穿隧介電結(jié)構(gòu)160較佳是包括一層低正孔 穿隧能障層164以及包夾低正孔穿隧能障層164的第一穿隧介電層162以 及第二穿隧介電層166。在此，具有低正孔穿隧能障層164的材質(zhì)是指合適 的介電材質(zhì)，其于電場存在時(shí)可以容許穿隧，但當(dāng)未施以偏壓時(shí)，能夠預(yù) 防直接穿隧，且可以沉積地夠薄，使其本身不會成為電荷陷入層，例如是 氮化硅或氧化鋁。第一穿隧介電層162以及第二穿隧介電層166的材質(zhì)的 價(jià)帶能階大于低正孔穿隧能障層164的價(jià)帶能階，且第一穿隧介電層162 以及第二穿隧介電層166的材質(zhì)的導(dǎo)帶能階小于低正孔穿隧能障層164的 導(dǎo)帶能階。在本發(fā)明一些較佳實(shí)施例中，低正孔穿隧能障層164例如是氮 化物如氮化硅層；而包夾低正孔穿隧能障層164的第一穿隧介電層162以 及第二穿隧介電層166例如是氧化物如氧化硅層，即多層穿隧介電結(jié)構(gòu)160 包括ONO結(jié)構(gòu)。由于一般氮化硅的正孔能障非常低(約1.9eV)，在高電場 下，可能會使得正孔可以穿透。于此同時(shí)，穿隧介電的總厚度，如ONO結(jié) 構(gòu)，可以預(yù)防低電場下電子的直接穿隧。在一實(shí)例中，這種作用使得存儲 元件不但可以提供快速正孔穿隧擦除，還可以在保存期間降低或除去電荷 的逸漏。
在本發(fā)明一些較佳實(shí)施例中，穿隧介電結(jié)構(gòu)160中第一穿隧介電層162 的厚度為10埃至30埃；低正孔穿隧能障層164的厚度為15埃至30埃；第 二穿隧介電層166的厚度為8埃至30埃。在一特定實(shí)例中，穿隧介電結(jié)構(gòu) 160為底氧化層/中間氮化硅層/頂氧化硅層(0/N/0)三層結(jié)構(gòu)，其中底氧化 硅層的厚度為20埃；中間氮化硅層的厚度為"埃；頂氧化硅層的厚度為15埃。
多層穿隧介電結(jié)構(gòu)160可以用多種方式來制備。在一特定實(shí)例中，多層穿隧介電結(jié)構(gòu)160為底氧化層/中間氮化硅層/頂氧化硅層(0/N/0)三層結(jié)構(gòu)，其中底氧化硅層可以利用任何一種習(xí)知的氧化法來形成，包括熱氧化法、自由基(ISSG)氧化法、電漿氧化法以及化學(xué)氣相沉積制程，但不限于此。中間氮化硅層可以通過化學(xué)氣相沉積制程，或者，藉由電漿來氮化過量的底氧化層。頂氧化層可以藉由氧化法或化學(xué)氣相沉積法來形成的。
在本發(fā)明的一些實(shí)施例中，柵極170可以包括具有功函數(shù)大于N+多晶硅的材質(zhì)。在本發(fā)明一些實(shí)施例中，此種高功函數(shù)柵極的材質(zhì)可以包括金屬，如鉑、銥、鴒以及其他貴重金屬。更佳地，柵極材質(zhì)在這些實(shí)施例中具有大于或等于約4. 5eV的功函數(shù)。在特定優(yōu)選的實(shí)施例中，柵極的材質(zhì)包括具有高功函數(shù)的金屬，例如是鉑或銥。此外，較佳的高功函數(shù)材質(zhì)包括P+多晶硅，但不限于此，以及金屬氮化物，例如是氮化鈦與氮化鉭。在
本發(fā)明特定優(yōu)選的實(shí)施例中，柵極材質(zhì)包括鉑。
上述所述的合適材質(zhì)的膜層，任何已知或發(fā)展中的方法都可以用來沉積或形成穿隧介電層、電荷存儲層和/或絕緣層。合適的方法包括如熱生成法與化學(xué)氣相沉積法。
請參照圖2與3,在存儲元件100的柵極l"70施加負(fù)偏壓，并且使源/漏極區(qū)102、 104浮置、接地或設(shè)為O伏特，藉由-FN穿隧機(jī)制，使電子從存儲元件的柵極170穿隧多層穿隧介電結(jié)構(gòu)160后注入電荷存儲層l50，造成存儲元件的閾值電壓上升。隨著時(shí)間的增加，部分的電子無法阻陷在電荷存儲層150中會通過絕緣層140,因此，存儲元件的閾值電壓會達(dá)到飽和，而不會直線上升。圖3所示的結(jié)果，則是在柵極170分別施加-17伏特、-18伏特以及-19伏特并將源/漏極區(qū)102、 l(M設(shè)為O伏特的結(jié)果。由圖3的結(jié)果顯示施加三種不同的負(fù)偏壓均會使得闊值電壓上升，并在一段時(shí)間后達(dá)到飽和。
請參照圖4與5，在存儲元件的柵極170施加正偏壓，并且使源/漏極區(qū)102、 104浮置、接地或設(shè)為O伏特，藉由+FN穿隧機(jī)制，使正孔從存儲元件的柵極170穿隧多層穿隧介電結(jié)構(gòu)160后注入電荷存儲層150，造成存儲元件的閾值電壓下降。在正孔從存儲元件的柵極170穿隧多層穿隧介電結(jié)構(gòu)160注入電荷存儲層150的同時(shí)，溝道注入的電子也會穿隧絕緣層140而注入電荷存儲層150,因此，隨著時(shí)間的增加，存儲元件的閾值電壓會自收斂(self-converging),而不會直線下降。圖5所示的結(jié)果，是在柵極UO分別施加+14伏特、+15伏特以及+16伏特的偏壓并將源/漏極區(qū)102、 l(M浮置的結(jié)果。由圖5的結(jié)果顯示施加三種不同的正偏壓均會使得閾值電壓上升，并在一段時(shí)間后自收斂。
10本發(fā)明藉由+FN穿隧機(jī)制，使正孔從存儲元件的柵極170穿隧多層穿隧介電結(jié)構(gòu)160 (02/N2/03)后注入電荷存儲層150(Nl)的理論能帶圖如圖6與圖7所示。圖6為施加低電場，即保存期間的理論能帶圖；圖7為施加高電場的理論能帶圖。請參照圖6，穿隧多層穿隧介電結(jié)構(gòu)160為每層為具有少于或等于30埃的(O2/N2/O3)結(jié)構(gòu)，可以在保存期間時(shí)，抑制正孔在^f氐電場下直接穿隧以及電子無法阻陷(de-trap)在電荷存儲層的問題，因此，具有很好的資料保存特性。請參照圖7，穿隧多層穿隧介電結(jié)構(gòu)160為每層為具有少于或等于30埃的(O2/N2/O3)結(jié)構(gòu)，可以在高電場下，進(jìn)行高效率的正孔穿隧。這可能是因?yàn)槟軒аa(bǔ)償(band offset)可以有效促使正孔克服03的穿隧能障。故，依照本發(fā)明的元件可以提供快速正孔程式化/擦除，避免NROM元件藉由價(jià)帶-導(dǎo)帶熱正孔機(jī)制進(jìn)行擦除操作造成的熱正孔誘發(fā)破壞的現(xiàn)象，而且可以免除習(xí)知SONOS元件的保存問題。
本發(fā)明的上述操作可以應(yīng)用于PMOS存儲元件以及NMOS存儲元件。
首先，說明本發(fā)明的上述操作應(yīng)用于PMOS存儲元件時(shí)的情形。請參照圖2，當(dāng)本發(fā)明的上述操作應(yīng)用于PMOS存儲元件時(shí)，在進(jìn)行程式化時(shí)，可以在存儲元件的柵極170施加負(fù)偏壓，并且使P型的源/漏極區(qū)102、 104浮置、接地或設(shè)為O伏特，使P型的源/漏極區(qū)102、 104之間的溝道區(qū)106形成空乏區(qū)，并藉由-FN穿隧機(jī)制，使電子從存儲元件的柵極170穿隧多層穿隧介電結(jié)構(gòu)160后注入電荷存儲層150，造成存儲元件的閾值電壓上升。
請參照圖4，在進(jìn)行于PMOS存儲元件擦除時(shí)，在存^f諸元件的4冊極l70施加正偏壓，并且使源/漏極區(qū)102、 104浮置、接地或設(shè)為0伏特，藉由+FN穿隧機(jī)制，使正孔從存儲元件的柵極l70穿隧多層穿隧介電結(jié)構(gòu)160后注入電荷存儲層150，造成存儲元件的閾值電壓下降。
依照本發(fā)明的元件，同樣顯現(xiàn)出極佳的程式化/擦除循環(huán)忍受性。請參照圖8，繪示PMOS存儲元在10000次P/E循環(huán)下程式化狀態(tài)與擦除狀態(tài)的閾值電壓與時(shí)間的關(guān)系圖。如圖8所示，在10000次循環(huán)之后，閾值電壓的改變并不明顯。請參照圖9,繪示PMOS存儲元在10000次、1000次、100次與1次P/E循環(huán)下程式化狀態(tài)與擦除狀態(tài)的讀取電壓Ve與電流1。的關(guān)系圖。如圖9所示，在10000次循環(huán)之后，電流I。的改變并不明顯。
接著，說明本發(fā)明的上述操作應(yīng)用于兩OS存儲元件時(shí)的情形。請參照圖4，當(dāng)本發(fā)明的上述操作應(yīng)用于NMOS存儲元件時(shí)，在進(jìn)行程式化時(shí)，在存儲元件的柵極170施加正偏壓，并且使源/漏極區(qū)102、 l(M浮置、接地或設(shè)為0伏特，使N型的源/漏極區(qū)102、 104之間的溝道區(qū)106形成空乏區(qū)，并藉由+FN穿隧機(jī)制，使正孔從存儲元件的柵極170穿隧多層穿隧介電結(jié)構(gòu)160后注入電荷存儲層150，造成存儲元件的閾值電壓下降。
請參照圖2,在進(jìn)行NMOS存儲元件的擦除時(shí)，可以在存儲元件的柵極170施加負(fù)偏壓，并且使N型的源/漏極區(qū)102、 104浮置、接地或設(shè)為0伏 特，藉由-FN穿隧機(jī)制，使電子從存儲元件的柵極170穿隧多層穿隧介電結(jié) 構(gòu)160后注入電荷存儲層150，造成存儲元件的閾值電壓上升。
依照本發(fā)明的元件，同樣顯現(xiàn)出極佳的程式化/擦除循環(huán)忍受性。請參 照圖10,繪示NMOS存儲元在10000次P/E循環(huán)下程式化狀態(tài)與擦除狀態(tài)的 閾值電壓與時(shí)間的關(guān)系圖。如圖10所示，在10000次循環(huán)之后，閾值電壓 的改變并不明顯。請參照圖11,繪示NMOS存儲元在10000次、1000次、100 次與1次程式化/擦除(P/E)循環(huán)下程式化狀態(tài)與擦除狀態(tài)的讀取電壓Vc 與電流I。的關(guān)系圖。如圖ll所示，在10000次循環(huán)之后，電流I。的改變并 不明顯。
在本發(fā)明的實(shí)施例中，柵極170對應(yīng)于存儲器陣列的字線，而源極102 與漏極104 (或反過來，源極104與漏極102 )對應(yīng)于存儲器陣列的位線。 因此，每個(gè)存儲單元具有一條對應(yīng)的字線與一對對應(yīng)的位線，或稱第一位 線與第二位線。在本發(fā)明一些更佳實(shí)施例中，柵極UO對應(yīng)于存儲器陣列 的一條字線；源極102與漏極104 (或反過來，源極104與漏極102)對應(yīng) 于陣列中一條不連續(xù)的位線的兩個(gè)相鄰的擴(kuò)散區(qū)。
眾所皆知的是，MOS結(jié)構(gòu)通常是對稱的，而源極與漏極在功能上是可以 互相交換的。因此，在上述與下列敘述中以及在本發(fā)明任一實(shí)施例中，存儲 單元的源極與漏極，或者陣列的第一與第二位線，在不影響本發(fā)明的單元、 陣列或范圍的功能下，可以互相交換。換言之，在一特定單元中，一個(gè)特定 的擴(kuò)散區(qū)可以當(dāng)作源極或漏極之用，其端3見所施加的電壓而定，此為熟悉此 技藝者所周知。
依照本發(fā)明較佳實(shí)施例，例示的存儲器陣列繪示于圖12、 13與14。圖 12繪示存儲器結(jié)構(gòu)，其具有多條不連續(xù)位線(垂直的)以及多條字線(水 平的)。圖13是沿著圖12的溝道長度方向的I-1切線的部分陣列的剖面圖。 圖14是沿著圖12中溝道寬度方向的II-II切線的部分陣列的剖面圖。
請參照圖12、 13與14，存儲器結(jié)構(gòu)具有多數(shù)個(gè)擴(kuò)散區(qū)(S/D) 402、 4(M 可以當(dāng)作源極與漏極使用。擴(kuò)散區(qū)402、 404形成于襯底401中，且位于字 線下方的村底401區(qū)域。在同一條不連續(xù)的位線的兩個(gè)相鄰的擴(kuò)散區(qū)402、 404之間定義了多數(shù)個(gè)溝道區(qū)域406。襯底401中的淺溝渠隔離490用于使 晶體管區(qū)域彼此分離。溝渠深度可以是約為IOO至400奈米。Lg代表了溝 道長度。Ls是每個(gè)存儲單元之間的距離(space) 。 W是溝道寬度，而Ws是淺 溝渠隔離(STI)的寬度。襯底401的堆疊層480包括絕緣層440、電荷存儲 層450、多層穿隧介電結(jié)構(gòu)460以及柵極470，其中多層穿隧介電結(jié)構(gòu)460 其包括了第一穿隧介電層462、低正孔穿隧能障層464以及第二穿隧介電層 466。
12圖15繪示依照本發(fā)明一較佳實(shí)施例的一存儲器陣列的等效電路圖。每 條字線(WL)與兩條相鄰的字線(BL，s)的交叉包括一個(gè)晶體管。
接著要說明的是依照本發(fā)明不同實(shí)施例的存儲單元陣列的操作。
圖16、 17、 18分別為本發(fā)明的p溝道MND陣列結(jié)構(gòu)的程式化、擦除 以及讀取操作的等效電路圖。
請參照圖16，依照本發(fā)明實(shí)施例，對一選定存儲單元所對應(yīng)的字線施 加負(fù)偏壓，以進(jìn)行程式化操作。特別是，對選定存儲單元A所對應(yīng)的字線 WL7施以約-16V至約-20V的偏壓，較佳是約-18V;其他的字線則施以約-1OV 的偏壓；而選定存^f諸單元A所對應(yīng)的位線BL則施以約OV的偏壓；其他的 位線BL2則施以約-7V的偏壓；源極線SL則是浮置。選擇晶體管(SLT與BLT) 可以選擇性地存在，連接于存儲器陣列。接近源極線SL的選擇晶體管SLT 施以O(shè)V偏壓；遠(yuǎn)離源極線SL的選擇晶體管BLT則施以-10V的偏壓。如此 一來，字線WL,下方便形成了一個(gè)垂直的強(qiáng)電場。在此強(qiáng)電場下，藉由-FN 穿隧機(jī)制，可使電子從存儲單元A的柵極經(jīng)由多層穿隧介電結(jié)構(gòu)注入于電 荷存儲層，造成存儲單元的閾值電壓Vth上升。此4喿作對于鄰近存儲單元B、 C、 D所造成的干擾在可接受的范圍內(nèi)。
請參照圖17，依照本發(fā)明實(shí)施例，對存儲單元的字線施加正偏壓，以進(jìn) 行擦除操作。特別是，對所有的字線施以約+14V至約+16V的偏壓，較佳是 約+15V;并且浮置源極線SL以及所有的位線。接近與遠(yuǎn)離源極線SL的選 擇晶體管SLT以及BLT均施以O(shè)V偏壓。藉由+FN穿隧機(jī)制，使正孔從各個(gè)存 儲單元的柵極經(jīng)由多層穿隧介電結(jié)構(gòu)注入于電荷存儲層，造成各個(gè)存儲單 元的閾值電壓下降，以達(dá)到擦除的目的。
請參照圖18,依照本發(fā)明實(shí)施例，對存儲單元進(jìn)行讀取操作。特別是， 對選定的存儲單元A所對應(yīng)的位線施以-1V的偏壓；浮置其他的字線；并在 源極線SL施以O(shè)V的偏壓。并且，對選定的存儲單元A所對應(yīng)的字線WL7 施以V^的偏壓；其他的字線、接近與遠(yuǎn)離源極線SL的選擇晶體管SLT與 BLT均施以V,的偏壓。外部的感應(yīng)電路(未繪示)會因源極與漏極之間的 偏壓差，而感應(yīng)經(jīng)過溝道的電流。由感應(yīng)所得的流經(jīng)存儲單元A的電流， 則可以得知存儲單元A是否已被程式化。
圖19、 20、 21分別為本發(fā)明的n溝道NAND陣列結(jié)構(gòu)的程式化、擦除 以及讀取操作的等效電路圖。
請參照圖19，依照本發(fā)明實(shí)施例，對一選定存儲單元所對應(yīng)的字線施 加正偏壓，以進(jìn)行程式化搡作。特別是，對選定存儲單元A所對應(yīng)的字線 WU施以約+14V至約+16V的偏壓，較佳是約+15V;其他的字線則施以約+9V 的偏壓；而選定存儲單元A所對應(yīng)的位線BL則施以約0V的偏壓；其他的 位線BL2則施以約+7V的偏壓；源極線SL則是浮置。選擇晶體管(SLT與BLT)可以選擇性地存在，連接于存儲器陣列。接近源極線SL的選擇晶體管SLT 施以0V偏壓；遠(yuǎn)離源極線SL的選擇晶體管BLT則施以+9V的偏壓。如此一 來，字線W"下方便形成了一個(gè)垂直的強(qiáng)電場。在此強(qiáng)電場下，藉由+FN穿隧 機(jī)制，可使正孔從存儲單元A的柵極經(jīng)由多層穿隧介電結(jié)構(gòu)注入于電荷存 儲層，造成存儲單元的閾值電壓Vth下降。此操作對于鄰近存儲單元B、 C、 D所造成的干擾在可接受的范圍內(nèi)。
請參照圖20，依照本發(fā)明實(shí)施例，對存儲單元的字線施加負(fù)偏壓，以進(jìn) 行擦除操作。特別是，對所有的字線施以約-16V至約-20V的偏壓，較佳是 約-18V;并且浮置源極線SL以及所有的位線。接近與遠(yuǎn)離源極線SL的選 擇晶體管SLT以及BLT均施以0V偏壓。藉由-FN穿隧機(jī)制，使電子從各個(gè)存 儲單元的柵極經(jīng)由多層穿隧介電結(jié)構(gòu)注入于電荷存儲層，造成各個(gè)存儲單 元的閾值電壓上升，以達(dá)到^~除的目的。
請參照圖21,依照本發(fā)明實(shí)施例，對存儲單元進(jìn)行讀取操作。特別是， 對選定的存儲單元A所對應(yīng)的位線施以+1V的偏壓；浮置其他的位線；并在 源極線SL施以0V的偏壓。并且，對選定的存儲單元A所對應(yīng)的字線WL7 施以Vm的偏壓；對其他的字線、接近與遠(yuǎn)離源極線SL的選擇晶體管SLT 與BLT均施以V,的偏壓。外部的感應(yīng)電路(未繪示)會因源極與漏極之間 的偏壓差，感應(yīng)經(jīng)過溝道的電流。由感應(yīng)所得的流經(jīng)存儲單元A的電流， 則可以.得知存儲單元A是否已被程式化。
本發(fā)明的元件讀取電流已經(jīng)估算，且適用于快閃存儲器的應(yīng)用。于PM0S 存儲元件的柵極施以+15V或于賜0S存儲元件施以-18V的偏壓，在lOmsec
之內(nèi)即可完成井區(qū)的擦除。
由于穿遂氧化層并不是直接覆蓋在溝道上，而是形成在絕緣層上的電 荷存儲層上，因此，穿遂氧化層幾乎不受淺溝渠隔離結(jié)構(gòu)所造成的鳥嘴現(xiàn) 象影響，故，可有效提升元件的可靠度，且元件易于小型化。而且，不需要 過高的電壓即可快速完成元件的程式化或擦除，因此，是一種低耗電且快 速的操作方法。此外，由于主要的載子流是經(jīng)由柵極下方的多層穿隧介電 結(jié)構(gòu)，而不是溝道上的絕緣層，因此，在經(jīng)過多次的程式化/擦除之后，元 件的退化現(xiàn)象仍非常小。
雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí) 此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤飾，因 此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1. 一種存儲元件，其特征在于包括一襯底，具有二源/漏極區(qū)，前述二個(gè)源/漏極區(qū)通過一溝道區(qū)分隔；一柵極，設(shè)置于該襯底上；一絕緣層，設(shè)置于該溝道區(qū)上；一電荷儲存層，設(shè)置于該絕緣層上；以及一穿隧介電結(jié)構(gòu)，設(shè)置于該電荷儲存層和該柵極之間，其中通過施加一負(fù)偏壓于該柵極，使多個(gè)第一型載子自該柵極經(jīng)由上述穿隧介電結(jié)構(gòu)穿隧進(jìn)入上述電荷儲存層，且通過施加一正向偏壓于上述柵極，使多個(gè)第二型載子自上述柵極經(jīng)由上述穿隧介電結(jié)構(gòu)柵極穿隧進(jìn)入上述電荷儲存層。
2. 根據(jù)權(quán)利要求1所述的存儲元件，其特征在于其中上述負(fù)偏壓為-16 至-20伏特。
3. 根據(jù)權(quán)利要求1所述的存儲元件，其特征在于其中上述正偏壓為14 至16伏特。
4. 根據(jù)權(quán)利要求1所述的存儲元件，其特征在于其中上述穿隧介電結(jié) 構(gòu)包括一第一能階，位于接近上述柵極的一第一位置，且低于上述柵極的價(jià)帶臺匕一第二能階，位于距離上述柵極2耐米以內(nèi)的一第二位置，且在沒有 施加偏壓時(shí)，第二能階介于上述第一能階與上述柵極的價(jià)帶能階之間；以 及一第三能階，位于上述第二位置與上迷電荷存儲層之間的一第三位置， 且在沒有施加偏壓時(shí)，第三能階低于上述柵極的價(jià)帶能階且低于上述電荷 存儲層的價(jià)帶能階。
5. 根據(jù)權(quán)利要求1所述的存儲組件，其特征在于其中上述穿隧介電結(jié)構(gòu)為多層穿隧介電結(jié)構(gòu)。
6. 根據(jù)權(quán)利要求5所述的存儲元件，其特征在于其中上述多層穿隧介 電結(jié)構(gòu)包括一 氧化物/氮化物/氧化物三層。
7. 根據(jù)權(quán)利要求5所述的存儲元件，其特征在于其中上述多層穿隧介 電結(jié)構(gòu)包括氧化一硅/氮化硅/氧化硅三層或一氧化硅/氧化鋁/氧化硅三層。
8. 根據(jù)權(quán)利要求1所述的存儲元件，其特征在于其中上述絕緣層的材 質(zhì)包括氧化硅或氧化鋁。
9. 根據(jù)權(quán)利要求1所述的存儲元件，其特征在于其中該電荷儲存層的材質(zhì)包括氮化硅、氮氧化硅、Hf02、 HfSL0y或A1203。
10. —種存儲元件，其特征在于包括一襯底，具有二源/漏極區(qū)，前述二個(gè)源/漏極區(qū)通過一溝道區(qū)分隔； 一柵極，設(shè)置于上述襯底上；一絕緣構(gòu)件，設(shè)置于上述襯底上，使一電荷補(bǔ)捉層與上述襯底間絕 緣，以限制電子和空穴的穿隧；該電荷儲存層，設(shè)置于上述絕緣構(gòu)件與上述柵極之間，且上述電荷儲存 層所補(bǔ)捉電荷決定上述存儲元件的一閾值電壓；以及一 FN穿隧構(gòu)件，設(shè)置于上述電荷儲存層和上述柵極之間，在正偏 壓下，通過+FN空穴穿隧機(jī)制，使空穴從上述柵極穿隧至上述電荷儲存層，以 降低在一編程或一擦除操作中的閾值電壓，并且在負(fù)偏壓下，通過-FN穿隧 機(jī)制，使電子從上述柵柵極穿隧至上述電荷儲存層，以增加在一編程或一 擦除的另 一操作中的閾值電壓，并且避免上述電荷儲存層在上述編程和上 述擦除操作之間產(chǎn)生的多個(gè)偏壓準(zhǔn)位下所造成的直接穿隧電荷損失。
11. 根據(jù)權(quán)利要求IO所述的存儲元件，其特征在于其中上述電荷儲存 層的材質(zhì)包括氮化硅、氮氧化硅、Hf02、 HfSiA或A1203。
全文摘要
一種非易失性存儲元件的操作方法。此存儲元件包括襯底、柵極、絕緣層、一電荷儲存層與多層穿隧介電結(jié)構(gòu)。襯底具有二源/漏極區(qū)，通過溝道區(qū)分隔。柵極，設(shè)置于襯底上。絕緣層設(shè)置于該溝道區(qū)上。電荷儲存層，設(shè)置于絕緣層上。多層穿隧介電結(jié)構(gòu)設(shè)置于電荷儲存層和柵極之間。通過施加負(fù)偏壓于柵極，使多個(gè)第一型載子自柵極經(jīng)由多層穿隧介電結(jié)構(gòu)穿隧進(jìn)入電荷儲存層，且通過施加正向偏壓于柵極，使多個(gè)第二型載子自柵極經(jīng)由多層穿隧介電結(jié)構(gòu)柵極穿隧進(jìn)入電荷儲存層。
文檔編號H01L27/115GK101488503SQ20091000626
公開日2009年7月22日 申請日期2006年6月22日 優(yōu)先權(quán)日2006年6月22日
發(fā)明者呂函庭, 王嗣裕, 賴二琨 申請人:旺宏電子股份有限公司