專利名稱：用于功率器件的超結(jié)結(jié)構(gòu)及制造方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體技術(shù)，尤其涉及改進(jìn)的功率半導(dǎo)體器件(例如，晶體管和 二極管)的各種實(shí)施方式及其制造方法。
背景技術(shù)：
功率電子應(yīng)用中的關(guān)鍵部件是固態(tài)開關(guān)。從車輛應(yīng)用中的點(diǎn)火控制到電池供電的 消費(fèi)者電子器件，到工業(yè)應(yīng)用中的功率變流器，需要最佳地符合特定應(yīng)用的要求的功率開 關(guān)。固態(tài)開關(guān)包括，例如，功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(功率M0SFET)、絕緣柵雙 極晶體管(IGBT)和各種類型的繼續(xù)發(fā)展成符合此要求的半導(dǎo)體閘流管。在功率MOSFET的 情況中，與許多其它技術(shù)一起，已開發(fā)了以下技術(shù)，例如，具有側(cè)通道的雙擴(kuò)散結(jié)構(gòu)(DMOS) (例如，授予Blanchard等人的美國(guó)專利第4，682，405號(hào))、溝槽柵極結(jié)構(gòu)(例如，授予Mo 等人的美國(guó)專利第6，429，481號(hào))、以及各種用于晶體管漂移區(qū)域中的電荷平衡的技術(shù)(例 如，授予Temple的美國(guó)專利第4，941，026號(hào)、授予Chen的美國(guó)專利第5，216，275號(hào)和授予 Neilson的美國(guó)專利第6，081，009號(hào))，以應(yīng)對(duì)不同的并通常競(jìng)爭(zhēng)性的性能需求。功率開關(guān)的部分規(guī)定性能特性是其導(dǎo)通電阻、擊穿電壓和開關(guān)速度。根據(jù)具體應(yīng) 用的需求，將不同的重點(diǎn)放在這些性能標(biāo)準(zhǔn)的每一個(gè)上面。例如，對(duì)于大于約300至400伏 的電力應(yīng)用，與功率MOSFET相比，IGBT表現(xiàn)出固有的較低的導(dǎo)通電阻，但是其開關(guān)速度由 于其較慢的關(guān)閉特性而較低。因此，對(duì)于具有要求低導(dǎo)通電阻的低開關(guān)頻率的大于400伏 的應(yīng)用，IGBT是優(yōu)選開關(guān)，而功率MOSFET通常是為相對(duì)較高的頻率應(yīng)用選擇的器件。如果 所給定應(yīng)用的頻率需求規(guī)定所使用的開關(guān)的類型，則電壓需求確定具體開關(guān)的結(jié)構(gòu)組成。 例如，在功率MOSFET的情況中，由于漏極-至-源極導(dǎo)通電阻RDS。n和擊穿電壓之間的比例 關(guān)系，在保持低RDS。n的同時(shí)改進(jìn)晶體管的電壓性能提出挑戰(zhàn)。已開發(fā)晶體管漂移區(qū)域中的 各種電荷平衡結(jié)構(gòu)，以用不同的成功度來(lái)應(yīng)對(duì)此挑戰(zhàn)。器件性能參數(shù)也被制造過(guò)程和芯片封裝所影響。已嘗試通過(guò)開發(fā)各種改進(jìn)的處理 和封裝技術(shù)來(lái)應(yīng)對(duì)部分這些挑戰(zhàn)。不管其是超便攜消費(fèi)者電子器件還是通信系統(tǒng)中的路由器和集線器，功率開關(guān)的 各種應(yīng)用始終隨著電子工業(yè)的擴(kuò)展而增長(zhǎng)。因此，功率開關(guān)仍是具有較高開發(fā)潛力的半導(dǎo) 體器件。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū)域 (termination region)、以及在有源區(qū)域和終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類型(傳導(dǎo)類型)的多個(gè)導(dǎo)柱(柱，Pillar)，其中，有源區(qū)域和終端區(qū)域中的第一導(dǎo)電類 型的導(dǎo)柱具有基本上相同的寬度，而有源區(qū)域中的第二導(dǎo)電類型的導(dǎo)柱具有比終端區(qū)域中 的第二導(dǎo)電類型的導(dǎo)柱更小的寬度，使得有源區(qū)域和終端區(qū)域的每一個(gè)中的電荷平衡狀態(tài) 導(dǎo)致終端區(qū)域中的擊穿電壓比有源區(qū)域中的擊穿電壓更高。在一個(gè)變型中，第一導(dǎo)電類 型是P型，而第二導(dǎo)電類型是N型。在另一變型中，第一導(dǎo)電類型是N型，而第二導(dǎo)電類型是P型。在另一變型中，第一導(dǎo)電類型的每一個(gè)導(dǎo)柱包括用P型硅基本上填充的溝槽，該 溝槽通過(guò)形成第二導(dǎo)電類型的導(dǎo)柱的N型區(qū)域而彼此隔開。在另一變型中，有源區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱具有與終端區(qū)域中的第一導(dǎo)電 類型的導(dǎo)柱基本上相同的摻雜分布。在另一變型中，有源區(qū)域包括在有源區(qū)域中的第二導(dǎo)電類型的至少一個(gè)導(dǎo)柱上方 延伸的平面柵極結(jié)構(gòu)。在另一變型中，有源區(qū)域包括在有源區(qū)域中的第二導(dǎo)電類型的至少一個(gè)導(dǎo)柱內(nèi)延 伸至預(yù)定深度的溝槽柵極結(jié)構(gòu)。在另一變型中，有源區(qū)域不包括在有源區(qū)域中的第二導(dǎo)電類型的任何導(dǎo)柱上方延 伸的柵極結(jié)構(gòu)。在另一變型中，有源區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱是條形(stripe-shaped)的， 而終端區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱以同心方式包圍有源區(qū)域。在另一變型中，有源區(qū)域和終端區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱是同心的。在另一變型中，第一導(dǎo)電類型的多個(gè)導(dǎo)柱具有是有源導(dǎo)柱的延伸部的終端導(dǎo)柱， 而另外多個(gè)終端導(dǎo)柱平行于有源區(qū)域。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域、過(guò)渡區(qū)域(transition region)、和包圍有源區(qū)域與過(guò)渡區(qū)域的終端區(qū)域、以及在有源區(qū)域和終端區(qū)域的每一個(gè)中 交替布置的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱，過(guò)渡區(qū)域在有源區(qū)域和終端區(qū)域之間具有第 一導(dǎo)電類型的至少一個(gè)導(dǎo)柱和第二導(dǎo)電類型的至少一個(gè)導(dǎo)柱，有源區(qū)域中的第一導(dǎo)電類型 的多個(gè)導(dǎo)柱連接至源極端子(源極終端，sourceterminal)，終端區(qū)域中的第一導(dǎo)電類型的 多個(gè)導(dǎo)柱浮動(dòng)(floating)，并且過(guò)渡區(qū)域中的第一導(dǎo)電類型的至少一個(gè)導(dǎo)柱通過(guò)第一導(dǎo)電 的橋接擴(kuò)散(bridging diffusion)連接至源極端子，該第一導(dǎo)電的橋接擴(kuò)散將過(guò)渡區(qū)域中 的第一導(dǎo)電類型的至少一個(gè)導(dǎo)柱連接至有源區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱中的一個(gè)， 其中，橋接擴(kuò)散穿過(guò)第二導(dǎo)電類型的至少一個(gè)導(dǎo)柱的寬度延伸，有源區(qū)域和終端區(qū)域中的 第一導(dǎo)電類型的導(dǎo)柱和過(guò)渡區(qū)域中的第一導(dǎo)電類型的至少一個(gè)導(dǎo)柱都具有基本上相同的 寬度，并且有源區(qū)域中的第二導(dǎo)電類型的導(dǎo)柱具有比過(guò)渡區(qū)域中的第二導(dǎo)電類型的至少一 個(gè)導(dǎo)柱的寬度更小的寬度，使得有源區(qū)域和過(guò)渡區(qū)域的每一個(gè)中的電荷平衡狀態(tài)導(dǎo)致過(guò)渡 區(qū)域中的擊穿電壓比有源區(qū)域中的擊穿電壓更高。在一個(gè)變型中，有源區(qū)域中的第二導(dǎo)電類型的導(dǎo)柱具有比終端區(qū)域中的第二導(dǎo)電 類型的多個(gè)導(dǎo)柱的寬度更小的寬度，使得有源區(qū)域和終端區(qū)域的每一個(gè)中的電荷平衡狀態(tài) 導(dǎo)致終端區(qū)域中的擊穿電壓比有源區(qū)域中的擊穿電壓更高。在另一變型中，有源區(qū)域包括第一導(dǎo)電類型的本體區(qū)域(bodyregion)、和在本體 區(qū)域中的第二導(dǎo)電類型的源極區(qū)域，其中橋接擴(kuò)散比本體區(qū)域延伸更深。
在另一變型中，橋接擴(kuò)散和本體區(qū)域具有基本上相似的摻雜濃度。在另一變型中，有源區(qū)域包括第一導(dǎo)電類型的本體區(qū)域、和在本體區(qū)域中的第二 導(dǎo)電類型的源極區(qū)域，其中橋接擴(kuò)散比本體區(qū)域延伸至更淺的深度。在另一變型中，橋接擴(kuò)散具有比本體區(qū)域更低的摻雜濃度。在另一變型中，第一導(dǎo)電類型是P型，而第二導(dǎo)電類型是N型。在另一變型中，第一導(dǎo)電類型是N型，而第二導(dǎo)電類型是P型。 在另一變型中，第一導(dǎo)電類型的每一個(gè)導(dǎo)柱包括用P型硅基本上填充的溝槽，該 溝槽通過(guò)形成第二導(dǎo)電類型的導(dǎo)柱的N型區(qū)域而彼此隔開。在另一變型中，有源區(qū)域和終端區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱和過(guò)渡區(qū)域中的第 一導(dǎo)電類型的至少一個(gè)導(dǎo)柱都具有基本上相同的摻雜分布。在另一變型中，有源區(qū)域包括在有源區(qū)域中的第二導(dǎo)電類型的至少一個(gè)導(dǎo)柱上方 延伸的平面柵極結(jié)構(gòu)。在另一變型中，有源區(qū)域包括在有源區(qū)域中的第二導(dǎo)電類型的至少一個(gè)導(dǎo)柱內(nèi)延 伸至預(yù)定深度的溝槽柵極結(jié)構(gòu)。在另一變型中，有源區(qū)域不包括在有源區(qū)域中的第二導(dǎo)電類型的任何導(dǎo)柱上方延 伸的柵極結(jié)構(gòu)。在另一變型中，有源區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱和過(guò)渡區(qū)域中的第一導(dǎo)電 類型的至少一個(gè)導(dǎo)柱是條形的，并且，終端區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱以同心方式 包圍有源區(qū)域和過(guò)渡區(qū)域。在另一變型中，有源區(qū)域和終端區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱和過(guò)渡區(qū)域中 的第一導(dǎo)電類型的至少一個(gè)導(dǎo)柱是同心的。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、以及在有源區(qū)域和終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱， 有源區(qū)域和終端區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱具有基本上相同的寬度并彼此隔開基本上 相同的距離，并且，第一導(dǎo)電類型的表面阱區(qū)域(表面勢(shì)阱區(qū)域，surfacewell region)穿 過(guò)終端區(qū)域中的第一導(dǎo)電類型的兩個(gè)或多個(gè)導(dǎo)柱的頂部區(qū)域延伸，每一個(gè)表面阱區(qū)域以其 相應(yīng)的第一導(dǎo)電類型的導(dǎo)柱為中心，并且至少兩個(gè)表面阱區(qū)域具有不同的寬度。在一個(gè)變型中，兩個(gè)或多個(gè)表面阱區(qū)域的寬度在遠(yuǎn)離有源區(qū)域的方向上減小。在另一變型中，兩個(gè)或多個(gè)表面阱區(qū)域具有相同的寬度。在另一變型中，一個(gè)或多個(gè)表面阱區(qū)域的寬度大于第一導(dǎo)電類型的導(dǎo)柱的寬度。在另一變型中，一個(gè)或多個(gè)表面阱區(qū)域的寬度小于第一導(dǎo)電類型的導(dǎo)柱的寬度。在另一變型中，有源區(qū)域包括第一導(dǎo)電類型的本體區(qū)域、和阱區(qū)域中的第二導(dǎo)電 類型的源極區(qū)域，其中本體區(qū)域比表面阱區(qū)域延伸更深。在另一變型中，有源區(qū)域包括第一導(dǎo)電類型的本體區(qū)域、和阱區(qū)域中的第二導(dǎo)電 類型的源極區(qū)域，其中本體區(qū)域具有比表面阱區(qū)域更高的摻雜濃度。在另一變型中，具有表面阱區(qū)域的第一導(dǎo)電類型的兩個(gè)或多個(gè)導(dǎo)柱穿過(guò)其頂部區(qū) 域浮動(dòng)。在另一變型中，第一導(dǎo)電類型是P型，而第二導(dǎo)電類型是N型。在另一變型中，第一導(dǎo)電類型是N型，而第二導(dǎo)電類型是P型。
在另一變型中，第一導(dǎo)電類型的每一個(gè)導(dǎo)柱包括用P型硅基本上填充的溝槽，該 溝槽通過(guò)形成第二導(dǎo)電類型的導(dǎo)柱的N型區(qū)域而彼此隔開。在另一變型中，有源區(qū)域和終端區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱都具有基本上相同 的摻雜分布。在另一變型中，有源區(qū)域包括在有源區(qū)域中的第二導(dǎo)電類型的至少一個(gè)導(dǎo)柱上方 延伸的平面柵極結(jié)構(gòu)。在另一變型中，有源區(qū)域包括在有源區(qū)域中的第二導(dǎo)電類型的至少一個(gè)導(dǎo)柱內(nèi)延 伸至預(yù)定深度的溝槽柵極結(jié)構(gòu)。在另一變型中，有源區(qū)域不包括在有源區(qū)域中的第二導(dǎo)電類型的任何導(dǎo)柱上方延 伸的柵極結(jié)構(gòu)。在另一變型中，有源區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱是條形的，并且，終端區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱以同心方式包圍有源區(qū)域。在另一變型中，有源區(qū)域和終端區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱是同心的。在另一變型中，第一導(dǎo)電類型的多個(gè)導(dǎo)柱具有是有源導(dǎo)柱的延伸部的終端導(dǎo)柱， 并且，另外多個(gè)終端導(dǎo)柱平行于有源區(qū)域中的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱延伸。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、在有源區(qū)域和終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱，有源 區(qū)域和終端區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱具有基本上相同的寬度并且彼此隔開基本上相 同的距離，并且，第一導(dǎo)電類型的表面阱區(qū)域穿過(guò)終端區(qū)域中的第一導(dǎo)電類型的兩個(gè)或多 個(gè)導(dǎo)柱的頂部區(qū)域延伸，一個(gè)或多個(gè)表面阱區(qū)域相對(duì)于其相應(yīng)的第一導(dǎo)電類型的導(dǎo)柱偏 移，并且至少兩個(gè)表面阱區(qū)域具有不同的寬度。在一個(gè)變型中，兩個(gè)或多個(gè)表面阱區(qū)域合并在一起。在另一變型中，兩個(gè)或多個(gè)表面阱區(qū)域的寬度在遠(yuǎn)離有源區(qū)域的方向上減小。在另一變型中，一個(gè)或多個(gè)表面阱區(qū)域的寬度大于第一導(dǎo)電類型的導(dǎo)柱的寬度。在另一變型中，一個(gè)或多個(gè)表面阱區(qū)域的寬度小于第一導(dǎo)電類型的導(dǎo)柱的寬度。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、以及在有源區(qū)域和終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱， 有源區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱是條形的，而終端區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱是同心 的，第一導(dǎo)電類型的條形導(dǎo)柱的端部與第一導(dǎo)電的第一個(gè)同心導(dǎo)柱隔開，以在其之間形成 第二導(dǎo)電類型的間隙區(qū)域(禁帶區(qū)域，gapregion)，其中沒有第一導(dǎo)電類型的擴(kuò)散區(qū)域穿 過(guò)間隙區(qū)域延伸，從而允許間隙區(qū)域浮動(dòng)。在一個(gè)變型中，在終端和間隙區(qū)域之間插入至少一個(gè)全浮動(dòng)的臺(tái)面(臺(tái)式晶體 管，臺(tái)地，mesa)，以提供額外的隔離。在另一變型中，在終端和間隙區(qū)域之間插入至少一個(gè)部分浮動(dòng)的臺(tái)面，以提供額 外的隔離。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、以及在有源區(qū)域和終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱， 有源區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱是條形的，而終端區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱被布置 為同心圍繞有源區(qū)域但不連續(xù)，第一導(dǎo)電類型的條形導(dǎo)柱的端部與第一導(dǎo)電的第一個(gè)同心導(dǎo)柱隔開，以在其之間形成第二導(dǎo)電類型的間隙區(qū)域，其中沒有第一導(dǎo)電類型的擴(kuò)散區(qū)域 穿過(guò)間隙區(qū)域延伸，從而允許間隙區(qū)域浮動(dòng)。在一個(gè)變型中，至少一個(gè)同心布置的終端導(dǎo)柱是連續(xù)的。在另一變型中，在終端和間隙區(qū)域之間插入至少一個(gè)全浮動(dòng)的臺(tái)面，以提供額外 的隔離。在另一變型中，在終端和間隙區(qū)域之間插入至少一個(gè)部分浮動(dòng)的臺(tái)面，以提供額 外的隔離。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、在有源區(qū)域中電接觸多晶硅柵極的柵極互連(gate interconnect)、在有源區(qū)域中電接 觸源極區(qū)域的源極互連、在有源區(qū)域和終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類 型的多個(gè)導(dǎo)柱、以及在最靠近有源區(qū)域的終端區(qū)域中的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱中 的一個(gè)或多個(gè)上方延伸但是與其絕緣的多晶硅場(chǎng)板(field plate)，其中多晶硅場(chǎng)板連接 至源極互連。 在一個(gè)變型中，柵極互連的部分延伸入終端區(qū)域中，構(gòu)造多晶硅場(chǎng)板使得在柵極 互連和終端區(qū)域中的第二導(dǎo)電類型的導(dǎo)柱之間延伸。在另一變型中，第一導(dǎo)電類型的擴(kuò)散區(qū)域在沿著有源區(qū)域的邊緣區(qū)域延伸的柵極 互連部分的下方延伸。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、在有源區(qū)域中電接觸多晶硅柵極的柵極互連、在有源區(qū)域中電接觸源極區(qū)域的源極互 連、在有源區(qū)域和終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱、以及 在終端區(qū)域和設(shè)置于終端和有源區(qū)域之間的隔離區(qū)域(絕緣區(qū)域，isolation region)中 的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱中的一個(gè)或多個(gè)上方延伸但是與其絕緣的多晶硅場(chǎng)板， 其中多晶硅場(chǎng)板連接至源極互連。在一個(gè)變型中，柵極互連的部分延伸入隔離區(qū)域中，構(gòu)造多晶硅場(chǎng)板使得在柵極 互連和隔離區(qū)域中的第二導(dǎo)電類型的導(dǎo)柱之間延伸。在另一變型中，柵極互連的部分延伸入終端區(qū)域中，構(gòu)造多晶硅場(chǎng)板使得在柵極 互連和終端區(qū)域中的第二導(dǎo)電類型的導(dǎo)柱之間延伸。在另一變型中，第一導(dǎo)電類型的擴(kuò)散區(qū)域在沿著有源區(qū)域的邊緣區(qū)域延伸的柵極 互連部分的下方延伸。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、在有源區(qū)域和終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱，有源 區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱是條形的，第一導(dǎo)電類型的本體區(qū)域穿過(guò)有源區(qū)域中的第一 導(dǎo)電類型的條形導(dǎo)柱延伸，但是在有源區(qū)域中的第一導(dǎo)電類型的條形導(dǎo)柱的端部之前終 止，第一導(dǎo)電類型的一個(gè)或多個(gè)擴(kuò)散區(qū)域至少在其中本體區(qū)域不延伸的有源區(qū)域中的第一 導(dǎo)電類型的條形導(dǎo)柱的部分中延伸。在一個(gè)變型中，至少一個(gè)擴(kuò)散的第一導(dǎo)電類型區(qū)域橋接有源本體區(qū)域。在另一變型中，沒有第一導(dǎo)電類型的擴(kuò)散區(qū)域橋接有源本體區(qū)域。在另一變型中，第一導(dǎo)電的至少一個(gè)擴(kuò)散區(qū)域延伸得超出條形有源導(dǎo)柱的端部。在另一變型中，第一導(dǎo)電的至少一個(gè)擴(kuò)散區(qū)域與條形有源導(dǎo)柱的端部重合。
在另一變型中，第一導(dǎo)電的至少一個(gè)擴(kuò)散區(qū)域包含在條形有源導(dǎo)柱的端部的邊界 內(nèi)。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、在有源區(qū)域和終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱、以及 終端區(qū)域中的多個(gè)導(dǎo)電浮動(dòng)場(chǎng)板，每一個(gè)浮動(dòng)場(chǎng)板在終端區(qū)域中的第一導(dǎo)電類型的至少一 個(gè)導(dǎo)柱上方延伸但是與其絕緣。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域；在有源區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱，第一和第二導(dǎo)電類型 的多個(gè)有源導(dǎo)柱延伸入終端區(qū)域中；在終端區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè) 終端導(dǎo)柱，第一和第二導(dǎo)電類型的所有多個(gè)有源和終端導(dǎo)柱彼此平行；以及以同心方式在 終端區(qū)域中延伸的具有基本上直角的拐角的第一導(dǎo)電類型的多個(gè)表面P-阱環(huán)，多個(gè)表面 P-阱環(huán)與從有源區(qū)域延伸出的有源區(qū)域中的第一和第二導(dǎo)電類型的有源導(dǎo)柱的部分相交， 每一個(gè)環(huán)進(jìn)一步穿過(guò)不延伸入有源區(qū)域中的多個(gè)第一導(dǎo)電類型導(dǎo)柱中的相應(yīng)一個(gè)的上表 面區(qū)域延伸。在一個(gè)變型中，將第一和第二導(dǎo)電類型的多個(gè)有源和終端導(dǎo)柱構(gòu)造為具有富N電 荷平衡狀態(tài)。在另一變型中，第一導(dǎo)電類型的多個(gè)有源和終端導(dǎo)柱具有基本上相同的寬度，并 且彼此隔開基本上相同的距離。在另一變型中，第一導(dǎo)電類型的多個(gè)有源和終端導(dǎo)柱的寬度小于第一導(dǎo)電類型的 多個(gè)有源和終端導(dǎo)柱之間的間隔，使得在有源區(qū)域和終端區(qū)域中產(chǎn)生富N電荷平衡狀態(tài)。在另一變型中，將延伸入終端區(qū)域中的第一和第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱的部 分構(gòu)造為具有富N電荷平衡狀態(tài)。在另一變型中，在終端區(qū)域中延伸的第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱中的每一個(gè)的 一部分在遠(yuǎn)離有源區(qū)域的方向上具有逐漸變窄的寬度。在另一變型中，在終端區(qū)域中延伸的第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱中的每一個(gè)的 一部分具有比在有源區(qū)域中延伸的部分更窄的寬度。根據(jù)本發(fā)明的另一種實(shí)施方式，形成功率器件的方法包括在第一導(dǎo)電類型的硅 區(qū)域中形成深溝槽、在每一個(gè)溝槽的底部上注入第二導(dǎo)電類型的摻雜劑、用第二導(dǎo)電類型 的硅材料基本上填充每一個(gè)溝槽，從而有效地增加包括注入?yún)^(qū)域和基本上填充每一個(gè)溝槽 的硅材料的第二導(dǎo)電類型的導(dǎo)柱的深度。在一個(gè)變型中，應(yīng)用一個(gè)或多個(gè)溫度循環(huán)，以擴(kuò)散開所注入的摻雜劑。在另一變型中，第二導(dǎo)電類型的注入物摻雜充分足夠高以在導(dǎo)柱底部產(chǎn)生富P不 平衡狀態(tài)。在另一變型中，將相同寬度的導(dǎo)柱彼此隔開相同的距離。在另一變型中，導(dǎo)柱的寬度小于導(dǎo)柱之間的間隔。在另一變型中，導(dǎo)柱的寬度大于導(dǎo)柱之間的間隔。根據(jù)本發(fā)明的另一種實(shí)施方 式，功率器件包括在硅層中交替布置的第一和第二導(dǎo) 電類型的多個(gè)導(dǎo)柱、第一導(dǎo)電類型的多個(gè)富集區(qū)域，每一個(gè)富集區(qū)域形成在第一導(dǎo)電類型 的多個(gè)導(dǎo)柱中的一個(gè)的底部，以由此在第一導(dǎo)電類型的多個(gè)導(dǎo)柱的底部形成電荷不平衡狀態(tài)，使得在第一導(dǎo)電類型的多個(gè)導(dǎo)柱的底部出現(xiàn)雪崩擊穿的發(fā)生。根據(jù)本發(fā)明的另一種實(shí)施方式，形成功率器件的方法包括在基板(襯底)上方形成第一導(dǎo)電類型的第一硅層、注入摻雜劑以在第一硅層的上部中形成第二導(dǎo)電類型的富集 區(qū)域、在第一硅層上方形成第一導(dǎo)電類型的第二硅層、形成穿過(guò)第二硅層延伸的溝槽、以及 用第二導(dǎo)電類型的硅材料基本上填充每一個(gè)溝槽，使得每一個(gè)溝槽中的第二導(dǎo)電的硅材料 中的摻雜劑與至少一個(gè)富集區(qū)域合并，從而形成第二導(dǎo)電類型的導(dǎo)柱，每一個(gè)導(dǎo)柱在其底 部具有比導(dǎo)柱的剩下部分更大的摻雜濃度。在一個(gè)變型中，第二導(dǎo)電類型的注入物摻雜充分足夠高以在導(dǎo)柱底部產(chǎn)生富P不 平衡狀態(tài)。在另一變型中，將相同寬度的導(dǎo)柱彼此隔開相同的距離。在另一變型中，導(dǎo)柱的寬度小于導(dǎo)柱之間的間隔。在另一變型中，導(dǎo)柱的寬度大于導(dǎo)柱之間的間隔。在另一變型中，P-導(dǎo)柱穿過(guò)P富集區(qū)域延伸。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、在有源區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱、以及在終端區(qū)域中交 替布置的第一和第二導(dǎo)電類型的多個(gè)終端導(dǎo)柱，第一導(dǎo)電類型的富集區(qū)域形成在第一導(dǎo)電 類型的多個(gè)有源導(dǎo)柱的全部或其子集(亞組，subset)中，但是終端導(dǎo)柱均不是第一導(dǎo)電類 型的。在一個(gè)變型中，富集區(qū)域不沿著第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱的全長(zhǎng)延伸。在另一變型中，富集區(qū)域沿著第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱的長(zhǎng)度不連續(xù)。在另一變型中，富集區(qū)域不平行于第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱。在另一變型中，富集區(qū)域比第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱更寬。在另一變型中，富集區(qū)域比第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱更窄。在另一變型中，P-導(dǎo)柱穿過(guò)P富集延伸。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、在有源區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱、以及在終端區(qū)域中交 替布置的第一和第二導(dǎo)電類型的多個(gè)終端導(dǎo)柱，第一導(dǎo)電類型的補(bǔ)償區(qū)域穿過(guò)第一和第二 導(dǎo)電類型的多個(gè)有源導(dǎo)柱的一部分延伸。在一個(gè)變型中，補(bǔ)償區(qū)域進(jìn)一步穿過(guò)第一和第二導(dǎo)電類型的多個(gè)終端導(dǎo)柱的底部 延伸。在另一變型中，補(bǔ)償區(qū)域由與第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱中的至少兩個(gè)相交的 一個(gè)或多個(gè)條帶(stripe)形成。在另一變型中，補(bǔ)償區(qū)域由與第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱中的至少兩個(gè)相交的 一個(gè)或多個(gè)條帶形成。在另一變型中，補(bǔ)償區(qū)域由不平行于第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱的一個(gè)或多個(gè) 條帶形成。在另一變型中，P-導(dǎo)柱穿過(guò)補(bǔ)償區(qū)域延伸。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、在有源區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱、以及在終端區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè)終端導(dǎo)柱，第二導(dǎo)電類型的富集區(qū)域形成在第一導(dǎo)電 類型的多個(gè)有源導(dǎo)柱的全部或其子集中。在一個(gè)變型中，N富集區(qū)域不沿著第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱的全長(zhǎng)延伸。在另一變型中，N富集區(qū)域沿著第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱的長(zhǎng)度不連續(xù)。在另一變型中，N富集區(qū)域不平行于第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱。在另一變型中，富集區(qū)域也形成在第一導(dǎo)電類型的多個(gè)終端導(dǎo)柱的全部或其子集 的底部。在另一變型中，富集區(qū)域比第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱更寬。在另一變型中，富集區(qū)域比第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱更窄。在另一變型中，N富集區(qū)域不平行于第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、在有源區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱、以及在終端區(qū)域中交 替布置的第一和第二導(dǎo)電類型的多個(gè)終端導(dǎo)柱，第二導(dǎo)電類型的富集區(qū)域形成在第二導(dǎo)電 類型的多個(gè)有源導(dǎo)柱的全部或其子集中。在一個(gè)變型中，N富集區(qū)域不沿著第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱的全長(zhǎng)延伸。在另一變型中，N富集區(qū)域沿著第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱的長(zhǎng)度不連續(xù)。在另一變型中，N富集區(qū)域不平行于第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱。在另一變型中，富集區(qū)域也形成在第二導(dǎo)電類型的多個(gè)終端導(dǎo)柱的全部或其子集 的底部。在另一變型中，富集區(qū)域比第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱更寬。在另一變型中，富集區(qū)域比第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱更窄。在另一變型中，N富集區(qū)域不平行于第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、在有源區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱、以及在終端區(qū)域中交 替布置的第一和第二導(dǎo)電類型的多個(gè)終端導(dǎo)柱，第二導(dǎo)電類型的富集區(qū)域穿過(guò)所有第一和 第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱的全部或其一部分。在一個(gè)變型中，富集區(qū)域進(jìn)一步穿過(guò)第一和第二導(dǎo)電類型的多個(gè)終端導(dǎo)柱的底部 部分延伸。在另一變型中，N富集區(qū)域由與第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱中的至少兩個(gè)相交 的一個(gè)或多個(gè)條帶形成。在另一變型中，N富集區(qū)域由與第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱的至少兩個(gè)相交的 一個(gè)或多個(gè)條帶形成。在另一變型中，N富集區(qū)域由不平行于第一導(dǎo)電類型的多個(gè)有源導(dǎo)柱的一個(gè)或多 個(gè)條帶形成。在另一變型中，P-導(dǎo)柱穿過(guò)N富集區(qū)域延伸。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、在有源區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱、柵極墊區(qū)域(柵極襯 墊區(qū)域，gate pad area)、以及在有源區(qū)域中延伸的多個(gè)多晶硅柵極，其中，預(yù)定數(shù)量的多 個(gè)多晶硅柵極也延伸入柵極墊區(qū)域中。
在一個(gè)變型中，功率器件包括在多個(gè)多晶硅柵極之間延伸并與其重疊的阱區(qū)域， 阱區(qū)域進(jìn)一步在柵極墊區(qū)域中延伸。在另一變型中，功率器件包括用于電連接相鄰多晶硅柵極的多晶硅橋。在另一變型中，多晶硅橋位于柵極墊區(qū)域中。在另一變型中，多晶硅橋位于沿著柵極墊區(qū)域的外圍處。在另一變型中，阱區(qū)域在多個(gè)多晶硅柵極中的相鄰柵極之間延伸，其中，選擇每一 個(gè)多晶硅橋的寬度，使得每一個(gè)多晶硅橋的相對(duì)側(cè)上的阱區(qū)域合并。在另一變型中，柵極墊區(qū)域包括柵極墊金屬，功率器件進(jìn)一步包括在遠(yuǎn)離柵極墊 區(qū)域并與多個(gè)多晶硅柵極延伸的方向垂直的方向上從柵極墊金屬的一側(cè)延伸出的柵極澆 PiiM (gate runner metal)。在另一變型中，功率器件包括多個(gè)觸點(diǎn)(接觸部，contact)，將每一個(gè)觸點(diǎn)構(gòu)造為 使柵極澆口金屬與多個(gè)多晶硅柵極中的一個(gè)接觸。在另一變型中，功率器件包括多個(gè)觸點(diǎn)，將每一個(gè)觸點(diǎn)構(gòu)造為使柵極墊金屬與延 伸入柵極墊區(qū)域中的多個(gè)多晶硅柵極中的一個(gè)接觸。在另一變型中，多個(gè)觸點(diǎn)位于沿著柵極墊區(qū)域的外圍處。在另一變型中，多個(gè)觸點(diǎn)位于沿著穿過(guò)柵極墊區(qū)域的中間部分延伸的行處。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括半導(dǎo)體區(qū)域中的溝槽；每一個(gè)溝槽 中的硅材料，使得硅材料和在相鄰溝槽之間延伸的半導(dǎo)體區(qū)域的部分形成交替導(dǎo)電類型的 導(dǎo)柱；以及通過(guò)柵極介電層與半導(dǎo)體區(qū)域絕緣的柵電極，其中，構(gòu)造溝槽和柵極介電層，使 得柵極介電層在橫向不與溝槽重疊。根據(jù)本發(fā)明的另一種實(shí)施方式，形成功率器件的方法包括在半導(dǎo)體區(qū)域中形成 溝槽；在每一個(gè)溝槽中形成硅材料，使得硅材料和在相鄰溝槽之間延伸的半導(dǎo)體區(qū)域的部 分形成交替導(dǎo)電類型的導(dǎo)柱；以及形成通過(guò)柵極介電層與半導(dǎo)體區(qū)域絕緣的柵電極，其中， 構(gòu)造溝槽和柵極介電層，使得柵極介電層在橫向不與溝槽重疊。根據(jù)本發(fā)明的另一種實(shí)施方式，容納功率器件的芯片包括有源區(qū)域、包圍有源區(qū) 域的終端區(qū)域、沿著芯片外圍的位置線區(qū)域(劃線區(qū)域，劃片線區(qū)域，scribe line area), 在有源區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱、在終端區(qū)域中布置的第一 和第二導(dǎo)電類型的多個(gè)同心終端導(dǎo)柱、以及在位置線區(qū)域中交替布置的第一和第二導(dǎo)電類 型的多個(gè)同心位置線導(dǎo)柱。根據(jù)本發(fā)明的另一種實(shí)施方式，容納功率器件的芯片包括有源區(qū)域、包圍有源區(qū) 域的終端區(qū)域、沿著芯片外圍的位置線區(qū)域、在有源區(qū)域中交替布置的第一和第二導(dǎo)電類 型的多個(gè)有源導(dǎo)柱、在終端區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè)終端導(dǎo)柱、以及 在位置線區(qū)域中交替布置的第一和第二導(dǎo)電類型的多個(gè)位置線導(dǎo)柱，其中，第一和第二導(dǎo) 電類型的多個(gè)位置線導(dǎo)柱在與位置線區(qū)域延伸的方向垂直的方向上延伸。在一個(gè)變型中，芯片包括被構(gòu)造為接觸第一導(dǎo)電類型的多個(gè)位置線導(dǎo)柱使得在操 作過(guò)程中將第一導(dǎo)電類型的多個(gè)位置線導(dǎo)柱加偏壓至預(yù)定電勢(shì)的互連層。在另一變型中，第一和第二導(dǎo)電類型的多個(gè)位置線導(dǎo)柱與第一和第二導(dǎo)電類型的 多個(gè)終端導(dǎo)柱隔開預(yù)定的臺(tái)面間隔。在另一變型中，第一和第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱是條形的，第一和第二導(dǎo)電類型的多個(gè)終端導(dǎo)柱是同心的。在另一變型中，第一和第二導(dǎo)電類型的多個(gè)有源導(dǎo)柱和第一和第二導(dǎo)電類型的多 個(gè)終端導(dǎo)柱是條形的。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū) 域、以及在有源區(qū)域和終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱， 有源區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱是條形的，而終端區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱是同心 的，第一導(dǎo)電類型的條形導(dǎo)柱的端部與第一導(dǎo)電的第一個(gè)同心導(dǎo)柱隔開，以在其之間形成 第二導(dǎo)電類型的間隙區(qū)域，其中，間隙區(qū)域具有預(yù)定寬度，將該預(yù)定寬度選擇為使得相對(duì)于 有源區(qū)域中的電荷平衡狀態(tài)沿著間隙區(qū)域獲得電荷平衡狀態(tài)，這導(dǎo)致有源區(qū)域具有比沿著 間隙區(qū)域的擊穿電壓更低的擊穿電壓。在一個(gè)變型中，有源區(qū)域和終端區(qū)域兩者中的第一導(dǎo)電類型的導(dǎo)柱形成在溝槽 中，溝槽具有錐形側(cè)壁，其中，間隙區(qū)域的預(yù)定寬度部分取決于溝槽側(cè)壁逐漸變細(xì)的程度以 及有源區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱之間的間隔。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括在基板上方的下外延層；在下外延 層上方并與下外延層接觸的上外延層；穿過(guò)上外延層延伸并在下外延層內(nèi)終端的多個(gè)溝 槽，每一個(gè)溝槽具有錐形側(cè)壁；以及硅材料，硅材料形成在每一個(gè)溝槽中，使得硅材料與在 相鄰溝槽之間延伸的上下外延層的部分一起形成交替的導(dǎo)電類型的導(dǎo)柱，其中，上外延層 具有比下外延層更高的摻雜濃度。在一個(gè)變型中，上外延層包括靠近上外延層的頂表面的在相鄰溝槽之間的JFET 注入物區(qū)域，JFET注入物區(qū)域具有與上外延層相同的導(dǎo)電類型，但是具有比上外延層更高 的摻雜濃度。在另一變型中，每一個(gè)溝槽的垂直深度在上外延層中延伸的部分比其在下外延層 中延伸的部分更大。在另一變型中，每一個(gè)溝槽中的硅材料具有在從溝槽底部朝著溝槽頂部的方向上 增加的摻雜濃度。在另一變型中，下外延層具有在從下外延層的底部朝著頂部的方向上增加的摻雜 濃度。在另一變型中，上外延層具有在從上外延層的底部朝著頂部的方向上增加的摻雜 濃度。根據(jù)本發(fā)明的另一種實(shí)施方式，用于將對(duì)準(zhǔn)標(biāo)記從基板后部向基板頂部轉(zhuǎn)移的方 法包括沿著基板的后部形成對(duì)準(zhǔn)標(biāo)記，在形成對(duì)準(zhǔn)標(biāo)記之后沿著基板的頂部形成外延層， 在外延層中形成溝槽，以及在形成溝槽之后將對(duì)準(zhǔn)標(biāo)記轉(zhuǎn)移至基板的頂部。在一個(gè)變型中，在將對(duì)準(zhǔn)標(biāo)記轉(zhuǎn)移至基板的頂部之前，使基板的頂部表面平面化。在另一變型中，在平面化之前，用硅材料填充溝槽。在另一變型中，在使基板的頂部表面平面化之后，保留在溝槽中的硅材料與在相 鄰溝槽之間延伸的外延層的部分一起形成交替的導(dǎo)電類型的導(dǎo)柱。在另一變型中，使用化學(xué)機(jī)械拋光進(jìn)行平面化。在另一變型中，在沿著基板的后部延伸的多晶硅層中形成對(duì)準(zhǔn)標(biāo)記。在另一變型中，在形成外延層之前，在多晶硅層上方的基板后部上形成介電層，以防止在形成外延層的步驟的過(guò)程中在多晶硅層上方形成外延層。根據(jù)本發(fā)明的另一種實(shí)施方式，形成功率器件的方法包括在半導(dǎo)體區(qū)域中形成 溝槽、用硅材料填充溝槽、以及在填充溝槽之后執(zhí)行后烘烤工藝。在一個(gè)變型中，后烘烤工藝導(dǎo)致硅材料中的硅遷移，從而將由于硅缺陷引起的泄 漏減到最小。在另一變型中，在1150-1250°C的范圍內(nèi)的溫度下在惰性環(huán)境中執(zhí)行后烘烤工藝 至少30分鐘的時(shí)間。在另一變型中，半導(dǎo)體區(qū)域包括在基板上方的外延層，并且溝槽延伸入外延層中， 該方法包括在執(zhí)行后烘烤工藝之后，在外延層中形成本體區(qū)域，并且在本體區(qū)域中形成重 本體區(qū)域(heavy bodyregion)。在另一變型中，半導(dǎo)體區(qū)域包括在基板上方的外延層，并且溝槽延伸入外延層中， 硅材料與在相鄰溝槽之間延伸的外延層的部分一起形成交替的導(dǎo)電類型的導(dǎo)柱。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括在半導(dǎo)體區(qū)域中延伸的多個(gè)溝槽， 其中，沿著每一個(gè)溝槽側(cè)壁、溝槽底部的半導(dǎo)體區(qū)域的晶體取向與沿著靠近溝槽的臺(tái)面表 面的晶體取向彼此匹配；以及溝槽中的硅材料，使得硅材料和在相鄰溝槽之間延伸的半導(dǎo) 體區(qū)域的部分形成交替的導(dǎo)電類型的導(dǎo)柱。根據(jù)本發(fā)明的另一種實(shí)施方式，功率器件包括在半導(dǎo)體區(qū)域中延伸的多個(gè)溝槽， 其中，沿著多個(gè)溝槽的內(nèi)部和外部的所有水平延伸和垂直延伸的表面的晶體取向彼此匹 配；以及溝槽中的硅材料，使得硅材料和在相鄰溝槽之間延伸的半導(dǎo)體區(qū)域的部分形成交 替的導(dǎo)電類型的導(dǎo)柱。根據(jù)本發(fā)明的另一種實(shí)施方式，形成功率器件的方法包括在半導(dǎo)體區(qū)域中形成 溝槽、形成為溝槽側(cè)壁和底部加襯的第一外延層、去除第一外延層的一部分、以及在去除第 二外延層的一部分之后形成基本上填充溝槽的最終外延層。在一個(gè)變型中，在去除第一外延層的一部分之后和在形成最終外延層之前，在第 一外延層的剩余部分上方形成第二外延層，并且去除第二外延層的一部分。在另一變型中，溝槽中的第一、第二和最終外延層與在相鄰溝槽之間延伸的半導(dǎo) 體區(qū)域的部分一起形成交替的導(dǎo)電類型的導(dǎo)柱。在另一變型中，用HC1執(zhí)行去除步驟。在另一變型中，在去除第二外延層的一部分之后和在形成最終外延層之前，在第 二外延層的剩余部分上方形成第三外延層，并且去除第三外延層的一部分。在另一變型中，在去除第一外延層的一部分之前，第一外延層具有不均勻的厚度， 但是第一外延層的剩余部分具有基本上均勻的厚度。在另一變型中，在去除第二外延層的一部分之前，第二外延層具有不均勻的厚度， 但是第二外延層的剩余部分具有基本上均勻的厚度。根據(jù)本發(fā)明的另一種實(shí)施方式，形成功率器件的方法包括在半導(dǎo)體區(qū)域中形 成溝槽、在氫氣環(huán)境中執(zhí)行第一退火以從沿著溝槽側(cè)壁去除點(diǎn)陣損壞和倒圓溝槽的拐角 (corner)、以及在第一退火之后形成為溝槽側(cè)壁和底部加襯的第一外延層。在一個(gè)變型中，去除第一外延層的一部分，在去除第一外延層的一部分之后，在氫 氣環(huán)境中執(zhí)行第二退火以從沿著第一外延層的剩余部分的暴露的側(cè)壁和底部去除點(diǎn)陣損壞，并且在第二退火之后在第一外延層的剩余部分的上方形成第二外延層。在另一變型中，去除第二外延層的一部分，在去除第二外延層的一部分之后，在氫 氣環(huán)境中執(zhí)行第三退火以從沿著第二外延層的剩余部分的暴露的側(cè)壁和底部去除點(diǎn)陣損 壞，并且在第三退火之后形成基本上填充溝槽的最終外延層。在另一變型中，溝槽中的第一、第二和最終外延層與在相鄰溝槽之間延伸的半導(dǎo) 體區(qū)域的部分一起形成交替的導(dǎo)電類型的導(dǎo)柱。在本發(fā)明的另一種實(shí)施方式中，形成功率器件的方法包括在半導(dǎo)體區(qū)域中形成 溝槽、以及用傾斜的HC1流在溝槽中形成外延層。在一個(gè)變型中，傾斜的HC1流導(dǎo)致形成具有基本上均勻的厚度的外延層。在另一變型中，將HC1氣體從初始溝槽填充過(guò)程中的小流傾斜至溝槽最終封閉處 的高流。在另一變型中，溝槽中的外延層與在相鄰溝槽之間延伸的半導(dǎo)體區(qū)域的部分一起 形成交替的導(dǎo)電類型的導(dǎo)柱。


圖1A-圖1C示出了用于根據(jù)本發(fā)明的實(shí)施方式的超結(jié)FET的三個(gè)不同的布置結(jié) 構(gòu)；圖2示出了根據(jù)本發(fā)明一種實(shí)施方式的被構(gòu)造為使得在有源區(qū)域中首次出現(xiàn)擊 穿的超結(jié)FET的簡(jiǎn)化橫截面圖；圖3示出了根據(jù)本發(fā)明一種實(shí)施方式的超結(jié)FET的簡(jiǎn)化橫截面圖，其中，通過(guò)擴(kuò)散 區(qū)域?qū)⑦^(guò)渡區(qū)域中的過(guò)渡導(dǎo)柱橋接至有源區(qū)域中的第一接觸導(dǎo)柱；圖4A和圖4B示出了具有五個(gè)終端P-導(dǎo)柱環(huán)的傳統(tǒng)終端設(shè)計(jì)的模擬結(jié)果；圖5示出了根據(jù)本發(fā)明一種實(shí)施方式的超結(jié)FET的簡(jiǎn)化橫截面圖，其中，用以 P-導(dǎo)柱為中心的表面P-阱區(qū)域來(lái)獲得期望的表面電場(chǎng)分布；圖6A示出了根據(jù)本發(fā)明一種實(shí)施方式的超結(jié)FET的簡(jiǎn)化橫截面圖，其中，在遠(yuǎn)離 有源區(qū)域的方向上，導(dǎo)柱的寬度保持恒定，同時(shí)表面阱的寬度逐漸減??；圖6B示出了圖6A中的結(jié)構(gòu)的表面電場(chǎng)分布；圖7示出了根據(jù)本發(fā)明一種實(shí)施方式的超結(jié)FET的簡(jiǎn)化橫截面圖，其中，通過(guò)用圍 繞P-導(dǎo)柱不對(duì)稱的和在一些情況中被連接在一起的表面P-阱來(lái)獲得期望的表面電場(chǎng)；圖8A是根據(jù)本發(fā)明一種實(shí)施方式的芯片的拐角的簡(jiǎn)化頂布局圖，示出了有源 P-導(dǎo)柱條帶的端部和同心P-導(dǎo)柱之間的間隙區(qū)域；圖8B是具有與圖8A所示的拐角設(shè)計(jì)相似的拐角設(shè)計(jì)的芯片的快照，其中，芯片處 于偏壓下，并且，靠近芯片的四個(gè)拐角的更輕的區(qū)域表示首次出現(xiàn)擊穿的位置；圖9A示出了根據(jù)本發(fā)明一種示意性實(shí)施方式的頂布局圖，其中，電荷不平衡區(qū)域 例如，有源區(qū)域間隙和同心終端導(dǎo)柱的拐角與有源區(qū)域分離，允許它們浮動(dòng)至比源極更高 的電勢(shì)；圖9B是根據(jù)本發(fā)明的另一種示意性實(shí)施方式的頂布局圖，其中，插入第二全浮動(dòng) 的臺(tái)面，以在間隙和拐角區(qū)域與終端之間提供額外的隔離；圖9C是具有與圖9A所示的拐角設(shè)計(jì)相似的拐角設(shè)計(jì)的芯片的快照，其中，芯片處于偏壓下，并且，靠近芯片的四個(gè)拐角的更輕的區(qū)域表示首次出現(xiàn)擊穿的位置；圖10是根據(jù)本發(fā)明一種實(shí)施方式的示出了拐角區(qū)域中的間隙區(qū)域的簡(jiǎn)化橫截面 圖；圖11是另一種示意性實(shí)施方式的簡(jiǎn)化橫截面圖，其中，與圖3的實(shí)施方式一起討 論的橋接PIso擴(kuò)散在柵極金屬下方延伸，使得沒有柵極金屬的部分在漏極區(qū)域上方延伸；圖12是根據(jù)又一種示意性實(shí)施方式的簡(jiǎn)化橫截面圖，其中，與圖5至圖7的實(shí)施 方式一起討論的表面阱區(qū)域在柵極金屬下方延伸，使得沒有柵極金屬的部分在漏極區(qū)域上 方延伸；圖13是根據(jù)另一種示意性實(shí)施方式的簡(jiǎn)化橫截面圖，其中，更淺的、更少摻雜的 表面P-阱區(qū)域沿著條形有源P-導(dǎo)柱的端部延伸，P本體區(qū)域終止于所述P-導(dǎo)柱處；圖14A-圖14G是根據(jù)本發(fā)明實(shí)施方式的示出了 PIso和表面P-阱區(qū)域的各種實(shí) 施(實(shí)例)的簡(jiǎn)化布局圖；圖15是根據(jù)本發(fā)明一種示意性實(shí)施方式的示出了終端區(qū)域中的浮動(dòng)場(chǎng)板的實(shí)施 的簡(jiǎn)化橫截面圖；圖16A和圖16B示出了具有場(chǎng)板的結(jié)構(gòu)(圖16A)和沒有場(chǎng)板的結(jié)構(gòu)(圖16B)的 電場(chǎng)分布；圖17是根據(jù)本發(fā)明一種示意性實(shí)施方式的芯片的拐角的簡(jiǎn)化頂布局圖，其中，表 面P-阱環(huán)用來(lái)固定導(dǎo)柱的電勢(shì)，所述導(dǎo)柱與有源區(qū)域不相交并且將另外是浮動(dòng)的；圖18A和圖18B是根據(jù)本發(fā)明一種示意性實(shí)施方式的以兩個(gè)工藝步驟形成P-導(dǎo) 柱的簡(jiǎn)化橫截面圖；圖19是根據(jù)本發(fā)明一種示意性實(shí)施方式的簡(jiǎn)化橫截面圖，其中，P富集區(qū)域形成 在所有P-導(dǎo)柱的底部以產(chǎn)生局部電荷不平衡，從而導(dǎo)致在導(dǎo)柱底部出現(xiàn)雪崩擊穿；圖20A-圖20H是根據(jù)本發(fā)明一種示意性實(shí)施方式的描述形成圖19中的結(jié)構(gòu)的工 藝流程的簡(jiǎn)化橫截面圖；圖21A-圖21F是根據(jù)本發(fā)明實(shí)施方式的示出了處于或靠近有源和/或終端區(qū)域 中的所有或所選組的P-導(dǎo)柱的底部的P富集區(qū)域的各種實(shí)施的簡(jiǎn)化橫截面圖；圖22k-圖22N是根據(jù)本發(fā)明實(shí)施方式的示出了處于或靠近有源和/或終端區(qū)域 中的所有或所選組的P-導(dǎo)柱的底部的N富集區(qū)域的各種實(shí)施的簡(jiǎn)化橫截面圖；圖23是根據(jù)本發(fā)明實(shí)施方式的柵極墊區(qū)域及其周圍區(qū)域的簡(jiǎn)化頂布局圖，其中， 有源多晶硅條帶(有源多個(gè)條帶，active polystripes)在柵極墊下方延伸；圖24是根據(jù)本發(fā)明另一種實(shí)施方式的示出了圖23設(shè)計(jì)的變型的簡(jiǎn)化頂布局圖， 其中，類似于圖23，多晶硅條帶穿過(guò)柵極墊區(qū)域延伸，但是不使用多晶硅橋；圖25是根據(jù)本發(fā)明一種可替換實(shí)施方式的示出了類似于圖23實(shí)施方式的簡(jiǎn)化頂 布局圖，不同之處在于，沿著柵極墊區(qū)域的中心制造到多晶硅條帶的柵極金屬觸點(diǎn)；圖26是根據(jù)本發(fā)明另一種實(shí)施方式的示出了的圖25設(shè)計(jì)的變型的簡(jiǎn)化頂布局 圖，其中，類似于圖23，多晶硅條帶穿過(guò)柵極墊區(qū)域延伸，但是不使用多晶硅橋；圖27A-圖27C是根據(jù)本發(fā)明實(shí)施方式的示出了用于確保在其中蝕刻并填充導(dǎo)柱 溝槽的區(qū)域上方不形成有源通道的各種技術(shù)的簡(jiǎn)化橫截面圖；圖28是根據(jù)本發(fā)明一種實(shí)施方式的示出了在其中通常不形成溝槽的位置線區(qū)域中形成溝槽的技術(shù)的橫截面圖；圖29是示出了沒有溝槽在位置線區(qū)域中延伸的傳統(tǒng)的布局圖；圖30是根據(jù)本發(fā)明一種實(shí)施方式的簡(jiǎn)化頂布局圖，其中，圖案與終端溝槽類似的 附加溝槽形成在位置線區(qū)域中；圖31和圖32是根據(jù)本發(fā)明其它實(shí)施方式的示出了在位置線區(qū)域中延伸溝槽的概 念的兩個(gè)變型的簡(jiǎn)化頂布局圖；圖33是根據(jù)本發(fā)明一種實(shí)施方式的拐角區(qū)域的簡(jiǎn)化頂布局圖，其中，仔細(xì)地設(shè)計(jì) 拐角區(qū)域中的各種間隙，以獲得期望的電荷平衡特性；圖34A-圖34G是根據(jù)本發(fā)明一種示意性實(shí)施方式的以各種工藝步驟形成圖2所 示的結(jié)構(gòu)的簡(jiǎn)化橫截面圖；圖35A是根據(jù)本發(fā)明一種示意性實(shí)施方式的高度簡(jiǎn)化的橫截面圖，其中，考慮溝 槽的輪廓，仔細(xì)地選擇兩個(gè)外延層的摻雜濃度；圖35B是將單外延層設(shè)計(jì)與圖35A所示的雙外延層設(shè)計(jì)的擊穿電壓特性相比的 圖；圖36示出了超結(jié)FET的摻雜分布，其中，J-FET注入物用來(lái)降低超結(jié)I^ET的頸部 區(qū)域中的電阻；圖37示出了根據(jù)本發(fā)明一種實(shí)施方式的以各種步驟工藝示出一種技術(shù)的簡(jiǎn)化橫 截面圖，由此，在形成溝槽之前，在晶片的后部上形成對(duì)準(zhǔn)標(biāo)記，然后，在完成頂表面的平面 化之后，將對(duì)準(zhǔn)標(biāo)記轉(zhuǎn)移至頂部；圖38示出了根據(jù)本發(fā)明一種實(shí)施方式的在圖37的工藝中使用的用于將對(duì)準(zhǔn)標(biāo)記 從晶片的后部轉(zhuǎn)移至前部的設(shè)備的簡(jiǎn)化圖；圖39A和圖39B是根據(jù)本發(fā)明一種實(shí)施方式的示出了一種工藝的簡(jiǎn)化橫截面圖， 由此，在用外延層填充溝槽之后執(zhí)行后烘烤工藝，以通過(guò)硅遷移提供更堅(jiān)固的填充狀態(tài)和 P-導(dǎo)柱的結(jié)晶化；圖40是晶片的頂視圖，示出了晶片相對(duì)于其平面的45度旋轉(zhuǎn)；圖41A和圖41B示出了其中不使用晶片旋轉(zhuǎn)(圖41A)和其中使用晶片旋轉(zhuǎn)(圖 41B)的情況的硅結(jié)果；圖42A和圖42B分別示出了軸上和離軸晶片情況的晶體取向；圖43示出了根據(jù)本發(fā)明一種實(shí)施方式的一系列SEM圖像，其示出了示意性的多外 延層工藝；圖44A-圖44F是根據(jù)本發(fā)明一種實(shí)施方式的更清楚地示出了圖43所示的多外延 層工藝的簡(jiǎn)化橫截面圖；圖45A-圖45C是根據(jù)本發(fā)明一種實(shí)施方式的示出了用于消除點(diǎn)陣損壞和倒圓溝 槽拐角的技術(shù)的SEM圖像；圖46A-圖46C是根據(jù)本發(fā)明一種實(shí)施方式的示出了用于避免在溝槽中心形成空 隙并用于防止頂溝槽拐角處過(guò)早的外延層封閉的技術(shù)的SEM圖像；圖47是示出了在各種HC1流速以及在外延層沉積的過(guò)程中不使用HC1的情況下 硅生長(zhǎng)速度與溝槽位置的關(guān)系的圖。
具體實(shí)施例方式可通過(guò)功率MOSFET、IGBT、各種類型的半導(dǎo)體閘流管等中的任何一種來(lái)實(shí)現(xiàn)功率 開關(guān)。為了示例性目的，這里提出的許多新技術(shù)在功率MOSFET的上下文中進(jìn)行了描述。然 而，應(yīng)當(dāng)理解，這里描述的本發(fā)明的各種實(shí)施方式不限于功率M0SFET，而是可應(yīng)用于許多其 它類型的功率開關(guān)技術(shù)，包括，例如，IGBT和其它類型的雙極開關(guān)和各種類型的半導(dǎo)體閘流 管、以及二極管。此外，為了示例性目的，將本發(fā)明的各種實(shí)施方式示出為包括特定的P和 N型區(qū)域(例如，對(duì)于n通道MOSFET)。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，這里的教導(dǎo)可同等地 應(yīng)用于其中各個(gè)區(qū)域的導(dǎo)電性相反的器件。在超結(jié)技術(shù)中，可以許多不同的布局構(gòu)造布置有源區(qū)域108和終端區(qū)域106中交 替的P/N導(dǎo)柱102和104。圖1A-圖1C示出了三個(gè)這種布局構(gòu)造。在圖1A中，以同心構(gòu) 造布置有源區(qū)域108和終端區(qū)域106中的P/N導(dǎo)柱102和104 (在下文中稱為“全同心”構(gòu) 造)；在圖1B中，以平行(或條形)構(gòu)造布置有源區(qū)域118和終端區(qū)域116中的P/N導(dǎo)柱 112和114(在下文中稱為“全平行”設(shè)計(jì))；在圖1C中，以平行(或條形)構(gòu)造布置有源 區(qū)域128中的P/N導(dǎo)柱122和124，并以同心構(gòu)造布置終端區(qū)域126中的P/N導(dǎo)柱122和 124 (在下文中稱為“平行-同心”構(gòu)造)。這些布局構(gòu)造中的每一個(gè)具有其自身的優(yōu)點(diǎn)和 缺點(diǎn)。本公開內(nèi)容中描述的一些發(fā)明和實(shí)施方式解決了這些布局構(gòu)造中的每一個(gè)的各種缺 點(diǎn)o圖1A所示的全同心構(gòu)造在有源區(qū)域108和終端區(qū)域106中享有均勻的電荷平衡， 但是可以減少有源通道區(qū)域，因?yàn)闁艠O供給(柵極饋電，gate feed)必須延伸入有源區(qū)域 108的內(nèi)部中，以供給同心的有源的多晶硅柵極。可能需要在所有拐角處去除通道，以防止 下閾值電壓和寄生NPN接通的區(qū)域。因此，當(dāng)減小芯片尺寸時(shí)，歸因于有源區(qū)域中的這些拐 角的導(dǎo)通電阻(Rdson)的不利結(jié)果可能變得更大。圖1B所示的全平行構(gòu)造也在有源區(qū)域118和終端區(qū)域116中享有均勻的電荷平 衡，但是沒有全同心構(gòu)造的Rdson不利結(jié)果。然而，可以將以全平行構(gòu)造的P/N導(dǎo)柱設(shè)計(jì)限 制于富N平衡狀態(tài)，以確保從有源區(qū)域118延伸出進(jìn)入終端區(qū)域116的導(dǎo)柱沿著其長(zhǎng)度在 某處變得完全耗盡。通過(guò)對(duì)終端使用同心導(dǎo)柱，如圖1C所示，可穿過(guò)終端分布電場(chǎng)，而沒有 完全導(dǎo)柱耗盡。在其中用溝槽蝕刻和填充工藝來(lái)形成導(dǎo)柱(例如，P-導(dǎo)柱)的設(shè)計(jì)中，可能難以 蝕刻并填充同心導(dǎo)柱的拐角，導(dǎo)致在產(chǎn)生電荷不平衡的外延層填充中出現(xiàn)空隙。因此，這些 拐角可能變成高電場(chǎng)應(yīng)力的區(qū)域。如果將其縮短至源極電勢(shì)，則圖1A和圖1C的布局構(gòu)造 中的任一個(gè)可能在這些拐角處具有較低的擊穿電壓。在圖1C所示的平行同心構(gòu)造中，可將 這些拐角移到有源區(qū)域128的外部，其中它們可浮動(dòng)并由此在源極電勢(shì)處不固定，從而將 它們作為局部較低的擊穿電壓的源極而最小化或消除。而且，可最大化有源通道區(qū)域，并且 使用其的柵極供給更傳統(tǒng)，僅需要周長(zhǎng)柵極澆口，以與有源多晶硅柵極連接。為了獲得良好的非鉗位感應(yīng)開關(guān)(UIS)特性，期望設(shè)計(jì)器件使得在與包括終端區(qū) 域的器件的任何其它區(qū)域相對(duì)的有源區(qū)域中首次出現(xiàn)擊穿。一種實(shí)現(xiàn)此效果的方式是，通 過(guò)局部地修改這些區(qū)域中的電荷平衡來(lái)確保器件的所有區(qū)域具有比有源區(qū)域更足夠高的 擊穿電壓。圖2示出了本發(fā)明的一種示意性實(shí)施方式，在該實(shí)施方式中實(shí)現(xiàn)此效果。在圖 2中，有源區(qū)域204和終端區(qū)域202中的P-導(dǎo)柱230、236具有相同的寬度W3。此外，有源區(qū)域204和終端區(qū)域202中的P-導(dǎo)柱230、236可以是溝槽被填充的導(dǎo)柱，用相同的摻雜材 料對(duì)其進(jìn)行填充。也用相同的一個(gè)外延層或多個(gè)外延層生長(zhǎng)有源區(qū)域204和終端區(qū)域202 中的臺(tái)面區(qū)域232、234(在本公開內(nèi)容中，可替換地被稱為N導(dǎo)柱)。用已知技術(shù)，將臺(tái)面寬度W1和P-導(dǎo)柱寬度W3以及P-導(dǎo)柱230、236和N型臺(tái)面 232,234中的摻雜分布設(shè)計(jì)為實(shí)現(xiàn)導(dǎo)柱終端區(qū)域202具有高擊穿電壓的電荷平衡狀態(tài)。相 反，可調(diào)節(jié)有源區(qū)域204中的臺(tái)面寬度W2，以獲得導(dǎo)致比包括終端區(qū)域202的區(qū)域的器件 的其它區(qū)域更低的擊穿電壓的不同電荷平衡狀態(tài)。在一種實(shí)施方式中，可將有源區(qū)域204 中的臺(tái)面寬度W2制造得比終端區(qū)域202中的臺(tái)面寬度W1更窄，使得有源區(qū)域204更富P。 在另一種實(shí)施方式中，可將有源區(qū)域204中的臺(tái)面寬度W2制造得比終端區(qū)域202中的臺(tái)面 寬度W1更大，使得有源區(qū)域204更富N。因此，有源區(qū)域204中的初始擊穿首先導(dǎo)致更穩(wěn) 定的擊穿特性和在UIS作用的過(guò)程中更均勻分布的電流。因此，改善器件的擊穿和UIS特 性。注意，富N有源區(qū)域可能以UIS性能為代價(jià)而導(dǎo)致更低的Rdson，而富P有源區(qū)域可能 以Rdson為代價(jià)而提供更好的UIS性能。根據(jù)設(shè)計(jì)目標(biāo)，一種方法可能比另一種方法更優(yōu) 選。在一種實(shí)施方式中，有源導(dǎo)柱是條形的，其中終端導(dǎo)柱以類似于圖1C所示的同心 方式包圍有源區(qū)域。在另一種實(shí)施方式中，有源和終端導(dǎo)柱類似于圖1A所示均是同心的。 在又一種設(shè)計(jì)中，終端導(dǎo)柱是有源導(dǎo)柱的延伸部，并類似于圖1B所示，包括平行于有源區(qū) 域的導(dǎo)柱。在一些實(shí)施方式中，平行于終端導(dǎo)柱延伸的有源導(dǎo)柱必須過(guò)渡入終端導(dǎo)柱中，不 會(huì)導(dǎo)致電荷不平衡，以確保有源區(qū)域保留其中首次開始擊穿的區(qū)域。然而，由于金屬接觸設(shè) 計(jì)規(guī)則的限制，有源區(qū)域和終端區(qū)域之間的過(guò)渡區(qū)域中的導(dǎo)柱不能與源極電勢(shì)物理地接觸 和連接。不用適當(dāng)?shù)貙?duì)過(guò)渡導(dǎo)柱加偏壓，過(guò)渡區(qū)域可能變成限制擊穿電壓的區(qū)域。圖3示出了本發(fā)明的一種示意性實(shí)施方式，其中，通過(guò)在圖3中被標(biāo)記為PIso的 擴(kuò)散區(qū)域342將過(guò)渡區(qū)域304中的過(guò)渡導(dǎo)柱329與有源區(qū)域301中的第一接觸導(dǎo)柱330橋 接。此橋接擴(kuò)散可以在過(guò)渡導(dǎo)柱329之間的N型臺(tái)面區(qū)域333上方延伸。當(dāng)N型臺(tái)面區(qū)域 333具有與有源N型導(dǎo)柱332相同或比有源N型導(dǎo)柱332更小的寬度時(shí)，在過(guò)渡區(qū)域304中 出現(xiàn)P電荷的增加。此P電荷的增加會(huì)減小有源區(qū)域301的剩余部分下方的擊穿電壓。為 了補(bǔ)償此P電荷的增加，可將N型臺(tái)面區(qū)域333的寬度制造得比N型導(dǎo)柱332的寬度更大。 這可確保過(guò)渡區(qū)域304的擊穿比有源區(qū)域301保持得更高。在圖3所示的實(shí)施方式中，通 過(guò)橋接擴(kuò)散342的跨度限定過(guò)渡區(qū)域304。與圖2的實(shí)施方式一樣，所有區(qū)域(終端區(qū)域、過(guò)渡區(qū)域和有源區(qū)域)中的P型導(dǎo) 柱的寬度可以基本上相同，并且，終端臺(tái)面區(qū)域可以比有源臺(tái)面區(qū)域的寬度更大。然而，終 端臺(tái)面區(qū)域的寬度可以大于、等于或小于過(guò)渡臺(tái)面區(qū)域的寬度。在一種實(shí)施方式中，橋接擴(kuò)散PIso可以具有與有源區(qū)域中的P-阱的摻雜濃度相 似的摻雜濃度，并且可以在柵極氧化和多晶硅沉積之前形成。在另一種實(shí)施方式中，有源和 過(guò)渡導(dǎo)柱可以是條形的，其中終端導(dǎo)柱以類似于圖1C所示的布局構(gòu)造的同心方式包圍有 源和過(guò)渡區(qū)域。在又一種實(shí)施方式中，類似于圖1A所示的布局構(gòu)造，有源、過(guò)渡和終端導(dǎo)柱 可以是同心的。在未示出的另一種實(shí)施方式中，代替PIso擴(kuò)散，可用類似于圖3中標(biāo)記為“環(huán)”的P擴(kuò)散區(qū)域的更淺的P擴(kuò)散，來(lái)將過(guò)渡導(dǎo)柱與有源區(qū)域中的第一接觸導(dǎo)柱橋接。更淺的P擴(kuò) 散比有源區(qū)域中的P-阱摻雜更少，因此，在過(guò)渡臺(tái)面寬度方面需要更少的補(bǔ)償。圖4A和圖4B示出了具有終端P_導(dǎo)柱404的傳統(tǒng)終端設(shè)計(jì)的模擬結(jié)果。可用傳 統(tǒng)的多外延層方法形成P-導(dǎo)柱404。例如，在適當(dāng)?shù)幕?02上方生長(zhǎng)第一 N型外延層，然 后，將對(duì)準(zhǔn)的硼注入其中待形成P-導(dǎo)柱的外延層區(qū)域中。重復(fù)生長(zhǎng)N-外延層和對(duì)準(zhǔn)的硼 注入的步驟，直到獲得期望的導(dǎo)柱高度為止。在此工藝中，可在硼注入過(guò)程中通過(guò)掩模圖案 化容易地調(diào)節(jié)導(dǎo)柱間隔，以獲得期望的表面電場(chǎng)分布。圖4A中示出了在相鄰導(dǎo)柱之間的間 隔的示意性組，其在遠(yuǎn)離有源的方向上逐漸增加。圖4B中示出了相應(yīng)的表面電場(chǎng)分布。在圖4A中，其中通過(guò)蝕刻深溝槽并用硅填充其來(lái)形成導(dǎo)柱的改變臺(tái)面寬度的工 藝技術(shù)是不受歡迎的，因?yàn)槠鋵?dǎo)致不均勻的溝槽蝕刻和填充。因此，需要將中心對(duì)中心的導(dǎo) 柱間隔在可能的程度上保持恒定。然而，對(duì)于恒定的導(dǎo)柱間隔，需要實(shí)現(xiàn)其它提供，以獲得 期望的表面電場(chǎng)分布。圖5示出了根據(jù)本發(fā)明的一種示意性實(shí)施方式，其中，用以P-導(dǎo)柱 504為中心的表面P-阱區(qū)域508 (這里，也稱作“P環(huán)”或“P-導(dǎo)柱表面的P富集”)來(lái)獲得 期望的表面電場(chǎng)分布。如圖5所示，有源P本體區(qū)域510 (其中形成有源極區(qū)域524)可以 延伸得比表面阱區(qū)域508更深，并可以具有比表面阱區(qū)域508更高的摻雜濃度?？稍O(shè)計(jì)表 面阱區(qū)域508的摻雜和深度，以獲得電荷平衡狀態(tài)，導(dǎo)致具有低峰值電場(chǎng)和穿過(guò)終端區(qū)域 的基本上均勻分布的電場(chǎng)的高擊穿電壓。已經(jīng)發(fā)現(xiàn)，如果將表面阱寬度制造得太寬，則穿過(guò)最后的導(dǎo)柱和芯片間隔 (street)的大部分電勢(shì)可以下降，從而，最后的導(dǎo)柱處的電場(chǎng)高，導(dǎo)致低擊穿電壓。當(dāng)將阱 寬度制造得太小時(shí)，穿過(guò)靠近有源區(qū)域的一個(gè)導(dǎo)柱或僅少量導(dǎo)柱的大部分電勢(shì)可以下降， 使得靠近有源區(qū)域的終端導(dǎo)柱處的峰值電場(chǎng)變高，導(dǎo)致低擊穿電壓。此外，雖然圖5示出了 具有相等寬度的表面P-阱508，但是本發(fā)明并不限于后面所示的內(nèi)容。圖6A示出了本發(fā)明的一個(gè)變型，其中，導(dǎo)柱604的寬度可以保持恒定，同時(shí)表面阱 608的寬度在遠(yuǎn)離有源區(qū)域的方向上逐漸減小。注意，將表面阱608保持在以P-導(dǎo)柱604 為中心。如可從圖6B所示的表面電場(chǎng)分布看到的，沿著頂表面保持相對(duì)低且均勻的電場(chǎng)峰 值。圖6B中的模擬結(jié)果對(duì)應(yīng)于本發(fā)明的一種實(shí)施方式，在該實(shí)施方式中，將中心對(duì)中心的 P-導(dǎo)柱604的間隔保持在7. 8 ii m，其中表面阱寬度在遠(yuǎn)離有源區(qū)域的方向上從11. 4 y m逐 漸減小至8 u m。雖然此具體實(shí)施方式
產(chǎn)生了良好的結(jié)果，但是本發(fā)明不限于圖6A中所示的 特定尺寸組。在一種實(shí)施方式中，在場(chǎng)氧化之前形成表面阱區(qū)域。而且，可以圖1A-圖1C中所 示的所有三個(gè)布局構(gòu)造來(lái)實(shí)施這里討論的圖5和圖6A中所示的具體設(shè)計(jì)及其變型。注意，雖然圖5中的示意性實(shí)施方式示出了有源區(qū)域中的溝槽柵極522，但是，可 在具有平面柵極結(jié)構(gòu)或其它類型的有源結(jié)構(gòu)的器件中簡(jiǎn)單地實(shí)施本發(fā)明。此外，雖然將表 面阱區(qū)域508示出為比P-導(dǎo)柱504更寬，但是，其寬度可以可替換地與P-導(dǎo)柱504的寬度 相同或者比P-導(dǎo)柱504的寬度更窄。此外，如圖5所示，有源區(qū)域中的P本體區(qū)域510可 比表面P-阱區(qū)域508延伸得更深。圖7示出了本發(fā)明的又一種示意性實(shí)施方式，其中，用圍繞P-導(dǎo)柱704不對(duì)稱的 和在一些情況中被連接在一起的表面P-阱來(lái)獲得期望的表面電場(chǎng)。在所有其它方面中，圖 7類似于圖5。如圖7所示，將一些表面P-阱相對(duì)于P-導(dǎo)柱704偏移至右側(cè)，將一些偏移至左側(cè)，并將一些連接在一起。將表面P-阱相對(duì)于其P-導(dǎo)柱偏移的能力提供了設(shè)計(jì)在有 源區(qū)域和終端區(qū)域之間的過(guò)渡區(qū)域的靈活性，下面進(jìn)一步描述其實(shí)例。在超結(jié)電荷平衡設(shè)計(jì)中，期望沒有電荷平衡破壞的區(qū)域。這些區(qū)域會(huì)變成局部擊 穿的位置，這會(huì)導(dǎo)致期望Rdson的較差的擊穿電壓、較差的動(dòng)態(tài)開關(guān)性能、以及甚至動(dòng)態(tài)狀 態(tài)下的失效。圖8A和圖8B示出了芯片的這種區(qū)域。圖8A示出了具有由同心終端P-導(dǎo)柱 包圍的條形有源P-導(dǎo)柱804的芯片的拐角。間隙區(qū)域808可形成在有源P-導(dǎo)柱804的端 部和終端區(qū)域810中的第一同心P-導(dǎo)柱之間。P擴(kuò)散區(qū)域806可用來(lái)將終端區(qū)域中的多個(gè) 同心P-導(dǎo)柱與有源P-導(dǎo)柱804橋接，以便將這些同心P-導(dǎo)柱保持為接近源極電勢(shì)。P擴(kuò) 散橋806穿過(guò)間隙區(qū)域808延伸，并延伸入有源區(qū)域802中，從而將間隙區(qū)域808保持為接 近源極電勢(shì)。當(dāng)未精確地將間隙區(qū)域808和拐角區(qū)域保持為與有源區(qū)域802相同的電荷平 衡狀態(tài)時(shí)，此設(shè)計(jì)會(huì)產(chǎn)生在間隙區(qū)域808和同心P-導(dǎo)柱的拐角中具有不期望的局部較低的 擊穿電壓區(qū)域的電勢(shì)。圖8B是加偏壓下的芯片的快照，并且如可由更輕區(qū)域看到的，可以 在有源區(qū)域的四個(gè)拐角處首先出現(xiàn)擊穿。圖9A示出了根據(jù)本發(fā)明一種示意性實(shí)施方式的頂布局圖，其中，電荷不平衡區(qū) 域，例如，有源區(qū)域間隙908和同心終端導(dǎo)柱的拐角可與有源區(qū)域分離，從而允許其浮動(dòng)至 比源極更高的電勢(shì)。另外，可在間隙908或拐角區(qū)域與終端區(qū)域910之間插入單個(gè)全浮動(dòng) 的N臺(tái)面912。作為終端區(qū)域910的部分，其可浮動(dòng)至比源極更高的電勢(shì)，使得并非必須精 確地將電荷平衡狀態(tài)保持得與有源區(qū)域相同，從而將這些區(qū)域作為局部低擊穿電壓的源極 而消除。圖9B是根據(jù)本發(fā)明另一種示意性實(shí)施方式的頂布局圖，其中，可插入第二導(dǎo)電類 型的第二全浮動(dòng)的臺(tái)面914，以在間隙908和拐角區(qū)域與終端910之間提供額外的隔離。如 被圖9C中在偏壓下的芯片的快照所示的均勻有源區(qū)域擊穿電壓所證明的，可通過(guò)圖9A和 圖9B所示的設(shè)計(jì)獲得良好的UIS性能。圖10是更清楚地示出了間隙區(qū)域的橫截面圖。此橫截面圖穿過(guò)其中條形有源 P-導(dǎo)柱與同心終端P-導(dǎo)柱相交的芯片的區(qū)域。間隙區(qū)域1054(標(biāo)為“間隙隔離”)可設(shè)置 在條形有源P-導(dǎo)柱1030的端部和第一同心終端P-導(dǎo)柱1036之間。而且，圖10所示的是 全浮動(dòng)的臺(tái)面1056(標(biāo)為“隔離臺(tái)面”)，其可被插在間隙區(qū)域和終端臺(tái)面1034之間。如可 看到的，在有源導(dǎo)柱1030和終端導(dǎo)柱1036之間不存在橋接擴(kuò)散，從而允許間隙區(qū)域1054、 隔離臺(tái)面區(qū)域1056、和終端導(dǎo)柱1036浮動(dòng)。當(dāng)基于外延層填充的溝槽的電荷平衡器件的單元節(jié)距減小時(shí)，臺(tái)面和導(dǎo)柱可以在 較低的電壓下耗盡。從而產(chǎn)生大于lXlO^V/sec的dv/dt。由于柵極供給和/或終端場(chǎng)板 所產(chǎn)生的雜散柵極對(duì)漏極的電容(Cgd)會(huì)導(dǎo)致較大的電流流入柵極。這些電流可以流過(guò)器 件的柵極中的寄生電阻中，導(dǎo)致器件的局部區(qū)域被接通，導(dǎo)致器件失效。因此，通常希望消 除寄生Cgd或?qū)⑵錅p到最小。根據(jù)本發(fā)明，仔細(xì)地設(shè)計(jì)有源區(qū)域之外和之內(nèi)的結(jié)構(gòu)，例如柵極澆口(例如，將柵 極墊與有源柵極連接的金屬和多晶硅線)和終端場(chǎng)板，以便消除Cgd或?qū)⑵浠旧蠝p到最 小。在一種實(shí)施方式中，在通常連接至柵極金屬的漏極區(qū)域上延伸的終端區(qū)域中的場(chǎng)板可 替代地連接至源極金屬。圖3示出了一種示意性實(shí)施方式的橫截面圖，其中，有源多晶硅場(chǎng) 板315穿過(guò)過(guò)渡或隔離區(qū)域335延伸，并延伸入終端區(qū)域302中?？蓪⒍嗑Ч鑸?chǎng)板315連接至源極金屬310，而不是柵極金屬308，從而由有源區(qū)域場(chǎng)板基本上減小Cgd作用，并將Cgd 作用轉(zhuǎn)化成更期望的Cds。此連接可進(jìn)一步將由柵極金屬308的Cgd作用轉(zhuǎn)化成如圖3所 示的更期望的Cgs，因?yàn)橄涤谠礃O電勢(shì)的場(chǎng)板在柵極金屬和其下方的漏極區(qū)域之間延伸。圖11示出了另一種示意性實(shí)施方式的橫截面圖，其中，(與圖3—起討論的)橋 接PIso擴(kuò)散1142可在柵極金屬1108的下方延伸，使得沒有柵極金屬1108的部分在漏極 區(qū)域上方延伸。圖12示出了又一種示意性實(shí)施方式的橫截面圖，其中，(與圖5-圖7 —起 討論的)表面阱區(qū)域可在柵極金屬1208的下方延伸，使得沒有柵極金屬1208的部分在漏 極區(qū)域上方延伸。在有源區(qū)域中，P型本體區(qū)域可以不在P-導(dǎo)柱的全長(zhǎng)上延伸，但是可以在到達(dá)條 形P-導(dǎo)柱的端部之前終止。為了保持擊穿電壓等于或高于其中P型本體區(qū)域并不延伸的 有源P-導(dǎo)柱的端部處的有源區(qū)域的擊穿電壓，可利用各種P富集技術(shù)來(lái)補(bǔ)償本體區(qū)域的缺 失。p富集使其中將硼摻雜劑浸出到氧化物中的P-導(dǎo)柱的表面富集。表面浸出指的是這樣 一種現(xiàn)象，在氧化層的生長(zhǎng)過(guò)程中，沿著P-導(dǎo)柱的表面的硼摻雜劑偏析到氧化物中。在其 中P-導(dǎo)柱被少量摻雜的實(shí)施方式中，浸出作用會(huì)導(dǎo)致P-導(dǎo)柱的表面變成N型。因此，其中 本體區(qū)域并不延伸的有源P-導(dǎo)柱的那些表面部分的P富集可以降低那些表面區(qū)域由于表 面浸出而變成N型的可能性。圖10示出了本發(fā)明的一種示意性實(shí)施方式，其中，P型擴(kuò)散區(qū)域PIso 1042沿著 P本體區(qū)域1038終止的條形有源P-導(dǎo)柱1030的端部延伸。圖13示出了另一種示意性實(shí) 施方式，其中，更淺的、更少量摻雜的表面P-阱區(qū)域沿著其中P本體區(qū)域1338終止的條形 有源P-導(dǎo)柱1330的端部延伸。注意，根據(jù)需要可使用PIso和表面P-阱的組合。例如，在 圖10中，在其中由于工藝限制PIso不能延伸的有源P-導(dǎo)柱的完全端部處使用表面P-阱 區(qū)域。PIso區(qū)域和表面P-阱區(qū)域的許多布局實(shí)施是可能的，其中一些在圖14A-圖14G 中示出。例如，PIso區(qū)域1406、1418可作為連續(xù)區(qū)域沿著有源P-導(dǎo)柱1404的端部延伸， 如圖14A和圖14E所示。在此實(shí)施中，PIso區(qū)域可延伸入相鄰有源P-導(dǎo)柱1404之間的N 型臺(tái)面區(qū)域中。這可以導(dǎo)致在條形有源P-導(dǎo)柱1404的兩端出現(xiàn)一些電荷不平衡。然而， PIso區(qū)域的島可沿著有源P-導(dǎo)柱1404的端部而形成，代替連續(xù)的PIso區(qū)域，使得PIso島 不橋接相鄰的臺(tái)面，或者包含在P-導(dǎo)柱1404的邊界內(nèi)，如圖14C和圖14D所示。類似地， 可沿著有源P-導(dǎo)柱1404的端部使用連續(xù)的表面P-阱區(qū)域1408、1410、1414、1420 (圖14A、 圖14B、以及圖14D-圖14F)、或者表面P-阱區(qū)域1413、1422的島(圖14C和圖14G)?？商?換地，可沿著有源P-導(dǎo)柱1404的端部使用連續(xù)的表面P-阱1408和PIso區(qū)域1416的島 (圖14D)，或者反之亦然。在終端區(qū)域中使用導(dǎo)電場(chǎng)板，以在終端區(qū)域中更均勻地分布電場(chǎng)。場(chǎng)板典型地電 連接至下面的導(dǎo)柱，使得場(chǎng)板可采用其相應(yīng)導(dǎo)柱的電勢(shì)。然而，當(dāng)單元節(jié)距減小時(shí)，在場(chǎng)板 和其下面的導(dǎo)柱之間形成觸點(diǎn)(接觸部)變得更困難。已經(jīng)發(fā)現(xiàn)，在終端區(qū)域中分布電場(chǎng) 時(shí)，使用并不電連接至下面的硅的場(chǎng)板(即，使用浮動(dòng)場(chǎng)板)仍是有效的。圖15示出了根 據(jù)本發(fā)明一種示意性實(shí)施方式的終端區(qū)域中的浮動(dòng)場(chǎng)板1530的集成。圖15與圖6A類似。圖15中包括橫截面圖的一部分的展開圖，以更清楚地示出一 些相關(guān)細(xì)節(jié)。包括可在每一個(gè)P-導(dǎo)柱及其相鄰臺(tái)面區(qū)域上方延伸的導(dǎo)電場(chǎng)板1530(例如，包括多晶硅或金屬)。通過(guò)絕緣層1532將場(chǎng)板1530與下面的硅區(qū)域絕緣?？蓛?yōu)化絕緣層 1532的厚度，以確保足夠的電容耦合，使得浮動(dòng)場(chǎng)板1530可采用下面的一個(gè)或多個(gè)導(dǎo)柱的 電勢(shì)。在一種實(shí)施方式中，用大約lPm厚的氧化層作為絕緣層1532，以使得能夠進(jìn)行必需 的電容耦合。在圖15所示的實(shí)例中，每一個(gè)場(chǎng)板1530的寬度可等于導(dǎo)柱1504的中心與臺(tái)面 1506的中心之間的距離，因此，相鄰場(chǎng)板1530之間的間隔將與場(chǎng)板1530的寬度相同。這些 具體尺寸僅是示意性的，并且旨在不是限制性的。例如，場(chǎng)板寬度可大于或小于導(dǎo)柱1506 的中心與臺(tái)面區(qū)域1506的中心之間的距離。浮動(dòng)場(chǎng)板1530可消除在場(chǎng)板1530和下面的硅1503之間形成觸點(diǎn)(接觸部)的 需要，并且，可通過(guò)多晶硅感光掩蔽和蝕刻工藝來(lái)限定場(chǎng)板寬度。這可以允許精確地控制場(chǎng) 板寬度。圖16A和圖16B是示出了浮動(dòng)場(chǎng)板的有效性的模擬結(jié)果。圖16A和圖16B分別示 出了具有場(chǎng)板的結(jié)構(gòu)和沒有場(chǎng)板的結(jié)構(gòu)的電場(chǎng)分布。如可看到的，浮動(dòng)場(chǎng)板在較大的距離 上分布電勢(shì)，導(dǎo)致比沒有場(chǎng)板的結(jié)構(gòu)更小和更均勻的峰值電場(chǎng)。注意，可以圖1A-圖1C中 所示的任何布局構(gòu)造來(lái)實(shí)施圖15描述的發(fā)明及其變型。對(duì)于電荷平衡設(shè)計(jì)，重要的是，不要具有中斷電荷平衡的區(qū)域。當(dāng)從有源區(qū)域過(guò)渡 至終端區(qū)域時(shí)，這些中斷出現(xiàn)在存在間隙和拐角的地方。全平行導(dǎo)柱設(shè)計(jì)(如圖1B)不具 有這些不平衡區(qū)域，因?yàn)閷?dǎo)柱僅由平行條帶組成。此外，在外延層填充溝槽的導(dǎo)柱工藝中， 沒有間隙和拐角的全平行設(shè)計(jì)使得深溝槽的蝕刻和填充更容易。然而，在全平行設(shè)計(jì)中， 由于不與有源區(qū)域相交的浮動(dòng)終端導(dǎo)柱的緣故，電場(chǎng)在芯片的所有四個(gè)側(cè)邊上并不均勻分 布。這導(dǎo)致電場(chǎng)分布不均勻和擊穿電壓減小。如前面所述，為了獲得良好的UIS性能，希望 擊穿在有源區(qū)域中均勻地出現(xiàn)。圖17是根據(jù)本發(fā)明一種示意性實(shí)施方式的有源區(qū)域的拐角處的頂布局圖，其中， 可用表面P-阱環(huán)1712來(lái)固定導(dǎo)柱1708的電勢(shì)，所述導(dǎo)柱與有源區(qū)域1702不相交并且將 另外是浮動(dòng)的。如可看到的，環(huán)1712與有源P-導(dǎo)柱1710的那些延伸入終端區(qū)域1706的 部分相交，沿著終端區(qū)域1706展開電場(chǎng)并分配電壓。環(huán)1712也沿著并不在有源區(qū)域1702 中延伸的P-導(dǎo)柱1708的表面區(qū)域延伸，因此，在芯片的所有四個(gè)側(cè)邊上在離有源區(qū)域1702 相等的距離處固定P-導(dǎo)柱1708的電勢(shì)。以此方式，對(duì)不與有源區(qū)域1702相交的P-導(dǎo)柱 1708加偏壓至與有源導(dǎo)柱1710的以離有源區(qū)域1702等距的方式在終端區(qū)域1706中延伸 的那些部分相同的電勢(shì)，在圖17中，這由標(biāo)為D1的尺寸示出。注意，本發(fā)明的一個(gè)特征是P環(huán)1712的直角拐角。與圓角拐角相比，具有直角的 拐角可以改善拐角處的電荷平衡。在圖17所示的示意性全平行設(shè)計(jì)中，可以設(shè)計(jì)P/N導(dǎo)柱，使得在有源區(qū)域1702中 或僅在終端區(qū)域1706中產(chǎn)生富N電荷平衡狀態(tài)。這可確保延伸入終端區(qū)域1706中的有源 P-導(dǎo)柱1710的截面的一些部分完全耗盡。在所示的實(shí)施方式中，P-導(dǎo)柱1710、1708可以 彼此隔開相同的距離，具有相同的寬度，并具有相似的摻雜分布。在一種實(shí)施方式中，在其 之間具有8 ii m間隔的5 ii m寬的P-導(dǎo)柱1710、1708在646V的有源區(qū)域1702中產(chǎn)生均勻 的擊穿電壓，從而獲得具有良好UIS特性的高且穩(wěn)定的擊穿電壓。當(dāng)P-導(dǎo)柱1710離開有 源區(qū)域1702并延伸入終端區(qū)域1706中時(shí)，期望僅在終端區(qū)域1706中具有富N狀態(tài)的實(shí)施方式可通過(guò)使P_導(dǎo)柱1710的寬度逐漸變小來(lái)實(shí)現(xiàn)。在一種可替換的實(shí)現(xiàn)方式中，可以在 終端區(qū)域1706中以逐步方式使P-導(dǎo)柱1710的寬度變窄。在通過(guò)蝕刻深溝槽并用硅對(duì)其進(jìn)行填充來(lái)形成導(dǎo)柱的實(shí)施方式中，工藝可靠性可 以與溝槽深度和寬度的比率(即，溝槽縱橫比)直接相關(guān)。當(dāng)溝槽縱橫比增加時(shí)，溝槽的外 延層填充變得更困難，并且可能需要改善填充工藝。圖18A和圖18B示出了根據(jù)本發(fā)明一種示意性實(shí)施方式的以兩個(gè)工藝步驟形成 P-導(dǎo)柱的橫截面圖。在圖18中，可在N型硅中蝕刻深溝槽1808，并且可用傳統(tǒng)的注入技術(shù) 在溝槽1808的底部形成P-阱1806?？捎肞外延層1804A填充溝槽1808。圖18B中的橫 截面圖示出了完成工藝之后所產(chǎn)生的P-導(dǎo)柱1804B。如可看到的，在溝槽1808的底部注入 的摻雜劑可以有效地將P-導(dǎo)柱1804B延伸得更深，從而消除修改外延層填充工藝的需要。 而且，通過(guò)增加用來(lái)在溝槽1808的底部形成P-阱1806的注入物劑量，會(huì)導(dǎo)致在注入?yún)^(qū)域 處產(chǎn)生雪崩擊穿，導(dǎo)致更高的UIS性能。在下面進(jìn)一步詳細(xì)地研究此特征。在一種實(shí)施方式中，N臺(tái)面1802具有3. 02X1015的摻雜濃度，并且，沿著溝槽1808 的底部以2 X 1012的劑量和200Kev的能量注入硼。用具有在5 X 1015至7 X 1015范圍內(nèi)的摻 雜濃度的P外延層1804A填充溝槽1808。所產(chǎn)生的結(jié)構(gòu)具有5 ii m的P-導(dǎo)柱寬度和7. 5 y m 的導(dǎo)柱間隔。如上述所討論的，在P-導(dǎo)柱的底部導(dǎo)致產(chǎn)生雪崩擊穿是有利的。圖19示出了根 據(jù)本發(fā)明一種示意性實(shí)施方式的橫截面圖，其中，P富集區(qū)域1921可以形成在P-導(dǎo)柱1930 的底部以產(chǎn)生局部電荷不平衡，從而導(dǎo)致在導(dǎo)柱底部出現(xiàn)雪崩擊穿。P富集區(qū)域1921優(yōu)選 地具有比P-導(dǎo)柱1930更高的摻雜濃度，以產(chǎn)生電荷不平衡。圖20A-圖20H是根據(jù)本發(fā)明一種示意性實(shí)施方式的描述形成圖19中的結(jié)構(gòu)的工 藝流程的橫截面圖。圖20A示出了 N+啟動(dòng)基板2024。在圖20B中，可以用傳統(tǒng)的技術(shù)生長(zhǎng) 第一 N外延層2027A。在圖20C中，可以執(zhí)行P富集注入以形成其中P_導(dǎo)柱的底部將終止 的P富集區(qū)域2021?？梢杂脗鹘y(tǒng)的掩模和注入工藝來(lái)形成P富集區(qū)域。注意，可在形成后 部對(duì)準(zhǔn)掩模之后執(zhí)行P富集注入。這個(gè)的重要性將在下面變得更清楚?？筛鶕?jù)導(dǎo)柱底部的 目標(biāo)電荷不平衡狀態(tài)來(lái)設(shè)置注入物摻雜濃度和能量。在圖20D中，可以用傳統(tǒng)的技術(shù)來(lái)生長(zhǎng)第二 N外延層2027B。可用均勻的或分級(jí)的 摻雜濃度來(lái)形成第二外延層2027B。在圖20E中，可以使溝槽2003圖案化并將其蝕刻得足 夠深以到達(dá)P富集區(qū)域2021?？捎煤蟛繉?duì)準(zhǔn)技術(shù)(將在下面進(jìn)一步更充分地描述)來(lái)確保 溝槽2003與P富集區(qū)域2021對(duì)準(zhǔn)。在圖20F中，可使用在下面進(jìn)一步描述的技術(shù)或使用 其它已知技術(shù)，用P外延層2005填充溝槽2003。在圖20G中，可以使用例如傳統(tǒng)的化學(xué)機(jī)械拋光(CMP)工藝來(lái)使P外延層2005平 面化。在圖20H中，可以使用已知的技術(shù)形成P本體區(qū)域2038、N+源極區(qū)域2018、P+重本 體區(qū)域、以及柵極結(jié)構(gòu)及其重疊的層。圖20H與圖19類似。如可看到的，此工藝產(chǎn)生在P-導(dǎo)柱2030的底部具有P富集區(qū)域2021的超結(jié)器件。 這會(huì)在導(dǎo)柱2030的底部導(dǎo)致雪崩擊穿，并產(chǎn)生具有改善的UIS性能的器件。在一種實(shí)施方式中，P-導(dǎo)柱2030具有相同的寬度，并彼此隔開相同的距離。然而， P-導(dǎo)柱2030的寬度優(yōu)選地小于P-導(dǎo)柱2030之間的間隔，從而在有源區(qū)域中提供富N狀 態(tài)。
如上述所討論的，可通過(guò)在有源區(qū)域中啟動(dòng)擊穿并具有基本上小于其它區(qū)域(例 如，終端區(qū)域、柵極澆口區(qū)域、以及其它可能是電荷不平衡的電勢(shì)源極的區(qū)域)的擊穿電 壓，來(lái)在外延層填充溝槽的電荷平衡器件中提高器件的強(qiáng)度。根據(jù)本發(fā)明的一種實(shí)施方式， 這可通過(guò)生長(zhǎng)兩個(gè)或多個(gè)外延層來(lái)實(shí)現(xiàn)。類似于圖20A-圖20H所示的方法，生長(zhǎng)第一外延 層，并在其中溝槽將終止的第一外延層中形成P富集注入。P富集區(qū)域不需要沿著P-導(dǎo)柱 的全長(zhǎng)延伸，沿著P-導(dǎo)柱連續(xù)，或平行于P-導(dǎo)柱。此注入的富集區(qū)域會(huì)在有源區(qū)域中中斷 電荷平衡，并產(chǎn)生較低的擊穿電壓的位置，使得在此區(qū)域中啟動(dòng)雪崩。圖21A是本發(fā)明的示意性實(shí)施方式的橫截面圖，其中，P富集區(qū)域2160可以僅形 成在有源區(qū)域2101中的導(dǎo)柱2130的底部。在此實(shí)例中，P富集區(qū)域2160可以比有源P導(dǎo) 柱2130更寬。圖21A與圖3類似，不同之處在于，包括P富集區(qū)域2160。圖21B示出了一 個(gè)變型，其中，有源P導(dǎo)柱2130不延伸入P富集區(qū)域2160中如此深，從而導(dǎo)致更高的富P 不平衡狀態(tài)，以阻止出現(xiàn)雪崩擊穿。圖21C示出了另一個(gè)變型，其中，P富集區(qū)域2160可形 成在每隔一個(gè)有源P導(dǎo)柱2130的底部。此實(shí)施方式的有利之處在于，P富集區(qū)域2160不 夾斷導(dǎo)柱2130底部的電流通路，從而改進(jìn)Rdson。注意，P富集區(qū)域2160也可形成在每隔 三個(gè)導(dǎo)柱或每隔四個(gè)導(dǎo)柱的底部或形成為一些其它圖案，只要在有源區(qū)域中以均勻方式出 現(xiàn)擊穿即可。圖21D示出了又一個(gè)變型，其中，P富集區(qū)域2165可以比有源P導(dǎo)柱2130更窄。 此實(shí)施方式可消除圖21A實(shí)施方式中存在的電流通路的夾斷。圖21E示出了另一種示意性 實(shí)施方式，其中，P富集區(qū)域2167可以墊層(blanket)方式形成于有源區(qū)域2101中。如可 看到的，墊層P補(bǔ)償區(qū)域2167沿著有源P導(dǎo)柱2130和N臺(tái)面區(qū)域2132的底部延伸?？勺?細(xì)地選擇P補(bǔ)償區(qū)域2167的摻雜濃度，以確保N臺(tái)面區(qū)域2132保持為N型。對(duì)于M0SFET 和IGBT器件，基于增加的N臺(tái)面區(qū)域電阻率與增加的Rdson或Vce (sat)之間的權(quán)衡來(lái)選 擇P注入物。此外，在未示出的實(shí)施方式中，也可通過(guò)使用不平行于多個(gè)有源導(dǎo)柱的一個(gè) 或多個(gè)條帶來(lái)形成P富集區(qū)域。此實(shí)施方式的一個(gè)優(yōu)點(diǎn)在于，與導(dǎo)柱溝槽的對(duì)準(zhǔn)不是重要 的。圖21F示出了圖21E的一個(gè)變型，其中，墊層P補(bǔ)償區(qū)域2169分別沿著有源和終端導(dǎo) 柱2130和2136的底部延伸。此實(shí)施可有利地消除對(duì)于掩模的需要，使得可通過(guò)墊層注入 來(lái)形成P補(bǔ)償區(qū)域2169?？蓪⒈景l(fā)明的各種實(shí)施方式應(yīng)用于圖1A-圖1C所示的三個(gè)布局構(gòu)造中的任何一 個(gè)，并且可容易地以其中用多層外延層和注入步驟形成導(dǎo)柱的工藝技術(shù)實(shí)施。根據(jù)本發(fā)明的另一種實(shí)施方式，N富集的區(qū)域形成在P-導(dǎo)柱的底部或形成在鄰近 P-導(dǎo)柱底部的臺(tái)面區(qū)域中，以中斷電荷平衡，由此產(chǎn)生較低擊穿電壓的位置，使得在此局部 區(qū)域中啟動(dòng)雪崩。也可使用與圖21A-圖21F有關(guān)的上述形成P富集區(qū)域的相同的工藝技術(shù)，稍作修 改，以形成N富集區(qū)域。可在有源區(qū)域和終端區(qū)域中均實(shí)現(xiàn)N富集區(qū)域，從而確保擊穿出現(xiàn) 在導(dǎo)柱底部附近并遠(yuǎn)離硅表面?？商鎿Q地，可僅在有源區(qū)域中實(shí)現(xiàn)N富集區(qū)域，使得電荷平 衡在有源區(qū)域中中斷，以確保有源區(qū)域中的擊穿。此外，N富集區(qū)域不需要沿著有源導(dǎo)柱的 全長(zhǎng)延伸，沿著有源導(dǎo)柱長(zhǎng)度連續(xù)，或平行于有源導(dǎo)柱。可在N富集注入之后或在生長(zhǎng)相同 的摻雜類型的連續(xù)外延層之后，直接使用熱擴(kuò)散循環(huán)。圖22A-圖22N中示出了根據(jù)本發(fā)明 的示意性實(shí)施方式的實(shí)現(xiàn)N富集區(qū)域的各種方式。
圖22A-圖22N中的橫截面圖與圖3基本上類似，不同之處在于，包括N富集區(qū)域。 在圖22A中，N富集區(qū)域2260可僅形成在有源區(qū)域2201中的P-導(dǎo)柱2230的底部。N富 集區(qū)域2260可以比P-導(dǎo)柱2230更寬。圖22B示出了一個(gè)變型，其中，N富集區(qū)域2262可 形成在P-導(dǎo)柱2230、2236，包括終端區(qū)域2202中的那些P-導(dǎo)柱(即，導(dǎo)柱2236)的底部。 圖22C示出了一個(gè)變型，其中，P-導(dǎo)柱2230、2236可以不延伸入第一外延層2227中。此實(shí) 施方式有助于在P-導(dǎo)柱2230下分布電流，從而減小Rdson并減小P-導(dǎo)柱補(bǔ)償。也可減小 P-導(dǎo)柱2230的有效深度，從而降低擊穿電壓。此外，N富集區(qū)域2264可僅間歇地形成在有 源區(qū)域2201中(在此情況中，每隔一個(gè)導(dǎo)柱)。圖22D示出了一個(gè)變型，其中，N富集區(qū)域2266在寬度上可以比P-導(dǎo)柱2230更 窄。圖22E示出了一個(gè)變型，其中，更窄的N富集區(qū)域2268可僅間歇地形成在有源區(qū)域2201 中，而圖22F的實(shí)施方式示出了更窄的N富集區(qū)域2270，該N富集區(qū)域2270可形成在P-導(dǎo) 柱2230、2236，包括終端區(qū)域2202中的那些導(dǎo)柱的底部。狹窄的N富集區(qū)域2270可以更有 效地阻止在P-導(dǎo)柱底部的BV，但是可能不有效減小Rdson。圖22G-圖22L示出了可替換的實(shí)施方式，其中，N富集區(qū)域可形成在靠近P-導(dǎo)柱 底部的N臺(tái)面區(qū)域中。這里，P-導(dǎo)柱之間的臺(tái)面區(qū)域也稱作N導(dǎo)柱。在其中電勢(shì)較高的 P-導(dǎo)柱底部附近摻雜更多N型的N導(dǎo)柱，會(huì)減小橫向耗盡，導(dǎo)致N導(dǎo)柱的有效寬度更寬，從 而減小Rdson。圖22G示出了一種實(shí)施方式，其中，N富集區(qū)域2272可以僅形成在有源區(qū)域 2201中的N導(dǎo)柱2232的底部。如圖22G所示，N富集區(qū)域2272具有比N導(dǎo)柱2232更寬的 橫向跨度。圖22H示出了一種實(shí)施方式，其中，N富集區(qū)域2274可以僅間歇地形成在有源區(qū) 域2201中。圖221示出了一種實(shí)施方式，其中，N富集區(qū)域2276可以形成在N導(dǎo)柱2232、 2234,2235的底部。圖22J示出了僅在有源區(qū)域2201中的N導(dǎo)柱2232的底部的N富集區(qū) 域2278，該N富集區(qū)域2278具有比N導(dǎo)柱2232更窄的橫向跨度。圖22K示出了一種實(shí)施 方式，其中，較窄的N富集區(qū)域2280間歇地形成在有源區(qū)域2201中。圖22L示出了在N導(dǎo) 柱2232、2234、2235的底部附近的較窄的N富集區(qū)域2282?？赡艿淖冃筒幌抻谀切┦境龅?實(shí)施方式。本領(lǐng)域的技術(shù)人員會(huì)想到許多其它的變型。圖22M和圖22N與圖21E和圖21F相似，不同之處在于，在圖22M和圖22N中僅在 有源區(qū)域2201中(圖22M)和在有源區(qū)域2201與終端區(qū)域2202中(圖22N)使用墊層N 增強(qiáng)區(qū)域2284?？勺屑?xì)地選擇墊層N富集區(qū)域的摻雜濃度，以確保N富集區(qū)域穿過(guò)其延伸的P-導(dǎo) 柱保持為P型。對(duì)于M0SFET和IGBT器件，基于減小的N臺(tái)面電阻率與減小的Rdson或 Vce(sat)之間的權(quán)衡來(lái)選擇N注入物。此外，在一個(gè)未示出的實(shí)施方式中，也可通過(guò)使用 不平行于多個(gè)有源導(dǎo)柱的一個(gè)或多個(gè)條帶來(lái)形成N富集區(qū)域。這些實(shí)施方式的一個(gè)優(yōu)點(diǎn)在 于，與導(dǎo)柱溝槽的對(duì)準(zhǔn)不是重要的。當(dāng)從柵極墊和柵極澆口下面屏蔽摻雜劑，例如，P-阱和P+重本體時(shí)，其變成電荷 不平衡的源極。通常，非電荷平衡器件中的這些區(qū)域可被優(yōu)化為具有更高的BV。然而，在電 荷平衡器件中，如果未對(duì)有源區(qū)域相似地?fù)诫s，則其會(huì)變成靜態(tài)和動(dòng)態(tài)的BV位置。圖23示出了根據(jù)本發(fā)明一種示意性實(shí)施方式的頂布局圖，其中，有源多晶硅條帶 2302A (也稱作多晶硅柵極)可在柵極墊2328下方延伸，使得柵極墊區(qū)域中的摻雜分布與有 源區(qū)域中的摻雜分布相同，從而在柵極墊區(qū)域中保持與有源區(qū)域中相同的電荷平衡狀態(tài)。換句話說(shuō)，通過(guò)將柵極條帶2302A延伸入柵極墊區(qū)域中，柵極墊下方的硅區(qū)域接收與有源 區(qū)域中相同的注入物(例如，阱注入物和P+重本體注入物)，這有利地幫助在柵極墊區(qū)域中 保持與在有源區(qū)域中相同的電荷平衡狀態(tài)。圖23的右側(cè)示出了左圖的一部分的展開圖，在 左圖中，柵極澆口金屬2304從柵極墊2328中延伸出。展開圖更清楚地示出了本發(fā)明的另 一特征?？稍诙嗑Ч钖艠O條帶2302B之間形成小的優(yōu)化的多晶硅橋2308，以在條帶2302B 之間保持互連。在沒有多晶硅橋2308的情況下，可對(duì)每一個(gè)條帶2302B制造單獨(dú)的觸點(diǎn)， 但是，如果在制造過(guò)程中不形成一個(gè)觸點(diǎn)，則該未接觸的條帶會(huì)導(dǎo)致柵極供給不平衡。仔細(xì) 地選擇這些多晶硅橋2308 (在平行于多晶硅條帶2302B的方向上)的寬度，以確保注入的 P-本體在多晶硅橋2308下方合并，從而防止多晶硅橋區(qū)域中的電荷不平衡。在左圖中，沿著柵極墊2328的兩個(gè)相對(duì)側(cè)在柵極墊區(qū)域中制造與多晶硅條帶 2302B的觸點(diǎn)。通過(guò)遠(yuǎn)離中心接合區(qū)域設(shè)置觸點(diǎn)，在接合工藝過(guò)程中保持觸點(diǎn)與多晶硅條帶 的整體性。這在用薄柵極氧化物的工藝技術(shù)中具有特別的重要性。圖24示出了圖23設(shè)計(jì)的變型，其中，類似于圖23，多晶硅條帶2402穿過(guò)柵極墊 區(qū)域延伸，但是不使用多晶硅橋。如所示出的，通過(guò)柵極金屬-到-多晶硅的觸點(diǎn)(gate metal-to-poly contact) 2410來(lái)接觸多晶硅條帶2402中的每一個(gè)。圖25是頂布局圖，并與圖23的實(shí)施方式類似，不同之處在于，沿著柵極墊區(qū)域的 中心截面(部分)制造到多晶硅條帶2502B的柵極金屬觸點(diǎn)。在圖25所示的實(shí)施方式中， 多晶硅條帶2502可穿過(guò)柵極墊區(qū)域延伸，與圖23設(shè)計(jì)一樣。然而，圖25設(shè)計(jì)消除了圖23 設(shè)計(jì)中存在的由于柵極墊兩端處的兩行觸點(diǎn)所導(dǎo)致的不均勻的柵極供給長(zhǎng)度。對(duì)于對(duì)直的 柵極墊區(qū)域內(nèi)部和外部的金屬柵極觸點(diǎn)，可通過(guò)多晶硅柵極獲得更均勻的RC延遲，導(dǎo)致芯 片中更均勻的dv/dt。然而，在圖25的實(shí)施方式中，可能需要將柵極氧化物的厚度制造得足 夠厚，以確保在引線接合(絲焊)過(guò)程中保持穿過(guò)柵極墊區(qū)域的中心延伸的柵極觸點(diǎn)的整 體性。圖26示出了圖25設(shè)計(jì)的變型，其中，類似于圖23，多晶硅條帶2602可穿過(guò)柵極 墊區(qū)域2628延伸，但是不使用多晶硅橋。如所示出的，通過(guò)柵極金屬_到_多晶硅的觸點(diǎn) 2610來(lái)接觸多晶硅條帶2602中的每一個(gè)。在其中蝕刻并填充導(dǎo)柱溝槽的區(qū)域上方產(chǎn)生有源柵極結(jié)構(gòu)，會(huì)導(dǎo)致柵極氧化物整 體性較低和柵極可靠性減小。這是因?yàn)?，由溝槽蝕刻產(chǎn)生的表面狀態(tài)、應(yīng)力導(dǎo)致的位錯(cuò)、由 于溝槽蝕刻和填充導(dǎo)致的損壞、以及由不完全的導(dǎo)柱外延層填充產(chǎn)生的空隙，會(huì)導(dǎo)致柵極 氧化物的整體性減小和柵極可靠性減小。根據(jù)本發(fā)明的一種實(shí)施方式，構(gòu)造平面柵極或溝槽柵極，使得在其中蝕刻并填充 導(dǎo)柱溝槽2730的區(qū)域上不形成有源通道。在平面柵極結(jié)構(gòu)的上下文中，圖27A-圖27C將 用來(lái)示出此情況，但是該概念也可在溝槽柵極結(jié)構(gòu)中實(shí)現(xiàn)。在圖27A-圖27C中，豎直虛線 雙頭箭頭表示在用外延層填充溝槽之前的溝槽邊界。如圖27A所示，有源多晶硅柵極條帶 2714與蝕刻的溝槽重疊，因此，與柵極氧化物的整體性折衷。然而，在圖27B和圖27C中，相 對(duì)于蝕刻的溝槽設(shè)計(jì)有源多晶硅柵極的寬度和間隔，使得多晶硅柵極2714下面的柵極氧 化物不在蝕刻的溝槽上方延伸。注意，在圖27C中，P-導(dǎo)柱2730的寬度比溝槽邊界更窄， 因?yàn)閳D27C代表富N狀態(tài)。在外延層填充溝槽的電荷平衡技術(shù)中，由于深溝槽蝕刻和填充工藝所產(chǎn)生的圖案化效果導(dǎo)致穿過(guò)晶片(或甚至穿過(guò)相同的芯片)的不均勻的溝槽蝕刻和填充。在芯片的外部區(qū)域中通常更觀察到此不均勻性。根據(jù)本發(fā)明的一種實(shí)施方式，溝槽可穿過(guò)位置線區(qū)域 延伸，使得更均勻地蝕刻并填充穿過(guò)整個(gè)晶片的溝槽，因此，可減小圖案化效果。如圖28所示，溝槽2804可形成在其中通常不形成溝槽的位置線區(qū)域中。這可從圖 29和圖30中的頂布局圖的對(duì)比中更清楚地看到。圖29是示出了沒有在位置線區(qū)域2906 中延伸的溝槽的傳統(tǒng)布局圖。然而，在圖30中，終端溝槽2904形成在位置線區(qū)域中。以此 方式，可沿著晶片的整個(gè)表面形成溝槽，從而消除圖案化效果。圖31和圖32是示出了在位置線區(qū)域中延伸溝槽的概念的兩個(gè)變型的頂布局圖。 在圖31中，有源溝槽3110彼此平行，并且，終端區(qū)域3104中的溝槽可以以同心方式延伸。 在位置線區(qū)域中，可以形成溝槽3110(即“位置線溝槽”)，該溝槽3110垂直于位置線延伸 的方向延伸。也就是說(shuō)，在垂直延伸的位置線區(qū)域中的位置線溝槽3110水平延伸，而在水 平延伸的位置線區(qū)域中的位置線溝槽3110垂直延伸，如所示出的。這確保了，可用金屬或 擴(kuò)散來(lái)一起縮短位置線P-導(dǎo)柱和N-導(dǎo)柱，因此其將不會(huì)浮動(dòng)。此外，溝槽3110不形成在整個(gè)位置線區(qū)域中，使得臺(tái)面間隙3208可形成在位置線 溝槽3110和最后的終止溝槽之間。臺(tái)面間隙3208確保了耗盡的邊緣在到達(dá)通道截?cái)喹h(huán)之 前停止，并且確保電場(chǎng)在臺(tái)面間隙區(qū)域中終止。圖32示出了與平行-平行構(gòu)造結(jié)合的與圖 31相同的位置線溝槽設(shè)計(jì)。如前所述，對(duì)于電荷平衡設(shè)計(jì)，期望不具有電荷平衡被中斷的區(qū)域。導(dǎo)柱和導(dǎo)柱拐 角之間的間隙會(huì)變成局部的低BV位置。通過(guò)將這些區(qū)域設(shè)計(jì)為具有比有源區(qū)域更高的BV， 可將BV位置中的平行導(dǎo)柱釘在有源區(qū)域上，從而導(dǎo)致加強(qiáng)的UIS性能。對(duì)于基于溝槽的電荷平衡器件，可形成在有源區(qū)域平行導(dǎo)柱和同心導(dǎo)柱之間的間 隙，使得當(dāng)將間隙和導(dǎo)柱保持在相同的電勢(shì)時(shí)，在最終導(dǎo)柱深度的中點(diǎn)處實(shí)現(xiàn)電荷平衡。如 果間隙和導(dǎo)柱處于不同的電勢(shì)，則具有富N狀態(tài)的間隙可增強(qiáng)BV。為了在平行-同心設(shè)計(jì) 中獲得有源區(qū)域BV，可將公共電勢(shì)和不同電勢(shì)中的這些間隙設(shè)計(jì)為相對(duì)于平行有源區(qū)域?qū)?柱平衡狀態(tài)更多富N或更少富P?？蓪⒂性雌叫袑?dǎo)柱設(shè)計(jì)為稍微富P，以在有源平行導(dǎo)柱中 有意地迫使BV。因此，可優(yōu)化間隙區(qū)域的電荷平衡狀態(tài)，以具有比有源區(qū)域的擊穿電壓更高 的或至少相同的擊穿電壓?？稍O(shè)計(jì)間隙(圖33中標(biāo)記的條帶間隙和拐角間隙)，以便滿足以下上述條件。基本尺寸導(dǎo)柱寬度(掩模PTN寬度)Wp [ μ m]臺(tái)面寬度(掩模PTN寬度)Wn[ym]單元節(jié)距Wp+Wn= Cp溝槽深度Td[μm]溝槽角度α [弧度]CMP Si 去除Rcmp [ μ m]最終導(dǎo)柱深度Td-Rcmp= Tp [ μ m]條帶間隙間隙，條帶[μ m]拐角間隙間隙，拐角[ym]對(duì)于這些尺寸，可計(jì)算每一個(gè)區(qū)域的電荷平衡狀態(tài)，并可比較這些狀態(tài)?？烧{(diào)節(jié)間隙、條帶以及間隙、拐角，以實(shí)現(xiàn)在條帶間隙和拐角間隙區(qū)域中具有比在平行有源區(qū)域中更 高的擊穿的電荷平衡狀態(tài)。一種方法是，在間隙、條帶以及間隙、拐角中獲得更平衡的電荷 狀態(tài)，并在平行有源區(qū)域中獲得富P的電荷狀態(tài)。長(zhǎng)度和面積計(jì)算LO = Tp/tan αLl = ffp-Rcmp/tan α L2 = Cp-LlL3 =間隙，條帶 +2*Rcmp/tan αL4 = Tp/tan αL5 = ffp-Rcmp/tan αL6 = Cp-L5L7 =間隙，拐角 +2*Rcmp八an αH = L5*tan αSl = L5*L5S2 = Si* {(H-Tp)/H} 2S3 = (Tp/tan α ) 2V2 = (1/3)*H*S1_(1/3)*S2*(H-Tp)(由Sl和S2包圍的八面體的體積)V3 = (l/3)*S3*Tp(四邊形棱錐_底面面積S3的體積)V4 = V5 = {(L5) 2*Tp- (V2+V3)} /2(四邊形棱錐-底面面積S4或S5的體積)實(shí)際的有源區(qū)域面積-Ad和AnAp = 0. 5* (Li+ (Ll-LO)) *ΤρAn = 0. 5* (L2+ (L2+L0)) *Τρ條帶間隙區(qū)域體積-Vds和VnsVps = Vpl+Vp2 = [Cp*0. 5*{Li+(Ll-Tp/tan α)}*Τρ] + [(1/4)*(1/3)*{(2*L0)* (2 *Ll)}*Tp]Vns 二 Vnl+Vn2 =
+ [(0. 5*L0*Tp*Cp)-Vp2]拐角間隙區(qū)域體積-Vdc和VncVpc 二 Vp3+Vp4+Vp= [(3*L6+2*L5)*0· 5*{L5+(L5_Tp/tan α)}*Tp+V4] + [V2] + [(L7+L4)*0· 5*{L5+ (L 5-Tp/tanα)}*Tp+V5]Vns = V 總-Vpc= (L5+L4+L7)*(3*L6+3*L5)*Tp_Vpc用上述公式，可計(jì)算六個(gè)面積或體積(Ap、An、Vps, Vns, Vpc和Vnc)。也可計(jì)算每 一個(gè)區(qū)域中的P/N的比值(Ap/An、Vps/Vns、Vpc/Vnc-條帶有源區(qū)域中的面積比Ap/An與體 積比相同)。條帶間隙區(qū)域和拐角間隙區(qū)域的電荷量比值分別是(Na· Vps)/(Nd· Vns)和(Na · Vpc)/(Nd · Vnc)。這些數(shù)值優(yōu)選地比條帶有源區(qū)域，( Na · Ap)/(Nd· An)，更接近于1。換句話說(shuō)， 1 彡(Na · Vps)/(Nd · Vns)且(Na · Vpc)/(Nd · Vnc)彡(Na · Ap)/(Nd · An)或(Na · Ap)/ (Nd · An)彡(Na · Vps)/(Nd · Vns)且(Na · Vpc)/(Nd · Vnc)彡 1。必須將有間隙的條帶和有間隙的拐角確定為滿足上述關(guān)系。如果條帶有源區(qū)域電 荷平衡狀態(tài)是已知的，那么可確定僅具有體積比比較的間隙數(shù)量。Ex)富 P 條帶有源，Ap/An 彡 Vps/Vns 和 Vpc/Vnc，富 N 條帶有源，Ap/An 彡 Vps/Vns 和 Vpc/Vnc。圖34A-圖34G是根據(jù)本發(fā)明一種示意性實(shí)施方式的以多個(gè)工藝步驟形成圖2所 示的結(jié)構(gòu)的橫截面圖。在圖34A中，用已知技術(shù)將N外延層3422形成在N+基板3424上 方，接著進(jìn)行傳統(tǒng)的后部硅CMP。在圖34B中，緩沖氧化物層3445形成在外延層3422上，并 且，用已知方法形成多晶硅層3443。后部對(duì)準(zhǔn)標(biāo)記形成在如所示出的多晶硅層3443中，接 著在圖34C中去除多晶硅3443和氧化物3445。然后，用傳統(tǒng)的方法實(shí)施前部硅CMP。在圖34D中，用傳統(tǒng)的掩模和硅蝕刻技術(shù)形成深溝槽3437。在圖34E中，根據(jù)已知 方法用外延硅3439填充溝槽3437，接著進(jìn)行后烘烤。在圖34F中，實(shí)施硅CMP以平面化硅表 面。在圖34G中，執(zhí)行傳統(tǒng)注入以形成P環(huán)3420，接著進(jìn)行場(chǎng)氧化。接下來(lái)，用已知技術(shù)形 成柵極氧化物和柵極多晶硅，限定并蝕刻多晶硅，并且注入和驅(qū)動(dòng)有源P-本體區(qū)域3438。 執(zhí)行傳統(tǒng)的源極注入以形成N+源極區(qū)域3418，接著進(jìn)行氮化物沉積。執(zhí)行傳統(tǒng)的重本體 注入，以在本體區(qū)域3438中形成P+區(qū)域3406。用已知方法沉積并回流BPSG3417，通過(guò)穿 過(guò)BPSG、氮化物和堆疊在接觸窗口中的柵極氧化物蝕刻來(lái)形成接觸窗口。形成源極金屬層 3410以接觸源極區(qū)域3418和重本體區(qū)域3406?？蓤?zhí)行進(jìn)一步的加工以形成后部漏極金屬 3428。雖然由圖34A-圖34C描述的工藝涉及平面柵極FET，但是，根據(jù)本公開內(nèi)容，修改此 工藝以獲得溝槽柵極FET對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)將是顯而易見的。當(dāng)N摻雜沿著硅的深度是均勻的時(shí)，由于由溝槽蝕刻的結(jié)果產(chǎn)生的溝槽錐度引起 溝槽寬度隨著離硅表面的距離而減小。因此，P電荷的量沿著溝槽減小，使得由于溝槽下部 中的電荷不平衡增加(較少P和較多N)而導(dǎo)致?lián)舸p小。根據(jù)本發(fā)明的實(shí)施方式，用雙外 延層技術(shù)來(lái)彌補(bǔ)溝槽下部中的電荷不平衡。圖35A中示出了考慮溝槽輪廓的上外延層3504和下外延層3502分別具有不同摻 雜濃度的電荷平衡結(jié)構(gòu)。對(duì)于圖中列出的尺寸和摻雜濃度的示意性組，并對(duì)給定的溝槽側(cè) 壁的指示角，通過(guò)在上外延層3504中使用比下外延層3502的摻雜濃度更大的摻雜濃度，在 上外延層3504和下外延層3502中分別獲得改進(jìn)的電荷平衡狀態(tài)。在一種實(shí)施方式中，在 高度摻雜的基板(未示出)上方形成兩個(gè)外延層。該結(jié)構(gòu)剩下的結(jié)構(gòu)特征可與這里描述的 其它平面柵極FET相似。圖35B將單外延層設(shè)計(jì)的擊穿電壓特性與圖35A所示的雙外延層設(shè)計(jì)進(jìn)行比較。 如可看到的，通過(guò)使用具有不同摻雜濃度的兩個(gè)外延層來(lái)獲得基本上更高的擊穿電壓?？梢允褂枚嘤趦蓚€(gè)的外延層來(lái)更精確地將電荷平衡設(shè)置為期望的狀態(tài)。如果將上 外延層制造成為具有更高的電阻率以引起富P狀態(tài)，則可實(shí)施JFET注入(N摻雜劑)或外 延層JFET以減小在相鄰阱區(qū)域之間的MOSFET頸部區(qū)域的電阻。圖36示出了這種器件的 摻雜分布。利用此技術(shù)，可獲得具有有利的Rdson的頂部的較窄的N導(dǎo)柱和底部的較寬的N導(dǎo)柱。注意，具有小于90度的側(cè)壁的P外延層填充的溝槽在導(dǎo)柱頂部提供Qp > Qn的電荷平衡狀態(tài)，并且在底部提供Qp < Qn的電荷平衡狀態(tài)，這對(duì)UIS目的是有利的。此條件對(duì) 于Rdson也是有利的，并對(duì)本體二極管由于底部不完全或較少耗盡而引起的較軟的反向恢 復(fù)性能也是有利的。在一種實(shí)施方式中，通過(guò)在底部形成具有較低摻雜的分級(jí)的(或步進(jìn) 的)N外延層輪廓來(lái)獲得此狀態(tài)。在另一種實(shí)施方式中，使用隨著P摻雜分布增加而生長(zhǎng)的 分級(jí)的SEG外延層來(lái)填充溝槽。在溝槽超結(jié)工藝中，對(duì)準(zhǔn)標(biāo)記是必需的，以確保深溝槽適當(dāng)?shù)貙?duì)準(zhǔn)于在溝槽蝕刻 之后形成的各個(gè)層和區(qū)域。然而，在用外延層填充溝槽之后，平面化步驟是必需的，以形成 光滑的和平坦的頂平面。如果在晶片的前側(cè)上形成對(duì)準(zhǔn)標(biāo)記，則將在平面化工藝過(guò)程中將 其去除。根據(jù)本發(fā)明的一種示意性實(shí)施方式，可以使用一種技術(shù)，從而在形成溝槽之前在晶 片的后側(cè)上形成對(duì)準(zhǔn)標(biāo)記，并且，在完成頂表面的平面化之后，將對(duì)準(zhǔn)標(biāo)記轉(zhuǎn)移至頂側(cè)。圖 37中提供的工藝順序示出了此技術(shù)的一種實(shí)施方式。在圖37中，提供了具有多晶硅后密封3704的硅基板3702。用已知技術(shù)將對(duì)準(zhǔn)標(biāo) 記3716形成在后部多晶硅3704中。用已知方法將氧化物3708形成在多晶硅3704上的后 部上，并且，用傳統(tǒng)的外延層沉積工藝來(lái)在頂部上形成外延層3706?？捎靡阎夹g(shù)在外延層 3706上形成氧化物，并且，可用傳統(tǒng)的光刻和蝕刻工藝在外延層3706中形成深溝槽3710。 然后，使用已知技術(shù)用外延層材料3714填充溝槽3710。執(zhí)行前部的傳統(tǒng)的CMP，以沿著頂部 使表面平面化。接下來(lái)，將后部對(duì)準(zhǔn)標(biāo)記3710轉(zhuǎn)移至前部，如由頂部對(duì)準(zhǔn)標(biāo)記3712所示。 與圖34A-圖34C結(jié)合描述的那些類似的工藝步驟可用來(lái)形成器件的剩余層和區(qū)域。圖38示出了用于將對(duì)準(zhǔn)標(biāo)記從晶片的后部轉(zhuǎn)移至前部的設(shè)備的簡(jiǎn)化圖。如所示 出的，左鏡3802通過(guò)透鏡3810將后部對(duì)準(zhǔn)標(biāo)記3808的圖像投射到右鏡3818上，而右鏡 3818又使得后部對(duì)準(zhǔn)標(biāo)記3808的圖像3814沿著晶片3804的頂部可獲得。已知后部對(duì)準(zhǔn) 標(biāo)記3808的相對(duì)位置及其投射圖像3814，可在與后部標(biāo)記對(duì)準(zhǔn)的頂部上形成對(duì)準(zhǔn)標(biāo)記。在深溝槽蝕刻和填充工藝中，P-導(dǎo)柱中的晶體缺陷可以變成泄漏源。根據(jù)本發(fā)明 的一種實(shí)施方式，可在用外延層填充溝槽之后執(zhí)行后烘烤工藝，以通過(guò)硅遷移提供P-導(dǎo)柱 的更堅(jiān)固的填充和結(jié)晶化。圖39A和圖39B是這些工藝步驟的橫截面圖。在圖39A中，使 用已知技術(shù)用P型外延層材料3908填充溝槽。然而，如所示出的，外延層填充3908的中心 部分具有晶體缺陷，如果不處理該晶體缺陷，則會(huì)導(dǎo)致泄漏電流。在圖39B中，執(zhí)行后烘烤 步驟，導(dǎo)致硅遷移，從而獲得更堅(jiān)固的外延層填充3910。在一種實(shí)施方式中，可在1150至1250°C范圍內(nèi)的溫度下執(zhí)行后烘烤步驟，在諸如 N2、AR、或H2的惰性環(huán)境中執(zhí)行在大約30至150分鐘范圍內(nèi)的時(shí)間周期。在一種具體實(shí)施 方式中，當(dāng)在N2氣體中在1200°C的溫度下執(zhí)行后烘烤60分鐘時(shí)，獲得良好的結(jié)果。在另一 種實(shí)施方式中，可在形成本體和源極區(qū)域之前執(zhí)行后烘烤工藝，使得后烘烤的高溫和持續(xù) 時(shí)間不會(huì)不利地影響源極和本體區(qū)域。填充具有高縱橫比的溝槽的挑戰(zhàn)是，避免在溝槽中形成空隙或防止由于沿著溝槽 的頂部拐角的局部生長(zhǎng)而引起的沿著溝槽頂部過(guò)早的外延層封閉。P-導(dǎo)柱中的空隙和縫隙 可以導(dǎo)致泄漏。根據(jù)本發(fā)明的一種實(shí)施方式，可通過(guò)旋轉(zhuǎn)晶片來(lái)獲得縫隙少和空隙少的外 延層填充，使得在用感光步驟來(lái)限定溝槽的過(guò)程中其是離軸的，而不是在軸上的。在一種實(shí)施方式中，使用45度的晶片旋轉(zhuǎn)。在一種可替換的實(shí)施方式中，使用旋轉(zhuǎn)的初始晶片。除 了消除縫隙和空隙以外，晶片旋轉(zhuǎn)有助于增加外延層生長(zhǎng)速度。在一種實(shí)施方式中，使用旋 轉(zhuǎn)的基板。圖40示出了晶片4002相對(duì)于其平面4004的45度旋轉(zhuǎn)。圖41A示出了其中不 使用晶片旋轉(zhuǎn)的情況的硅結(jié)果?？捎^察到導(dǎo)柱中心處的空隙4102。圖41B示出了其中使用 晶片旋轉(zhuǎn)的情況的硅結(jié)果。在溝槽中看不到空隙或縫隙。 圖42A和圖42B示出了在軸上和離軸晶片情況的晶體取向。在軸上情況(即，非旋 轉(zhuǎn)晶片)中，沿著溝槽側(cè)壁的晶體取向與沿著溝槽底表面和臺(tái)面表面的晶體取向不同。晶 體取向中的失配會(huì)導(dǎo)致溝槽中的硅4204的非均勻生長(zhǎng)。相反，在離軸情況(即，旋轉(zhuǎn)晶片) 中，沿著垂直和水平表面的晶體取向相匹配。這導(dǎo)致所有方向上均勻的外延層生長(zhǎng)速度，并 由此導(dǎo)致比在軸上晶片的情況中好得多的P-導(dǎo)柱4204的填充分布。在其中溝槽具有高縱橫比的傳統(tǒng)的溝槽外延層填充工藝中，在外延層生長(zhǎng)過(guò)程 中，由于在填充高縱橫比溝槽中的氣體傳輸現(xiàn)象，沿著上溝槽側(cè)壁和上拐角的外延層以比 沿著下溝槽側(cè)壁的外延層更快的速度生長(zhǎng)。根據(jù)本發(fā)明的一種實(shí)施方式，多步外延層填充 和蝕刻工藝可用于以均勻方式用外延層材料均勻地填充深溝槽。圖43示出了根據(jù)本發(fā)明一種實(shí)施方式的使用多外延層沉積和蝕刻步驟的示意性 溝槽填充工藝。在圖43中，最左側(cè)的SEM圖像示出了正在溝槽蝕刻之后的溝槽。向右側(cè)的 下一個(gè)SEM圖像示出了在執(zhí)行第一傳統(tǒng)外延層沉積工藝之后的溝槽。如可看到的，外延層 沿著上溝槽側(cè)壁和上溝槽拐角生長(zhǎng)得更厚。然而，在下一個(gè)步驟中，執(zhí)行外延層蝕刻工藝， 從而，沿著上溝槽側(cè)壁和拐角沉積的外延層所去除的量比其它沉積外延層的區(qū)域沉積的外 延層所去除的量更大。在第一蝕刻之后，執(zhí)行第二外延層生長(zhǎng)步驟，接著進(jìn)行第二蝕刻步 驟。執(zhí)行第三外延層沉積，并且，如最右邊上的SEM圖像所示，用外延層完全填充溝槽，沒有 在其中形成空隙或縫隙。SEM圖像上方的時(shí)間線示出了沉積和蝕刻順序以及相應(yīng)的溫度。在圖44A-圖44F中更清楚地示出了此工藝順序。圖44A示出了在開始多步外延 層工藝之前的溝槽4404。在圖44B中，執(zhí)行第一外延層沉積，從而以非均勻方式生長(zhǎng)外延 層4406A。在步驟44C中執(zhí)行的外延層蝕刻去除了沉積的外延層的部分，使得剩余的外延層 4406B具有相對(duì)均勻的厚度。在圖44D和圖44E中，執(zhí)行第二外延層沉積和第二外延層蝕 亥IJ，使得在第二外延層蝕刻之后，外延層4406D的剩余的層具有相對(duì)均勻的厚度。在圖44F 中，執(zhí)行最終的外延層沉積，以完全填充溝槽4404。取決于溝槽縱橫比和其它工藝考慮因 素，可使用多于2個(gè)或3個(gè)沉積-蝕刻順序。注意，可用HCl執(zhí)行蝕刻步驟，其可以以比去除外延層的其它部分更快的速度去 除溝槽拐角處的外延層的較厚部分。因此，可在溝槽外延層填充中獲得缺陷少、空隙少、以 及高度可控的摻雜濃度。在沉積-蝕刻-沉積溝槽填充工藝過(guò)程中將溝槽側(cè)壁反復(fù)暴露于原位的HCl蝕 亥IJ，會(huì)導(dǎo)致硅晶體損壞。如果在沉積步驟之前不“修復(fù)”或“復(fù)原”晶體，則可以在界面處和 生長(zhǎng)的外延層中形成缺陷。根據(jù)本發(fā)明的一種實(shí)施方式，在HCl蝕刻循環(huán)結(jié)束時(shí)(在下一 個(gè)沉積步驟之前)在氫氣環(huán)境中的高溫退火將減少或消除這些缺陷的出現(xiàn)，從而減小泄漏 電流。圖45A示出了正在溝槽蝕刻之后的溝槽的TEM圖像。會(huì)看到沿著溝槽側(cè)壁的點(diǎn)陣 損壞。圖45B示出了在氫氣環(huán)境中執(zhí)行高溫退火之后的溝槽側(cè)壁表面。如可看到的，點(diǎn)陣損壞被復(fù)原，并且溝槽拐角被倒圓。圖45C是在沿著溝槽側(cè)壁和底部生長(zhǎng)外延層4504之后 的TEM圖像。虛線示出了在溝槽側(cè)壁和外延層4504之間的界面。再一次，在溝槽側(cè)壁和新 生長(zhǎng)的外延層4504之間的界面處觀察不到缺陷?？捎弥虚g退火步驟重復(fù)沉積和蝕刻循環(huán)， 以便在蝕刻外延層之后從沿著每一個(gè)外延層的表面去除缺陷?？捎萌魏我环N這里描述的技 術(shù)形成功率FET的所有其它區(qū)域和層。 根據(jù)本發(fā)明一種實(shí)施方式的一種高度有效地避免在溝槽中心產(chǎn)生空隙或者防止 在頂部溝槽拐角處過(guò)早的外延層封閉的技術(shù)是，在沉積步驟中傾斜HCl流。HCl流的傾斜可 抑制溝槽頂部處的過(guò)度的硅生長(zhǎng)，并允許從溝槽的頂部至底部的均勻生長(zhǎng)。這可減少均勻 地填充溝槽所必需的外延層沉積和蝕刻步驟的數(shù)量。利用可得的工具的功率，可將HCl氣體從期望高生長(zhǎng)速度時(shí)在初始溝槽填充過(guò)程 中的小流(例如，IOcc)傾斜至抑制頂部溝槽拐角處的外延層生長(zhǎng)時(shí)在溝槽的最終封閉處 的大流(900cc)，以便避免在溝槽中心中出現(xiàn)夾斷和空隙。圖46A是正在蝕刻50 μ m溝槽4602之后的SEM圖像。圖46B示出了在執(zhí)行非HCl 外延層沉積步驟之后的溝槽4604的SEM。如可看到的，外延層填充在溝槽4604的頂部附近 封閉，從而在每一個(gè)溝槽中形成空隙。相反，如圖46C所示，當(dāng)用傾斜的HCl流執(zhí)行沉積工 藝時(shí)，外延層均勻地為溝槽側(cè)壁加襯，沒有在溝槽4604的頂部處封閉。圖47是示出了對(duì)于各種HCl流速以及在外延層沉積過(guò)程中不使用HCl的情況下 硅生長(zhǎng)速度與溝槽位置的關(guān)系的圖。虛曲線對(duì)應(yīng)于其中不使用HCl的情況。所有其它曲線 對(duì)應(yīng)于如圖中所示的各種HCl流速和其它工藝參數(shù)。如可從虛曲線看到的，沒有HC1，在溝 槽頂部和底部之間的外延層生長(zhǎng)速度會(huì)存在較寬的變化。相反，在其中使用傾斜的HCl的 所有其它情況中，沿著溝槽深度的外延層生長(zhǎng)速度不會(huì)變得和其中不使用HCl的情況中一 樣寬。在圖的左側(cè)，對(duì)外延層沉積工藝中的不同參數(shù)提供數(shù)值，已發(fā)現(xiàn)其沿著溝槽深度產(chǎn)生 基本上均勻的外延層生長(zhǎng)。本發(fā)明不限于這些數(shù)值；不同的工藝技術(shù)可以需要與緊接于圖 47列出的那些值不同的值，以便實(shí)現(xiàn)均勻的外延層沉積。雖然上面提供了本發(fā)明的具體實(shí)施方式
的完整描述，但是各種修改、替換和等價(jià) 物是可能的。例如，雖然在平面柵極MOSFET的上下文中示出了本發(fā)明的一些實(shí)施方式，但 是，僅通過(guò)將基板的極性從圖中所示的那些極性反向，便可將相同的技術(shù)容易地應(yīng)用于其 它平面柵極結(jié)構(gòu)，例如，平面柵極IGBT。類似地，在N通道FET的上下文中描述了一些結(jié)構(gòu) 和工藝順序，然而，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)，根據(jù)本公開內(nèi)容，修改這些結(jié)構(gòu)和工藝順序 以形成P通道FET將是顯而易見的。此外，這里披露的各種技術(shù)不限于平面柵極結(jié)構(gòu)，并且 可以以溝槽柵極M0SFET、溝槽柵極IGBT (其具有溝槽柵極)、屏蔽柵極MOSFET或IGBT (其 具有帶有下面的屏蔽電極的溝槽柵極)、以及整流器(包括肖特基整流管、TMBS整流管等) 來(lái)實(shí)現(xiàn)。另外，雖然未對(duì)每一種實(shí)施方式具體說(shuō)明，但是，可以以在圖IA-圖IC中所示的三 個(gè)布局構(gòu)造中的任何一個(gè)實(shí)現(xiàn)包括許多終端設(shè)計(jì)和電荷平衡技術(shù)的各種實(shí)施方式。類似 地，這里披露的包括許多終端設(shè)計(jì)和電荷平衡技術(shù)的許多實(shí)施方式不限于實(shí)現(xiàn)到溝槽外延 層填充電荷平衡工藝技術(shù)中，并且也可以以多外延層導(dǎo)柱工藝技術(shù)來(lái)實(shí)現(xiàn)。因此，出于這個(gè) 和其它原因，上述描述不應(yīng)被視為限制由所附權(quán)利要求限定的本發(fā)明的范圍。
權(quán)利要求
一種功率器件，包括有源區(qū)域和包圍所述有源區(qū)域的終端區(qū)域；以及在所述有源區(qū)域和所述終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱，其中，所述有源區(qū)域和所述終端區(qū)域中的第一導(dǎo)電類型的所述導(dǎo)柱具有基本上相同的寬度，而所述有源區(qū)域中的第二導(dǎo)電類型的所述導(dǎo)柱具有比所述終端區(qū)域中的第二導(dǎo)電類型的所述導(dǎo)柱更小的寬度，使得所述有源區(qū)域和所述終端區(qū)域的每一個(gè)中的電荷平衡狀態(tài)導(dǎo)致所述終端區(qū)域中的擊穿電壓比所述有源區(qū)域中的擊穿電壓更高。
2.根據(jù)權(quán)利要求1所述的功率器件，其中，所述第一導(dǎo)電類型是P型，而所述第二導(dǎo)電 類型是N型。
3.根據(jù)權(quán)利要求1所述的功率器件，其中，所述第一導(dǎo)電類型是N型，而所述第二導(dǎo)電 類型是？型。
4.根據(jù)權(quán)利要求1所述的功率器件，其中，第一導(dǎo)電類型的每一個(gè)導(dǎo)柱包括用P型硅基 本上填充的溝槽，所述溝槽通過(guò)形成第二導(dǎo)電類型的所述導(dǎo)柱的N型區(qū)域而彼此隔開。
5.根據(jù)權(quán)利要求1所述的功率器件，其中，所述有源區(qū)域中的第一導(dǎo)電類型的所述導(dǎo) 柱具有與所述終端區(qū)域中的第一導(dǎo)電類型的所述導(dǎo)柱基本上相同的摻雜分布。
6.根據(jù)權(quán)利要求1所述的功率器件，其中，所述有源區(qū)域包括在所述有源區(qū)域中的第 二導(dǎo)電類型的至少一個(gè)所述導(dǎo)柱上方延伸的平面柵極結(jié)構(gòu)。
7.根據(jù)權(quán)利要求1所述的功率器件，其中，所述有源區(qū)域包括在所述有源區(qū)域中的第 二導(dǎo)電類型的至少一個(gè)所述導(dǎo)柱內(nèi)延伸至預(yù)定深度的溝槽柵極結(jié)構(gòu)。
8.根據(jù)權(quán)利要求1所述的功率器件，其中，所述有源區(qū)域不包括在所述有源區(qū)域中的 第二導(dǎo)電類型的任何所述導(dǎo)柱上方延伸的柵極結(jié)構(gòu)。
9.根據(jù)權(quán)利要求1所述的功率器件，其中，所述有源區(qū)域中的第一導(dǎo)電類型的所述導(dǎo) 柱是條形的，而所述終端區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱以同心方式包圍所述有源區(qū) 域。
10.根據(jù)權(quán)利要求1所述的功率器件，其中，所述有源區(qū)域和所述終端區(qū)域中的第一導(dǎo) 電類型的多個(gè)導(dǎo)柱是同心的。
11.根據(jù)權(quán)利要求1所述的功率器件，其中，第一導(dǎo)電類型的多個(gè)導(dǎo)柱具有是有源導(dǎo)柱 的延伸部的終端導(dǎo)柱，而另外多個(gè)終端導(dǎo)柱平行于所述有源區(qū)域。
12.—種功率器件，包括有源區(qū)域、過(guò)渡區(qū)域、和包圍所述有源區(qū)域與所述過(guò)渡區(qū)域的終端區(qū)域；以及在所述有源區(qū)域和所述終端區(qū)域的每一個(gè)中交替布置的第一和第二導(dǎo)電類型的多個(gè) 導(dǎo)柱，所述過(guò)渡區(qū)域在所述有源區(qū)域和所述終端區(qū)域之間具有第一導(dǎo)電類型的至少一個(gè)導(dǎo) 柱和第二導(dǎo)電類型的至少一個(gè)導(dǎo)柱，所述有源區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱連接至源 極端子，所述終端區(qū)域中的第一導(dǎo)電類型的多個(gè)導(dǎo)柱浮動(dòng)，并且，所述過(guò)渡區(qū)域中的第一導(dǎo) 電類型的至少一個(gè)導(dǎo)柱通過(guò)第一導(dǎo)電的橋接擴(kuò)散連接至所述源極端子，所述第一導(dǎo)電的橋 接擴(kuò)散將所述過(guò)渡區(qū)域中的第一導(dǎo)電類型的至少一個(gè)導(dǎo)柱連接至所述有源區(qū)域中的第一 導(dǎo)電類型的多個(gè)導(dǎo)柱中的一個(gè)，其中所述橋接擴(kuò)散穿過(guò)第二導(dǎo)電類型的至少一個(gè)導(dǎo)柱的寬度延伸，所述有源區(qū)域和所述終端區(qū)域中的第一導(dǎo)電類型的所述導(dǎo)柱以及所述過(guò)渡區(qū)域中的第一導(dǎo)電類型的至少一個(gè)導(dǎo)柱都具有基本上相同的寬度，并且，所述有源區(qū)域中的第二導(dǎo)電類型的所述導(dǎo)柱具有比所述過(guò)渡區(qū)域中的第二導(dǎo)電類型 的至少一個(gè)導(dǎo)柱的寬度更小的寬度，使得所述有源區(qū)域和所述過(guò)渡區(qū)域的每一個(gè)中的電荷 平衡狀態(tài)導(dǎo)致所述過(guò)渡區(qū)域中的擊穿電壓比所述有源區(qū)域中的擊穿電壓更高。
13.根據(jù)權(quán)利要求12所述的功率器件，其中，所述有源區(qū)域中的第二導(dǎo)電類型的所述 導(dǎo)柱具有比所述終端區(qū)域中的第二導(dǎo)電類型的多個(gè)導(dǎo)柱的寬度更小的寬度，使得所述有源 區(qū)域和所述終端區(qū)域的每一個(gè)中的電荷平衡狀態(tài)導(dǎo)致所述終端區(qū)域中的擊穿電壓比所述 有源區(qū)域中的擊穿電壓更高。
14.根據(jù)權(quán)利要求12所述的功率器件，其中，所述有源區(qū)域包括第一導(dǎo)電類型的本體 區(qū)域、和在所述本體區(qū)域中的第二導(dǎo)電類型的源極區(qū)域，其中，所述橋接擴(kuò)散比所述本體區(qū) 域延伸更深。
15.根據(jù)權(quán)利要求14所述的功率器件，其中，所述橋接擴(kuò)散和所述本體區(qū)域具有基本 上相似的摻雜濃度。
16.根據(jù)權(quán)利要求12所述的功率器件，其中，所述有源區(qū)域包括第一導(dǎo)電類型的本體 區(qū)域、和在所述本體區(qū)域中的第二導(dǎo)電類型的源極區(qū)域，其中，所述橋接擴(kuò)散比所述本體區(qū) 域延伸至更淺的深度。
17.根據(jù)權(quán)利要求16所述的功率器件，其中，所述橋接擴(kuò)散具有比所述本體區(qū)域更低 的摻雜濃度。
18.根據(jù)權(quán)利要求12所述的功率器件，其中，所述第一導(dǎo)電類型是P型，而所述第二導(dǎo) 電類型是N型。
19.根據(jù)權(quán)利要求12所述的功率器件，其中，所述第一導(dǎo)電類型是N型，而所述第二導(dǎo) 電類型是？型。
20.根據(jù)權(quán)利要求12所述的功率器件，其中，第一導(dǎo)電類型的每一個(gè)導(dǎo)柱包括用P型硅 基本上填充的溝槽，所述溝槽通過(guò)形成第二導(dǎo)電類型的所述導(dǎo)柱的N型區(qū)域而彼此隔開。
21.根據(jù)權(quán)利要求12所述的功率器件，其中，所述有源區(qū)域和所述終端區(qū)域中的第一 導(dǎo)電類型的所述導(dǎo)柱和所述過(guò)渡區(qū)域中的第一導(dǎo)電類型的至少一個(gè)導(dǎo)柱都具有基本上相 同的摻雜分布。
22.根據(jù)權(quán)利要求12所述的功率器件，其中，所述有源區(qū)域包括在所述有源區(qū)域中的 第二導(dǎo)電類型的至少一個(gè)所述導(dǎo)柱上方延伸的平面柵極結(jié)構(gòu)。
23.根據(jù)權(quán)利要求12所述的功率器件，其中，所述有源區(qū)域包括在所述有源區(qū)域中的 第二導(dǎo)電類型的至少一個(gè)導(dǎo)柱內(nèi)延伸至預(yù)定深度的溝槽柵極結(jié)構(gòu)。
24.根據(jù)權(quán)利要求12所述的功率器件，其中，所述有源區(qū)域不包括在所述有源區(qū)域中 的第二導(dǎo)電類型的任何所述導(dǎo)柱上方延伸的柵極結(jié)構(gòu)。
25.根據(jù)權(quán)利要求12所述的功率器件，其中，所述有源區(qū)域中的第一導(dǎo)電類型的多個(gè) 導(dǎo)柱和所述過(guò)渡區(qū)域中的第一導(dǎo)電類型的至少一個(gè)導(dǎo)柱是條形的，并且，所述終端區(qū)域中 的第一導(dǎo)電類型的多個(gè)導(dǎo)柱以同心方式包圍所述有源區(qū)域和所述過(guò)渡區(qū)域。
26.根據(jù)權(quán)利要求12所述的功率器件，其中，所述有源區(qū)域和所述終端區(qū)域中的第一 導(dǎo)電類型的多個(gè)導(dǎo)柱和所述過(guò)渡區(qū)域中的第一導(dǎo)電類型的至少一個(gè)導(dǎo)柱是同心的。
全文摘要
功率器件包括有源區(qū)域和包圍有源區(qū)域的終端區(qū)域。第一和第二導(dǎo)電類型的多個(gè)導(dǎo)柱在有源區(qū)域和終端區(qū)域的每一個(gè)中交替布置。有源區(qū)域和終端區(qū)域中的第一導(dǎo)電類型的導(dǎo)柱具有基本上相同的寬度，而有源區(qū)域中的第二導(dǎo)電類型的導(dǎo)柱具有比終端區(qū)域中的第二導(dǎo)電類型的導(dǎo)柱更小的寬度，使得有源區(qū)域和終端區(qū)域的每一個(gè)中的電荷平衡狀態(tài)導(dǎo)致終端區(qū)域中的擊穿電壓比有源區(qū)域中的擊穿電壓更高。
文檔編號(hào)H01L29/00GK101868856SQ200880117046
公開日2010年10月20日 申請(qǐng)日期2008年9月19日 優(yōu)先權(quán)日2007年9月21日
發(fā)明者喬爾勒·夏普, 克里斯托夫·L·雷克塞爾, 尹鐘晚, 張浩鐵, 德韋恩·S·賴希爾, 普拉韋恩·穆拉利德哈倫·謝諾, 李在吉, 李宗憲, 李廷吉, 王 琦, 約瑟夫·A·葉季納科, 詹森·M·希格斯, 鄭鎮(zhèn)營(yíng), 金昌郁, 金龍燮, 馬克·L·賴尼希默 申請(qǐng)人:飛兆半導(dǎo)體公司