專利名稱：制造電子器件的工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基于III族/N材料的電子器件，如整流器或場效應(yīng)晶體管，例如，高電 子遷移率晶體管(HEMT)或金屬絕緣半導(dǎo)體(MIS)。III族/N材料是包含氮和至少一種III 族元素的材料。
背景技術(shù)：
在制造電子器件的工藝中頻繁使用刻蝕工藝。圖1C是已知類型的電子器件的示意圖。該電子器件從其基部到其表面通常包括 襯底層1、緩沖層2、溝道層3、阻擋層4、表層(superficiallayerW、歐姆接觸電極5、肖特 基(Schottky)接觸電極8以及鈍化層9。在HEMT晶體管或整流器的情況下，以直接與表層 7相接觸的方式形成肖特基接觸電極8，而在MIS晶體管的情況下則在鈍化層9上淀積肖特 基接觸電極8。襯底層1的基本功能是保證器件的剛性。襯底層1被覆蓋有緩沖層2和適于包含電子氣的層。這兩層可以是不同的，在該 情況下，通常把適于包含電子氣的層稱為“溝道層” 3。然而，也可以將這兩層合并起來，由 于在與阻擋層4的界面處形成的異質(zhì)結(jié)，緩沖層2能夠使電子氣流動(dòng)。在該情況下，通過與 阻擋層一起形成的異質(zhì)結(jié)在緩沖層的上部限定了溝道層，該溝道層不屬于與緩沖層不同的層。緩沖層2呈現(xiàn)出良好的結(jié)晶質(zhì)量和對(duì)于將要覆蓋緩沖層的其它層的外延生長來 說合適的屬性。因此，保證了襯底層1和形成在緩沖層上的層之間的結(jié)晶過渡。緩沖層2 由III族/N元素的二元、三元或四元合金(例如GaN)構(gòu)成。如果緩沖層還適于包含電子氣，則緩沖層必須由帶隙比阻擋層的帶隙小的材料制 成，以允許在緩沖層中形成電子氣并使電子氣流動(dòng)。如果存在與緩沖層2不同的溝道層3，則該溝道層由基于鎵的III族/N材料制成， 并且可以是帶隙比阻擋層的帶隙小的諸如GaN、BGaN、InGaN、AlGaN的二元、三元或四元合 金，或其它合金。阻擋層4的作用是向結(jié)構(gòu)提供自由電子，因此阻擋層被稱為施體層。阻擋層4包 括由III族/N元素的二元、三元或四元合金構(gòu)成的材料。對(duì)阻擋層和適于包含電子氣的層的材料的選擇是自由的，只要適于包含電子氣的 層的材料的帶隙小于阻擋層的帶隙即可。歐姆接觸電極5使得可以注入或收集載流子。在晶體管的情況下，存在兩個(gè)歐姆 接觸電極源極是將載流子注入結(jié)構(gòu)中的電極，而漏極是收集載流子的電極。在整流器的情 況下，只存在一個(gè)歐姆接觸電極。歐姆接觸電極5通常由在阻擋層4的上表面上或在阻擋 層4的厚度內(nèi)淀積的金屬層的疊置構(gòu)成，以保證良好的歐姆接觸。阻擋層4除了歐姆接觸電極的位置以外，通?？梢员槐韺?所覆蓋。表層7避免 結(jié)構(gòu)劣化，并用于保證與淀積在表層7上的肖特基接觸電極8的良好肖特基接觸。
最后，施加例如由ZnO、Si3N4或MgO構(gòu)成的鈍化層9以封裝該器件。鈍化總體上保 護(hù)了半導(dǎo)體的表面。在制造這樣的器件的工藝中，從圖1A所示的初始結(jié)構(gòu)開始頻繁地使用了各種刻 蝕步驟。該初始結(jié)構(gòu)包括襯底層1，在襯底層1上已經(jīng)依次生長了緩沖層2、溝道層3、阻擋 層4和表層7。參照?qǐng)D1B，已經(jīng)知道，為了隔離在同一晶片內(nèi)制造的器件，可以執(zhí)行隔離刻蝕以在 兩個(gè)器件之間形成隔離槽10。這種刻蝕的深度貫穿了阻擋層和溝道層，到達(dá)起隔離作用的 緩沖層。為了在歐姆接觸電極下方形成槽11以與阻擋層4直接接觸地或在阻擋層4的厚 度內(nèi)淀積歐姆接觸電極5，通常還刻蝕表層7 —直到阻擋層4。還已知可以在肖特基接觸電極8下方刻蝕出槽12。這樣的槽(被稱為“柵極凹槽 (gate recess) ”)通過局部減小表層7的厚度，而在表層7中產(chǎn)生了有利于保持高電子氣 密度的幾何效應(yīng)。肖特基接觸電極8與溝道層3在凹槽12處越接近，則肖特基接觸電極對(duì) 電子的控制就越好。肖特基接觸電極8下方的柵極凹槽12不僅可以形成在表層7中，而且還可以形成 在阻擋層4的一部分中。柵極凹槽12的深度越大，則由于與溝道層3更加接近，因此更進(jìn) 一步改進(jìn)了電子控制。但是，由于阻擋層4構(gòu)成了溝道層3的自由電子庫，因此阻擋層4必 須具有足夠的厚度來保持良好的電子氣密度。因此，必須在通過使肖特基接觸電極8與溝 道層3更加靠近來提供性能改進(jìn)的方面與由于對(duì)阻擋層4進(jìn)行刻蝕而引起的電子氣密度降 低的另一方面之間達(dá)成妥協(xié)。在實(shí)踐中，認(rèn)為阻擋層4的厚度必須大于2nm。然而，上述的刻蝕工藝會(huì)產(chǎn)生經(jīng)過刻蝕的表面，該表面的狀況與該材料在被刻蝕 前的狀況相比發(fā)生了劣化。具體地說，通常用于在器件中形成隔離槽的RIE(反應(yīng)離子刻 蝕)特別具有侵蝕性從而損壞了表面。在進(jìn)行刻蝕前，原子臺(tái)階以及與由于材料的結(jié)晶出 現(xiàn)的位錯(cuò)而產(chǎn)生的凹陷的糾纏限定了層的表面。通過刻蝕來破壞這樣的形貌可能導(dǎo)致形成 表面缺陷和包括在充當(dāng)電子陷阱的表面局部產(chǎn)生的電子狀態(tài)在內(nèi)的“表面狀態(tài)”，并且刻蝕 可能優(yōu)先在位錯(cuò)處進(jìn)行。這特別導(dǎo)致了結(jié)晶缺陷和電子陷阱的密度增加，在表層7與鈍化層9之間的界面 處產(chǎn)生泄漏電流，并且致使器件的性能降低。因此，由于刻蝕而造成的表面損壞是電子器件制造工藝中反復(fù)出現(xiàn)的問題。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的是通過獲得沒有由于刻蝕操作而劣化了性能的器件來提 供對(duì)所有這些缺點(diǎn)的補(bǔ)救。本發(fā)明的另一個(gè)目的是制造電子器件，其中將與刻蝕相關(guān)的泄 漏電流控制并保持在一定程度之下。本發(fā)明提供了一種制造由III族/N材料制成的電子器件的工藝，該工藝包括在襯 底層上外延生長以下連續(xù)層適于包含電子氣的層；阻擋層；以及表面層，
該工藝還包括針對(duì)所述表面層的至少一部分的刻蝕步驟，所述工藝的特征在于， 在所述刻蝕步驟之后，執(zhí)行外延再生長以在經(jīng)過刻蝕的表面層上生長覆蓋層，并且所述表 面層的材料與所述覆蓋層的材料包括氮和至少一種III族元素?？涛g所述表面層的至少一部分意味著刻蝕所述表面層的一部分厚度和/或刻蝕 所述表面層的表面的一部分。表述“執(zhí)行外延再生長以在經(jīng)過刻蝕的表面層上生長覆蓋層” 意味著所述覆蓋層覆蓋了在完成所述刻蝕步驟后所獲得的結(jié)構(gòu)的整個(gè)表面，換言之如果僅針對(duì)所述表面層的一部分厚度刻蝕所述表面層，則所述覆蓋層覆蓋所述表 面層的整個(gè)表面；如果針對(duì)所述表面層的整個(gè)厚度局部地刻蝕所述表面層，使得形成了露出下面的 層的一個(gè)或更多個(gè)槽，則所述覆蓋層不僅在仍然殘留有所述表面層的區(qū)域覆蓋所述表面 層，而且還覆蓋在所述槽中露出的下面的層。在具體的實(shí)現(xiàn)中，還對(duì)所述阻擋層的一部分厚度進(jìn)行了刻蝕。在外延再生長期間，可以生長所述覆蓋層并對(duì)所述覆蓋層進(jìn)行摻雜。在優(yōu)選的方式中，在計(jì)劃用于肖特基接觸電極的位置處執(zhí)行對(duì)所述表面層的刻 蝕，以在所述肖特基接觸電極的下方形成槽。在形成所述覆蓋層后，該工藝有利地包括以下步驟在所述槽中形成肖特基接觸電極；和形成鈍化層。在變型實(shí)現(xiàn)例中，在形成所述覆蓋層后，在計(jì)劃用于至少一個(gè)歐姆接觸電極的位 置處刻蝕出槽，該槽的深度至少等于所述覆蓋層和所述表面層的厚度，以在所述阻擋層上 或在所述阻擋層的厚度內(nèi)形成所述歐姆接觸電極。本發(fā)明的另一個(gè)主題涉及一種由III族/N材料制成的電子器件，該電子器件從其 基部到其表面依次包括襯底層；適于包含電子氣的層；阻擋層；以及所述阻擋層的表面的至少一部分上的表面層，所述表面層包括至少一個(gè)槽，該器件的特征在于，所述表面層與所述槽被覆蓋層所覆蓋，所述覆蓋層的表面呈 現(xiàn)出由平臺(tái)分隔開的原子臺(tái)階，所述平臺(tái)的寬度大于2nm，并且所述表面層的材料與所述覆 蓋層的材料包括氮和至少一種III族元素。該電子器件有利地包括位于所述阻擋層上或位于所述阻擋層的厚度內(nèi)的歐姆接 觸電極。該電子器件還可以包括位于所述覆蓋層上的槽中的肖特基接觸電極，所述槽的深 度大于或等于所述表面層的厚度。在優(yōu)選的實(shí)施方式中，所述表面層未被摻雜，而所述覆蓋層被摻雜。


在附圖的基礎(chǔ)上，通過以下對(duì)若干個(gè)實(shí)施方式和實(shí)現(xiàn)示例的說明，將更好地理解 本發(fā)明，并且更加清楚其它優(yōu)點(diǎn)和特征。在附圖中
圖1A到圖1C是已知類型的電子器件的橫截面圖，例示了制造該器件的不同步 驟；圖2是HEMT晶體管的表面的照片；以及圖3A到圖3D是根據(jù)本發(fā)明的電子器件的橫截面圖，例示了制造該器件的不同步
馬聚o
具體實(shí)施例方式泄漏電流在現(xiàn)有技術(shù)的電子器件中，在表層7和鈍化層9之間的界面處出現(xiàn)泄漏電流。這 些電流導(dǎo)致了電子器件的性能劣化。因此，對(duì)于HEMT晶體管而言，例如在柵極到源極電勢(shì)為_1V的情況下，已經(jīng)觀察 到了 1(T9到l(T8A/mm的反向漏電(關(guān)于此，可以參見文獻(xiàn)T. Kikkawa，F(xiàn)ujitsu, Compound Semiconductor, July 2006, Vol. 12, No. 6, pages 23-25)。圖2是使用分子束外延(MBE)制造的HEMT晶體管的表面的照片，該HEMT晶體管 包括AlGaN阻擋層和GaN緩沖層上的GaN表層。在該照片中可以觀察到，表層的表面呈現(xiàn) 由于位錯(cuò)而導(dǎo)致的原子臺(tái)階M和凹陷D的糾纏。臺(tái)階M的高度大約是0. 25nm。泄漏電流可能由于以下若干個(gè)現(xiàn)象出現(xiàn)-表層與鈍化層之間的界面狀態(tài)。例如，對(duì)于基于GaAs的晶體管來說，已知由GaAs 形成的本征氧化物Ga203不穩(wěn)定，導(dǎo)致在界面處形成陷阱；-因表層的半導(dǎo)體材料的結(jié)晶而出現(xiàn)的缺陷。例如，GaN一般呈現(xiàn)每平方厘米107 到109的全厚度位錯(cuò)。這產(chǎn)生了表面凹陷，在表面凹陷周圍應(yīng)力局部變化。表面形貌與應(yīng) 力的組合效果可能對(duì)針對(duì)鈍化層的界面狀態(tài)具有相互影響在界面處修改電勢(shì)導(dǎo)致流動(dòng)的 改變或出現(xiàn)陷獲電子；-有一定侵蝕性并可以損壞表面的的刻蝕(特別是RIE)工藝。參照?qǐng)D2示出的對(duì) 表面初始形貌的破壞可以導(dǎo)致形成表面狀態(tài)，并且刻蝕可以優(yōu)先在位錯(cuò)周圍發(fā)生，由此產(chǎn) 生新的現(xiàn)象。對(duì)本發(fā)明的描述我們首先將描述根據(jù)本發(fā)明的電子器件從其基部到其表面的初始結(jié)構(gòu)。參照?qǐng)D3A，該器件的初始結(jié)構(gòu)包括襯底層1、可選的緩沖層2、溝道層3、阻擋層4 和表面層7a。襯底層1例如可以是由硅、Sic、GaN或A1N制成。緩沖層2由包括氮和周期表的III族中的至少一種元素的材料(例如，GaN、AlGaN 或 A1N、BGaN 或 InGaN)形成。溝道層3由包括氮和周期表的III族中的至少一種元素的材料形成。但是，如果 這種材料與緩沖層的材料相同，則必須選擇帶隙比阻擋層材料的帶隙小的材料以收集電子 氣。如果該材料與緩沖層的材料不同，該材料的帶隙仍然需要小于緩沖層材料的帶隙。溝 道層優(yōu)選地由GaN或InGaN形成。阻擋層4由包括氮和周期表的III族中的至少一種元素的材料形成，并且所選擇 的材料的帶隙大于溝道層材料的帶隙。
表面層7a也由包括氮和周期表的III族中的至少一種元素的材料形成。優(yōu)選地 表面層7a由GaN、AlGaN或InGaN制成，并且必須選擇帶隙比阻擋層材料的帶隙小的材料。 阻擋層4例如可以由III族元素中的鋁含量為50%到70%的AlGaN形成，而表面層7a可 以由鋁含量為20 %的AlGaN形成。如果AlGaN的阻擋層4具有大約20 %的鋁含量，則表面 層7a的鋁含量將優(yōu)選地小于或等于5%。表面層7a的厚度在lnm到lOnm的范圍內(nèi)?？梢酝ㄟ^外延工藝(例如，MBE(分子束外延))來生長這些層。應(yīng)當(dāng)知道，外延是 兩種晶體相對(duì)于彼此的取向生長(oriented growth)的技術(shù)，這兩種晶體在它們的晶格中 擁有一定量的對(duì)稱的共同元素。除了分子束外延以外，還存在多種外延技術(shù)，例如，金屬有 機(jī)化學(xué)氣相淀積(M0CVD)、低壓化學(xué)氣相淀積(LPCVD)或氫化物氣相外延(HVPE)。參照?qǐng)D3B，對(duì)圖3A示出的初始結(jié)構(gòu)執(zhí)行對(duì)表面層7a的至少一次刻蝕，以例如在肖 特基接觸電極的下方形成槽12，或者形成隔離槽10。為了實(shí)現(xiàn)該效果，刻蝕了表面層7a的 整個(gè)厚度或者整個(gè)厚度的一部分。在對(duì)外延的表面層7a執(zhí)行刻蝕操作后，本發(fā)明通常包括外延再生長的步驟以在 經(jīng)過刻蝕的表面層7a上形成覆蓋層7b，該覆蓋層7b也覆蓋所刻蝕出的槽。外延再生長被理解為表示在中間技術(shù)步驟(如刻蝕或清潔)后執(zhí)行第二外延步 驟，而該中間技術(shù)步驟是在第一外延步驟之后執(zhí)行的。我們規(guī)定在該第二外延步驟期間，可以生長與第一外延步驟中相同的材料或不 同的材料。按照相同的方式，外延再生長可以使用與第一步驟相同的技術(shù)或不同的技術(shù)。例如，可以使用MBE來生長表面層7a，隨后使用M0CVD來生長覆蓋層7b。層7b的材料包括氮和周期表的III族中的至少一種元素該材料可以與層7a的 材料相同。優(yōu)選地，為了提高器件表面的質(zhì)量，覆蓋層7b的材料的晶格參數(shù)與表面層7a的材 料的晶格參數(shù)充分接近，例如，晶格參數(shù)的不匹配小于1%。這是由于如果在層7a和層7b的晶格參數(shù)之間的差異很大，則如果層7b超過一 定厚度，就有在層7b中形成缺陷和/或裂紋的風(fēng)險(xiǎn)。此外，為了避免由于熱膨脹系數(shù)的差異而造成的應(yīng)力，層7a和層7b的材料的外延 溫度優(yōu)選地相差不大，例如，該差異小于400°C。參照?qǐng)D3C，覆蓋層7b在其整個(gè)表面上呈現(xiàn)了恒定的厚度，因此覆蓋層7b的外形依 照表面層7a和所述槽的外形，覆蓋層7b就形成在所述表面層7a和所述槽上。覆蓋層7b 的厚度在lnm到20nm的范圍內(nèi)。外延再生長具有重整和修復(fù)被刻蝕工藝損壞的表面層7a的晶格的作用，這在覆 蓋層7b與鈍化層之間的界面處造成對(duì)泄漏電流的限制。已經(jīng)確實(shí)地觀察到，受到刻蝕損壞的表面的特征在于間隔小于2nm的一連串原子 臺(tái)階。在兩個(gè)相鄰的臺(tái)階之間，因此可以限定寬度小于2nm的平臺(tái)。另一方面，在該損壞表面上的外延再生長使得可以生長這樣的覆蓋層，該覆蓋層 的表面包括隔開至少2nm的原子臺(tái)階，即，寬度大于2nm的平臺(tái)。平臺(tái)的大小直接關(guān)系到表層與鈍化層之間的界面處的泄漏電流的存在。實(shí)際上， 平臺(tái)越小，結(jié)晶缺陷、表面狀態(tài)和電子陷阱的數(shù)量越大，從而形成泄漏電流的概率越高。因此，已經(jīng)在電子器件的表面產(chǎn)生了結(jié)構(gòu)根據(jù)器件的區(qū)域而不同的表層7。具體地說-在表面層7a沒有被刻蝕的區(qū)域中，表面層7a和覆蓋層7b共同形成了表層7；該 結(jié)構(gòu)一般出現(xiàn)在位于歐姆接觸電極5與肖特基接觸電極8之間的區(qū)域中；-在表面層7a的已被刻蝕掉一部分厚度的區(qū)域中，表層7由覆蓋層7b與殘留的表 面層構(gòu)成；以及-最后，在表面層7a的被刻蝕透整個(gè)厚度、甚或進(jìn)一步深入到阻擋層4、溝道層3 或緩沖層2中的區(qū)域中，表層7由覆蓋層7b單獨(dú)構(gòu)成。這種情況通常發(fā)生在用于肖特基 接觸的槽(其刻蝕深度最多限于阻擋層的一部分厚度)中，或者發(fā)生在器件之間的隔離槽 (對(duì)它的刻蝕止于起隔離作用的緩沖層的表面或厚度內(nèi))中。通過外延再生長形成的覆蓋層7b，可以由與表面層7a相同的材料制成，但是可以 對(duì)其進(jìn)行不同的摻雜。因此，該器件例如可以具有未被摻雜的表面層7a和被按5X 1017原子/cm3到 5X1019原子/cm3摻雜的覆蓋層7b。所使用的雜質(zhì)通常是硅或鍺。也可以按0到5X 1017原子/cm3對(duì)表面層7a進(jìn)行輕摻雜，這有利地減少了電子陷 阱。一個(gè)實(shí)施方式的示例可以包括被按2X 1015原子/cm3的濃度摻雜的表面層7a和 被按5X 1018原子/cm3的濃度更重?fù)诫s的覆蓋層7b。在形成覆蓋層7b之后，優(yōu)選地淀積鈍化層9，因此鈍化層9覆蓋了隔離槽10和柵 極凹槽12?？梢宰⒁獾?，在器件的特定區(qū)域中，可以優(yōu)選地不具有表層。具體地說，由于獲得AlGaN的金屬電極合金比獲得表層材料(GaN)的金屬電極合 金容易，因此通常優(yōu)選的是直接在阻擋層4上或在富含鋁的阻擋層的厚度內(nèi)形成歐姆接觸 層5，這改進(jìn)了尋求非常低的接觸電阻的歐姆接觸。為了達(dá)到該效果，在形成覆蓋層7b和鈍化層9后，在至少鈍化層9、覆蓋層7b和表 面層7a的計(jì)劃的歐姆接觸5的位置處執(zhí)行刻蝕，直到到達(dá)阻擋層4為止。參照?qǐng)D3D，在MIS晶體管的情況下，隨后在阻擋層4上或者在阻擋層4的厚度內(nèi)淀 積歐姆接觸電極5，并且在鈍化層9上淀積肖特基接觸電極8。在HEMT晶體管的情況下，以 直接與覆蓋層7b相接觸的方式淀積肖特基接觸電極8，隨后淀積鈍化層。由于限制了與刻蝕工藝相關(guān)的泄漏電流，上述的電子器件因此呈現(xiàn)了與當(dāng)前技術(shù) 的器件相比改進(jìn)了的性能。但是，應(yīng)當(dāng)注意，與刻蝕工藝相關(guān)的表面缺陷不是泄漏電流的唯一原因。部分泄漏 電流是本征的，換言之是依賴于材料的特性。由刻蝕以外的其他原因?qū)е碌男孤╇娏骺赡?繼續(xù)存在于器件中。本發(fā)明有利地應(yīng)用于包括肖特基接觸電極和歐姆接觸電極的整流器或包括兩個(gè) 歐姆接觸電極(稱為漏極和源極)和一個(gè)肖特基接觸電極(稱為柵極)的HEMT或MIS場 效應(yīng)晶體管。
權(quán)利要求
一種制造電子器件的工藝，所述電子器件由III族/N材料制成，該工藝包括通過外延在支承層(1)上生長以下連續(xù)層適于包含電子氣的層(2、3)；阻擋層(4)；以及表面層(7a)，該工藝還包括針對(duì)所述表面層(7a)的至少一部分的刻蝕步驟，其特征在于，在所述刻蝕步驟后，執(zhí)行外延再生長以在經(jīng)過刻蝕的表面層(7a)上生長覆蓋層(7b)，并且所述表面層(7a)的材料和所述覆蓋層(7b)的材料包括氮和至少一種III族元素。
2.根據(jù)權(quán)利要求1所述的工藝，其特征在于，所述刻蝕工藝包括在所述表面層(7a)中 形成至少一個(gè)槽，所述槽的深度大于或等于所述表面層(7a)的厚度，并且所述覆蓋層(7b) 覆蓋所述表面層(7a)和所述槽。
3.根據(jù)權(quán)利要求1和2中任一項(xiàng)所述的工藝，其特征在于，還對(duì)所述阻擋層(4)的一部 分厚度執(zhí)行刻蝕。
4.根據(jù)權(quán)利要求1到3中任一項(xiàng)所述的工藝，其特征在于，在外延再生長期間，生長所 述覆蓋層(7b)并對(duì)該覆蓋層(7b)進(jìn)行摻雜。
5.根據(jù)權(quán)利要求1到4中任一項(xiàng)所述的工藝，其特征在于，在預(yù)定的用于肖特基接觸 電極(8)的位置處執(zhí)行對(duì)所述表面層(7a)的刻蝕，以在所述肖特基接觸電極下方形成槽 (12)。
6.根據(jù)權(quán)利要求5所述的工藝，其特征在于，在形成所述覆蓋層(7b)后，該工藝還包括 以下步驟在所述槽(12)中形成肖特基接觸電極(8)；和形成鈍化層(9)。
7.根據(jù)權(quán)利要求1到6中任一項(xiàng)所述的工藝，其特征在于，在形成所述覆蓋層(7b)后， 在計(jì)劃的用于至少一個(gè)歐姆接觸電極(5)的位置處刻蝕出深度至少等于所述覆蓋層(7b) 的厚度和所述表面層(7a)的厚度的槽，以在所述阻擋層(4)上或在所述阻擋層(4)的厚度 內(nèi)形成所述歐姆接觸電極(5)。
8.一種電子器件，該電子器件由III族/N材料制成，該電子器件從其基部到其表面依 次包括襯底層(1)，適于包含電子氣的層(2、3)，阻擋層⑷，以及所述阻擋層(4)的至少一部分表面上的表面層(7a)，所述表面層(7a)包括至少一個(gè)槽(10、12)，其特征在于，所述表面層(7a)和所述槽被覆蓋層(7b)覆蓋，所述覆蓋層(7b)的表面 呈現(xiàn)由寬度大于2nm的平臺(tái)所分隔的原子臺(tái)階，并且所述表面層(7a)的材料和所述覆蓋層 (7b)的材料包括氮和至少一種III族元素。
9.根據(jù)權(quán)利要求8所述的電子器件，其特征在于，該電子器件包括位于所述阻擋層(4) 上或位于所述阻擋層(4)的厚度內(nèi)的歐姆接觸電極(5)。
10.根據(jù)權(quán)利要求8和9中任一項(xiàng)所述的電子器件，其特征在于，該電子器件包括位于 所述覆蓋層(7b)上并在槽(12)中的肖特基接觸電極(8)，所述槽(12)的深度大于或等于 所述表面層(7a)的厚度。
11.根據(jù)權(quán)利要求8到10中任一項(xiàng)所述的電子器件，其特征在于，所述表面層(7a)未 被摻雜，而所述覆蓋層(7b)被摻雜。
全文摘要
本發(fā)明涉及由III族/N材料制成的電子器件和制造該電子器件的方法，該方法包括通過外延在襯底層(1)上生長以下連續(xù)層適于包含電子氣的層(2、3)；阻擋層(4)；以及表面層(7a)。該工藝還包括針對(duì)所述表面層(7a)的至少一部分的刻蝕步驟。在所述刻蝕步驟后，執(zhí)行外延再生長以在經(jīng)過刻蝕的表面層(7a)上生長覆蓋層(7b)。所述表面層(7a)的材料和所述覆蓋層(7b)的材料包括氮和至少一種III族元素。
文檔編號(hào)H01L21/335GK101878532SQ200880117101
公開日2010年11月3日 申請(qǐng)日期2008年11月26日 優(yōu)先權(quán)日2007年11月27日
發(fā)明者海瑟內(nèi)·拉爾赫 申請(qǐng)人:皮科吉加國際公司