專(zhuān)利名稱：存儲(chǔ)元件和存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)元件和一種存儲(chǔ)裝置，該存儲(chǔ)元件和存儲(chǔ)裝置通過(guò)包含離子
源層的存儲(chǔ)層的電特性的改變能夠存儲(chǔ)二個(gè)以上信息。
背景技術(shù)：
DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)，其操作快、密度高，已被廣泛用作例如計(jì)算機(jī)等信 息裝置中的RAM(隨機(jī)存取存儲(chǔ)器)。然而，與用于電子設(shè)備中的普通邏輯電路LSI (大規(guī) 模集成電路)或信號(hào)處理相比，DRAM制造過(guò)程復(fù)雜，生產(chǎn)成本高。并且，DRAM是易失性存 儲(chǔ)器，其電源被切斷時(shí)信息丟失。因此，有必要經(jīng)常執(zhí)行刷新操作，即，執(zhí)行讀出已寫(xiě)入信息 (數(shù)據(jù))、執(zhí)行再放大以及再次執(zhí)行重寫(xiě)的操作。 因此，作為即使電源被切斷其存儲(chǔ)的信息也不會(huì)丟失的非易失性存儲(chǔ)器，已經(jīng)提 出了例如閃存、FeRAM(鐵電隨機(jī)存取存儲(chǔ)器)(鐵電存儲(chǔ)器)、MRAM(磁阻式隨機(jī)存取存儲(chǔ) 器)(磁存儲(chǔ)元件)。這些存儲(chǔ)器，即使沒(méi)有電源供給，寫(xiě)入其中的信息也能夠長(zhǎng)時(shí)間持續(xù)保持。 但是，上述各種非易失性存儲(chǔ)器有其各自優(yōu)缺點(diǎn)。閃存集成度高，但操作速度方面 沒(méi)有優(yōu)勢(shì)。FeRAM在用來(lái)獲得高集成度的微加工中存在限制，并且在制造工藝方面也存在問(wèn) 題。MRAM存在功耗的問(wèn)題。 因此，已經(jīng)提出了一種特別是在存儲(chǔ)元件的微加工限制方面有優(yōu)勢(shì)的新型存儲(chǔ)元
件。該存儲(chǔ)元件具有這樣一種結(jié)構(gòu)，包含某種金屬的離子導(dǎo)體夾在兩電極之間。該存儲(chǔ)元
件中，兩電極中的任一個(gè)含有離子導(dǎo)體中所包含的金屬。因此，當(dāng)在兩電極間施加電壓時(shí)，
包含在電極中的金屬作為離子擴(kuò)散到離子導(dǎo)體中。從而，離子導(dǎo)體的電特性(例如電阻值
或電容)發(fā)生變化。例如，專(zhuān)利文獻(xiàn)l和非專(zhuān)利文獻(xiàn)l均記載了利用此特性的存儲(chǔ)裝置的
構(gòu)造。特別是在專(zhuān)利文獻(xiàn)1中，提出了這樣一種構(gòu)造，離子導(dǎo)體由硫族(元素)化物和金屬
的固溶體組成。具體來(lái)說(shuō)，它由這樣一種材料組成，Ag、Cu和Zn在AsS、GeS和GeSe中形成
固溶體，兩電極的任一個(gè)包含Ag、Cu和Zn。 專(zhuān)利文獻(xiàn)1 :日本未審查PCT公開(kāi)第2002-536840號(hào) 非專(zhuān)利文獻(xiàn)1 :NIKEEI ELECTRONICS, 2003年1月20日發(fā)行(第104頁(yè))

發(fā)明內(nèi)容
然而，具有上述構(gòu)造的每種存儲(chǔ)元件均存在以下問(wèn)題當(dāng)存儲(chǔ)元件被長(zhǎng)時(shí)間放置 或被放置在比室溫高的溫度環(huán)境中時(shí)，在離子導(dǎo)體的電阻值為低電阻值的存儲(chǔ)狀態(tài)(例如 "1")下或離子導(dǎo)體的電阻值為高電阻值的擦除狀態(tài)(例如"0")下，電阻值發(fā)生變化并且 不能保持信息。在保持信息的特性如先前所述較低的情況下，裝置特性就不適合在非易失 性存儲(chǔ)器中使用。 此外，為在每個(gè)相同面積上完成大容量記錄，當(dāng)不僅高電阻狀態(tài)"O"和低電阻狀態(tài) "1"的電阻值被保持，而且例如，在幾百M(fèi)Q的高電阻狀態(tài)和幾百kQ的低電阻狀態(tài)之間的任意值的電阻值能夠被保持時(shí)，不僅擴(kuò)展了存儲(chǔ)器的運(yùn)算余量(operational margin)，而 且可以進(jìn)行多值記錄。具體地，當(dāng)能夠存儲(chǔ)4種電阻狀態(tài)時(shí)，可以存儲(chǔ)2比特/元件的信息； 當(dāng)能夠存儲(chǔ)16種電阻狀態(tài)時(shí)，可以存儲(chǔ)3比特/元件的信息，從而存儲(chǔ)容量可分別提高2 倍和3倍。 然而，現(xiàn)有的存儲(chǔ)元件中，例如當(dāng)電阻值的可變范圍從幾kQ至幾百M(fèi)Q時(shí)，在低 電阻狀態(tài)下能夠被保持的電阻值為大約10kQ或更低，而在高電阻狀態(tài)下能夠被保持的電 阻值為大約1MQ或更高。從而存在這樣的問(wèn)題難以保持在高電阻狀態(tài)和低電阻狀態(tài)之間 的電阻值，因此難以實(shí)現(xiàn)多值存儲(chǔ)。 考慮到上述問(wèn)題而作出本發(fā)明。本發(fā)明目的之一在于提供一種存儲(chǔ)元件和一種 存儲(chǔ)裝置，該存儲(chǔ)元件和存儲(chǔ)裝置具有用來(lái)獲得大容量的優(yōu)良特性以及在高速操作下優(yōu)異 的電阻值保持特性，其中，在該存儲(chǔ)元件和存儲(chǔ)裝置中，尤其改善了在高電阻狀態(tài)(擦除狀 態(tài))下保持電阻值的特性并能夠多值存儲(chǔ)。 根據(jù)本發(fā)明的存儲(chǔ)元件具有在第一電極和第二電極之間包含離子源層的存儲(chǔ) 層，并通過(guò)存儲(chǔ)層的電特性(例如電阻值)的變化來(lái)存儲(chǔ)信息，而離子源層包含Al(鋁)， 離子導(dǎo)電材料以及待離子化的金屬元素(可離子化的金屬元素，metal element to be ionized)。 根據(jù)本發(fā)明的存儲(chǔ)裝置設(shè)置有多個(gè)存儲(chǔ)元件和用來(lái)將電壓或電流脈沖選擇性地 施加至多個(gè)存儲(chǔ)元件的脈沖施加器件(pulse即plying means)，并利用上述本發(fā)明的存儲(chǔ) 元件作為存儲(chǔ)元件，其中，每個(gè)存儲(chǔ)元件具有在第一電極和第二電極之間包含離子源層的 存儲(chǔ)層，并通過(guò)存儲(chǔ)層的電特性的變化存儲(chǔ)信息。 在根據(jù)本發(fā)明的存儲(chǔ)元件或存儲(chǔ)裝置中，當(dāng)以"正方向"(例如，第一電極側(cè)為負(fù)電 位，而第二電極側(cè)為正電位)將電壓脈沖或電流脈沖施加到初始狀態(tài)(高電阻狀態(tài))下的元 件時(shí)，在第一電極側(cè)上形成待離子化的金屬元素的導(dǎo)電通路，從而變?yōu)榈碗娮锠顟B(tài)。當(dāng)以"負(fù) 方向"(例如，第一電極側(cè)為正電位，而第二電極側(cè)為負(fù)電位)將電壓脈沖施加到低電阻狀態(tài) 下的元件時(shí)，上述導(dǎo)電通路被氧化，金屬元素溶解在離子源層中，從而變?yōu)楦唠娮锠顟B(tài)。
這里，在通過(guò)擦除操作將陽(yáng)極(第二電極)偏置為低電壓的情況下，包含在離子源 層中的A1不會(huì)溶解在離子源層中，而是在起類(lèi)似固體電解質(zhì)作用的離子源層和陽(yáng)極之間 的界面處被氧化，從而形成化學(xué)性質(zhì)穩(wěn)定的氧化層。因此，改善了擦除狀態(tài)(高電阻狀態(tài)) 下的保持特性，在任何電阻值區(qū)域獲得了良好的保持特性。此外，減少了在反復(fù)進(jìn)行寫(xiě)入和 擦除循環(huán)時(shí)裝置特性的改變和劣化。同時(shí)，可以添加Mg以代替Al。 根據(jù)本發(fā)明的存儲(chǔ)元件或存儲(chǔ)裝置，Al(鋁)與離子導(dǎo)電材料以及待離子化的金 屬元素包含于離子源層中，因此，尤其改善了高電阻狀態(tài)(擦除狀態(tài))下的電阻值保持特 性。此外，因?yàn)殡娮柚当３痔匦缘玫礁纳?，因此通過(guò)調(diào)整例如由低電阻狀態(tài)變?yōu)楦唠娮锠顟B(tài) 時(shí)的擦除電壓，就可以產(chǎn)生介于高電阻狀態(tài)和低電阻狀態(tài)之間的中間狀態(tài)。因此，能夠多值 存儲(chǔ)，并且可以實(shí)現(xiàn)大容量存儲(chǔ)。此外，因?yàn)榭梢蚤L(zhǎng)時(shí)間反復(fù)并且可以進(jìn)行短脈沖高速驅(qū)動(dòng) 操作，所以其在高速操作時(shí)電阻值的保持特性上也表現(xiàn)出優(yōu)異的效果。


圖1是示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)元件的結(jié)構(gòu)的剖面圖。
圖2是示出了存儲(chǔ)單元陣列的示意性結(jié)構(gòu)的剖面圖，其中，在該存儲(chǔ)單元陣列中
使用圖l所示的存儲(chǔ)元件。 圖3是同一存儲(chǔ)單元陣列的平面圖。 圖4是表示實(shí)例1中存儲(chǔ)元件的反復(fù)保持特性的曲線圖。 圖5是表示實(shí)例1中寫(xiě)入狀態(tài)和擦除狀態(tài)下電阻值的擦除電壓的依賴性的特性 圖。 圖6是表示比較實(shí)例1的擦除電壓依賴性的特性圖。 圖7是表示比較實(shí)例2的擦除電壓依賴性的特性圖。 圖8是表示比較實(shí)例1中反復(fù)保持特性的曲線圖。 圖9是表示比較實(shí)例2-5中反復(fù)保持特性的曲線圖。 圖10是表示比較實(shí)例3、實(shí)例6-9和比較實(shí)例4中反復(fù)保持特性的曲線圖。 圖11是表示實(shí)例10-15中反復(fù)保持特性的曲線圖。 圖12是表示實(shí)例16-18中反復(fù)保持特性的曲線圖。 圖13是表示實(shí)例19中的直流回路(DC loop)特性評(píng)價(jià)結(jié)果的曲線圖。 圖14是表示實(shí)例1中的直流回路特性評(píng)價(jià)結(jié)果的曲線圖。
具體實(shí)施例方式
以下，將描述本發(fā)明的一個(gè)實(shí)施例。 圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)元件10的剖面構(gòu)造圖。該存儲(chǔ)元件10具有 在下部電極1和上部電極4之間的存儲(chǔ)層5。這里，下部電極l例如像下文所述(圖2)那 樣，設(shè)置在形成有CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)電路的硅襯底11的上方，作為和CMOS電 路部分的連接部。 對(duì)于下部電極1 ，可以使用例如用在半導(dǎo)體工藝中的配線材料，諸如W(鴇)、WN(氮 化鴇)、Cu(銅)、Al (鋁)、Mo(鉬)、Ta(鉭)和硅化物。此外，當(dāng)使用諸如Cu的具有在電 場(chǎng)中發(fā)生離子導(dǎo)電的可能性的材料時(shí)，銅等電極可以涂覆不易發(fā)生離子導(dǎo)電、熱擴(kuò)散等的 材料，例如W、 WN、 TiN(氮化鈦)和TaN(氮化鉭)。 存儲(chǔ)層5由從下電極1的側(cè)面堆疊的高電阻層2和離子源層3構(gòu)成。離子源層3 包含，例如，作為在擦除時(shí)(高電阻時(shí))形成氧化物的添加元素A1(鋁)，以及離子導(dǎo)電材料 和待離子化的金屬元素。 離子導(dǎo)電材料(陰離子元素)的例子包括硫族化物，如S (硫)、Se (硒)禾口 Te (碲)， 其可以是上述元素中的一種或兩種以上的組合。 待離子化的金屬元素在寫(xiě)操作時(shí)在陰極上被還原從而以金屬態(tài)形成導(dǎo)電通道 (金屬絲(filament))，因此，需要這樣一種化學(xué)元素，其在含有上述S、Se、Te的離子源層3 中以金屬態(tài)存在時(shí)化學(xué)性能更穩(wěn)定。例如，周期表中的4A、5A和6A族的過(guò)渡金屬元素，即， 優(yōu)選Ti(鈦)、Zr(鋯)、Hf(鉿)、V(釩)、Nb(鈮)、Ta(鉭)、Cr(鉻)、Mo(鉬)和W(鴇)。 盡管可以組合兩種以上的金屬元素，但這些元素中的一種就足夠了。 除了這些過(guò)渡金屬元素，還可包括例如Cu (銅)、Ni (鎳)、Ag (銀)和Zn (鋅)等 元素。此處，當(dāng)例如銅被加入所用的過(guò)渡金屬元素時(shí)，期望離子源層3中的過(guò)渡金屬元素和 銅的下述比例大于O. 15。
6
(過(guò)渡金屬元素的組分比，原子％ (% ))/{(Cu的組分比，原子％ ) + (過(guò)渡金屬元 素的組分比，原子％)} 這是因?yàn)楫?dāng)大于0. 15時(shí)保持特性良好，當(dāng)?shù)扔诨蛐∮?. 15時(shí)在擦除側(cè)的保持特 性變差，如下所述。 當(dāng)存儲(chǔ)元件10由低電阻狀態(tài)變?yōu)楦唠娮锠顟B(tài)時(shí)，包含在離子源層3中的添加元素 Al形成氧化物。具體地，當(dāng)通過(guò)擦除操作將陽(yáng)極(第二電極)偏置為低電壓時(shí)，Al并不溶 解在離子源層3中，而是在起類(lèi)似固體電解質(zhì)作用的離子源層3和陽(yáng)極的界面處被氧化，從 而變成化學(xué)性能穩(wěn)定的氧化膜(Al氧化物膜)。因此，根據(jù)本實(shí)施例，改善了擦除狀態(tài)(高 電阻狀態(tài))下的保持性能，在任何電阻值范圍內(nèi)獲得了良好的保持特性。并且，消除了在長(zhǎng) 時(shí)間反復(fù)進(jìn)行寫(xiě)入和擦除循環(huán)時(shí)裝置特性的改變和劣化。 雖然期望至少Al包含在離子源層3中，但是與Al作用類(lèi)似并且在離子源層3和陽(yáng) 極的界面處被氧化以形成穩(wěn)定的氧化物膜的元素(例如Ge(鍺)、Mg(鎂)和Si(硅)等) 也可以包含于離子源層3中。 離子源層3中Al的含量最好在在20原子％和60原子％之間，并包括20原子％ 和60原子％。這是因?yàn)?，?dāng)?shù)陀?0原子％時(shí)，高阻區(qū)(high-resistance region)保持特 性的改善效果和重復(fù)特性的改善效果下降。還因?yàn)椋?dāng)超過(guò)60原子％時(shí)，更容易出現(xiàn)鋁離 子的移動(dòng)，從而由于鋁離子的還原而產(chǎn)生寫(xiě)入狀態(tài)，同時(shí)，在硫族化物的固體電解質(zhì)內(nèi)金屬 態(tài)的鋁穩(wěn)定性差，從而低電阻寫(xiě)入狀態(tài)的保持特性變差。 具體地，離子源層3例如為ZrTeAl、 TiTeAl、 CrTeAl、 WTeAl和TaTeAl，另外，例如 還可以是將Cu加入ZrTeAl而形成的CuZrTeAl，進(jìn)一步加入Ge而形成的CuZrTeAlGe，更進(jìn) 一步的，加入添加元素而形成的CuZrTeAlSiGe?？蛇x地，可以為用Mg代替Al作為在擦除 時(shí)形成氧化物層的元素而形成的ZrTeMg。甚至在例如選用Ti和Ta等其他過(guò)渡金屬元素 代替Zr作為待離子化的金屬元素時(shí)，可使用類(lèi)似的添加元素。例如，可以是TaTeAlGe等。 此外，除Te以外，S、Se或I(碘)可被用作離子導(dǎo)電材料。具體地，可以很容易地類(lèi)推甚至 在使用ZrSAl、ZrSeAl、ZelAl等時(shí)，也能獲得本發(fā)明的效果，在這種情況下，也可使用Ge、Si 或Mg。 對(duì)于高電阻層2，可使用任何物質(zhì)，只要它是即使與離子源層3接觸時(shí)也穩(wěn)定的絕 緣體或電介質(zhì)材料即可。優(yōu)選地，包含至少一種如Gd(釓)、Al、 Mg、 Ta、 Si和Cu等稀土元 素的氧化物或氮化物是首選的。例如，在高電阻層2由稀土元素的氧化物構(gòu)成的情況下，高 電阻層2的電阻值可通過(guò)其厚度、氧含量等來(lái)調(diào)整。盡管高電阻層2在本發(fā)明中并不是必 須的，但優(yōu)選設(shè)置高電阻層2以穩(wěn)定信息的保持特性。在這樣的情況下，如圖l所示，形成 高電阻層2以便其與下部電極1側(cè)接觸。同時(shí)，在未形成高電阻層2的情況下，可通過(guò)擦除 電流和電壓來(lái)調(diào)整離子源層3的電阻值。 對(duì)于上部電極4，可使用與下部電極1同樣的已知半導(dǎo)體配線材料。
在本實(shí)施例的存儲(chǔ)元件10中，當(dāng)從未示出的電源(脈沖施加裝置)通過(guò)上述下部 電極1和上部電極4施加電壓脈沖或電流脈沖時(shí)，存儲(chǔ)層5的電特性(例如電阻值)發(fā)生 改變，從而執(zhí)行信息的存儲(chǔ)、擦除，以及更進(jìn)一步的，讀出。以下，將具體說(shuō)明其操作。
首先，向存儲(chǔ)元件10施加正電壓，例如，上部電極4為正電位，下部電極1側(cè)為負(fù) 電位。這里，當(dāng)使用例如過(guò)渡金屬元素Zr作為待離子化的金屬元素時(shí)，Zr的陽(yáng)離子從離子
7源層3離子傳導(dǎo)，并與下部電極1側(cè)上的電子結(jié)合從而沉積下來(lái)。結(jié)果，在下部電極1和存 儲(chǔ)層5的界面處形成被還原為金屬態(tài)的Zr的低阻導(dǎo)電通路(金屬絲)，或者在高電阻層2 中形成導(dǎo)電通路。從而存儲(chǔ)層5的電阻值減小，其由作為初始狀態(tài)的高電阻狀態(tài)變?yōu)榈碗?阻狀態(tài)。 其后，甚至在去除正電壓以消除施加在存儲(chǔ)元件10上的電壓時(shí)，仍保持低電阻狀 態(tài)，從而信息被記錄。對(duì)于僅能記錄一次的存儲(chǔ)裝置，或者所謂的PR0M(可編程只讀存儲(chǔ) 器)，僅用上述記錄過(guò)程即完成記錄。另一方面，對(duì)于能夠擦除的存儲(chǔ)裝置，如RAM(隨機(jī)存 取存儲(chǔ)器)、EEPR0M(電可擦除可編程只讀存儲(chǔ)器)等，其應(yīng)用還需要擦除過(guò)程。擦除過(guò)程 中，將負(fù)電壓施加到存儲(chǔ)元件10，從而例如上部電極4為負(fù)電位，下部電極1側(cè)為正電位。 從而，在存儲(chǔ)層5中形成的導(dǎo)電通道Zr被氧化和電離，并在離子源層3中溶解或與Te等結(jié) 合，因此Zr導(dǎo)電通道消失，并且形成了包含在離子源層3中的Al的氧化物(絕緣層)，電阻 值從而增加。 其后，甚至在去除負(fù)電壓以消除施加在存儲(chǔ)元件10上的電壓時(shí)，仍保持電阻值增 加的狀態(tài)，從而可以擦除記錄在其中的信息。通過(guò)重復(fù)這樣的操作，可對(duì)存儲(chǔ)元件10反復(fù) 執(zhí)行信息的記錄(寫(xiě)入)和記錄信息的擦除。 另外，例如當(dāng)高電阻值狀態(tài)對(duì)應(yīng)"0"信息、低電阻值狀態(tài)對(duì)應(yīng)"1"信息時(shí)，在信息 記錄過(guò)程中通過(guò)施加正電壓能使其由"0"變?yōu)?1"，在信息擦除過(guò)程中通過(guò)施加負(fù)電壓能 使其由"1"變?yōu)?0"。記錄后的電阻值依賴于記錄條件(諸如記錄時(shí)施加的電壓脈沖或電 流脈沖的寬度、電流量等)，而不依賴于存儲(chǔ)元件10的單元尺寸和高電阻層2的材料組成。 當(dāng)初始電阻值為100MQ或以上時(shí)，記錄后的電阻值在大約幾kQ到100MQ的范圍內(nèi)。
為解調(diào)記錄的數(shù)據(jù)，初始電阻值與記錄后的電阻值的比值越大越好。然而，當(dāng)高電 阻層的電阻值過(guò)大時(shí)，難以執(zhí)行寫(xiě)入，即使其低電阻化，從而寫(xiě)入閾值電壓變得過(guò)大。因此 將初始電阻值調(diào)整至1GQ以下。例如在高電阻層2由稀土元素的氧化物形成的情況下，高 電阻層2的電阻值可通過(guò)其厚度、含氧量等來(lái)控制。同時(shí)，在未形成高電阻層2的情況下， 其可通過(guò)擦除電流和電壓來(lái)控制。 如上所述，盡管在本實(shí)施例的存儲(chǔ)元件10中，可以通過(guò)施加電壓或電流脈沖至上 部電極4和下部電極1來(lái)記錄信息和擦除記錄的信息，但如下所述改善了任何范圍內(nèi)電阻 值的保持性能。 具體的，在本實(shí)施例中，當(dāng)通過(guò)包含Zr(作為形成導(dǎo)電通道的離子化元素)的離子 源層3執(zhí)行寫(xiě)入時(shí)，形成了由處于金屬態(tài)的還原的Zr構(gòu)成的導(dǎo)電通路。因?yàn)閆r導(dǎo)電通道 相對(duì)難溶于硫族化物電解質(zhì)，所以與導(dǎo)電通道由諸如銅、銀等易溶于硫族化物電解質(zhì)的其 他金屬元素形成的情況相比，當(dāng)一旦變?yōu)閷?xiě)入狀態(tài)，即低電阻狀態(tài)時(shí)，可以容易地保持低電 阻狀態(tài)。從而改善了低電阻狀態(tài)下的保持特性。 另一方面，在擦除時(shí)的高電阻狀態(tài)下，當(dāng)Zr作為離子(陽(yáng)離子)再次溶于離子源 層時(shí)，因?yàn)槠渑c例如至少銅等其他元素相比具有低的離子遷移率，因此即使溫度升高或長(zhǎng) 時(shí)間存放，其移動(dòng)的可能性很小，出現(xiàn)其在陰極上以金屬態(tài)沉積的情況的可能性也很小。可 選地，因?yàn)閆r氧化物在硫族化物電解質(zhì)中穩(wěn)定并且該氧化物不易分解，因此即使在高于室 溫的溫度下或很長(zhǎng)時(shí)間放置，高電阻狀態(tài)也能夠被保持。同時(shí)，當(dāng)Zr含量過(guò)大時(shí)，離子源層 3的電阻值極度降低從而不能對(duì)離子源層3施加有效電壓，或者難以在硫族化物層中溶解Zr，從而擦除變得特別困難，擦除的閾值電壓隨Zr的添加量而增大，并且，在Zr過(guò)量時(shí)，寫(xiě) 入，即低電阻化，也變得困難。另一方面，當(dāng)Zr的添加量過(guò)小時(shí)，改善上述的在任何范圍內(nèi) 電阻值的保持特性的效果下降。因此，離子源層3中Zr含量最好等于或大于3原子％，更 優(yōu)選地，在3原子％和40原子％之間并包括3原子％和40原子％。 此外，本實(shí)施例中，由于Al包含在離子源層3中，因此在擦除操作中含有Al (Al氧 化物)的高電阻層形成于陽(yáng)極上。由于A1氧化物在硫族化物的固體電解質(zhì)中是化學(xué)性穩(wěn) 定的，所以它不會(huì)與其他元素反應(yīng)且不會(huì)被破壞。因此，可以容易地保持高電阻狀態(tài)，即使 進(jìn)行保持試驗(yàn)和高溫保持加速試驗(yàn)，高電阻狀態(tài)也容易被保持。同時(shí)，若由于擦除操作例如 銅或銀等的氧化物形成在陽(yáng)極上，則向陽(yáng)極施加較低電位的偏置將不會(huì)被施加，當(dāng)變?yōu)樾?息保持模式時(shí)高電阻氧化物可能與硫族化物發(fā)生反應(yīng)。從而高電阻狀態(tài)難以被保持。
因此，本實(shí)施例具有能夠保持任何范圍內(nèi)的電阻值的特性。例如，在從低電阻狀態(tài) 操作至高電阻狀態(tài)以產(chǎn)生在高電阻狀態(tài)和低電阻狀態(tài)之間的中間狀態(tài)時(shí)，通過(guò)調(diào)整擦除電 壓，該電阻值被保持，從而可以實(shí)現(xiàn)多值存儲(chǔ)。 此外，盡管在本實(shí)施例中，Zr和Al在離子源層3中以陽(yáng)離子狀態(tài)存在，但由于在 寫(xiě)操作中Zr比Al更容易在陰極上被還原，因此A1起到類(lèi)似于還原劑的作用以促進(jìn)Zr的 還原。從而寫(xiě)入的操作速度得到顯著改善。另一方面，在擦除操作中，在A1被氧化以形成 高電阻層的情況下，Zr反過(guò)來(lái)起到氧化劑的作用，加速了 Al的氧化反應(yīng)，從而提高了操作 速度。 因此，本實(shí)施例中，寫(xiě)入和擦除的操作速度均得到顯著改善，且如上所述易于進(jìn)行 寫(xiě)操作和擦除操作。因此，不會(huì)產(chǎn)生因?qū)懭牒筒脸h(huán)引起的不必要的離子運(yùn)動(dòng)，也不會(huì)發(fā) 生離子源層3中元素偏析(element-segregation)等，從而也改善了循環(huán)特性。
同時(shí)，盡管離子源層3中的Al含量?jī)?yōu)選在20原子％和60原子％之間并包含20原 子％和60原子％，但也可以添加除Al之外的其他元素，以達(dá)到在存儲(chǔ)層5的高溫?zé)崽幚頃r(shí) 抑制薄膜剝落等目的。例如，Ge或Si是一種還可以同時(shí)改善保持特性的添加元素，并且適 于和Al —起用在在離子源層3中。例如，雖然另一方面，當(dāng)這些元素添加量過(guò)大時(shí)會(huì)降低 寫(xiě)入保持特性，但Ge對(duì)進(jìn)一步改善循環(huán)電阻是有效的。盡管其機(jī)理并不十分確定，但可推 測(cè)其對(duì)擦除操作中形成高電阻層的反應(yīng)有促進(jìn)效果，并通過(guò)循環(huán)操作對(duì)不必要的元素的擴(kuò) 散有抑制效果。另外，當(dāng)這種情況下的添加量過(guò)大時(shí)，數(shù)據(jù)保持特性和高速可操作性變差。 因此，甚至在Ge或Si被用作添加元素的情況下，期望含有Al的總的添加量在20原子％和 60原子％之間并包含20原子％和60原子％。
下文將描述根據(jù)本實(shí)施例的存儲(chǔ)元件10的制造方法。 首先，在形成有諸如選擇晶體管的CM0S(互補(bǔ)金屬氧化物半導(dǎo)體)電路的襯底上 形成由例如W組成的下部電極1。其后，必要時(shí)通過(guò)逆濺射(reverse sputtering)等去除 下部電極l表面上的氧化物等。接下來(lái)，形成由Gd氧化物組成的高電阻層2。例如，使用 Gd靶以lnm的膜厚沉積金屬Gd膜，隨后使用氧等離子體將其氧化。之后，通過(guò)直流磁控濺 射形成離子源層3(例如為ZrTeAl膜)。之后，沉積例如W(鎢)層作為上部電極4。通過(guò) 這種方式形成了疊層膜。 接下來(lái)，通過(guò)等離子體刻蝕等方法圖案化疊層膜各層中的高電阻層2、離子源層3 和上部電極4。除了等離子體刻蝕之外，可使用例如離子研磨(ion milling) 、RIE(反應(yīng)性離子刻蝕)等蝕刻方法執(zhí)行圖案化。隨后，形成配線層以向上部電極4提供連接，連接所有的存儲(chǔ)元件IO和為了獲得公共電壓的接觸部。隨后，對(duì)疊層膜進(jìn)行熱處理，通過(guò)這種方式可以形成存儲(chǔ)元件IO。 因此，在根據(jù)本實(shí)施例的存儲(chǔ)元件IO中，在離子源層3中除硫族元素夕卜，還包括Zr和A1，因此信息保持特性優(yōu)異。此外，甚至在微加工的情況下晶體管的電流驅(qū)動(dòng)力變小時(shí)，
還可以保持信息。因此，通過(guò)使用存儲(chǔ)元件io構(gòu)造存儲(chǔ)裝置能夠?qū)崿F(xiàn)密度的增大和尺寸的
減小。而且，下部電極1、高電阻層2、離子源層3和上部電極4各層能夠分別通過(guò)可實(shí)施濺射的材料來(lái)構(gòu)造，從而也簡(jiǎn)化了制造工藝。具體的，可以分別使用由適于各層材料的組分構(gòu)成的靶材來(lái)順序?qū)嵤R射。此外，還可以在同一濺射系統(tǒng)中通過(guò)更換靶材來(lái)連續(xù)地執(zhí)行沉積。 可以通過(guò)按列或例如矩陣形式排列多個(gè)上述存儲(chǔ)元件10來(lái)構(gòu)造存儲(chǔ)裝置(存儲(chǔ)器)。此時(shí)，每一個(gè)存儲(chǔ)元件10可以與用于元件選擇的M0S晶體管連接或與二極管連接以構(gòu)造存儲(chǔ)單元，必要時(shí)可以通過(guò)配線進(jìn)一步連接至讀出放大器、地址記錄器、記錄_擦除_讀取電路等。 圖2和圖3示出了存儲(chǔ)裝置(存儲(chǔ)單元陣列)的一個(gè)實(shí)例，在該存儲(chǔ)裝置(存儲(chǔ)單元陣列)中以矩陣形式設(shè)置多個(gè)存儲(chǔ)元件10，其中，圖2和圖3分別示出了剖面結(jié)構(gòu)和平面結(jié)構(gòu)。在這個(gè)存儲(chǔ)單元陣列中，每一個(gè)存儲(chǔ)元件10設(shè)置有連接至其下部電極1側(cè)的配線以及連接至其上部電極4側(cè)的配線，這些配線彼此交叉設(shè)置，每一個(gè)存儲(chǔ)元件10位于例如這些配線的交叉點(diǎn)附近。此外，與上部電極4側(cè)連接的配線在整個(gè)陣列上以共用的形式形成。 更具體地，每一個(gè)存儲(chǔ)元件10共用高電阻層2、離子源層3和上部電極4各層。換句話說(shuō)，高電阻層2、離子源層3和上部電極4的每一層由每一個(gè)存儲(chǔ)元件10所共用的層(同一層)構(gòu)成。其中，共同形成的上部電極4為一平板電極PL。另一方面，每一個(gè)存儲(chǔ)單元的下部電極l分別形成。從而每一個(gè)存儲(chǔ)單元被電分離。每一個(gè)存儲(chǔ)單元的存儲(chǔ)元件10由下部電極1所限定，在相應(yīng)于每一個(gè)下部電極1的位置處提供給每一個(gè)存儲(chǔ)單元。每一個(gè)下部電極1連接至相應(yīng)的單元選擇MOS晶體管Tr，每一個(gè)存儲(chǔ)元件10形成在MOS晶體管Tr的上方。MOS晶體管Tr具有源/漏極區(qū)13以及柵極14，其中，源/漏極區(qū)13形成在半導(dǎo)體襯底11中由元件隔離層12隔開(kāi)的區(qū)域中。柵極14的壁面形成有側(cè)壁絕緣層。柵極14還用作字線WL，該字線是存儲(chǔ)元件10的地址線之一。MOS晶體管Tr的源/漏極區(qū)13中的一個(gè)與存儲(chǔ)元件10的下部電極1通過(guò)插塞層15、金屬配線層16以及插塞層17電連接。MOS晶體管Tr的源/漏極區(qū)13中的另一個(gè)通過(guò)插塞層15與金屬配線層16連接。金屬配線層16與作為存儲(chǔ)元件的另一地址線的位線BL連接(見(jiàn)圖3)。圖3中，注意，M0S晶體管Tr的有源區(qū)18由鏈線(chained line)表示，接觸部21與存儲(chǔ)元件10的下部電極1連接，接觸部22與位線BL連接。 在這個(gè)存儲(chǔ)單元陣列中，當(dāng)通過(guò)字線WL將MOS晶體管Tr的柵極變成導(dǎo)通狀態(tài)以施加電壓至位線BL時(shí)，通過(guò)MOS晶體管Tr的源/漏極區(qū)將一電壓施加到選定的存儲(chǔ)單元的下部電極l。這里，在與上部電極4(平板電極PL)的電位相比，施加于下部電極l的電壓的極性為負(fù)的情況下，如上所述，存儲(chǔ)元件10的電阻值轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)，從而信息被記錄在選定的存儲(chǔ)單元中。接下來(lái)，將與上部電極4(平板電極PL)的電位相比為正電位的電
10壓施加到下電極1時(shí)，存儲(chǔ)元件10的電阻值再次轉(zhuǎn)變?yōu)楦唠娮锠顟B(tài)，從而記錄在選定的存儲(chǔ)單元中的信息被擦除。為執(zhí)行記錄的信息的讀取，由M0S晶體管Tr選定存儲(chǔ)單元，并將預(yù)定電壓或電流脈沖施加至該單元。通過(guò)連接至位線BL或平板電極PL端部的感應(yīng)放大器等檢測(cè)根據(jù)當(dāng)時(shí)存儲(chǔ)元件10的電阻狀態(tài)而不同的電流或電壓。同時(shí)，施加到選定的存儲(chǔ)單元的電壓或電流被設(shè)置為小于使存儲(chǔ)元件10的電阻值的狀態(tài)轉(zhuǎn)變的例如電壓的閾值。
如上所述，根據(jù)本實(shí)施例的存儲(chǔ)裝置可用于各種存儲(chǔ)裝置。其適用于任何存儲(chǔ)模式，諸如僅能寫(xiě)入一次的所謂的PROM(可編程只讀存儲(chǔ)器)、能夠電擦除的EEPROM(電可擦除可編程只讀存儲(chǔ)器)、或者能夠以高速記錄、擦除和再現(xiàn)的所謂的RAM等。
實(shí)例 以下，描述本發(fā)明的具體實(shí)例。
(實(shí)例l) 如圖2和圖3所示，首先，在半導(dǎo)體襯底11上形成M0S晶體管。然后，形成絕緣層以覆蓋半導(dǎo)體襯底11的表面，并在絕緣層上形成通孔。接著，用CVD(化學(xué)氣相沉積)方法在通孔內(nèi)部填充由W(鎢)組成的電極材料，并用CMP(化學(xué)機(jī)械拋光)方法使其表面平坦化。此外，重復(fù)這些工藝以形成插塞層15、金屬配線層16、插塞層17以及下部電極1。更
進(jìn)一步，為每一個(gè)存儲(chǔ)單元圖案化下部電極l。該下部電極l的開(kāi)口部的尺寸被配置成直徑為300nm。接著，通過(guò)利用射頻電源的逆濺射來(lái)執(zhí)行大約lnm的刻蝕，以去除下部電極1上表面上的氧化物。此時(shí)，下部電極l的表面被平坦化，使得該表面的高度與周?chē)慕^緣層的高度基本相同。接著，通過(guò)直流磁控濺射形成膜厚為l.Onm的金屬Gd膜，并使用射頻等離子體，在輸入功率為500W以及l(fā)mTorr室壓的02氛圍條件下將Gd層氧化10秒鐘。該Gd氧化物作為高電阻層2。 接著，在高電阻層2上沉積45nm的ZrTeAl層作為離子源層3，其組成為Zr20%-Te40%-A140% (原子％)。此外，在離子源層3上形成膜厚為20nm的W膜作為上部電極4。其后，圖案化已完全形成于半導(dǎo)體襯底11上的高電阻層2、離子源層3和上部電極4，以便它們保留在遍及整個(gè)存儲(chǔ)部分上，從而形成圖1所示的存儲(chǔ)元件IO，刻蝕上部電極4的表面以暴露與用來(lái)施加中間電位(Vdd/2)的外部電路接觸的接觸部。此外，形成厚度為200nm的配線層(Al層)以與暴露的接觸部連接。隨后，在真空熱處理爐中在300°C的溫度下進(jìn)行2小時(shí)的熱處理。通過(guò)這種方式，制造了如圖2和圖3所示的存儲(chǔ)單元陣列以將其作為實(shí)例l。 以下，制造存儲(chǔ)單元陣列(每個(gè)存儲(chǔ)單元陣列由除離子源層3外與實(shí)例1相似的存儲(chǔ)元件組成)以將它們分別作為實(shí)例2-19和比較實(shí)例1-4。
(比較實(shí)例1、2) 在實(shí)例1中，對(duì)于離子源層3， Zr被用作待離子化的金屬元素。在比較實(shí)例1中，使用Cu而未使用Al和Zr作為待離子化的金屬元素，并將Si用作在擦除操作中形成氧化層的元素，從而其組成為Cu-Te-Si。在比較實(shí)例2中，使用Cu和Zr而未使用Al作為待離子化的金屬元素，并將Si用作在擦除操作中形成氧化層的元素，從而其組成為Cu-Zr-Te-Si。通過(guò)對(duì)比實(shí)例1和比較實(shí)例1和2，研究了 Si和Al用作通過(guò)擦除操作而形成的高電阻層(氧化層)的元素的情況下的效果，以及Zr和Cu分別作為待離子化的金屬元素時(shí)存儲(chǔ)器操作特性的差異。
具體地，比較實(shí)例1和2具有以下組成，膜厚均為45nm。
比較實(shí)例1 :Cu47% -Te25% _Si28% (原子％ )
比較實(shí)例2 :Cul4% -Zrl4% _Te27% _Si45% (原子％ )
(實(shí)例2-5) 實(shí)例2-5中，在離子源層3中，其他過(guò)渡金屬元素Ta、Cr、Ti和W被用作待離子化的金屬元素。膜厚均為45nm。 實(shí)例2 :Ta20% _Te40% _A140% (原子％ ) 實(shí)例3 :Cr30% _Te30% _A140% (原子％ ) 實(shí)例4 :Ti30% -Te30% _A140% (原子％ ) 實(shí)例5 :W15% -Zr5% _Nb5% _Te35% _A140% (原子％ )(實(shí)例6-9 、比較實(shí)例3-4) 通過(guò)使用Zr作為離子源層3的待離子化的金屬元素，分別形成膜厚為45nm的具有如下成分比的膜。Al的成分比從10 % 、 20 % 、 30 % 、40 % 、 50 % 、60 %變化至70 % ，而Zr和
Te的比率基本恒定。 比較實(shí)例3 :Zr30% _Te60% _A110% (原子％ )
實(shí)例6 :Zr27% _Te53% _A120% (原子％ )
實(shí)例7 :Zr23% _Te47% _A130% (原子％ )
實(shí)例8 :Zrl6% _Te34% _A150% (原子％ )
實(shí)例9 :Zrl3% _Te27% _A160% (原子％ )
比較實(shí)例4 :ZrlO% _Te20% _A170% (原子％ )
(實(shí)例10-15) 通過(guò)使用Zr和Cu作為離子源層3的待離子化的金屬元素，分別形成膜厚為45nm的具有如下成分比的膜。Zr和Cu的比率由各自的分?jǐn)?shù)比Zr/(Cu+Zr)表示，并從1、0.69、0. 5、0. 32和0. 15變化到0。 實(shí)例10 :Zrl6% _Te44% _A140% (原子％ )
實(shí)例11 :Zrll% -Cu5% _Te44% _A140% (原子％ )
實(shí)例12 :Zr8% _Cu8% _Te44% _A140% (原子％ )
實(shí)例13 :ZrlO% _Cu21% _Te29% _A144% (原子％ )
實(shí)例14 :Zr5% -Cu28% _Te28% _A139% (原子％ )
實(shí)例15 :Cu45% -Te23% _A132% (原子％ )
(實(shí)例16-18)通過(guò)使用Zr和Cu作為離子源層3的待離子化的金屬元素，分別形成膜厚為45nm
的具有如下成分比的膜。實(shí)例16和17中，Ge和Si分別被添加到Al中作為在擦除操作中
形成氧化層的元素。實(shí)例18中使用Mg代替Al。 實(shí)例16 :Zr8% _Cu8% _Te44% _A135% _Ge5% (原子％ ) 實(shí)例17 :Zr8% _Cu8% _Te44% _A135% _Si5% (原子％ ) 實(shí)例18 :Zr8% _Cu8% _Te44% _Mg40% (原子％ )(實(shí)例19) 以與實(shí)施例1相似的方式，用厚度為15nm的Si02層覆蓋形成在具有CMOS電路的半導(dǎo)體襯底11上的下部電極1，以提供層間絕緣膜。然后，執(zhí)行利用電子光刻(electronlithogr即hy)的圖案化，以在層間絕緣膜上開(kāi)直徑為20nm的接觸孔。之后，不形成高電阻層2，而直接形成成分為Zr8% -Cu8% _Te44% _A140% (原子％ )的離子源層3，以制造與實(shí)例1類(lèi)似的存儲(chǔ)單元陣列作為實(shí)例19。
[特性評(píng)估]
〈實(shí)驗(yàn)1> 對(duì)于根據(jù)實(shí)例1的存儲(chǔ)元件10的單元陣列，對(duì)存儲(chǔ)單元陣列中的具有10個(gè)元件X2列的共20個(gè)元件執(zhí)行"寫(xiě)入操作"，并在其后讀出電阻值，其中，在"寫(xiě)入操作"中，連接至上部電極4的上部配線接地至中間電位Vdd/2，將電壓施加至選擇的存儲(chǔ)單元的柵電極，即字線WL，以使其變?yōu)閷?dǎo)通狀態(tài)，將脈沖寬度例如為10i! s的3. OV電壓施加至與晶體管Tr的源/漏極區(qū)13中之一 (例如其未與存儲(chǔ)元件10連接)連接的電極，即位線BL。接著，將3. 0V電壓施加至柵電極以使其變?yōu)閷?dǎo)通狀態(tài)，將-0. 7V至-2. 5V的每隔0. 2V的電壓(例如，脈沖寬度為10 ii s)施加至存儲(chǔ)單元陣列中的具有10個(gè)元件X2列的相同的20個(gè)元件，以執(zhí)行"擦除操作"，并讀出擦除狀態(tài)下的電阻值。對(duì)存儲(chǔ)單元陣列重復(fù)執(zhí)行這些寫(xiě)入和擦除操作1000次，以評(píng)估重復(fù)操作特性?？梢岳缤ㄟ^(guò)使寫(xiě)入和擦除操作中的脈沖寬度變窄來(lái)評(píng)估高速操作特性。并且，在1000次重復(fù)操作之后，在寫(xiě)入狀態(tài)下停止10個(gè)元件X 2列中的一列，在擦除狀態(tài)下停止剩余的一列，從而測(cè)定寫(xiě)入狀態(tài)和擦除狀態(tài)下的電阻值。接著，在13(TC的爐中保持1小時(shí)，以進(jìn)行高溫保持加速試驗(yàn)。之后，讀取寫(xiě)入狀態(tài)和擦除狀態(tài)下的電阻值，并比較高溫保持加速試驗(yàn)前后的電阻值，以評(píng)估信息的保持特性。如此得到的根據(jù)實(shí)例1的存儲(chǔ)元件的重復(fù)特性如圖4所示。 接下來(lái)，擦除電壓Ve由0.7V變?yōu)?.5V，其中，寫(xiě)入電壓Vw為3.0V、脈沖寬度為100ns，寫(xiě)入柵極電壓Vgw為1. 3V和1. 8V、脈沖寬度為1 y s，以及擦除柵極電壓為3. 0V、脈沖寬度為10 P s。重復(fù)該操作1000次，隨后，測(cè)試在130°C、1小時(shí)的高溫保持前后寫(xiě)入狀態(tài)(低電阻狀態(tài))和擦除狀態(tài)(高電阻狀態(tài))下的電阻值的擦除電壓依賴性。該結(jié)果如圖5(A)至(C)所示，實(shí)線表示保持前的電阻值，點(diǎn)線表示保持后的電阻值。
接下來(lái)，通過(guò)使用根據(jù)比較實(shí)例1的由Cu-Te-Si基成分組成的樣品使用相似的方法進(jìn)行相似測(cè)試所得的結(jié)果如圖6(A)至(C)所示。通過(guò)其可以得到良好的保持特性以及在其中可以保持寫(xiě)入和擦除(即低電阻狀態(tài)和高電阻狀態(tài))的脈沖寬度直到10y s，當(dāng)該脈沖寬度變窄直到100ns時(shí)很難保持寫(xiě)入和擦除(即低電阻狀態(tài)和高電阻狀態(tài))。同樣，圖7(A)至(C)示出了通過(guò)利用根據(jù)比較實(shí)例2的由Cu-Zr-Te-Si基成分組成的樣品進(jìn)行相似測(cè)試所得的結(jié)果。與僅使用Cu作為操作離子(在存儲(chǔ)操作中起作用)的比較實(shí)例1的結(jié)果相比，短脈沖操作中的保持特性具有更優(yōu)的趨勢(shì)，但與實(shí)例1相比，其高電阻狀態(tài)和低電阻狀態(tài)下的保持特性較差。其間，圖中的"P麗"和"P恥"分別表示寫(xiě)入時(shí)的脈沖寬度和擦除時(shí)的脈沖寬度。 從這些結(jié)果可知，具體地，實(shí)例1使用Al、比較實(shí)例1和2的每一個(gè)使用Si作為在擦除中形成高電阻層(氧化層)的元素，通過(guò)包含A1，在實(shí)例1中，高速操作穩(wěn)定性得到提高，高速操作后寫(xiě)入和擦除電阻的保持特性得到顯著改善。此外，當(dāng)將使用Cu作為在存儲(chǔ)操作中起作用的操作離子的比較實(shí)例1與使用Zr的實(shí)例1相比時(shí)，由于實(shí)例1中包含了Zr，所以在用短脈沖執(zhí)行寫(xiě)入的情況下的記錄保持特性得到很大改善。并且，當(dāng)將包含Zr
13而不包含Al的比較實(shí)例2與包含Zr和Al的實(shí)例1相比時(shí)，含有Al的實(shí)例1中擦除特性得到了改善。 此外，根據(jù)比較實(shí)例2的樣品在與圖4相同條件下的重復(fù)特性的測(cè)定結(jié)果在圖8中示出。與實(shí)例1相比，比較實(shí)例2具有不同的重復(fù)特性，其比實(shí)例1劣化。換句話說(shuō)，實(shí)例1中通過(guò)將Al以及Zr作為離子源層3中的載體離子，能夠進(jìn)行高速操作，且高速操作后
的數(shù)據(jù)保持特性也變得優(yōu)異。
〈實(shí)驗(yàn)2> 使用與實(shí)例1相似的方式測(cè)定分別使用Ta、 Cr、 Ti和W_Zr_Nb合金作為載體離子的實(shí)例2至5的重復(fù)保持特性。脈沖寬度為lOOnm時(shí)的結(jié)果如圖9(A)至(D)所示。
由實(shí)驗(yàn)1可知，與使用Cu作為載體離子的情況相比，在使用Zr作為載體離子的情況下能夠改善操作特性。然而，除此之外，甚至在使用Ta、Cr、Ti和W時(shí)，通過(guò)在離子源層3中包含Al，也能夠在高速操作后獲得與Zr同樣的具有優(yōu)異保持特性的操作特性。雖然原因尚不清楚，但可以認(rèn)為這是因?yàn)榕c僅使用Cu的情況相比，當(dāng)使用Zr、Ta、Cr、Ti等作為載體離子時(shí)，寫(xiě)入操作中形成的金屬態(tài)導(dǎo)電通道在諸如Te的硫族化物的固體電解質(zhì)中是穩(wěn)定的。因此，可以容易地類(lèi)推，除了實(shí)驗(yàn)1和2中測(cè)試的Zr、 Ta、 Cr、 Ti，只要金屬態(tài)導(dǎo)電通道在硫族化物固體電解質(zhì)中是穩(wěn)定的，就能得到相似的效果。特別地，在使用周期表中的4A、5A和6A族的過(guò)渡金屬元素之一 (Ti、 Zr、 Hf 、 V、 Nb、 Ta、 Cr、 Mo、 W)作為載體離子的情況下，可以獲得高速操作性和數(shù)據(jù)保持特性。此外，從圖9(D)(實(shí)例5)可以看出，當(dāng)使用過(guò)渡金屬元素W-Zr-Nb的混合物作為載體離子時(shí)，同樣可以獲得高速操作性和數(shù)據(jù)保持特性。因此，可以容易地類(lèi)推，可以包含上述過(guò)渡金屬元素中的兩種或兩種以上，或者只要主要使用那些過(guò)渡金屬元素，甚至在也包含其他元素時(shí)，也能夠獲得相似的操作特性。
〈實(shí)驗(yàn)3> 通過(guò)將Zr和Te之間的恒定當(dāng)量比設(shè)為l，并將Al的成分比從10%、20%、40%、50%、60%變化至70% (實(shí)例6-9、比較實(shí)例3和4)，研究了適于本發(fā)明的Al的添加量。使用與實(shí)例1和2相似的方式的脈沖寬度為100ns時(shí)的重復(fù)保持試驗(yàn)結(jié)果如圖10所示。
可以看出這種趨勢(shì)隨著Al含量增加，低電阻狀態(tài)和高電阻狀態(tài)下顯現(xiàn)出明顯不同，同時(shí)保持特性也得到改善。當(dāng)Al含量過(guò)小時(shí)，由于Al添加的效果微弱，所以擦除操作中不能形成諸如氧化層的良好的高電阻層，從而不會(huì)因擦除而出現(xiàn)足夠高的高電阻值。然而，當(dāng)Al含量增大至成分比為70原子％時(shí)，盡管能夠?qū)懭牒筒脸３痔匦粤踊?，特別是在寫(xiě)入時(shí)的保持特性劣化。據(jù)推測(cè)，這也可能因?yàn)锳l添加過(guò)多，從而太容易形成諸如氧化層的高電阻層。因此，能夠獲得良好特性的Al的添加量?jī)?yōu)選地在20%和60%之間并包括20%禾卩60%。
〈實(shí)驗(yàn)4> 根據(jù)實(shí)例10-15，研究了使用Zr和Cu作為離子源層3中的載體離子的情況。在實(shí)例10-15中，Zr和Cu的比率Zr/(Cu+Zr)在1、0. 69、0. 5、0. 32、0. 15和0變化。使用與
實(shí)例1至3相似的方式的脈沖寬度為100ns時(shí)的重復(fù)保持試驗(yàn)的結(jié)果如圖11 (A)至(F)所示。 從圖11的結(jié)果可以看出，甚至在一定量的Zr載體離子由Cu替代時(shí)，也表現(xiàn)出相似的操作特性。然而，如圖所示，當(dāng)Zr/(Cu+Zr)的比率開(kāi)始小于0. 1時(shí)，擦除側(cè)的保持特性 開(kāi)始劣化。因此，優(yōu)選地，Zr/(Cu+Zr)的值大于O. 15。當(dāng)使用除Zr之外的過(guò)渡金屬元素 (Ti、Hf、V、Nb、Ta、Cr、Mo、W)等作為載體離子時(shí)也是如此。同樣，可以容易地類(lèi)推，除Cu以 外，將Ag、Ni、Zn等添加到上述過(guò)渡金屬元素中也能夠獲得相似的結(jié)果。
〈實(shí)驗(yàn)5> 根據(jù)實(shí)例16-17，分別研究了將Ge和Si添加到Al(中作為在擦除時(shí)形成氧化物的 元素的情況下的效果。此外，對(duì)實(shí)例18進(jìn)行了相似的研究，其中，在實(shí)例18中用Mg代替Al。 使用與實(shí)驗(yàn)1至4相似的方式的脈沖寬度為100ns時(shí)的重復(fù)保持試驗(yàn)的結(jié)果如圖12(A)至 (C)所示。 添加Ge和添加Si的情況(實(shí)例16和17)，均表現(xiàn)出反映了 Zr作為載體離子的良 好寫(xiě)入特性。也就是說(shuō)，可以將Ge或Si添加到Al中。此外，在使用Mg的情況下，盡管可 以如實(shí)例18—樣替換全部的A1，但也可以替換一部分A1以將Mg加入其中。
〈實(shí)驗(yàn)6> 進(jìn)行實(shí)驗(yàn)以確認(rèn)沒(méi)有寫(xiě)入用的高電阻層2時(shí)，使用離子源層3的存儲(chǔ)元件10是否 能夠動(dòng)作。圖13(A)和(B)示出了沒(méi)有高電阻層2的實(shí)例19的直流回路的特性評(píng)估結(jié)果。 同時(shí)，具有高電阻層2的實(shí)例1的結(jié)果也在圖14(A)和(B)中示出。 如圖13(A)和(B)所示的結(jié)果可知，對(duì)于沒(méi)有高電阻層2的元件，盡管初始電阻較 低，但在元件尺寸非常小的情況下，其通過(guò)對(duì)元件的正施加電壓變?yōu)榈碗娮?，通過(guò)負(fù)施加電 壓變?yōu)楦唠娮瑁瑥亩踔猎跊](méi)有高電阻層時(shí)也能夠進(jìn)行存儲(chǔ)操作。 雖然以上通過(guò)給出實(shí)施例和實(shí)例對(duì)本發(fā)明進(jìn)行了描述，但本發(fā)明并不限于以上的 實(shí)施例和實(shí)例，可進(jìn)行各種改變。
權(quán)利要求
一種存儲(chǔ)元件，所述存儲(chǔ)元件具有在第一電極和第二電極之間的包含離子源層的存儲(chǔ)層，并通過(guò)所述存儲(chǔ)層電特性的變化來(lái)存儲(chǔ)信息，其中，所述離子源層包括Al(鋁)，以及離子導(dǎo)電材料和待離子化的金屬元素。
2. 根據(jù)權(quán)利要求l所述的存儲(chǔ)元件，其中，所述離子源層包括Ge(鍺)、Mg(鎂)以及 Si(硅)中的至少一種。
3. 根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中，包含在所述離子源層中的A1的含量在20原 子％和60原子％之間并包括20原子％和60原子％。
4. 根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中，所述離子源層包括作為所述金屬元素的過(guò) 渡金屬元素Ti (鈦)、Zr (鋯)、Hf (鉿)、V(釩)、Nb(鈮)、Ta(鉭)、Cr (鉻)、Mo(鉬)和 W(鴇)中的至少一種。
5. 根據(jù)權(quán)利要求4所述的存儲(chǔ)元件，其中，所述金屬元素為Zr、Ti和Cr中的至少一種。
6. 根據(jù)權(quán)利要求4所述的存儲(chǔ)元件，其中，所述離子源層包括作為所述金屬元素的 Cu(銅)。
7. 根據(jù)權(quán)利要求6所述的存儲(chǔ)元件，其中，所述離子源層中所述過(guò)渡金屬元素和Cu的 比率(過(guò)渡金屬元素的組分比，原子％ )/KCu的組分比，原子％ ) + (過(guò)渡金屬元素的組分 比，原子％ )}大于O. 15。
8. 根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中，所述存儲(chǔ)層的所述離子導(dǎo)電材料為S(硫)、 Se (硒)和Te (碲)中的至少一種。
9. 根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中，所述存儲(chǔ)層具有在所述離子源層和所述第 一電極之間的高電阻層，所述高電阻層的電阻值高于所述離子源層。
10. —種存儲(chǔ)元件，所述存儲(chǔ)元件具有在第一電極和第二電極之間的包含離子源層的 存儲(chǔ)層，并且通過(guò)所述存儲(chǔ)層電特性的變化來(lái)存儲(chǔ)信息，其中，所述離子源層包括A1(鋁)和Mg(鎂)中的至少一種， 以及離子導(dǎo)電材料和待離子化的金屬元素。
11. 一種存儲(chǔ)裝置，包括多個(gè)存儲(chǔ)元件，所述每個(gè)存儲(chǔ)元件具有在第一電極和第二電極之間的包含離子源層的 存儲(chǔ)層，并且通過(guò)所述存儲(chǔ)層電特性的變化來(lái)存儲(chǔ)信息，脈沖施加器件，用來(lái)將電壓或電流脈沖選擇性地施加到所述多個(gè)存儲(chǔ)元件，其中， 所述離子源層包括Al (鋁)，以及離子導(dǎo)電材料和待離子化的金屬元素。
12. 根據(jù)權(quán)利要求11所述的存儲(chǔ)裝置，其中，所述離子源層包括Ge(鍺)、Mg(鎂)和 Si(硅)中的至少一種。
13. 根據(jù)權(quán)利要求11所述的存儲(chǔ)裝置，其中，包含在所述離子源層中的A1的含量在20 原子％和60原子％之間并包括20原子％和60原子％。
14. 根據(jù)權(quán)利要求11所述的存儲(chǔ)裝置，其中，所述離子源層包括作為所述金屬元素的 過(guò)渡金屬元素Ti (鈦)、Zr (鋯)、Hf (鉿)、V(釩)、Nb (鈮)、Ta(鉭)、Cr (鉻)、Mo (鉬)和 W(鴇)中的至少一種。
15. 根據(jù)權(quán)利要求14所述的存儲(chǔ)裝置，其中，所述金屬元素為Zr、Ti和Cr中的至少一種。
16. 根據(jù)權(quán)利要求14所述的存儲(chǔ)裝置，其中，所述離子源層包括作為所述金屬元素的 Cu(銅)。
17. 根據(jù)權(quán)利要求16所述的存儲(chǔ)裝置，其中，所述離子源層中過(guò)渡金屬元素和Cu的比率(過(guò)渡金屬元素的組分比，原子％ )/KCu的組分比，原子％ ) + (過(guò)渡金屬元素的組分 比，原子％ )}大于O. 15。
18. 根據(jù)權(quán)利要求ll所述的存儲(chǔ)裝置，其中，所述存儲(chǔ)層的所述離子導(dǎo)電材料為 S(硫)、Se(硒)和Te(碲)中的至少一種。
19. 根據(jù)權(quán)利要求11所述的存儲(chǔ)裝置，其中，所述存儲(chǔ)層具有在所述離子源層和所述 第一電極之間的高電阻層，所述高電阻層的電阻值高于所述離子源層。
20. 根據(jù)權(quán)利要求11所述的存儲(chǔ)裝置，其中，每個(gè)所述存儲(chǔ)元件存儲(chǔ)兩個(gè)以上的多值 信息。
21. 根據(jù)權(quán)利要求11所述的存儲(chǔ)裝置，其中，在相鄰的多個(gè)存儲(chǔ)元件中，構(gòu)成所述存儲(chǔ) 元件的至少一部分層由同一層共同形成。
22. 根據(jù)權(quán)利要求21所述的存儲(chǔ)裝置，其中，所述多個(gè)存儲(chǔ)元件中共同的所述層是高 電阻層、所述離子源層以及所述上部電極，對(duì)每一元件單獨(dú)形成所述下部電極。
全文摘要
本發(fā)明提供一種電阻變化型存儲(chǔ)裝置，該裝置能夠提高在存儲(chǔ)狀態(tài)和擦除狀態(tài)下的電阻值的保持能力。包括高電阻層(2)和離子源層(3)的存儲(chǔ)層(5)被設(shè)置在下部電極(1)和上部電極(4)之間。離子源層(3)包括作為添加元素的Al(鋁)，以及諸如S(硫)、Se(硒)和Te(碲)(硫族化物元素)的離子導(dǎo)電材料和諸如Zr(鋯)的待離子化的金屬元素。由于離子源層(3)中包括鋁，在擦除操作中在陽(yáng)極上形成了包括Al(Al氧化物)的高電阻層。因此，改善了高電阻狀態(tài)下的保持特性，同時(shí)提高了操作速度。
文檔編號(hào)H01L49/00GK101765914SQ20088010125
公開(kāi)日2010年6月30日 申請(qǐng)日期2008年7月31日 優(yōu)先權(quán)日2007年8月6日
發(fā)明者保田周一郎, 大場(chǎng)和博, 水口徹也 申請(qǐng)人:索尼公司