專利名稱：靜電放電保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電(ESD)保護(hù)電路，更具體而言，涉及一種用于易因靜電 放電受損害的片上系統(tǒng)(SoC)的ESD保護(hù)電路。
背景技術(shù)：
已知靜電放電(ESD)會給諸如集成電路(IC)的小規(guī)模器件造成問題。這是因為 在具有接地和電源引腳和焊盤的IC中，一個引腳/焊盤上的ESD尖峰可能破壞整個芯片。 已經(jīng)提出了多種解決該問題的方法。已知向IC提供一種電路，該電路在出現(xiàn)靜電放電時， 形成ESD電流的電流放電路徑，并將IC焊盤的電壓箝位在充分低的水平，以避免損壞IC的 部件。圖1和2示出了提供ESD保護(hù)的已知結(jié)構(gòu)的實例。圖1示意性地示出了 IC的兩個電路模塊1、2。模塊1、2可以分別表示IC的模擬 和數(shù)字電路部件，并假定每個由不同的片外電源電壓來供電。在模塊1的情形中，該電源電 壓是Vddl，在模塊2的情形中電源電壓是Vdd2。模塊在負(fù)電源電壓Vssl和Vss2下操作， 雖然在實際中兩個負(fù)電源電壓都接地。每個模塊1、2設(shè)置有連接到設(shè)置在在IC外部的IC引腳(未示出)的一系列鍵合 焊盤(由小的方框表示，其中模塊1的焊盤顯示為陰影線)。對于每個模塊，至少一個焊盤 連接到正電壓源引腳(Vdd)，至少一個連接到負(fù)電壓源引腳(Vss)。這些焊盤在下文中被統(tǒng) 稱為“電壓源”焊盤。其它的焊盤連接到數(shù)字/模擬信號輸入/輸出引腳、時鐘信號引腳等 等。這些其它焊盤在下文中被稱為“信號”焊盤。為了提供ESD保護(hù)，多個ESD保護(hù)環(huán)圍繞芯片整個外圍延伸。為每個Vdd提供一 個環(huán)，為每個Vss提供一個環(huán)。從而，在圖1的實例中，提供了 4個ESD保護(hù)環(huán)。每個環(huán)直 接連接到IC封裝的電壓源引腳中的對應(yīng)一個。從而，圖1中的環(huán)3連接到Vddl，環(huán)4連接 到Vssl，環(huán)5連接到Vdd2，環(huán)6連接到VSS2。每個電壓源焊盤經(jīng)由ESD保護(hù)電路耦合到相 同極性的每個環(huán)，該ESD保護(hù)電路被設(shè)計用于一旦給定焊盤上的電壓超過擊穿電壓(例如， 由于電壓尖峰)時提供放電路徑。與給定模塊相關(guān)聯(lián)的每個信號焊盤進(jìn)一步經(jīng)由ESD保護(hù) 電路耦合到該模塊的兩個電壓源焊盤。因此，例如，模塊1的信號焊盤將耦合到提供Vddl 和Vssl的電壓源焊盤。圖2詳細(xì)示出了在4個模塊的IC具有相應(yīng)的正和負(fù)電源電壓(Vddl Vdd4，以及 Vssl Vdd4)的情形下一個模塊的ESD保護(hù)結(jié)構(gòu)(由Vddl和Vssl供電)。背靠背二極管 連接在電壓源焊盤Vddl和Vssl與每個相同極性的ESD保護(hù)環(huán)之間。每個ESD保護(hù)環(huán)連接 到焊盤，該焊盤直接連接到對應(yīng)的電壓源引腳(圖2僅示出了 Vddl和Vssl的焊盤)。應(yīng)該 注意，Vddl焊盤上的電壓不能比其它正電源電壓的ESD保護(hù)環(huán)上的電壓高或低超過二極管 正向電壓(標(biāo)稱0.7伏)，因為某個二極管將會開啟并接通，從而使該焊盤電壓放電。同樣 地對于Vssl焊盤也成立。應(yīng)該想到，該ESD保護(hù)結(jié)構(gòu)不僅在IC工作期間提供保護(hù)，還在引線鍵合工作期間 提供保護(hù)，在該引線鍵合工作期間將芯片上的焊盤被鍵合到與IC封裝相關(guān)聯(lián)的引腳，只要待鍵合的第一焊盤是ESD保護(hù)環(huán)連接著的Vsscom和Vddcom焊盤。然后，電壓源或信號焊 盤上出現(xiàn)的任何尖峰將通過其所耦合的一個或多個背對背二極管對以及通過ESD保護(hù)環(huán) 中的一個傳導(dǎo)至所連接的Vdd或Vss焊盤。針對每個SoC單元需要一對ESD保護(hù)軌是一項很大的不利。例如，具有5個內(nèi)部 模塊的SoC將需要5對ESD環(huán)，這將可能增加芯片的大小并造成優(yōu)先擊穿機(jī)制，因為有些軌 跡可能相比其他(例如如果連接采用不同長度的電線進(jìn)行)具有較低的歐姆路徑。更不利 的是，每個電壓源焊盤與每個及所有其它相同極性的ESD保護(hù)環(huán)之間的背對背二極管對的 需求將要求芯片上大量的二極管和電路連接，這同樣會增加芯片的大小并引入進(jìn)一步的擊 穿機(jī)制。

發(fā)明內(nèi)容
根據(jù)本發(fā)明第一方面，提供了一種具有多個電路模塊的集成電路，每個模塊具有 一個或多個正電壓源焊盤、一個或多個負(fù)電壓源焊盤以及一個或多個信號焊盤。所述集成 電路還包括靜電保護(hù)電路，所述靜電保護(hù)電路包括第一靜電放電保護(hù)軌，用于連接到正電 壓源點；第二靜電放電保護(hù)軌，用于連接到負(fù)電壓源點；以及第一保護(hù)電路，其將每個所述 信號焊盤都耦合到所述第一和第二靜電放電保護(hù)軌二者，所述第一保護(hù)電路用于當(dāng)過大電 壓出現(xiàn)在所述信號焊盤中的一個上時提供到第一和第二環(huán)中的一個的傳導(dǎo)路徑。本發(fā)明至少一些實施例的益處在于，與前面描述的已知電路相比，僅需要單個的 ESD電壓源和負(fù)的(例如接地)軌。這使所述IC能夠采用較少的部件和連接來構(gòu)建，從而 使其物理尺寸最小化，并減少了電連接的復(fù)雜性。并且不需要在每個以及每對電源焊盤之 間提供保護(hù)電路——已知例子是需要這樣的。此外，將所有負(fù)(接地)焊盤連接到公共接 地軌避免了需要通過另外的保護(hù)電路將每個接地焊盤連接到每個其它的接地焊盤。為了向所述負(fù)(例如接地)電源焊盤提供ESD保護(hù)，所述第二靜電放電保護(hù)軌可 連接到每個所述負(fù)電源電壓焊盤。類似地，為了向所述正電源焊盤提供ESD保護(hù)，可以提供 第二保護(hù)電路，所述第二保護(hù)電路將每個所述正電壓源焊盤耦合到所述第一靜電放電保護(hù) 軌，其中所述第二保護(hù)電路用于當(dāng)過大電壓出現(xiàn)在所述正電壓源焊盤中的一個上時提供到 所述第一環(huán)的傳導(dǎo)路徑。在本發(fā)明實施例中，對于每個焊盤所述第一和第二保護(hù)電路包括一對背對背二極 管，所述一對背對背二極管將所述焊盤耦合到所述靜電放電保護(hù)軌中的對應(yīng)一個。在一個實例中，本發(fā)明適用于不同電路模塊的所述正電壓源焊盤連接到所述集成 電路的不同的電壓源引腳的情形。為了有助于將焊盤連接到所述ESD保護(hù)環(huán)，這些環(huán)可以基本上圍繞所述集成電路 的整個外圍延伸。根據(jù)本發(fā)明第二方面，提供了一種具有多個電路模塊的集成電路，每個模塊具有 一個或多個正電壓源焊盤、一個或多個負(fù)電壓源焊盤以及一個或多個信號焊盤。所述集成 電路還包括靜電保護(hù)電路，所述靜電保護(hù)電路包括第一靜電放電保護(hù)軌，用于連接到正電 壓源點；第一保護(hù)電路，所述第一保護(hù)電路將每個所述正電壓源焊盤耦合到所述第一靜電 放電保護(hù)軌，所述第一保護(hù)電路用于當(dāng)過大電壓出現(xiàn)在所述正電壓源焊盤中的一個上時提 供到第一環(huán)的傳導(dǎo)路徑；第二靜電放電保護(hù)軌，用于連接到負(fù)電壓源點以及每個所述負(fù)電源電壓焊盤；以及第二保護(hù)電路，所述第二保護(hù)電路將每個所述信號焊盤耦合到所述第一 和第二靜電放電保護(hù)軌二者，所述第二保護(hù)電路用于當(dāng)過大電壓出現(xiàn)在所述信號焊盤中的 一個上時提供到第一和第二環(huán)中的一個的傳導(dǎo)路徑。


圖1示意性示出了現(xiàn)有技術(shù)的具有ESD保護(hù)環(huán)的片上系統(tǒng)；圖2示意性示出了圖1的SoC的ESD保護(hù)電路；圖3是體現(xiàn)本發(fā)明的片上系統(tǒng)的電壓源焊盤和接地焊盤的示意圖；圖4是體現(xiàn)本發(fā)明的片上系統(tǒng)的箝位電路示意圖；以及圖5示出了舉例說明圖4脈沖放電路徑的示意圖。
具體實施例方式如前面所述，片上系統(tǒng)(SoC)ESD保護(hù)電路通常依賴于為系統(tǒng)內(nèi)每個單元提供一 對在外圍延伸的ESD保護(hù)環(huán)，其中每個單元需要自己的正電源和負(fù)電源電壓。這些方法未 能認(rèn)識到對于每個極性，單個ESD保護(hù)環(huán)是足夠了的，只要該環(huán)耦合到該極性所有的電源 電壓焊盤?？紤]例如四個單元SoC IC，每個單元要求正電源電壓Vddl Vdd4以及負(fù)電源電 壓Vssl Vss4。第一點要注意的是可將電壓源以單個、公共負(fù)電源電壓，即接地信號來引 用。如圖3中示意性地示出，四個模塊中所有負(fù)電源焊盤直接連接到公共“接地” ESD保護(hù) 環(huán)。該環(huán)則直接連接到公共Vss焊盤，“VSSC0M”，其鍵合到IC封裝的Vsscom引腳。四個正 電壓源焊盤類似地耦合到公共ESD保護(hù)環(huán)，但經(jīng)由各自的背對背二極管對。該環(huán)直接連接 到公共Vdd焊盤，“VDDC0M”，其鍵合到IC封裝的Vddcomm引腳。圖3進(jìn)一步示出了信號焊 盤“SP1”，其屬于由VDDl和VSSl供電的第一 SoC模塊。SPl通過各自的背對背二極管對耦 合到焊盤VDDl和VSSl。與傳統(tǒng)的SoC IC相比，ESD保護(hù)環(huán)的數(shù)量從4減少為2。因此，所 需的給這些環(huán)供電的焊盤數(shù)量從4減少為2。本申請中在一般的意義上使用術(shù)語“二極管”來表示保護(hù)性電氣部件，其可以對任 一方向上出現(xiàn)的靜電放電進(jìn)行保護(hù)。例如，與利用圖3所示背對背二極管對所不同的，可以 使用任何適當(dāng)?shù)亩O管和/或晶體管和/或晶閘管等的設(shè)置，和/或?qū)OSFET的柵極和漏 極連接起來。在SoC鍵合期間，待鍵合的第一焊盤是VSSC0M，然后是VDDC0M。之后，鍵合順序從 ESD角度來看是不重要的，因為在電壓源或信號焊盤上出現(xiàn)的任何尖峰將通過公共ESD保 護(hù)環(huán)中的一個來放電。應(yīng)該意識到，與圖2中已知設(shè)置相比，需要較少的背對背二極管對來提供ESD保 護(hù)。此外，因為每個電源焊盤Vddl、Vdd2、Vdd3、Vdd4連接到公共的線(VDDCOM)，布線/電 路比圖2中所示設(shè)置要簡單。這有助于制造并減少其成本。此外，出現(xiàn)故障的可能性得以 減小，并避免了圖1和2的已知設(shè)置中存在的歐姆路徑的變化。為了提高額外的保護(hù)，與每個SoC的模塊相關(guān)聯(lián)的電壓源和接地焊盤經(jīng)由箝位電 路來連接。圖4是電壓焊盤和接地焊盤之間關(guān)系的示意圖。為簡明起見，圖4僅示出了第 一和第二模塊1、2的電壓源焊盤Vddl、Vdd2和接地焊盤Vssl、Vss2。如圖3中那樣，電壓源焊盤Vddl、Vdd2經(jīng)由背對背二極管DDk、DD2_c連接到公共電壓源線VDDC0M。如圖3中 那樣，第一和第二模塊的接地焊盤VSS1、VSS2直接連接到公共接地線VSSC0M。在每個模塊 (例如模塊1)中，每個電源焊盤(例如Vddl)經(jīng)由箝位電路CC連接到對應(yīng)的接地焊盤(例 如Vssl)。箝位電路CC包括保護(hù)結(jié)構(gòu)(例如兩個串聯(lián)的二極管)，其在電源電壓超過模塊 允許的擊穿電壓時提供放電路徑。箝位電路的目的是將電壓保持在預(yù)定的閾值，以防止電 壓達(dá)到或超過箝位電路的電壓。通過提供放電路徑使能量分散到其它地方，防止了對芯片 造成損壞，從而避免有危險的高電壓到達(dá)芯片模塊。放電路徑提供容易的路徑使能量下降， 以減少對芯片放電的機(jī)會，從而減少產(chǎn)生損壞的可能性。在ESD制造時的測試期間，所有Vss引腳初始都接地，Vdd浮置，接著將正電壓和 負(fù)電壓尖峰施加到每個信號引腳。然后，將所有Vdd引腳接地，Vss浮置，接著將正電壓和 負(fù)電壓尖峰施加到信號引腳。這些測試驗證了背對背二極管對信號焊盤的保護(hù)，因為ESD 能量將經(jīng)由這些背對背二極管放電。在接下來的一組測試中，將所有Vss引腳接地，并將所 有Vdd引腳連接到電源(Vdd)。然后，將每個Vdd引腳從電源斷開，并再次施加正的和負(fù)的 ESD尖峰。正的能量尖峰將經(jīng)由連接在待測試Vdd引腳和VDDCOM之間的背對背二極管來 放電。負(fù)的能量尖峰可以經(jīng)由背對背二極管然后是連接到VSSCOM的串聯(lián)二極管箝位電路 來放電。然而，該放電路徑長度為3個二極管，這是不希望的。從而，Vdd和Vss引腳之間 (例如圖4中Vddl和Vssl之間)另外的箝位二極管對于負(fù)的能量尖峰允許更短的放電路 徑，只有2個二極管。在ESD脈沖出現(xiàn)電源焊盤上或者接地焊盤上的情形下，能量最終放電到公共接地 線VSSC0M。圖5針對已在電源焊盤Vdd2上出現(xiàn)的ESD事件示出了 ESD正向脈沖放電路徑 (由實箭頭表示)的實例。ESD能量從電源焊盤Vdd2，通過背對背二極管的設(shè)置DD2_C、通過 公共電源焊盤Vddcom且最終通過電容C放電到公共接地線VSSC0M。讓電容C成為外部去 耦電容(即芯片外的)是方便的。為清楚起見，到公共接地線的連接在圖5左邊單獨標(biāo)記， 然而應(yīng)意識到，這與圖5右邊描述的公共接地線VSSCOM是相同的。圖5還示出了(采用虛線箭頭)ESD事件在Vss焊盤上的放電路徑。在此情形下， ESD脈沖將簡單連到接地點，其中所有電壓指向該接地點，即直接至公共接地線VSSC0M。本發(fā)明實施例的ESD保護(hù)電路避免了給SoC IC單獨的模塊供電的需要，因為公共 電壓源VDDCOM的提供確保了 ESD保護(hù)初始且同時提供給所有Vdd焊盤。類似地，公共接地 VSSCOM的提供確保了 ESD保護(hù)初始且同時提供給所有Vss焊盤。至于圖1中現(xiàn)有技術(shù)的設(shè) 置，可以以幾乎圍繞整個芯片延伸的環(huán)的形式設(shè)置公共電源和接地線。這是方便的設(shè)置，因 為它并不占據(jù)可用于在模塊間進(jìn)行布線的芯片面積。本發(fā)明實施例的ESD保護(hù)電路可在例如Sensium TZ1030芯片中利用，該芯片由 Toumaz技術(shù)有限公司制造。Sensium 芯片是超低功率無線傳感器接口平臺，其可用于醫(yī)療 應(yīng)用中，例如ECG監(jiān)測、溫度監(jiān)測以及監(jiān)測血糖和氧水平等等。芯片可以以每天一次讀數(shù)、 在IV下發(fā)送和接收2. 5nW功率?？稍诓∪松眢w上佩戴的傳感器生成信號，該信號發(fā)送給芯 片進(jìn)行處理/監(jiān)測。本發(fā)明實施例特別適于在Sensium 芯片中使用，其包含多個不同模塊。公共 ESD同時為所有焊盤提供保護(hù)，從而避免潛在的需要以特定的順序開啟芯片的負(fù)擔(dān)。一旦 Vddcom和Vsscom焊盤受到了 ESD保護(hù)，整個芯片就立即得到保護(hù)。
應(yīng)該注意，在出現(xiàn)ESD事件時SoC還容易受到潛在的損壞。與使部件出故障所不 同的，ESD事件可使SoC上的部件特性發(fā)生變化。這會導(dǎo)致出現(xiàn)從測試SoC來看并不能明 顯看出經(jīng)受住了損害的情形，從而沒有辦法知道ESD事件所具有的影響。本發(fā)明實施例提 供了更為可靠的方法來確保對SoC的ESD保護(hù)——通過所提供的基本上同時且即時的ESD 保護(hù)，從而使?jié)撛趽p壞的可能性最小化。這在用于醫(yī)療領(lǐng)域的SoC中是特別重要的，在該領(lǐng) 域中確保SoC的正確工作是至關(guān)重要的。然而，應(yīng)該理解的是，本發(fā)明實施例可以在 具有多個模塊的任意芯片中利用，從而 在任意數(shù)量的不限于醫(yī)療領(lǐng)域的不同應(yīng)用中利用。本領(lǐng)域技術(shù)人員將意識到，可對前面描述的實施例進(jìn)行各種修改，而不脫離本發(fā) 明的范圍。例如，雖然所描述的實施例對于每個模塊僅涉及單個正的和負(fù)的電源焊盤(Vss 和Vdd)，在一些情形下可向模塊提供多個這樣的電壓源焊盤。當(dāng)然，在此情形下，由于必須 為每個焊盤提供ESD保護(hù)，部件數(shù)量的節(jié)省與傳統(tǒng)的ESD保護(hù)解決方案相比更為顯著。
權(quán)利要求
一種具有多個電路模塊的集成電路，每個模塊具有一個或多個正電壓源焊盤、一個或多個負(fù)電壓源焊盤以及一個或多個信號焊盤，所述集成電路還包括靜電保護(hù)電路，所述靜電保護(hù)電路包括第一靜電放電保護(hù)軌，用于連接到正電壓源點；第二靜電放電保護(hù)軌，用于連接到負(fù)電壓源點；以及第一保護(hù)電路，所述第一保護(hù)電路將每個所述信號焊盤耦合到所述第一和第二靜電放電保護(hù)軌二者，所述第一保護(hù)電路用于當(dāng)過大電壓出現(xiàn)在所述信號焊盤中的一個上時提供到第一環(huán)和第二環(huán)中的一個的傳導(dǎo)路徑。
2.根據(jù)權(quán)利要求1所述的集成電路，其中，所述第二靜電放電保護(hù)軌連接到每個所述 負(fù)電源電壓焊盤。
3.根據(jù)權(quán)利要求1或2所述的集成電路，包括第二保護(hù)電路，所述第二保護(hù)電路將每個 所述正電壓源焊盤耦合到所述第一靜電放電保護(hù)軌，所述第二保護(hù)電路用于當(dāng)過大電壓出 現(xiàn)在所述正電壓源焊盤中的一個上時提供到所述第一環(huán)的傳導(dǎo)路徑。
4.根據(jù)權(quán)利要求3所述的集成電路，其中，對于每個焊盤所述第一和第二保護(hù)電路包 括一對背對背二極管，所述一對背對背二極管將所述焊盤耦合到所述靜電放電保護(hù)軌中的 對應(yīng)一個。
5.根據(jù)前述權(quán)利要求中任一項所述的集成電路，其中，不同電路模塊的所述正電壓源 焊盤連接到所述集成電路的不同的電壓源引腳。
6.根據(jù)前述權(quán)利要求中任一項所述的集成電路，所述第一和第二靜電放電保護(hù)軌中的 每一個基本上圍繞所述集成電路的整個外圍延伸。
7.一種具有多個電路模塊的集成電路，每個模塊具有一個或多個正電壓源焊盤、一個 或多個負(fù)電壓源焊盤以及一個或多個信號焊盤，所述集成電路還包括靜電保護(hù)電路，所述 靜電保護(hù)電路包括第一靜電放電保護(hù)軌，用于連接到正電壓源點；第一保護(hù)電路，所述第一保護(hù)電路將每個所述正電壓源焊盤耦合到所述第一靜電放電 保護(hù)軌，所述第一保護(hù)電路用于當(dāng)過大電壓出現(xiàn)在所述正電壓源焊盤中的一個上時提供到 第一環(huán)的傳導(dǎo)路徑；第二靜電放電保護(hù)軌，用于連接到負(fù)電壓源點以及每個所述負(fù)電源電壓焊盤；以及第二保護(hù)電路，所述第二保護(hù)電路將每個所述信號焊盤耦合到所述第一和第二靜電放 電保護(hù)軌二者，所述第二保護(hù)電路用于當(dāng)過大電壓出現(xiàn)在所述信號焊盤中的一個上時提供 到第一環(huán)和第二環(huán)中的一個的傳導(dǎo)路徑。
全文摘要
一種具有多個電路模塊的集成電路，每個模塊具有一個或多個正電壓源焊盤、一個或多個負(fù)電壓源焊盤以及一個或多個信號焊盤。所述集成電路還包括靜電保護(hù)電路，所述靜電保護(hù)電路包括第一靜電放電保護(hù)軌，用于連接到正電壓源點；第二靜電放電保護(hù)軌，用于連接到負(fù)電壓源點；以及第一保護(hù)電路，所述第一保護(hù)電路將每個所述信號焊盤耦合到所述第一和第二靜電放電保護(hù)軌二者，所述第一保護(hù)電路用于當(dāng)過大電壓出現(xiàn)在所述信號焊盤中的一個上時提供到第一環(huán)和第二環(huán)中的一個的傳導(dǎo)路徑。
文檔編號H01L23/60GK101884103SQ200880101208
公開日2010年11月10日 申請日期2008年7月14日 優(yōu)先權(quán)日2007年7月30日
發(fā)明者P·帕登 申請人:Toumaz科技有限公司