薄膜晶體管、及具有其的顯示裝置、和其制造方法

文檔序號：6901021閱讀：164來源：國知局

專利名稱：薄膜晶體管、及具有其的顯示裝置、和其制造方法
技術領域：
本發(fā)明涉及薄膜晶體管、及至少將薄膜晶體管用于像素部的顯示裝置、和其制造方法。
背景技術：
近年來，通過利用形成在具有絕緣表面的襯底上的半導體薄膜(厚度大約為幾十nm至幾百nm)來構成薄膜晶體管的技術引人注目。薄膜晶體管廣泛地應用于電子裝置如IC或電光裝置，尤其是作為顯示裝置的開關元件，正在積極地進行研究開發(fā)。作為顯示裝置的開關元件，使用利用非晶半導體膜的薄膜晶體管、利用多晶半導體膜的薄膜晶體管等。作為多晶半導體膜的形成方法，已知通過使用光學系統(tǒng)將脈沖振蕩受激準分子激光束加工為線形并通過使用線形光束對非晶硅膜進行掃描及照射以實現(xiàn)結晶化的技術。另外，作為顯示裝置的開關元件，使用利用微晶半導體膜的薄膜晶體管(參照專利文件1及2 )。[專利文件1日本專利申請公開He"-242724號公報 [專利文件2日本專利申請公開2005-49832號公報利用多晶半導體膜的薄膜晶體管具有如下優(yōu)點與利用非晶半導體膜的薄膜晶體管相比，其電場效應遷移率高2位數(shù)以上；可以在同一個襯底上一體形成顯示裝置的像素部和外圍驅動電路。然而，與利用非晶半導體膜時相比，其制造工序由于半導體膜的結晶化而被復雜化，這導致成品率的降低及成本的上升。另夕卜，還有如下問題在利用微晶半導體膜的反交錯型薄膜晶體管中，柵極絕緣膜及微晶半導體膜的界面區(qū)域中的結晶性低，而薄膜晶體管的電特性不好。發(fā)明內容鑒于上述問題，本發(fā)明的目的在于提供一種電特性良好的薄膜晶體管、以及具有該薄膜晶體管的顯示裝置、和其制造方法。本發(fā)明的技術要點之一是一種薄膜晶體管，包括形成在柵電極上的柵極絕緣膜；形成在柵極絕緣膜上的微晶半導體膜；形成在微晶半導體膜上的一對緩沖層；形成在一對緩沖層上的添加有賦予一種導電型的雜質元素的一對半導體膜；形成在添加有賦予一種導電型的雜質元素的一對半導體膜上的布線，其中，在柵極絕緣膜的一部分或全部或者微晶半導體膜的一部分或全部包含成為供體的雜質元素。此外，典型的是，本發(fā)明的特征在于在接觸于上述微晶半導體膜的柵極絕緣膜的區(qū)域中包含成為供體的雜質元素。在此情況下，有時在整個微晶半導體膜中包含成為供體的雜質元素。此外，有時只在接觸于柵極絕緣膜的區(qū)域中包含成為供體的雜質元素。在此情況下，在接觸于柵極絕緣膜的區(qū)域中形成包含成為供體的雜質元素的第一微晶半導體膜，并且在第一微晶半導體膜上形成第二微晶半導體膜。注意，第二微晶半導體膜不包含高于二次離子質量分析法 (SIMS，Secondary Ion Mass Spectrometry)的檢測限度的成為供體的雜質元素?；蛘?，本發(fā)明的特征在于在上述柵極絕緣膜中包含成為供體的雜質元素?；蛘?，本發(fā)明的特征在于形成接觸于柵極絕緣膜的第一微晶半導體膜；形成接觸于第一微晶半導體膜且包含成為供體的雜質元素的第二微晶半導體膜；形成接觸于包含成為供體的雜質元素的第二微晶半導體膜的第三微晶半導體膜。注意，第一微晶半導體膜及第三微晶半導體膜不包含高于SIMS的檢測限度的成為供體的雜質元素。注意，在此，柵極絕緣膜或微晶半導體膜所包含的成為供體的雜質元素的峰值濃度為6xl015atoms/cm3以上且3xl018atoms/cm3以下、優(yōu)選為3xl0"atoms/cm3以上且3xl0"atoms/cm3以下。此外，成為供體的雜質元素的濃度根據(jù)二次離子質量分析法中的濃度分布(濃度輪廓)的峰值濃度而決定?；蛘?，本發(fā)明的特征在于；形成包含成為供體的雜質元素的柵極絕緣膜或微晶半導體膜，并且制造將該微晶半導體膜用作溝道形成區(qū) 的薄膜晶體管。注意，在用作溝道的微晶半導體膜中，成為供體的雜質元素的峰值濃度為6xl0"atoms/cm3以上且3xl0"atoms/cm3以下、優(yōu)選為3xl016atoms/cm3以上且3xl017atoms/cm3以下。典型的是，在柵電極上形成柵極絕緣膜，將包含成為供體的雜質元素的氣體引入于反應室內后，在柵極絕緣膜上利用包含硅或鍺的沉積性氣體、以及氬形成包含成為供體的雜質元素的微晶半導體膜，并且利用該微晶半導體膜制造薄膜晶體管?；蛘?，在柵電極上形成柵極絕緣膜，在柵極絕緣膜上利用包含成為供體的雜質元素的氣體、包括硅或鍺的沉積性氣體、以及氫形成包含成為供體的雜質元素的第一微晶半導體膜，在該第一微晶半導體膜上利用包含硅或鍺的沉積性氣體、以及氫形成第二微晶半導體膜，并且利用該第一微晶半導體膜及第二微晶半導體膜制造薄膜晶體管?；蛘?，在柵電極上利用包含成為供體的雜質元素的氣體、以及包性氣體、以及氬形成包含成為供體的雜質元素的微晶半導體膜，并且利用該微晶半導體膜制造薄膜晶體管。或者，在等離子體CVD裝置的反應室內利用包含成為供體的雜質元素的氣體、包含硅或鍺的沉積性氣體，以及氫形成包含成為供體的雜質元素的保護膜之后，對所述反應室內插入形成柵電極的襯底，在柵電極上形成柵極絕緣膜，在柵極絕緣膜上利用包含硅或鍺的沉積性氣體，以及氬形成微晶半導體膜，并且利用該微晶半導體膜制造薄膜晶體管?；蛘?，在等離子體CVD裝置的反應室內流過包含成為供體的雜質元素的氣體之后，在形成柵電極的襯底上形成包含成為供體的雜質元素的柵極絕緣膜，在柵極絕緣膜上利用包含硅或鍺的沉積性氣體、以及氫形成微晶半導體膜，并且利用該微晶半導體膜制造薄膜晶體管?；蛘撸谛纬蓶烹姌O的襯底上形成柵極絕緣膜，在等離子體CVD 裝置的反應室內流過包含成為供體的雜質元素的氣體之后，在柵極絕緣膜上利用包含硅或鍺的沉積性氣體、以及氬形成包含成為供體的雜質元素的微晶半導體膜，并且利用該包含成為供體的雜質元素的微晶半導體膜制造薄膜晶體管。此外，在形成柵電極的襯底上形成第一柵極絕緣膜，在等離子體 CVD裝置的反應室內流過包含成為供體的雜質元素的氣體之后，在第一柵極絕緣膜上利用包含氧或氮的非沉積性氣體和包含硅的沉積性氣體形成包含成為供體的雜質元素的第二柵極絕緣膜，在第二柵極絕緣膜上形成微晶半導體膜，并且利用該微晶半導體膜制造薄膜晶體此外，在形成柵電極的襯底上形成第一柵極絕緣膜，在第一柵極絕緣膜上形成第二柵極絕緣膜之后，在等離子體CVD裝置的反應室內流過包含成為半導體的供體的雜質元素的氣體之后，在第二柵極絕包含成為供體的雜質元素的第三柵極絕緣膜，在第三柵極絕緣膜上利用包含硅或鍺的沉積性氣體、以及氫形成微晶半導體膜，并且利用該微晶半導體膜制造薄膜晶體管。注意，成為供體的雜質元素是磷、砷、或者銻。如果在柵電極上形成包含成為供體的雜質元素的柵極絕緣膜，或者將成為供體的雜質元素吸附在柵極絕緣膜上，則當形成微晶半導體膜時，可以提高與柵極絕緣膜的界面的結晶性。因此，可以通過將與柵極絕緣膜的界面的結晶性提高的微晶半導體膜用作溝道形成區(qū)，來制造薄膜晶體管。此夕卜，通過在接觸于柵極絕緣膜的微晶半導體膜中形成包含成為供體的雜質元素的微晶半導體膜，載流子在微晶半導體膜中移動的速度上升，所以可以制造電場效應遷移率高且導通電流高的薄膜晶體管此外，通過將柵極絕緣膜或微晶硅膜所包含的成為供體的雜質元素的峰值濃度設定為6xl0"atoms/cm3以上且3xl0"atoms/cm3以下、優(yōu)選為3xl0"atoms/cm3以上且3xl0"atoms/cm3以下，可以制造蓄積型薄膜晶體管(即，溝道形成區(qū)為低濃度N型的薄膜晶體管)。注意，值濃度設定得小于6xl015atoms/cm3時，成為供體的雜質元素的數(shù)量不足夠，而不能希望電場效應遷移率以及導通電流的上升。此外，因峰值濃度設定得大于3xl0"atoms/cm3時，閾值轉移到柵電壓的負側，而不用作晶體管，所以成為供體的雜質元素的濃度優(yōu)選為6xl015atoms/cm3以上且 3xl018atoms/cm3以下、更優(yōu)選為 3xl016atoms/cm3以上且3xl017atoms/cm3以下。此夕卜，通過在與柵極絕緣膜的界面的結晶性提高的微晶半導體膜上連續(xù)形成緩沖層，并且在緩沖層上形成源區(qū)及漏區(qū)、源布線及漏布線，形成薄膜晶體管。此外，本發(fā)明的特征在于形成連接到該薄膜晶體管的像素電極來制造顯示裝置。另外，通過利用本發(fā)明的微晶半導體膜制造薄膜晶體管(TFT )，并且將該薄膜晶體管用于像素部及驅動電路來制造顯示裝置。本發(fā)明的微晶半導體膜的與柵極絕緣膜的界面的結晶性高，所以利用該微晶半導體膜的薄膜晶體管的電場效應遷移率為2.5cm2/V.sec至 10cm2/V.sec，即利用非晶半導體膜的薄膜晶體管的5至20倍，因此可以在與像素部相同的襯底上一體形成驅動電路的一部分或全部，來形成系統(tǒng)4匕面板(system-on-panel)。此外，作為顯示裝置，包括發(fā)光裝置或液晶顯示裝置。發(fā)光裝置包括發(fā)光元件，而液晶顯示裝置包括液晶元件。發(fā)光元件將由電流或電壓控制亮度的元件包括于其范疇內，具體地說，包括有機EL (Electro Luminescence,即電致發(fā)光)以及無機EL。另夕卜，顯示裝置包括顯示元件被密封的面板、以及在該面板上安裝有包括控制器的IC等的模塊。再者，本發(fā)明之一涉及相當于在制造該顯示裝置的過程中完成顯示元件之前的一個方式的元件襯底，該元件襯底在多個像素中分別具備將電流提供給顯示元件的單元。具體地說，元件襯底既可是只形成有顯示元件的像素電極的狀態(tài)，又可是在形成用作像素電極的導電膜之后且在通過蝕刻形成像素電極之前的狀態(tài)，無論是任何狀態(tài)都可以。注意，在本說明書中，顯示裝置指的是圖像顯示裝置、發(fā)光裝置、或光源(包括照明裝置)。另外，安裝有連接器如FPC (柔性印刷電路)、TAB(巻帶式自動接合)膠帶或TCP(帶式載體封裝)的模塊、將印刷線路板設置在TAB帶或TCP端部上的模塊、或通過使用COG (玻璃上芯片)方式將IC (集成電路)直接安裝在顯示元件上的模塊都包括在顯示裝置中。根據(jù)本發(fā)明，形成與絕緣膜的界面的結晶性高的微晶半導體膜，并且將該微晶半導體膜用作溝道形成區(qū)，來可以制造電特性優(yōu)越的薄膜晶體管。此外，也可以制造具有其的顯示裝置。

圖1A和ID是本發(fā)明的薄膜晶體管的截面圖，圖1B、 1C、 1E 和1F是表示疊層膜中的峰值濃度的圖；圖2A和2E是本發(fā)明的薄膜晶體管的截面圖，圖2B至2D、 2F 是表示疊層膜中的峰值濃度的圖；圖3A是本發(fā)明的薄膜晶體管的截面圖，圖3B是表示疊層膜中的峰值濃度的圖；圖4A和4C是本發(fā)明的薄膜晶體管的截面圖，圖4B和4D是表示疊層膜中的峰值濃度的圖；圖5A是本發(fā)明的薄膜晶體管的截面圖，圖5B是表示疊層膜中的峰值濃度的圖；圖6是本發(fā)明的薄膜晶體管的截面圖；圖7A和7C是本發(fā)明的薄膜晶體管的截面圖，圖7B和7D是表示疊層膜中的峰值濃度的圖；圖8是說明形成柵極絕緣膜及微晶半導體膜的工序的時序圖的一個例子；圖9A至9C是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖IOA至IOC是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖IIA和IIB是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖12A至12C是說明本發(fā)明的顯示裝置的制造方法的俯視圖；圖13是說明形成柵極絕緣膜及^U曰曰半導體膜的工序的時序圖的一個例子；圖14是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖15是說明形成柵極絕緣膜及微晶半導體膜的工序的時序圖的一個例子；圖16是說明形成柵極絕緣膜及微晶半導體膜的工序的時序圖的一個例子；圖17A和17B是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖18是說明形成柵極絕緣膜及微晶半導體膜的工序的時序圖的一個例子；圖19是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖20是說明形成柵極絕緣膜及微晶半導體膜的工序的時序圖的一個例子；圖2l是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖22是表示可以應用于本發(fā)明的等離子體CVD裝置的結構的圖；圖23是表示可以應用于本發(fā)明的等離子體CVD裝置的結構的圖；圖24A和24B是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖25A至25D是說明可以應用于本發(fā)明的多級灰度掩模的圖；圖26A至26C是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖27A和27B是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖28A和28B是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖29A至29C是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖30A至30C是說明本發(fā)明的顯示裝置的制造方法的俯視圖；圖31是說明本發(fā)明的顯示裝置的制造方法的截面圖；圖32是說明本發(fā)明的顯示裝置的截面圖；圖33是說明本發(fā)明的顯示裝置的俯視圖；圖34是說明本發(fā)明的顯示裝置的俯視圖；圖35A和35B是說明本發(fā)明的顯示裝置的截面圖及俯視圖；圖36A至36C是說明本發(fā)明的顯示面板的立體圖；圖37A至37D是說明利用本發(fā)明的顯示裝置的電子裝置的立體圖；圖38是說明利用本發(fā)明的顯示裝置的電子裝置的圖；圖39是說明通過SIMS測定本發(fā)明的微晶硅膜中的磷濃度的結果的圖；圖40是說明通過SIMS測定本發(fā)明的微晶硅膜中的磷濃度的結果的圖；圖41是說明通過SIMS測定本發(fā)明的微晶硅膜中的磷濃度的結果的圖；圖42A至42E是說明樣品1至樣品5的結構的圖；圖43是說明通過n-PCD法測定微晶硅膜的栽流子的壽命的結果的圖；圖44是說明用于模擬實驗的模型的截面圖；圖45A和45B是表示通過模擬實驗而獲得的DC特性的圖；圖46A和46B是表示通過模擬實驗而獲得的DC特性的圖；圖47A和47B是表示通過模擬實驗而獲得的DC特性的圖；圖48A和48B是表示通過模擬實驗而獲得的導通電流的圖；圖49A和49B是表示通過模擬實驗而獲得的閾值的圖；圖50A和50B是表示通過模擬實驗而獲得的S值的圖；圖51A和51B是表示通過模擬實驗而獲得的最大電場效應遷移率的圖；圖52A至52C是說明薄膜晶體管的元件結構及等效電路的圖；圖53是說明薄膜晶體管的最大電場效應遷移率的圖；圖54是說明用于電路模擬實驗的電路圖的圖；圖55是說明微晶硅膜的厚度、供體濃度、以及閾值的圖。
具體實施方式
下面，參照

本發(fā)明的實施方式。注意，本發(fā)明不局限于以下說明，所述技術領域的普通人員可以很容易地理解一個事實就是，其方式和詳細內容可以在不脫離本發(fā)明的宗旨及其范圍的情況下被變換為各種各樣的形式。因此，本發(fā)明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。在以下說明的本發(fā)明的結構中，在不同的附圖中共同使用表示相同部分的附圖標記。實施方式1在此，參照圖1A至圖5B說明一種薄膜晶體管的結構，該薄膜晶體管的與柵極絕緣膜的界面的結晶性高，并且與現(xiàn)有的在溝道形成區(qū)中具有微晶半導體膜的薄膜晶體管相比，其電場效應遷移率及導通電流高。在圖1A所示的薄膜晶體管中，在襯底50上形成柵電極51，在柵電極51上形成柵極絕緣膜52a、 52b，在柵極絕緣膜52a、 52b上形成包含成為供體的雜質元素的微晶半導體膜61，在微晶半導體膜61 上形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜58，在微晶半導體膜58的一部分上形成一對緩沖層73，在一對緩沖層73上形成添加有賦予一種導電型的雜質元素的一對半導體膜72 (以下，也稱為源區(qū)及漏區(qū)72),在添加有賦予一種導電型的雜質元素的一對半導體膜72上形成布線71a至71c。就是說，在形成在柵極絕緣膜52b上的微晶半導體膜中，在柵極絕緣膜52b —側包含成為供體的雜質元素。
作為包含成為供體的雜質元素的微晶半導體膜61，形成包含其峰值濃度為6xl015atoms/cm3以上且3xl018atoms/cm3以下、優(yōu)選為 3xl016atoms/cm3以上且3xl017atoms/cm3以下的成為供體的雜質元素的^t晶半導體膜。此外，包括成為供體的雜質元素的微晶半導體膜61 的厚度為lnm以上且50nm以下。作為微晶半導體膜，有微晶硅膜、包括鍺的微晶硅膜等。此外，作為成為供體的雜質元素，有磷、砷、銻等。
通過將微晶半導體膜所包含的成為供體的雜質元素的峰值濃度設定于上述范圍內，可以提高柵極絕緣膜52b及微晶半導體膜61的界面的結晶性，并且可以降低微晶半導體膜61的電阻率，所以可以制造電場效應遷移率高且導通電流高的薄膜晶體管。注意，當將微晶半導體膜所包含的成為供體的雜質元素的峰值濃度設定得小于 6xl0"atoms/cir^時，成為供體的雜質元素的數(shù)量不足夠，而不能希望電場效應遷移率以及導通電流的上升。此外，因為當將微晶半導體膜所包含的成為供體的雜質元素的峰值濃度設定得大于 3xl0"atoms/cn^時，閾值轉移到柵電壓的負側，而不用作晶體管，所以成為供體的雜質元素的濃度優(yōu)選為6xl015atoms/cm3以上且 3xl018atoms/cm3以下、更優(yōu)選為 3xl016atoms/cm3以上且 3xl0"atoms/cin3以下。
這里的微晶半導體膜是包含非晶和結晶結構(包括單晶、多晶) 的中間結構的半導體的膜。該半導體是具有在自由能方面上穩(wěn)定的第三狀態(tài)的半導體，并是具有短程有序且晶格畸變的結晶半導體，其中粒徑為0.5nm至20nm的柱狀或針狀結晶對于襯底表面法線方向生長。另外，在多個微晶半導體之間存在非晶半導體。微晶半導體的典型例子的微晶硅的拉曼光鐠轉移到比表示單晶硅的520cm"低的波數(shù) 一側。就是說，微晶硅的拉曼光譜的峰值位于表示單晶硅的520cnT1 和表示非晶硅的480cm"之間。另外，包含至少1原子％或其以上的氫或囟素，以終結懸空鍵。再者，通過包含氦、氬、氪、氖等的稀有氣體來進一步促進晶格畸變，可以獲得穩(wěn)定性提高的優(yōu)良微晶半導體
膜。涉及這種微晶半導體膜的記述例如在美國專利4，409，134號中公開。
包含成為供體的雜質元素的微晶半導體膜61及微晶半導體膜58 分別以lnm以上且200nm以下、優(yōu)選為lnm以上且100nm以下、更優(yōu)選為lnm以上且50nm以下形成。包含成為供體的雜質元素的微晶半導體膜61、以及當該微晶半導體膜61的厚度薄時微晶半導體膜 58也用作之后形成的薄膜晶體管的溝道形成區(qū)。至少通過將包含成為供體的雜質元素的微晶半導體膜61的厚度設定為lnm以上且50nm 以下，可以制造完全耗盡型薄膜晶體管。
此外，優(yōu)選將微晶半導體膜的氧濃度、以及氮濃度設定得小于成為供體的雜質元素的濃度的IO倍，典型為小于3xl019atoms/cm3，更優(yōu)選為小于3xl018atoms/cm3 ，并且優(yōu)選將碳的濃度設定為 3xl0"atoms/cm3以下。通過降低氧、氮、以及碳混入于微晶半導體膜的濃度，可以抑制微晶半導體膜的缺陷的產(chǎn)生。再者，當氧、以及氮進入于微晶半導體膜中時，難以實現(xiàn)結晶化。因此，通過使微晶半導體膜中的氧濃度、氮濃度成較低并且包含成為供體的雜質元素，可以提高微晶半導體膜的結晶性。
此外，因為在本實施方式的包含成為供體的雜質元素的微晶半導
體膜中包含成為供體的雜質元素，所以通過與成膜同時或者成膜后對用作薄膜晶體管的溝道形成區(qū)的微晶半導體膜添加成為受體的雜質
元素，可以控制閾值。作為成為受體的雜質元素，典型有硼，并且將 B2H6、 BF3等雜質氣體以lppm至1000ppm、優(yōu)選以lppm至100ppm 的比例混入于氬化硅，即可。并且，將硼的濃度設定為成為供體的雜質元素的1/10左右、例如為lxl0"atoms/em3至6xl016atoms/cm3，即可。
此外，作為一對緩沖層73,使用非晶半導體膜?；蛘撸褂冒?含氟或氯等卣素的非晶半導體膜?；蛘撸褂冒姆蔷О雽w膜。將緩沖層73的厚度設定為50nm至200nm。作為非晶半導體膜，有非晶硅膜、或者包含鍺的非晶硅膜等。
因為一對緩沖層73由非晶半導體膜形成，所以其能隙比微晶半導體膜58大，并電阻率高，且遷移率比微晶半導體膜58低，即微晶半導體膜58的1/5至1/10。因此，在之后形成的薄膜晶體管中，緩沖層73用作高電阻區(qū)，而可以降低發(fā)生在源區(qū)及漏區(qū)72和微晶半導體膜61之間的漏電流。
襯底50可以使用通過利用熔化法或浮法而制造的無堿玻璃襯底如鋇硼硅酸鹽玻璃、鋁硼硅酸鹽玻璃、鋁硅酸鹽玻璃等、或陶瓷襯底，還可以使用具有能夠承受本制造工序中的處理溫度的耐熱性的塑料襯底等。此外，還可以應用在不銹鋼合金等金屬襯底表面上設置絕緣膜的襯底。
柵電極51由金屬材料形成。作為金屬材料，應用鋁、鉻、鈦、鉭、鉬、銅等。柵電極51的優(yōu)選實例由鋁或鋁和阻擋金屬的疊層結構體形成。作為阻擋金屬，應用鈦、鉬、鉻等難熔金屬。優(yōu)選設置阻擋金屬，以便防止鋁的小丘、鋁的氧化。
柵電極51以50nm以上且300nm以下的厚度形成。通過將柵電極51的厚度i殳定為50nm以上且100nm以下，可以防止之后形成的半導體膜或布線的破裂。另外，通過將柵電極51的厚度設定為150nm 以上且300nm以下，可以降低柵電極51的電阻，并可以實現(xiàn)襯底的大面積化。
注意，由于在柵電極51上形成半導體膜或布線，所以優(yōu)選將其端部加工為錐形形狀以防止破裂。此外，雖然未圖示，但是在該工序
中還可以同時形成與柵電極連接的布線、電容布線。
柵極絕緣膜52a及52b可以分別由厚度為50nm至150nm的氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜形成。這里，示出形成氮化硅膜或氮氧化硅膜作為柵極絕緣膜52a并形成氧化硅膜或氧氮化硅膜作為柵極絕緣膜52b來層疊它們的方式。注意，不使柵極絕緣膜具有兩層結構，而可以通過利用氧化硅膜、氮化硅膜、氧氮化硅膜、或者氮氧化硅膜的單層形成柵極絕緣膜。
通過使用氮化硅膜或氮氧化硅膜形成柵極絕緣膜52a，提高襯底 50和柵極絕緣膜52a的緊密力，在使用玻璃襯底作為襯底50的情況下，可以防止來自襯底50的雜質擴散到包含成為供體的雜質元素的微晶半導體膜61中，并且可以防止柵電極51的氧化。就是說，可以防止膜剝離，并可以提高之后形成的薄膜晶體管的電特性。另外，柵極絕緣膜52a及52b的厚度優(yōu)選分別為50nm以上，這是因為可以緩和由柵電極51的凹凸導致的覆蓋度降低的緣故。
這里，氧氮化硅膜指的是在其組成上氧含量多于氮含量的膜，作為其組成范圍包括55原子％至65原子％的氧、1原子％至20原子o/。的氮、25原子％至35原子％的Si、以及0.1原子％至10原子％的氫。此外，氮氧化硅膜指的是在其組成上氮含量多于氧含量的膜，作為其組成范圍包括15原子％至30原子％的氧、20原子％至35原子％的氮、25原子％至35原子％的Si、以及15原子％至25原子％的氫。
關于添加有賦予一種導電型的雜質元素的半導體膜72,在形成n 溝道型薄膜晶體管的情況下，可以添加磷作為典型的雜質元素，即將 PH3等的雜質氣體添加到氫化硅中，即可。另外，在形成p溝道型薄膜晶體管的情況下，可以添加硼作為典型的雜質元素，即將B2H6等的雜質氣體添加到氫化硅中，即可。通過將磷或硼的濃度設定為 lxlO"atoms/cmS至lxl021atoms/cm3,可以獲得與導電膜的歐姆接觸，而用作源區(qū)及漏區(qū)。添加有賦予一種導電型的雜質元素的半導體膜72 可以由微晶半導體或非晶半導體形成。添加有賦予一種導電型的雜質元素的半導體膜72以2nm以上且50nm以下的厚度形成。通過減少添加有賦予一種導電型的雜質元素的半導體膜的厚度，可以提高處理量。
布線71a至71c優(yōu)選由鋁、銅或添加有珪、鈥、釹、鈧、鉬等的耐熱性提高元素或小丘防止元素的鋁合金的單層或疊層形成。還可以采用如下疊層結構通過使用鈦、鉭、鉬、鎢或這些元素的氮化物形成與添加有賦予一種導電型的雜質元素的半導體膜接觸一側的膜，并在其上形成鋁或鋁合金。再者，還可以采用如下疊層結構鋁或鋁合金的上表面及下表面由鈦、鉭、鉬、鴒或這些元素的氮化物夾住。這里，示出布線71a至71c這三個層層疊的導電膜，并示出如下疊層導電膜布線71a、 71c由鉬膜構成，且導電膜71b由鋁膜構成；或者，布線71a、 71c由鈦膜構成，且導電膜71b由鋁膜構成。
接著，圖1B及圖1C利用曲線41及曲線42模式性地示出在柵極絕緣膜52a和52b、包含成為供體的雜質元素的微晶半導體膜61、不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜 58、緩沖層73的疊層部分中的由SIMS表示的成為供體的雜質元素的濃度分布。
如圖1B所示，圖1A所示的薄膜晶體管的成為供體的雜質元素的濃度在包含成為供體的雜質元素的微晶半導體膜61中具有高峰。注意，如圖1B所示，成為供體的雜質元素的濃度分布的高峰也可以位于包括成為供體的雜質元素的微晶半導體膜61的中央附近。此外，如圖1C的曲線42所示的成為供體的雜質元素的濃度分布那樣，成為供體的雜質元素的濃度分布的高峰也可以位于柵極絕緣膜52b及包含成為供體的雜質元素的微晶半導體膜61的界面附近。
注意，在微晶半導體膜中，成為供體的雜質元素無需僅包含于柵極絕緣膜一側。例如，如圖1D所示，也可以在整個微晶半導體膜中包含成為供體的雜質元素。就是說，也可以在柵極絕緣膜52b及一對緩沖層73之間設置有包含成為供體的雜質元素的微晶半導體膜61。
在圖1D所示的薄膜晶體管中，在襯底50上形成柵電極51,在柵電極51上形成柵極絕緣膜52a、 52b，在柵極絕緣膜52b上形成包含成為供體的雜質元素的微晶半導體膜61，在包括成為供體的雜質元素的微晶半導體膜61上形成一對緩沖層73，在一對緩沖層73上形成添加有賦予一種導電型的雜質元素的一對半導體膜72,在添加有賦予一種導電型的雜質元素的一對半導體膜72上形成布線71a至71c。
在本方式中，在柵極絕緣膜52b及一對緩沖層73之間形成包含成為供體的雜質元素的微晶半導體膜61。成為供體的雜質元素的峰值濃度優(yōu)選為6xl0"atoms/cm3以上且3xl0"atoms/cm3以下、更優(yōu)選為 3xl0"atoms/cm3以上且3xl0"atoms/cm3以下。此外，包含成為供體的雜質元素的微晶半導體膜61的厚度為5nm以上且100nm以下、優(yōu)選為10nm以上且50nm以下。此外，既可以在整個微晶半導體膜 61中成為供體的雜質元素的峰值濃度滿足上述濃度，又可以在柵極絕緣膜52b及微晶半導體膜61的界面附近具有高峰，并且從柵極絕緣膜52b向一對緩沖層73成為供體的雜質元素的濃度降低。此外，通過包含成為供體的雜質元素的微晶半導體膜61中的氧的峰值濃度、以及氮的峰值濃度小于成為供體的雜質元素的濃度的10倍，并且成為受體的雜質元素、典型的是硼的峰值濃度為成為供體的雜質元素的峰值濃度的1/10以下，可以進一步提高包含成為供體的雜質元素的微晶半導體膜的結晶性。
通過將微晶半導體膜所包含的成為供體的雜質元素的峰值濃度設定于上述范圍內，可以提高柵極絕緣膜52b及微晶半導體膜61的界面的結晶性，并且可以降低微晶半導體膜61的電阻率，所以可以制造電場效應遷移率高且導通電流高的薄膜晶體管。注意，當將微晶半導體膜所包含的成為供體的雜質元素的峰值濃度設定得小于 6xlO"atoms/cmS時，成為供體的雜質元素的數(shù)量不足夠，而不能希望電場效應遷移率以及導通電流的上升。此外，因為當將微晶半導體膜所包含的成為供體的雜質元素的峰值濃度設定得大于 3xl0"atoms/cir^時，閾值轉移到柵電壓的負側，而不用作晶體管，所以成為供體的雜質元素的濃度優(yōu)選為6xl015atoms/cm3以上且 3xl018atoms/cm3以下、更優(yōu)選為 3xl016atoms/cm3以上且 3xl017atoms/cm3以下。
接著，圖1E及圖1F利用曲線47、 48模式性地示出在柵極絕緣膜52a和52b、包含成為供體的雜質元素的微晶半導體膜61、緩沖層73的疊層部分中的由SIMS表示的成為供體的雜質元素的濃度分布。
如圖IE的曲線47所示，圖ID所示的薄膜晶體管的成為供體的雜質元素的濃度在設置于柵極絕緣膜52b及緩沖層73之間的包含成為供體的雜質元素的微晶半導體膜61中具有高峰。此外，如圖1F的曲線48所示的成為供體的雜質元素的濃度分布，成為供體的雜質元素的濃度分布的峰值也可以位于柵極絕緣膜52b及包含成為供體的雜質元素的微晶半導體膜61的界面附近，并且向緩沖層73濃度減少。接著，參照圖2A至2F表示不同于上述的方式。圖2A表示本實施方式所示的薄膜晶體管的截面。在圖2A所示的薄膜晶體管中，在襯底50上形成柵電極51，在柵電極51上形成柵極絕緣膜52a，在柵極絕緣膜52a上形成包含成為供體的雜質元素的柵極絕緣膜59，在柵極絕緣膜59上形成微晶半導體膜58，在微晶半導體膜58上形成一對緩沖層73，在一對緩沖層73 上形成添加有賦予一種導電型的雜質元素的一對半導體膜72,在添加有賦予一種導電型的雜質元素的一對半導體膜72上形成布線71a至 71c。
作為包含成為供體的雜質元素的柵極絕緣膜59的磷的峰值濃度優(yōu)選為6xl015atoms/cm3以上且3xl018atoms/cm3以下、更優(yōu)選為 3xl0"atoms/cm3以上且3xl0"atoms/cm3以下。此外，孩t晶半導體膜 58的厚度為lnm以上且50nm以下。
柵極絕緣膜52a可以由與圖1A至1F所示的柵極絕緣膜52a同樣的材料形成。此外，包含成為供體的雜質元素的柵極絕緣膜59可以由包含成為供體的雜質元素(磷、砷、或者銻)的氧化硅膜、氮化硅膜、氧氮化珪膜、或者氮氧化硅膜等形成。
接著，圖2B至圖2D利用曲線43至45模式性地示出在柵極絕緣膜52a、包含成為供體的雜質元素的柵極絕緣膜59、微晶半導體膜58、緩沖層73的疊層部分中的由SIMS表示的成為供體的雜質元素的濃度分布。
如圖2B所示，圖2A所示的薄膜晶體管的成為供體的雜質元素的濃度在設置于柵極絕緣膜52a及微晶半導體膜58之間的包含成為供體的雜質元素的柵極絕緣膜59中具有高峰。注意，在此示出柵極絕緣膜52a不包含高于SIMS的檢測限度的成為供體的雜質元素，而只柵極絕緣膜59包括成為供體的雜質元素的方式，但是不局限于此。例如，也可以采用柵極絕緣膜由一個層構成，并且柵極絕緣膜包含成為供體的雜質元素的方式。利用圖2C的曲線44模式性地示出此時的在包含成為供體的雜質元素的柵極絕緣膜59a、微晶半導體膜58、緩沖層73的疊層部分中由SIMS表示的成為供體的雜質元素的濃度分布。在此，表示成為供體的雜質元素的濃度分布的曲線44，在包括成為供體的雜質元素的柵極絕緣膜59a 中，在柵電極一側具有高峰，從柵電極一側向微晶半導體膜58 —側減少。注意，表示成為供體的雜質元素的濃度分布的曲線的形狀不局限于該形狀，也可以在包括成為供體的雜質元素的柵極絕緣膜59a的中央附近具有高峰。此外，也可以在圖2A中相反地設置柵極絕緣膜52a和包含成為供體的雜質元素的柵極絕緣膜59。就是說，也可以在柵電極51上形成包含成為供體的雜質元素的柵極絕緣膜59,并且在包含成為供體的雜質元素的柵極絕緣膜59上形成柵極絕緣膜52a。利用圖2D的曲線 45模式性地示出此時的在包含成為供體的雜質元素的柵極絕緣膜 59、柵極絕緣膜52a、微晶半導體膜58、緩沖層73的疊層部分中由 SIMS表示的成為供體的雜質元素的濃度分布。在此，表示成為供體的雜質元素的濃度分布的曲線45，在包含成為供體的雜質元素的柵極絕緣膜59中，在柵電極一側具有高峰，從柵電極一側向柵極絕緣膜 52a —側減少。注意，表示成為供體的雜質元素的濃度分布的曲線的形狀不局限于該形狀，也可以在包括成為供體的雜質元素的柵極絕緣膜59的中央附近具有高峰。在圖2E所示的薄膜晶體管中，在襯底50上形成柵電極51，在柵電極51上形成柵極絕緣膜52a，在柵極絕緣膜52a上形成包含成為供體的雜質元素的柵極絕緣膜59,在包含成為供體的雜質元素的柵極絕緣膜59上形成包含成為供體的雜質元素的微晶半導體膜61，在微晶半導體膜61上形成一對緩沖層73，在緩沖層一對73上形成添加有賦予一種導電型的雜質元素的一對半導體膜72，在添加有賦予一種導電型的雜質元素的一對半導體膜72上形成布線71a至71c。接著，利用圖2F的曲線35模式性地示出在柵極絕緣膜52a、包括成為供體的雜質元素的柵極絕緣膜59、包含成為供體的雜質元素的微晶半導體膜61、緩沖層73的疊層部分中由SIMS表示的成為供體的雜質元素的濃度分布。如圖2F所示，圖2E所示的薄膜晶體管的成為供體的雜質元素的濃度在包括成為供體的雜質元素的柵極絕緣膜59中具有高峰。此外，高峰位置在于柵極絕緣膜52a及包含成為供體的雜質元素的柵極絕緣膜59的界面附近。注意，表示包含成為供體的雜質元素的濃度分布的曲線的形狀不局限于該形狀，也可以在包含成為供體的雜質元素的柵極絕緣膜59的中央附近具有高峰。在本方式中，接觸于微晶半導體膜58或包含成為供體的雜質元素的微晶半導體膜61的柵極絕緣膜59包含成為供體的雜質元素。通過使柵極絕緣膜59中的微晶半導體膜58、 61 —側包含成為供體的雜質元素，在柵極絕緣膜59的表面上提取成為供體的雜質元素。通過在柵極絕緣膜59的表面上提取成為供體的雜質元素，可以提高當微晶半導體膜58、 61開始沉積時的結晶性。此外，使柵極絕緣膜中的柵電極51 —側包含成為供體的雜質元素。通過使柵極絕緣膜中的柵電極51 —側包含成為供體的雜質元素，據(jù)這些事實，可以提高柵極絕緣膜59及微晶半導體膜58、 61的界面的結晶性，并且可以降低微晶半導體膜58、 61的電阻率，所以可以制造電場效應遷移率高且導通電流高的薄膜晶體管。此外，當將柵極絕緣膜59所包含的成為供體的雜質元素的峰值濃度設定得小于6xl015atoms/cm3時，成為供體的雜質元素的數(shù)量不足夠，而不能希望電場效應遷移率以及導通電流的上升。此外，因為當將柵極絕緣膜59所包含的成為供體的雜質元素的峰值濃度設定得大于3xl018atoms/cm3時，閾值轉移到柵電壓的負側，而不用作晶體管，所以成為供體的雜質元素的濃度優(yōu)選為6xl015atoms/cm3以上且 3xl018atoms/cm3以下、更優(yōu)選為 3xl016atoms/cm3以上且 3xl017atoms/cm3以下。此外，通過在包含成為供體的雜質元素的柵極絕緣膜59上形成包含成為供體的雜質元素的微晶半導體膜61，可以提高當微晶半導體膜61開始沉積時的結晶性，同時因為用作溝道的微晶半導體膜61也包含成為供體的雜質元素，所以可以進一步降低微晶半導體膜的電阻率。因此，可以制造導通電流及電場效應遷移率高的薄膜晶體管。接著，參照圖3A和3B表示不同于上述的方式。圖3A表示本實施方式所示的薄膜晶體管的截面。在圖3A所示的薄膜晶體管中，在襯底50上形成柵電極51，在柵電極51上形成包含成為供體的雜質元素的柵極絕緣膜59a、 59b，雜質元素的微晶半導體膜61，在包含成為供體的雜質元素的微^半導體膜61上形成一對緩沖層73,在一對緩沖層73上形成添加有賦予一種導電型的雜質元素的一對半導體膜72,在添加有賦予一種導電型的雜質元素的一對半導體膜72上形成布線71a至71c。在包含成為供體的雜質元素的柵極絕緣膜59a、 59b及包含成為供體的雜質元素的微晶半導體膜61中，成為供體的雜質元素的峰值濃度優(yōu)選為6xl0"atoms/cm3以上且3xl0"atoms/cm3以下、更優(yōu)選為 3xl016atoms/cm3以上且3xl017atoms/cm3以下。接著，圖3B利用曲線46模式性地示出在柵電極51、包含成為供體的雜質元素的柵極絕緣膜59a和59b、包含成為供體的雜質元素的微晶半導體膜61、緩沖層73的疊層部分中的由SIMS表示的成為供體的雜質元素的濃度分布。如圖3B所示，圖3A所示的薄膜晶體管的成為供體的雜質元素的濃度在柵極絕緣膜59a、 59b及微晶半導體膜61中滿足上述濃度并且具有高峰。此外，高峰位置在于柵電極51及柵極絕緣膜59a的界面附近。注意，表示成為供體的雜質元素的濃度分布的曲線46的形狀不局限于該形狀，也可以在包含成為供體的雜質元素的柵極絕緣膜59a、 59b的中央附近具有高峰。此外，也可以在包含成為供體的雜質元素的柵極絕緣膜59b及包含成為供體的雜質元素的微晶半導體膜 61的界面附近具有高峰。此外，也可以在包含成為供體的雜質元素的微晶半導體膜61的中央具有高峰。注意，在圖3A所示的薄膜晶體管中，也可以在包含成為供體的雜質元素的微晶半導體膜61及緩沖層73之間具有微晶半導體膜58 (參照圖4A)。注意，在此，具體地說，微晶半導體膜58是指包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜。但是，在SIMS的檢測限度中，在邏輯上輪廓應該是平坦的，然而在實際上因為測定對象離子的在低濃度區(qū)域中的S/N ( Signal/Noise )比不好，所以輪廓難以成為平坦。因此，將測定對象離子的在低濃度區(qū)域中的平均值設定為檢測限度。接著，圖4B利用曲線33模式性地示出在包含成為供體的雜質元素的柵極絕緣膜59a和59b、包含成為供體的雜質元素的微晶半導體膜61、微晶半導體膜58、緩沖層73的疊層部分中的由SIMS表示的成為供體的雜質元素的濃度分布。如圖4B所示，圖4A所示的薄膜晶體管的成為供體的雜質元素的濃度在包含成為供體的雜質元素的柵極絕緣膜59a中具有高峰。通過在包含成為供體的雜質元素的微晶半導體膜61上形成微晶半導體膜58，可以防止包含成為供體的雜質元素的微晶半導體膜61 所包含的成為供體的雜質元素擴散到一對緩沖層73。當成為供體的雜質元素擴散到作為高電阻區(qū)的一對緩沖層73時，一對緩沖層73的電阻率降低，并且在包含成為供體的雜質元素的微晶半導體膜61和源區(qū)及漏區(qū)72之間產(chǎn)生漏電流，而開關特性降低。因此，優(yōu)選在包括成為供體的雜質元素的微晶半導體膜61及一對緩沖層73之間形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜 58。注意，表示成為供體的雜質元素的濃度分布的曲線34的形狀不局限于該形狀，也可以在包含成為供體的雜質元素的柵極絕緣膜59a、59b的中央附近具有高峰。此外，也可以在包含成為供體的雜質元素的柵極絕緣膜59b及包含成為供體的雜質元素的微晶半導體膜61的界面附近具有高峰。此外，也可以在包含成為供體的雜質元素的微晶半導體膜61的中央具有高峰。此外，在圖3A和3B中，也可以形成微晶半導體膜58而代替包含成為供體的雜質元素的微晶半導體膜61 (參照圖4C)。接著，圖4D利用曲線34模式性地示出在包含成為供體的雜質元素的柵極絕緣膜59a和59b、微晶半導體膜58、緩沖層73的疊層部分中的由SIMS表示的成為供體的雜質元素的濃度分布。如圖4D所示，圖4C所示的薄膜晶體管的成為供體的雜質元素的濃度在包含成為供體的雜質元素的柵極絕緣膜59a中具有高峰。接著，參照圖5A和5B表示不同于上述的方式。圖5A表示本實施方式所示的薄膜晶體管的截面。在圖5A所示的薄膜晶體管中，在襯底50上形成柵電極51，在柵電極51上形成柵極絕緣膜52a、 52b，在柵極絕緣膜52b上形成第一微晶半導體膜58a，在第一微晶半導體膜58a上形成包含成為供體的雜質元素的第二微晶半導體膜64，在包含成為供體的雜質元素的第二微晶半導體膜64上形成第三微晶半導體膜58b,在第三微晶半導體膜58b上形成一對緩沖層73，在一對緩沖層73上形成添加有賦予一種導電型的雜質元素的一對半導體膜72，在添加有賦予一種導電型的雜質元素的一對半導體膜72上形成布線71a至71c。在本方式中，在不包含高于SIMS的檢測限度的成為供體的雜質元素的第一微晶半導體膜58a及第三微晶半導體膜58b之間形成包含成為供體的雜質元素的第二微晶半導體膜64。成為供體的雜質元素的峰值濃度優(yōu)選為6xl0"atoms/cm3以上且3xl0"atoms/cm3以下、更優(yōu) 選為3xl016atoms/cm3以上且3xl017atoms/cm3以下。接著，圖5B利用曲線49模式性地示出在柵極絕緣膜52a和 52b、第一微晶半導體膜58a、包含成為供體的雜質元素的第二微晶半導體膜64、第三微晶半導體膜58b、緩沖層73的疊層部分中的由SIMS表示的成為供體的雜質元素的濃度分布。如圖5B所示，圖5A所示的薄膜晶體管的成為供體的雜質元素的濃度在包含成為供體的雜質元素的第二微晶半導體膜64中滿足成為供體的雜質元素的上述峰值濃度。此外，在包括成為供體的雜質元素的第二微晶半導體膜64的中央具有高峰。注意，表示成為供體的雜質元素的濃度分布的曲線的形狀不局限于該形狀，也可以在第一微晶半導體膜58a及包括成為供體的雜質元素的第二微晶半導體膜64 的界面附近具有高峰，并且向第三微晶半導體膜58b濃度減少。如上所述，通過采用在柵極絕緣膜或微晶半導體膜中包含成為供體的雜質元素的蓄積型薄膜晶體管，可以提高柵極絕緣膜及微晶半導體膜的界面的結晶性，并且可以降低微晶半導體膜的電阻率，因此，可以制造電場效應遷移率高且導通電流高的薄膜晶體管。此外，通過由微晶半導體膜構成溝道形成區(qū)，抑制閾值電壓的變動，并提高電場效應遷移率，且降低亞閾值系數(shù)(subthreshold swing: S值)，所以可以謀求實現(xiàn)薄膜晶體管的高性能化。由此，可以提高顯示裝置的驅動頻率，而可以十分對應于面板尺寸的大面積化、像素的高密度化。實施方式2在本實施方式中，利用圖6和圖7A至7D表示柵極絕緣膜的層結構與實施方式1所示的不同的薄膜晶體管。在此，如圖6及圖7A 至7D所示，示出具有三個柵極絕緣膜而代替如圖1A至5B所示的兩個柵極絕緣膜的薄膜晶體管。也可以如圖6所示那樣形成三個柵極絕緣膜52a、 52b、 52c而代替圖1A所示的薄膜晶體管的柵極絕緣膜52a、 52b。第一層及第二層的柵極絕緣膜52a、 52b可以與實施方式l同樣地形成。作為第三層柵極絕緣膜52c，可以形成厚度為lnm至5nm左右的氮化硅膜或者氮氧化硅膜。此外，可以代替兩個柵極絕緣膜52a、 52b，如圖7A所示，在襯底50及柵電極51上形成柵極絕緣膜52a、 52b、以及包含成為供體的雜質元素的柵極絕緣膜59c，并在其上形成微晶半導體膜58、一對緩沖層73、添加有賦予一種導電型的雜質元素的一對半導體膜72,且在添加有賦予一種導電型的雜質元素的一對半導體膜72上形成布線 71a至71c。作為第一層及第二層的柵極絕緣膜52a、 52b，可以與實施方式l 同樣地通過等離子體CVD法或濺射法形成氮化硅膜、氮氧化硅膜、氧化硅膜、氧氮化硅膜。第三層的包含成為供體的雜質元素的柵極絕緣膜59c可以通過利用具有厚度為lnm至5nm左右的磷、砷、或者銻的氮化硅膜或者氮氧化硅膜來形成。接著，圖7B利用曲線36模式性地示出在柵極絕緣膜52a和 52b、包含成為供體的雜質元素的柵極絕緣膜59c、微晶半導體膜58、一對緩沖層73的疊層部分中的由SIMS表示的成為供體的雜質元素的濃度分布。如圖7B所示，圖7A所示的薄膜晶體管的成為供體的雜質元素的濃度在包含成為供體的雜質元素的柵極絕緣膜59c中具有高峰。此外，高峰位置在于柵極絕緣膜52b及包含成為供體的雜質元素的柵極絕緣膜59c的界面附近。注意，表示成為供體的雜質元素的濃度分布的曲線的形狀不局限于該形狀，也可以在包含成為供體的雜質元素的柵極絕緣膜59c的中央附近具有高峰。注意，也可以代替圖7A所示的微晶半導體膜58而形成包含成為供體的雜質元素的微晶半導體膜61 (參照圖7C)。例如，在形成包含成為供體的雜質元素的柵極絕緣膜59c之后，在包含成為供體的雜質元素留下于反應室內的狀態(tài)下，利用上述微晶半導體膜58的成膜條件，沉積微晶半導體。接著，在形成緩沖層73之后，經(jīng)過實施方式1所示的工序，如圖7C所示，在柵電極51上形成柵極絕緣膜 52a、 52b以及包含成為供體的雜質元素的柵極絕緣膜59c，在該柵極絕緣膜59c上形成包含成為供體的雜質元素的微晶半導體膜61，在該微晶半導體膜61上形成緩沖層73，以可以制造薄膜晶體管。接著，圖7D利用曲線37模式性地示出在柵極絕緣膜52a和52b、包含成為供體的雜質元素的柵極絕緣膜59c、包含成為供體的雜質元素的微晶半導體膜61、一對緩沖層73的疊層部分中的由SIMS 表示的成為供體的雜質元素的濃度分布。如圖7D所示，圖7C所示的薄膜晶體管的成為供體的雜質元素的濃度在包含成為供體的雜質元素的柵極絕緣膜59c中具有高峰。此外，高峰位置在于柵極絕緣膜52b及包含成為供體的雜質元素的柵極絕緣膜59c的界面附近。注意，表示成為供體的雜質元素的濃度分布的曲線的形狀不局限于該形狀，也可以在包含成為供體的雜質元素的柵極絕緣膜59c的中央附近具有高峰?？梢酝ㄟ^等離子體CVD法形成作為第三層柵極絕緣膜52c、 59c 的厚度為lnm至5nm左右的氮化硅膜或氮氧化硅膜、或者包含成為供體的雜質元素的氮化硅膜或氮氧化硅膜。此外，通過對柵極絕緣膜 52b進行利用高密度等離子體的氮化處理，可以在柵極絕緣膜52b的表面上形成氮化硅層。通過進行高密度等離子體氮化，也可以獲得含有更高濃度的氮的氮化硅層。高密度等離子體例如通過利用高頻率的微波，例如2.45GHz的微波來產(chǎn)生。因為其特征在于低電子溫度的高密度等離子體的活性種類的動能低，所以可以形成與現(xiàn)有的等離子體處理相比等離子體損傷少且缺陷少的層。此外，因為可以使柵極絕緣膜52b的表面粗糙小，所以可以增高載流子的遷移率。此外，在微晶半導體膜中混在有非晶半導體及結晶半導體。因此，當非晶半導體與氧化硅或氧氮化硅接觸時，包含在非晶半導體中的氫容易與氧化硅或氧氮化硅起反應，而微晶半導體膜中的氫濃度降低，同時柵極絕緣膜及微晶半導體膜的界面退化。因此，通過形成厚度薄的氮化硅膜或者氮氧化硅膜作為微晶半導體膜的基底膜，可以使該膜用作對于氫擴散的阻擋膜，可以降低柵極絕緣膜及微晶半導體膜的界面的退化。注意，該柵極絕緣膜的結構可以用于圖1A、 1D、以及圖2A至圖5B所示的薄膜晶體管的柵極絕緣膜。實施方式3在本實施方式中，示出上述實施方式1所示的薄膜晶體管的制造工序。關于具有微晶半導體膜的薄膜晶體管，n型薄膜晶體管具有比p 型薄膜晶體管高的電場效應遷移率，因此更適合用于驅動電路。優(yōu)選的是，在同一個襯底上形成同一極性的薄膜晶體管，以抑制制造工序數(shù)目。這里，使用n溝道型薄膜晶體管進行說明。首先，以下示出圖1A及圖1D所示的薄膜晶體管的制造工序。如圖9A所示，在襯底50上形成柵電極51，并且在柵電極51上形成柵極絕緣膜52a、 52b。柵電極51通過、濺射法、CVD法、鍍敷法、印刷法、液滴噴射法等且使用實施方式1所示的金屬材料形成。這里，在襯底50上通過濺射法形成鉬膜作為導電膜，并利用通過使用第一光掩模而形成的抗蝕劑掩模來蝕刻形成在襯底50上的導電膜，以形成柵電極51。柵極絕緣膜52a及52b分別通過CVD法或濺射法等且利用氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜而形成。接著，通過在柵極絕緣膜52b上吸附成為供體的雜質元素之后，使用包含硅或鍺的沉積性氣體及氫且利用等離子體CVD法沉積微晶半導體膜，來形成包含成為供體的雜質元素的微晶半導體膜57。以下，參照圖8而按時間順序說明包括成為供體的雜質元素的微晶半導體膜的形成方法，典型的是，包括磷的微晶硅膜的形成工序。圖8是說明柵極絕緣膜52a、 52b以及包含成為供體的雜質元素的微晶半導體膜57的形成工序的時序圖，它表示典型例子。圖8的說明從對在大氣壓下的等離子體CVD裝置的反應室進行真空排氣 440的階段開始，并且按時間順序示出之后進行的預涂處理441、襯底搬入442、形成柵極絕緣膜52a的成膜處理(1 ) 443、真空排氣處理444、形成柵極絕緣膜52b的成膜處理(2 )445、真空排氣處理446、吹洗處理447、形成包含成為供體的雜質元素的微晶半導體膜57的成膜處理(3 ) 448、襯底搬出449的各處理。首先，對反應室內進行真空排氣到預定的真空度(NP:NormalPressure)。在進行高真空排氣的情況下，進行使用渦輪分子泵等的排氣，并且進行真空排氣到低于10"Pa的壓力的真空度。另外，也可以通過利用低溫泵的排氣，將反應室的壓力設定為低于l(T5Pa的壓力的超高真空。此外，優(yōu)選對反應室進行加熱處理以進行從內墻的脫氣處理。另外，也通過使加熱襯底的加熱器工作來使溫度穩(wěn)定化。襯底的加熱溫度為100。C至300'C、優(yōu)選為120。C至220'C。在預涂處理441中，將與柵極絕緣膜同樣或者類似組成的膜預涂在等離子體CVD裝置的反應室內。結果，可以防止構成反應室的金屬作為雜質而包含在柵極絕緣膜中。即，通過利用與柵極絕緣膜同樣或者類似組成的膜覆蓋反應室內，可以防止反應室內被等離子體蝕刻，并且可以降低包含在柵極絕緣膜中的來自反應室的雜質的濃度。在襯底搬入442中，將襯底從連接到反應室的裝載閉鎖室搬入到反應室。此時的反應室的壓力為與裝載閉鎖室相同的壓力(LP: Load Lock Pressure )。在形成柵極絕緣膜52a的成膜處理(1 ) 443中，引入原料氣體 (在此，氫、硅烷和氨)并混合，使壓力成為預定壓力(SP: Setting Pressure),利用施加高頻電力而產(chǎn)生的輝光放電等離子體，來形成氮化硅膜。注意，除了上述原料氣體之外，還可以將氮引入于反應室內。在形成柵極絕緣膜52a之后，停止上述原料氣體的引入，關掉電源，停止等離子體。在真空排氣處理444中，對反應室內進行真空排氣到預定的真空度。在形成柵極絕緣膜52b的成膜處理(2) 445中，引入原料氣體 (在此，氫、珪烷和一氧化二氮)并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，來形成氧氮化硅膜。在形成柵極絕緣膜52b之后，停止上述原料氣體的引入，關掉電源，停止等離子體。在真空排氣處理446中，對反應室內進行真空排氣到預定的真空度。在吹洗處理447中，將包含成為供體的雜質元素的氣體引入于反應室內，并且將成為供體的雜質元素吸附到柵極絕緣膜52b的表面以及反應室的內墻。在此，將0.001 %至1%的磷化氫(氫稀釋或硅烷稀釋)引入于反應室內。注意，磷化氫也可以不受到氫稀釋或硅烷稀釋。除了包含成為供體的雜質元素的氣體之外，如虛線461所示，還可以將包含硅或鍺的沉積性氣體引入于反應室內，或者如虛線462所示，還可以將氫引入于反應室內。通過將包含硅或鍺的沉積性氣體、氫引入于反應室內，可以將反應室內的氧、氮、氟等雜質排出到反應室外，而可以防止對于要形成的膜的污染。在形成包含成為供體的雜質元素的微晶半導體膜57的成膜處理 (3 )448中，對反應室內引入包含硅或鍺的沉積性氣體(在此，硅烷、氫及/或稀有氣體)并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，來形成微晶半導體膜。硅烷由氫及/或稀有氣體稀釋為10倍至 2000倍。因此，需要大量的氫及/或稀有氣體。襯底的加熱溫度為100°C 至300。C、優(yōu)選為120。C至220。C。為了以氫使微晶硅膜的生長表面惰性化并促進微晶硅的生長，優(yōu)選以120。C至220。C進行成膜。此時，因為以吸附到柵極絕緣膜52b的表面的成為供體的雜質元素(在此，磷)為結晶核而進行微晶半導體的生長，所以在半導體膜沉積的初期階段中不形成非晶半導體，在對于柵極絕緣膜52b的法線方向上生長結晶，可以形成其中柱狀微晶半導體排列且結晶性高的微晶半導體膜。此外，因為在微晶半導體膜中包含吸附到柵極絕緣膜52b的表面的成為供體的雜質元素，可以形成導電性高的包含成為供體的雜質元素的微晶半導體膜57。另夕卜，也可以通過在硅烷等氣體中混合GeH4、 GeF4等的氫化鍺、氟化鍺，來將能帶寬度調節(jié)為0.9eV至l.leV。當對硅添加鍺時，可以改變薄膜晶體管的溫度特性。在襯底搬出449中，將襯底從反應室搬出到連接到反應室的裝載閉鎖室。此時的反應室的壓力成為與裝栽閉鎖室相同的壓力。注意，雖然在此進行在進行吹洗處理447之后進行形成包括成為供體的雜質元素的微晶半導體膜57的成膜處理(3) 448，但是也可以代替這些工序，不進行吹洗處理447，與包含硅或鍺的沉積性氣體、氫及/或稀有氣體一起引入包含成為供體的雜質元素的氣體并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，來形成包含成為供體的雜質元素的微晶半導體膜57。在現(xiàn)有的微晶半導體膜的形成方法中，由于成為供體的雜質元素除外的雜質、晶格不整合等的要因，在沉積初期階段中形成非晶半導體層。因為在反交錯型薄膜晶體管中，載流子流過在柵極絕緣膜附近的微晶半導體膜中，所以當在界面形成非晶半導體層時，電場效應遷移率降低，同時電流量少，而薄膜晶體管的電特性降低。然而，如本方式所示，通過在柵極絕緣膜上形成包含成為供體的雜質元素的微晶半導體膜，可以提高在膜的厚度方向上的結晶性，同時可以提高柵極絕緣膜及微晶半導體膜的界面的結晶性。接著，如圖9A所示，在包含成為供體的雜質元素的微晶半導體膜57上形成微晶半導體膜53。作為微晶半導體膜53，對反應室引入包含硅或鍺的沉積性氣體(在此，硅烷、氫及/或稀有氣體)并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，來形成微晶半導體膜。硅烷由氫及/或稀有氣體稀釋為10倍至2000倍。因此，需要大量的氫及/或稀有氣體。襯底的加熱溫度為100。C至30(TC、優(yōu)選為120'C 至220。C。為了以氫使微晶硅膜的生長表面惰性化并促進微晶硅的生長，優(yōu)選以12(TC至220'C進行成膜。注意，通過在與形成包含成為供體的雜質元素的微晶半導體膜57的反應室不同的反應室中形成微晶半導體膜53，可以形成不包含高于SIMS的檢測限度的成為供體的雜質元素的的微晶半導體膜53。此外，通過不進行圖8所示的襯底搬出449而繼續(xù)形成微晶半導體膜，可以形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜53。在此情況下，優(yōu)選在吹洗處理447中降低吸附到柵極絕緣膜52b及反應室內的成為供體的雜質元素的濃度。予一種導電型的雜質元素的半導體膜55上形成抗蝕劑掩模56。作為緩沖層54，可以通過利用包含硅或鍺的沉積性氣體的等離子體CVD法形成非晶半導體膜。此外，可以通過利用選自氦、氬、氪、氖中的一種或多種稀有氣體對包含硅或鍺的沉積性氣體進行稀釋，來形成非晶半導體膜。可以通過利用包含硅或鍺的沉積性氣體的流量的1倍以上且10倍以下、優(yōu)選為1倍以上且5倍以下的流量的氫，來形成包含氫的非晶半導體膜。此外，也可以將氟、氯等鹵素、或者氮添加到上述氫化半導體膜。此外，緩沖層54可以通過利用如下非晶半導體膜來形成，該非晶半導體膜是使用硅、鍺等半導體靶子作為靶子且利用氫或稀有氣體進行、減射而形成的。緩沖層54優(yōu)選由不包括晶粒的非晶半導體膜形成。因此，在利用頻率為幾十MHz至幾百MHz的高頻等離子體CVD法、或#:波等離子體CVD法形成的情況下，優(yōu)選控制成膜條件，以取得不包括晶粒的非晶半導體膜。在之后形成源區(qū)及漏區(qū)的工序中，緩沖層54的一部分被蝕刻而成為一對緩沖層。此時使它用作高電阻區(qū)域，緩沖層54典型地優(yōu)選形成為具有30nm以上且500nm以下、優(yōu)選為50nm以上且200nm 以下的厚度。當在薄膜晶體管的外加電壓高(例如大約為15V)的顯示裝置，典型地為液晶顯示裝置中，將緩沖層54形成得厚時，耐壓性提高，并且即使高電壓被施加到薄膜晶體管也可以避免薄膜晶體管的退化。此外，緩沖層54由非晶半導體膜、或包括氫、氮、或鹵素的非晶半導體膜形成，所以能隙比微晶半導體膜53大，電阻率高，并且遷移率低，即微晶半導體膜53的1/5至1/10。因此，在之后形成的薄膜晶體管中，形成在源區(qū)及漏區(qū)和微晶半導體膜53之間的緩沖層用作高電阻區(qū)域，并且微晶半導體膜57用作溝道形成區(qū)。因此，可以降低薄膜晶體管的截止電流。另外，在將該薄膜晶體管用作顯示裝置的開關元件的情況下，可以提高顯示裝置的對比度。也可以在形成微晶半導體膜53之后，通過等離子體CVD法以 300'C至40(TC的溫度形成緩沖層54。通過該成膜處理，將氫提供給微晶半導體膜53,可以獲得與使微晶半導體膜53氫化相同的效果。就是說，通過在微晶半導體膜53上堆積緩沖層54，可以將氫擴散到微晶半導體膜53，而終結懸空鍵。注意，通過在形成包含成為供體的雜質元素的微晶半導體膜57 之后，不形成微晶半導體膜53，而形成緩沖層54，可以制造如圖1D 所示的薄膜晶體管。關于添加有賦予一種導電型的雜質元素的半導體膜55，在形成n 溝道型薄膜晶體管的情況下，可以添加磷作為典型的雜質元素，即可以將PH3等的雜質氣體添加到氫化硅中。另外，在形成p溝道型薄膜晶體管的情況下，可以添加硼作為典型的雜質元素，即可以將B2H6 等的雜質氣體添加到氫化硅中。添加有賦予一種導電型的雜質元素的半導體膜55可以由微晶半導體或非晶半導體形成。添加有賦予一種導電型的雜質元素的半導體膜55以2nm以上且50nm以下的厚度形成。通過減少添加有賦予一種導電型的雜質元素的半導體膜的厚度，可以提高處理量。接著，在添加有賦予一種導電型的雜質元素的半導體膜55上形成抗蝕劑掩模56。抗蝕劑掩模56通過利用光刻技術來形成。這里，通過使用第二光掩模，對涂敷在添加有賦予一種導電型的雜質元素的半導體膜55 上的抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模56。接著，通過利用抗蝕劑掩模56將包含成為供體的雜質元素的微晶半導體膜57、微晶半導體膜53、緩沖層S4、以及添加有賦予一種導電型的雜質元素的半導體膜55蝕刻并分離，如圖9C所示那樣形成包含成為供體的雜質元素的微晶半導體膜61、微晶半導體膜58、緩沖層62、以及添加有賦予一種導電型的雜質元素的半導體膜6夂然后，去除抗蝕劑掩模56。注意，圖9C (抗蝕劑掩模56除外)相當于圖12A的A-B的截面圖。由于微晶半導體膜61、微晶半導體膜58、緩沖層62的端部側面傾斜，而微晶半導體膜58和源區(qū)及漏區(qū)的距離離開，因此可以防止在形成在緩沖層上的源區(qū)及漏區(qū)和微晶半導體膜61之間產(chǎn)生的泄漏電流。還可以防止在布線和微晶半導體膜61之間產(chǎn)生的泄漏電流。微晶半導體膜61、微晶半導體膜58及緩沖層62的端部側面的傾斜角度為30。至90°、優(yōu)選為45。至80。。通過釆用上述角度，可以防止臺階形狀所導致的布線的破裂。接著，如圖10A所示，在添加有賦予一種導電型的雜質元素的半導體膜63及柵極絕緣膜52b上形成導電膜65a至65c，并在導電膜 65a至65c上形成抗蝕劑掩模66。導電膜65a至65c通過利用濺射法、 CVD法、印刷法、液滴噴射法、蒸鍍法等形成。在此，作為導電膜，示出導電膜65a至65c這三個層層疊的結構的導電膜，并示出如下疊層導電膜導電膜65a及65c由鉬膜構成，且導電膜65b由鋁膜構成；導電膜65a及65c由鈦膜構成，且導電膜65b由鋁膜構成。導電膜65a 至65c通過濺射法或真空蒸鍍法形成?？刮g劑掩模66可以與抗蝕劑掩模56同樣地形成。接著，如圖10B所示，對導電膜65a至65c的一部分進行蝕刻，以形成一對布線71a至71c (用作源電極及漏電極)。這里，使用抗蝕劑掩模66對導電膜65a至65c進行濕蝕刻，從而選擇性地對導電膜65a至65c進行蝕刻，該抗蝕劑掩模66通過使用第三光掩模的光刻工序而形成。其結果，因為導電膜各向同性地被蝕刻，所以可以形成其面積比抗蝕劑掩才莫66小的布線71a至71c。接著，使用抗蝕劑掩模66對添加有賦予一種導電型的雜質元素的半導體膜63進行蝕刻并分離。其結果，可以如圖10C所示那樣形成一對源區(qū)及漏區(qū)72。注意，在該蝕刻工序中，通過對緩沖層62也進行蝕刻，形成一對緩沖層73。此時，也可以對微晶半導體膜58進行過蝕刻，以形成一對緩沖層73。之后，去除抗蝕劑掩模66。接著，在露出的微晶半導體膜58不受到損傷且對于該微晶半導體膜58的蝕刻速度低的條件下，進行干蝕刻。通過該工序，可以去除源區(qū)及漏區(qū)之間的微晶半導體膜58上的蝕刻渣滓物、抗蝕劑掩模的渣滓、以及用于去除抗蝕劑掩模的裝置內的污染源，而可以實現(xiàn)源區(qū)及漏區(qū)之間的確實的絕緣。其結果，可以降低薄膜晶體管的泄漏電流，而可以制造截止電流小且耐壓性高的薄膜晶體管。注意，例如可以使用氯氣體作為蝕刻氣體。注意，圖10C (抗蝕劑掩模66除外)相當于圖12B的A-B的截面圖。如圖12B所示，源區(qū)及漏區(qū)72的端部位于布線71c的端部的外側。另外，一對緩沖層73的端部位于布線71c、以及源區(qū)及漏區(qū) 72的端部的外側。另外，布線中的一方具有包圍布線中的另一方的形狀(具體地說，U字型、C字型)。因此，可以增加載流子移動的區(qū) 域的面積，從而可以增大電流量，并可以縮小薄膜晶體管的面積。另外，由于在柵電極上重疊有微晶半導體膜、布線，所以柵電極的凹凸的影響少，而可以抑制覆蓋度的降低以及泄漏電流的產(chǎn)生。通過上述工序，可以形成溝道蝕刻型薄膜晶體管74。接著，如圖IIA所示，在布線71a至71c、源區(qū)及漏區(qū)72、一對緩沖層73、微晶半導體膜58、以及柵極絕緣膜52b上形成保護絕緣膜76。保護絕緣膜76可以與柵極絕緣膜52a及52b同樣地形成。注意，保護絕緣膜76是為了防止浮游在大氣中的有機物、金屬物、水蒸氣等污染雜質的侵入而提供的，因此優(yōu)選采用致密的膜。另外，通過將氮化硅膜用于保護絕緣膜76，可以將緩沖層73中的氧濃度設定為5xl0"atoms/cm3以下、優(yōu)選為lxl019atoms/cm3以下，而可以防止一對緩沖層73的氧化。接著，如圖11B所示，通過使用利用第四光掩模而形成的抗蝕劑掩模對保護絕緣膜76的一部分進行蝕刻，形成接觸孔，并形成在該接觸孔中與布線71c接觸的像素電極77。注意，圖11B相當于圖 12C的A-B的截面圖。像素電極77可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、氧化銦錫(ITO)、銦鋅氧化物、添加有氧化硅的銦錫氧化物等的具有透光性的導電材料。另外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極77。優(yōu)選的是，通過使用導電組成物而形成的像素電極的薄層電阻為10000Q/口以下，波長550nm中的透光率為70%以上。另外，包含在導電組成物中的導電高分子的電阻率優(yōu)選為O.lQ，cm 以下。作為導電高分子，可以使用所謂的7T電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或這些兩種以上的共聚物等。這里，作為《象素電極77，在通過濺射法形成ITO之后將抗蝕劑涂敷在ITO上。接著，通過利用第五光掩模對抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模。然后，使用抗蝕劑掩模對ITO進行蝕刻，以形成像素電極77。通過上述工序，可以形成薄膜晶體管、以及能夠用于顯示裝置的元件襯底。接著，以下示出圖2A所示的薄膜晶體管的制造工序。與如圖9A所示的工序同樣，在襯底50上形成柵電極51，并且在柵電極51上形成柵極絕緣膜52a。接著，如圖14所示，在柵極絕緣膜52a上形成包含成為供體的雜質元素的柵極絕緣膜59，并且在柵極絕緣膜59上使用包含硅或鍺的沉積性氣體及氫且利用等離子體CVD法形成微晶半導體膜53。以下，參照圖13按時間順序說明包含成為供體的雜質元素的柵極絕緣膜59的形成方法，典型的是，包含磷的氧氮化硅膜的形成工序。圖13是說明柵極絕緣膜52a、包含成為供體的雜質元素的柵極絕緣膜59、微晶半導體膜53的形成工序的時序圖，它表示典型例子。圖13的說明從對在大氣壓下的反應室進行真空排氣440的階段開始，并且按時間順序示出之后進行的預涂處理441、襯底搬入"2、形成柵極絕緣膜52a的成膜處理(1 ) 443、真空排氣處理444、形成包含成為供體的雜質元素的柵極絕緣膜59的成膜處理(2) 450、真空排氣處理446、形成微晶半導體膜53的成膜處理(3) 451、襯底搬出 449的各處理。注意，預涂處理441、襯底搬入442、形成柵極絕緣膜52a的成膜處理(1) 443、真空排氣處理444、真空排氣處理446、襯底搬出 449與圖8所示的工序同樣，并且在真空排氣處理444和襯底搬出449450和形成微晶半導體膜53的成膜處理(3 ) 451。在形成包含成為供體的雜質元素的柵極絕緣膜59的成膜處理 (2) 450中，將包含成為供體的雜質元素的氣體引入于形成柵極絕緣膜的原料氣體中。在此，通過將硅烷、一氧二氮、0.001%至1%的磷化氫(氫稀釋或硅烷稀釋)引入于反應室內，并且利用輝光放電等離子，形成包括磷的氧氮化硅膜。在形成包含成為供體的雜質元素的柵極絕緣膜59之后，停止上述原料氣體的引入，關掉電源，停止等離子體。在形成微晶半導體膜53的成膜處理(3) 451中，對反應室內引入包含硅或鍺的沉積性氣體(在此，硅烷、氫及/或稀有氣體)并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，來形成微晶半導體膜。硅烷由氫及/或稀有氣體稀釋為10倍至2000倍。因此，需要大量的氫及/或稀有氣體。村底的加熱溫度為100。C至300°C、優(yōu)選為120°C 至220。C。在形成微晶半導體膜53之后，停止上述原料氣體的引入，關掉電源，停止等離子體。注意，為了形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜作為微晶半導體膜53，通過當形成包含成為供體的雜質元素的柵極絕緣膜59時，在開始沉積時將包含成為供體的雜質元素的氣體(在此磷化氫)引入于反應室內，然后停止磷化氫的引入，形成氧氮化硅膜，來將反應室內的大約所有的磷引入于氧氮化硅中。因此，在之后形成的微晶半導體膜53中不包含高于SIMS的檢測限度的成為供體的雜質元素?；蛘撸ㄟ^在形成包含成為供體的雜質元素的柵極絕緣膜59之后，從反應室內搬出襯底，洗滌反應室內，然后還將襯底搬入于反應室內形成微晶半導體膜53，可以形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜53。再者，通過在形成包含成為供體的雜質元素的柵極絕緣膜59之后，從反應室搬出襯底，在別的反應室內形成微晶半導體膜53,可以形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜 53。此外，在圖14中，通過形成包含成為供體的雜質元素的微晶半導體膜而代替微晶半導體膜53，可以制造如圖2E所示那樣的在包含成為供體的雜質元素的柵極絕緣膜59上具有包含成為供體的雜質元素的微晶半導體膜61的薄膜晶體管。作為包含成為供體的雜質元素的微晶半導體膜61，在當形成包含成為供體的雜質元素的柵極絕緣膜 59時將磷化氫引入于反應室內之后，在引入留下于反應室內的磷化氫的同時形成微晶半導體膜，即可?；蛘?，當形成微晶半導體膜時，與硅烷、及氫及/或氬一起，將磷化氫引入于反應室內來形成，即可?；?者，在形成包括成為供體的雜質元素的柵極絕緣膜59之后，將磷化氫流過反應室內，將磷化氫附著到反應室內，然后形成微晶半導體膜，即可。接著，通過圖9B至圖IOC所示的工序，可以制造如圖2A所示的薄膜晶體管。此外，之后，通過圖11A和11B所示的工序，可以形成能夠用于顯示裝置的元件襯底。接著，以下示出圖2A所示的薄膜晶體管的另一制造方法。以下，參照圖15按時間順序說明包含成為供體的雜質元素的柵極絕緣膜59的形成方法，典型的是，包含磷的氧氮化硅膜的形成工序。圖15是說明柵極絕緣膜52a、包含成為供體的雜質元素的柵極絕緣膜59、微晶半導體膜53的形成工序的時序圖，它表示典型例子。圖15的說明從對在大氣壓下的反應室進行真空排氣440的階段開始，并且按時間順序示出之后進行的預涂處理441、襯底搬入"2、形成柵極絕緣膜52a的成膜處理(1 ) 443、真空排氣處理444、吹洗處理 447、形成包含成為供體的雜質元素的柵極絕緣膜59的成膜處理(2) 457、真空排氣處理446、形成微晶半導體膜53的成膜處理(3) 451、襯底搬出449的各處理。注意，預涂處理441、襯底搬入442、形成柵極絕緣膜52a的成膜處理(1) 443、真空排氣處理444、真空排氣處理446、形成微晶半導體膜53的成膜處理(3) 451、村底搬出449與圖13所示的工序同樣，并且在真空排氣處理444和真空排氣處理446之間有吹洗處理 447、形成包含成為供體的雜質元素的柵極絕緣膜59的成膜處理(2) 457。在吹洗處理447中，將包含成為供體的雜質元素的氣體引入于反應室內，并且將成為供體的雜質元素吸附到柵極絕緣膜52a的表面以及反應室的內墻。在此，將0.001 %至1%的磷化氫(氫稀釋或硅烷稀釋)引入于反應室內。注意，除了包含成為供體的雜質元素的氣體之外，如虛線462所示，還可以將氫引入于反應室內。或者，如虛線461 所示，還可以將包含硅或鍺的沉積性氣體引入于反應室內。在形成包含成為供體的雜質元素的柵極絕緣膜59a的成膜處理 (2) 457中，將原料氣體(在此，氫、硅烷和一氧二氮)引入于反應室內，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，來形成氧氮化硅膜。在此，因為在引入析出在柵極絕緣膜52a的表面上的成為供體的雜質元素、以及吸附在反應室的內墻的表面的成為供體的雜質元素 (在此，磷)的同時，堆積氧氮化硅膜，所以可以形成包括磷的氧氮化硅膜。在形成包含成為供體的雜質元素的柵極絕緣膜59之后，停止上述原料氣體的引入，關掉電源，停止等離子體。注意，在形成微晶半導體膜53的成膜處理(3) 451中，為了形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜，通過當形成包含成為供體的雜質元素的柵極絕緣膜59時，在開始沉積時將包含成為供體的雜質元素的氣體(在此磷化氫)引入于反應室內，然后停止磷化氫的引入，形成氧氮化硅膜，來將反應室內的大約所有的磷引入于氧氮化硅中。因此，在之后形成的微晶半導體膜53中不包含高于SIMS的檢測限度的成為供體的雜質元素?；蛘?，通過在形成包含成為供體的雜質元素的柵極絕緣膜59之后，從反應室內搬出襯底，洗滌反應室內，然后還將襯底搬入于反應室內形成微晶半導體膜53，可以形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜53。再者，通過在形成包含成為供體的雜質元素的柵極絕緣膜59之后，從反應室搬出襯底，在別的反應室內形成微晶半導體膜53，可以形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜53。接著，通過圖9B至圖IOC所示的工序，可以制造如圖2A所示的薄膜晶體管。此外，之后，通過圖11A和11B所示的工序，可以形成能夠用于顯示裝置的元件襯底。此外，通過形成包含成為供體的雜質元素的微晶半導體膜而代替微晶半導體膜53,可以制造如圖2E所示那樣的在包含成為供體的雜質元素的柵極絕緣膜59上具有包含成為供體的雜質元素的微晶半導體膜61的薄膜晶體管。作為包含成為供體的雜質元素的微晶半導體膜61，在當形成包含成為供體的雜質元素的柵極絕緣膜59時將磷化氬引入于反應室內之后，在引入留下于反應室內的磷化氫的同時形成微晶半導體膜，即可?；蛘?，當形成微晶半導體膜時，與硅烷、及氫及/或氬一起，將磷化氫引入于反應室內來形成，即可?；蛘?，在形成包含成為供體的雜質元素的柵極絕緣膜59之后，將磷化氫流過反應室內，將磷化氫附著到反應室內，然后形成^:晶半導體膜，即可。接著，以下示出圖3A所示的薄膜晶體管的制造工序。與圖9A所示的工序同樣，在村底50上形成柵電極51。接著，在等離子體CVD裝置的反應室內形成包含成為供體的雜質元素的膜作為保護膜之后，將襯底50搬入于反應室內，在柵電極 51上堆積柵極絕緣膜及微晶半導體膜。在此情況下，當將反應室內成為真空時，通過進一步產(chǎn)生等離子體，成為供體的雜質元素從形成在反應室內的保護膜脫離到反應室內。此外，因為通過在引入該脫離的成為供體的雜質元素的同時，形成柵極絕緣膜及微晶半導體膜，所以可以在柵電極51上形成包含成為供體的雜質元素的柵極絕緣膜、以及包含成為供體的雜質元素的微晶半導體膜。以下，參照圖16按時間順序說明包含成為供體的雜質元素的柵極絕緣膜以及微晶半導體膜的形成方法，典型的是，包含磷的氮化硅膜、包含磷的氧氮化硅膜、以及包含磷的微晶硅膜的形成工序。圖16是說明包含成為供體的雜質元素的柵極絕緣膜59a和59b、包含成為供體的雜質元素的微晶半導體膜67的形成工序的時序圖，它表示典型例子。圖16的說明從對在大氣壓下的反應室進行真空排氣440的階段開始，并且按時間順序示出之后進行的預涂處理452、襯底搬入442、形成包含成為供體的雜質元素的柵極絕緣膜59a的成膜處理(1 ) 453、真空排氣處理444、形成包含成為供體的雜質元素的柵極絕緣膜59b的成膜處理(2) 454、真空排氣處理446、形成包括成為供體的微晶半導體膜67的成膜處理(3 ) 455、襯底搬出449 的各處理。在預涂處理452中，在等離子體CVD裝置的反應室內預涂包含保護膜。在此，通過對反應室內引入0.001 %至1 %的磷化氫(氫稀釋)、包含硅或鍺的沉積性氣體(在此，硅烷、氫、氨、一氧二氮、氮中的任一種或多種)且利用輝光放電等離子體，來形成包含磷的氧氮化硅膜、包含磷的氧化硅膜、包含磷的氮化硅膜、或者包含磷的氮氧化硅膜。其結果，可以防止構成反應室的金屬進入柵極絕緣膜中作為雜質，同時還可以將成為供體的雜質元素添加到之后形成的柵極絕緣膜、微晶半導體膜等。在襯底搬入442中，將襯底從連接到反應室的裝栽閉鎖室搬入到反應室。此外，在搬入襯底的前后，對反應室內的壓力進行真空排氣，但是，此時預涂在反應室內的保護膜所包括的用作供體的雜質元素離解到反應室內。在形成包含成為供體的雜質元素的柵極絕緣膜59a的成膜處理(1 ) 453中，當引入原料氣體(在此，氫、硅烷和氨)并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，堆積氮化硅膜時，在引入離解到反應室內的成為供體的雜質元素(在此，磷)的同時，堆積氮化硅。此外，當輝光放電等離子體擴大到反應室的內墻時，除了上述原料氣體之外，還從預涂在反應室內的保護膜離解成為供體的雜質元素(在此，磷)。因此，可以形成包含磷的氮化硅膜。注意，除了上述原料氣體以外，也可以將氮引入于反應室內。在形成包括成為供體的雜質元素的柵極絕緣膜59a之后，停止上述原料氣體的引入，關掉電源，停止等離子體。在真空排氣處理444中，對反應室內進行真空排氣到預定的真空度。在形成包含成為供體的雜質元素的柵極絕緣膜59b的成膜處理(2) 454中，當引入原料氣體(在此，氫、硅炕和一氧化二氮)并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，堆積氧氮化硅膜時，在引入離解到反應室內的成為供體的雜質元素(在此，磷)的同時，堆積氧氮化硅膜。在形成包含成為供體的雜質元素的柵極絕緣膜 59b之后，停止上述原料氣體的引入，關掉電源，停止等離子體。在真空排氣處理446中，對反應室內進行真空排氣到預定的真空度。在形成包含成為供體的雜質元素的微晶半導體膜67的成膜處理(3) 455中，對反應室內引入包含硅或鍺的沉積性氣體(在此，硅烷、氫及/或稀有氣體)并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，來形成微晶半導體膜。硅烷由氫及/或稀有氣體稀釋為10倍至 2000倍。因此，需要大量的氫及/或稀有氣體。襯底的加熱溫度為100°C 至300。C、優(yōu)選為120。C至220°C。此時，因為在引入離解到反應室內的成為供體的雜質元素的同時進行堆積，所以在此形成包含磷的微晶半導體膜。其結果，在半導體膜沉積的初期階段中不形成非晶半導體, 在對于柵極絕緣膜59b的法線方向上生長結晶，可以形成其中排列柱狀微晶半導體且結晶性高的微晶半導體膜。此外，可以形成導電性高的包含成為供體的雜質元素的微晶半導體膜。在本方式中，其特征在于形成包含成為供體的雜質元素的柵極絕緣膜59a和59b、包含成為供體的雜質元素的微晶半導體膜67。成為供體的雜質元素的峰值濃度優(yōu)選為6xl015atoms/cm3以上且 3xl018atoms/cm3以下、更優(yōu)選為 3xl016atoms/cm3以上且 3xl017atoms/cm3以下。在襯底搬出449中，將襯底從反應室搬出于連接到反應室的裝栽閉鎖室。此時的反應室的壓力為與裝載閉鎖室相同的壓力。接著，如圖17B所示，在包含成為供體的雜質元素的微晶半導體膜67上形成緩沖層54、以及添加有賦予一種導電型的雜質元素的半導體膜55。接著，通過圖9B至圖IOC所示的工序，可以制造如圖 3A所示的薄膜晶體管。此外，之后，通過圖11A和11B所示的工序，可以形成能夠用于顯示裝置的元件襯底。此外，如圖19所示，通過形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜53而代替微晶半導體膜67，可以制造如圖4C所示那樣的薄膜晶體管。為了形成微晶半導體膜53，通過當形成包含成為供體的雜質元素的柵極絕緣膜59b時，在開始沉積時將包含成為供體的雜質元素的氣體(在此磷化氫)引入于反應室內，然后停止磷化氫的引入，形成氧氮化硅膜，來將反應室內的大約所有的磷引入于氧氮化硅中。因此，在之后形成的微晶半導體膜53 中不包含高于SIMS的檢測限度的成為供體的雜質元素?；蛘撸ㄟ^ 在形成包含成為供體的雜質元素的柵極絕緣膜59b之后，從反應室內搬出襯底，洗滌反應室內，然后還將襯底搬入于反應室內形成微晶半導體膜53,可以形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜53。再者，通過在形成包含成為供體的雜質元素的柵極絕緣膜59b之后，從反應室搬出襯底，在別的反應室內形成微晶半導體膜53，可以形成不包含高于S1MS的檢測限度的成為供體的雜質元素的微晶半導體膜53。接著，以下示出圖3A所示的薄膜晶體管的另一制造方法。圖18是如圖17A所示那樣說明包含成為供體的雜質元素的柵極絕緣膜59a和59b、包含成為供體的雜質元素的柵極絕緣膜67的形成工序的時序圖，它表示典型例子。圖18的說明從對在大氣壓下的反應室進行真空排氣440的階段開始，并且按時間順序示出之后進行的預涂處理441、襯底搬入442、吹洗處理447、形成包括成為供體的雜質元素的柵極絕緣膜59a的成膜處理(1 ) 456、真空排氣處理444、形成包含成為供體的雜質元素的柵極絕緣膜59b的成膜處理(2 )457、真空排氣處理446、形成包含成為供體的雜質元素的微晶半導體膜67 的成膜處理(3) 455、襯底搬出449的各處理。注意，預涂處理441、襯底搬入442、襯底搬出449與圖13所示的工序同樣，并且在襯底搬入442和襯底搬出449之間有吹洗處理 447、形成包含成為供體的雜質元素的柵極絕緣膜59a的成膜處理(1) 456、真空排氣處理444、形成包含成為供體的雜質元素的柵極絕緣膜 59b的成膜處理(2) 457、真空排氣處理446、形成包含成為供體的雜質元素的微晶半導體膜67的成膜處理(3 ) 455。在吹洗處理447中，將包含成為供體的雜質元素的氣體引入于反應室內，并且將成為供體的雜質元素吸附到襯底50、柵電極51的表面以及反應室的內墻。在此，將0.001%至1%的磷化氫(氫稀釋)引入于反應室內。注意，除了包含成為供體的雜質元素的氣體之外，如虛線462所示，還可以將氬引入于反應室內?；蛘撸缣摼€461所示，還可以將包含硅或鍺的沉積性氣體引入于反應室內。通過將包含硅或鍺的沉積性氣體引入于反應室內，可以將反應室內的氧、氮、氟等雜質排出到反應室外，而可以防止對于要形成的膜的污染。在形成包含成為供體的雜質元素的柵極絕緣膜59a的成膜處理 U) 456中，當引入原料氣體(在此，氫、硅烷和氨)并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，形成氮化硅膜。注意，除了上述原料氣體之外，還可以將氮引入于反應室內。此時，在引入吸附到襯底50或者柵電極51、反應室的內墻表面的成為供體的雜質元素(在此，磷)的同時堆積氮化硅膜，所以可以形成包含磷的氮化硅膜。在形成包含成為供體的雜質元素的柵極絕緣膜59a之后，停止上述原料氣體的引入，關掉電源，停止等離子體。在真空排氣處理444中，對反應室內進行真空排氣到預定的真空度。在形成包含成為供體的雜質元素的柵極絕緣膜59b的成膜處理 (2) 457中，引入原料氣體(在此，氫、硅烷和一氧二氮)并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，形成氧氮化硅膜。此時，因為在引入析出在包含成為供體的雜質元素的柵極絕緣膜59a的表面上的成為供體的雜質元素、以及吸附在反應室的內墻的表面的成為供體的雜質元素(在此，磷)的同時，堆積氧氮化硅膜，所以可以膜59b。在形成包含成為供體的雜質元素的柵極絕緣膜59b之后，停止上述原料氣體的引入，關掉電源，停止等離子體。在真空排氣處理446中，對反應室內進行真空排氣到預定的真空度。在形成包含成為供體的雜質元素的微晶半導體膜的成膜處理(3 ) 455中，對反應室內引入包含硅或鍺的沉積性氣體(在此，硅烷、氫及/或稀有氣體)并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，來形成微晶半導體膜。硅烷由氫及/或稀有氣體稀釋為10倍至2000 倍。因此，需要大量的氫及/或稀有氣體。襯底的加熱溫度為IO(TC至 300°C、優(yōu)選為120。C至220。C。為了利用氫使微晶硅膜的生長表面惰性化，并且促進微晶珪的生長，優(yōu)選以120。C至220。C進行成膜。此時，因為在引入離解到反應室內的成為供體的雜質元素的同時進行堆積，所以這里形成包含磷的微晶半導體膜。其結果，在半導體膜沉積的初期階段中不形成非晶半導體，在對于包含成為供體的雜質元素的柵極絕緣膜59b的法線方向上生長結晶，可以形成其中排列柱狀微晶半導體且結晶性高的微晶半導體膜。此外，因為將析出在包含成為供體的雜質元素的柵極絕緣膜59b的表面上的成為供體的雜質元素引入于微晶半導體膜中，所以可以形成導電性高的包含成為供體的雜質元素的微晶半導體膜。在本方式中，其特征在于形成包含成為供體的雜質元素的柵極絕緣膜59a和59b、微晶半導體膜67。成為供體的雜質元素的峰值濃度優(yōu)選為6xl015atoms/cm3以上且3xl018atoms/cm3以下、更優(yōu)選為 3xl016atoms/cm3以上且3xl017atoms/cm3以下。在襯底搬出449中，將襯底從反應室搬出于連接到反應室的裝載閉鎖室。此時的反應室的壓力為與裝栽閉鎖室相同的壓力。接著，如圖17B所示，在包含成為供體的雜質元素的微晶半導體膜67上形成緩沖層54、以及添加有賦予一種導電型的雜質元素的半導體膜55。接著，通過圖9B至圖10C所示的工序，可以制造如圖 3A所示的薄膜晶體管。此外，之后，通過圖11A和11B所示的工序，可以形成能夠用于顯示裝置的元件襯底。此外，如圖19所示，通過形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜53而代替微晶半導體膜67，可以制造如圖4C所示那樣的薄膜晶體管。為了形成微晶半導體膜53，通過當形成包含成為供體的雜質元素的柵極絕緣膜59b時，在開始沉積時將包含成為供體的雜質元素的氣體(在此磷化氫)引入于反應室內，然后停止磷化氫的引入，形成氧氮化硅膜，來將反應室內的大約所有的磷引入于氧氮化硅中。因此，在之后形成的微晶半導體膜53 中不包含高于SIMS的檢測限度的成為供體的雜質元素?；蛘?，通過在形成包含成為供體的雜質元素的柵極絕緣膜59b之后，從反應室內搬出襯底，洗滌反應室內，然后還將襯底搬入于反應室內形成微晶半導體膜53，可以形成不包含高于SIMS的檢測限度的成為供體的雜質元素的濃度為低于SIMS的檢測限度的微晶半導體膜53。再者，通過在形成包含成為供體的雜質元素的柵極絕緣膜59b之后，從反應室搬出村底，在別的反應室內形成微晶半導體膜53，可以形成不包含高于 SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜53。接著，以下示出圖7A所示的薄膜晶體管的另一制造方法。以下，參照圖20按時間順序說明包含成為供體的雜質元素的柵極絕緣膜59c的形成方法，典型的是，包含磷的氮化硅膜的形成工序。圖20是如圖21那樣說明在柵電極51及襯底50上形成柵極絕緣膜52a和52b、包含成為供體的雜質元素的柵極絕緣膜59c、微晶半導體膜53的形成工序的時序圖，它表示典型例子。圖20的說明從對在大氣壓下的反應室進行真空排氣440的階段開始，并且按時間順序示出之后進行的預涂處理441、襯底搬入442、形成柵極絕緣膜52a 的成膜處理(1) 443、真空排氣處理444、形成柵極絕緣膜52b的成膜處理(2) 445 、真空排氣處理446、吹洗處理447、形成包含成為供體的雜質元素的柵極絕緣膜59c的成膜處理(4) 458、真空排氣處理459、形成微晶半導體膜53的成膜處理(3 ) 451、襯底搬出449的各處理。注意，預涂處理441、襯底搬入442、形成柵極絕緣膜52a的成膜處理(1 ) 443、真空排氣處理444、形成柵極絕緣膜52b的成膜處理(2) 445 、真空排氣處理446、襯底搬出449與圖8所示的工序同樣，形成微晶半導體膜53的成膜處理(3) 451與圖13所示的工序同樣，并且在真空排氣處理446和成膜處理(3) 451之間有吹洗處理 447、形成包含成為供體的雜質元素的柵極絕緣膜59c的成膜處理U) 458、真空排氣處理459。在吹洗處理447中，將包含成為供體的雜質元素的氣體引入于反應室內，并且將成為供體的雜質元素吸附到柵極絕緣膜52b的表面以及反應室的內墻。在此，將0.001%至1%的磷化氫(氫稀釋)引入于反應室內。注意，除了包含成為供體的雜質元素的氣體之外，如虛線 462所示，還可以將氫引入于反應室內?；蛘?，如虛線461所示，還可以將包含硅或鍺的沉積性氣體引入于反應室內。在形成包含成為供體的雜質元素的柵極絕緣膜59c的成膜處理 (4) 458中，引入柵極絕緣膜的原料氣體(在此，氫、硅烷和氨)并混合，利用施加高頻電力而產(chǎn)生的輝光放電等離子體，形成氮化硅膜。此時，因為在引入析出在柵極絕緣膜52b的表面上的成為供體的雜質元素、以及吸附在反應室的內墻的表面的成為供體的雜質元素(在此，磷)的同時，堆積氮化硅膜，所以可以形成包含磷的氮化硅膜。在形成包含成為供體的雜質元素的柵極絕緣膜59c之后，停止上述原料氣體的引入，關掉電源，停止等離子體。在真空排氣處理459中，對反應室內進行真空排氣到預定的真空度。之后，在包含成為供體的雜質元素的柵極絕緣膜59c上形成微晶半導體膜53。注意，在形成微晶半導體膜53的成膜處理(3) 451中，為了形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜，通過控制當進行吹洗處理447時的將包含成為供體的雜質元素的氣體(在此，磷化氫)引入于反應室內的量，在之后形成的微晶半導體膜53中不包含高于SIMS的檢測限度的成為供體的雜質元素?；?者，通過在形成包含成為供體的雜質元素的柵極絕緣膜59e之后，從反應室搬出襯底，洗滌反應室內，然后還將襯底搬入于反應室內形成微晶半導體膜53,可以形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜53。再者，通過在形成包含成為供體的雜質元素的柵極絕緣膜59c之后，從反應室搬出襯底，在別的反應室內形成微晶半導體膜53，可以形成不包含高于SIMS的檢測限度的成為供體的雜質元素的微晶半導體膜53。注意，作為包含成為供體的雜質元素的柵極絕緣膜59c的形成方法，可以在進行吹洗處理447之后，對柵極絕緣膜52b進行利用高密度等離子體的氮化處理，來在柵極絕緣膜59b的表面上形成包括成為供體的雜質元素的氮化硅層。高密度等離子體通過使用高頻率的微波例如2.45GHz來產(chǎn)生。因為其特征在于低電子溫度的高密度等離子體的活性種類的動能低，所以可以形成與現(xiàn)有的等離子體處理相比等離子體損傷少且缺陷少的層。此外，因為可以4吏柵極絕緣膜59b的表面粗糙小，所以可以增高栽流子的遷移率。此外，也可以不進行圖20所示的吹洗處理447，而與形成柵極絕緣膜的原料氣體一起，如圖20所示的虛線463所示，使用包含成為供體的雜質元素的氣體，來形成包含成為供體的雜質元素的柵極絕此后，通過與實施方式1所示的薄膜晶體管的制造工序同樣的工序，可以制造圖7C所示的薄膜晶體管。注意，在本實施方式所示的工序中，通過施加lMHz至20MHz、典型為13.56MHz的高頻電力；或者大于20MHz且小于120MHz左右的VHF帶的高頻電力，來產(chǎn)生輝光放電等離子體。此外，在微晶半導體膜的成膜處理中，除了硅烷及氫之外，還可以將氦添加到反應氣體作為稀有氣體。氦具有在所有的氣體中最高的離子化能量即24.5eV，并且在稍低于該離子化能量的大約20eV的能級中具有準穩(wěn)定狀態(tài)，因此在維持放電時，離子化的能量只需要其差值的大約4eV。因此，其放電開始電壓也示出在所有的氣體中最低的值。根據(jù)如上所述的特性，氦可以穩(wěn)定地維持等離子體。另外，因為可以形成均勾的等離子體，所以即使堆積微晶硅膜的襯底的面積增大，也可以發(fā)揮謀求實現(xiàn)等離子體密度的均勻化的效果。因為在本實施方式中制造的薄膜晶體管在柵極絕緣膜或微晶半導體膜中包含成為供體的雜質元素，所以微晶半導體膜與柵極絕緣膜的界面的結晶性高，并且微晶半導體膜的結晶性提高。因此，利用微晶半導體膜的薄膜晶體管的電場效應遷移率及導通電流比利用非晶半導體膜的薄膜晶體管、現(xiàn)有的微晶半導體膜的薄膜晶體管高。因此，通過利用其溝道形成區(qū)由微晶半導體膜形成的薄膜晶體管作為顯示元件的開關，可以縮小溝道形成區(qū)的面積，即薄膜晶體管的面積。由此，可以縮小每個像素中的薄膜晶體管的面積，而可以提高像素的開口率。其結果，可以制造高分辨率的顯示裝置。此外，在本實施方式中制造的薄膜晶體管的溝道形成區(qū)由微晶半導體膜形成，因此其電阻率比非晶半導體膜低。由此，在利用微晶半導體膜53的薄膜晶體管中，示出電流電壓特性的曲線的上升部分的傾斜成為陡峭，作為開關元件的響應性優(yōu)良，而且能夠進行高速工作。另外，通過將該微晶半導體膜用于薄膜晶體管的溝道形成區(qū)，可以抑制薄膜晶體管的閾值變動。因此，可以制造電特性的不均勻性低的顯示裝置。再者，在本實施方式中制造的薄膜晶體管在作為溝道形成區(qū)的微晶半導體膜和作為源區(qū)及漏區(qū)的添加有賦予一種導電型的雜質元素的半導體膜之間形成電阻率高的非晶半導體膜作為緩沖層。雖然截止電流流過該緩沖層，但是因為緩沖層為高電阻區(qū)域，所以可以抑制截止電流。接著，示出適合柵極絕緣膜、微晶半導體膜的成膜的結構的一例作為應用上述反應室的等離子體CVD裝置的一例。圖22表示具備多個反應室的多室等離子體CVD裝置的一例。該裝置具備公共室423、裝載/卸載室422、第一反應室400a、第二反應室400b、第三反應室400c。嵌裝于裝載/卸載室422的盒子的村底具有利用公共室423的搬送機構426從各反應室搬出、搬入于各反應室的板料送進方式(single-wafer processing type )的結構。在公共室 423和各室之間設置有閘閥425,以使各反應室內進行的處理互不干涉。各反應室根據(jù)形成的薄膜的種類區(qū)分。例如，第一反應室400a 是用來形成柵極絕緣膜等絕緣膜的反應室，第二反應室400b是用來形成構成溝道的微晶半導體膜以及緩沖層的反應室，第三反應室400c 是用來形成構成源極及漏極的添加有賦予一種導電型的雜質元素的半導體膜的反應室。當然，反應室的數(shù)目不局限于此，根據(jù)需要可以隨便增減。另外，既可以在一個反應室內形成一種膜，又可以在一個反應室內形成多種膜。各反應室連接有渦輪分子泵419和干燥泵420作為排氣單元。排氣單元不局限于這些真空泵的組合，只要能夠排氣到大約10"Pa至 10—spa的真空度，就可以應用其他真空泵。在排氣單元430和各反應室之間設置有蝶閥417，由此可以遮斷真空排氣，并且通過利用導氣閥(conductance valve )418，控制排氣速度，以調節(jié)各反應室的壓力。注意，也可以將低溫泵421與用來形成微晶半導體膜的第二反應室400b連接，以在第二反應室400b中進行真空排氣到超高真空。通過利用低溫泵421,可以將反應室的壓力成為低于l(T5Pa的壓力的超高真空。在本實施方式中，通過將反應室內成為低于10-spa的壓力的超高真空，可以降低微晶半導體膜中的氧濃度。其結果，可以將微晶半導體膜53所包括的氧的濃度成為lxlO"atoms/cn^以下。通過降低微晶半導體膜中的氧濃度，可以降低膜中的缺陷，并且可以提高結晶性，所以可以提高栽流子的遷移率。氣體供給單元408由填充以硅烷為代表的半導體材料氣體或稀有氣體等的用于工序的氣體的汽缸410、停止閥412、質量流量控制器413等構成。氣體供給單元408g連接到第一反應室400a并供給用來形成柵極絕緣膜的氣體。氣體供給單元408i連接到第二反應室400b 并供給用來形成微晶半導體膜以及緩沖層的氣體。氣體供給單元408n 連接到第三反應室400c并供給如用來形成n型半導體膜的氣體。此外，包含成為供體的雜質元素的氣體之一的磷化氫被供應于第一反應室400a、第二反應室400b。氣體供給單元408a供給氬，并且氣體供給單元408f是供給用于反應室內的清洗的蝕刻氣體的系統(tǒng)，這些單元作為各反應室公共路線而構成。各反應室連接有用來產(chǎn)生等離子體的高頻電力供給單元403。高頻電力供給單元403包括高頻電源404和匹配器(matching box )406。圖23表示對圖22的多室等離子體CVD裝置的結構追加第四反應室400d的結構。第四反應室400d連接有氣體供給單元訓Sb。另外，高頻電力供給單元、排氣單元的結構與圖22的結構相同。各反應室可以根據(jù)形成的薄膜的種類而區(qū)別使用。例如，第一反應室400a是用來形成柵極絕緣膜等絕緣膜的反應室，第二反應室400b是用來形成半導體膜以及溝道形成區(qū)用的微晶半導體膜的反應室，第四反應室 400d是用來形成保護溝道形成區(qū)用的微晶半導體膜的緩沖層的反應室，第三反應室400c是用來形成形成源極及漏極的添加有賦予一種導電型的雜質元素的半導體膜的反應室。每個薄膜具有最合適的成膜溫度，因此通過個別區(qū)分使用反應室，可以容易管理成膜溫度。而且，可以反復形成相同種類的膜，因此可以排除起因于先形成的膜的殘留雜質物的影響。注意，也可以在同一個反應室內連續(xù)形成微晶半導體膜、緩沖層、添加有賦予一種導電型的雜質元素的半導體膜。具體地說，將形成有柵極絕緣膜的襯底搬入于反應室，并且在該反應室內連續(xù)形成微晶半導體膜、緩沖層、以及添加有賦予一種導電型的雜質元素的半導體膜。此后，從反應室搬出襯底，然后利用氟自由基等清洗反應室內。然而，有即使清洗反應室內，在反應室內也留下成為供體的雜質元素的情況。當對這種反應室搬入形成有柵極絕緣膜的襯底，并形成微晶半導體膜時，在微晶半導體膜中包含成為供體的雜質元素。因此，可以形成與柵極絕緣膜的界面的結晶性高且包含成為供體的雜質元素的微晶半導體膜。接著，參照圖24A至圖30C說明與上述方式不同的薄膜晶體管的制造方法。這里，示出通過利用其光掩模個數(shù)比上述方式少的工序來制造薄膜晶體管的工序。雖然在此示出圖1A所示的薄膜晶體管的制造工序，但是可以將以下方式應用于圖1D、圖2A至圖5B所示的薄膜晶體管的制造工序。與圖1A同樣，在村底50上形成導電膜，并通過使用抗蝕劑掩才莫蝕刻導電膜的一部分，以形成柵電極51。該抗蝕劑掩4莫通過在導電膜上涂敷抗蝕劑并進行利用第一光掩模的光刻工序而形成。接著，如圖24A所示，在柵電極51上形成柵極絕緣膜52a及52b。通過與圖 9B及9C同樣的工序，形成包含成為供體的雜質元素的微晶半導體膜 57。在該微晶半導體膜57上依次形成微晶半導體膜53、緩沖層54、添加有賦予一種導電型的雜質元素的半導體膜55、以及導電膜Ma至 65c。接著，在導電膜65a上涂敷抗蝕劑80?？刮g劑80可以使用正型抗蝕劑或負型抗蝕劑。這里，使用正型抗蝕劑。接著，通過使用多灰度掩模159作為第二光掩模，將光照射到抗蝕劑80，以對抗蝕劑80進行曝光。這里，參照圖25A至25D說明利用多灰度掩模159的曝光。多灰度掩模指的是能夠以三個級別對曝光部分、中間曝光部分、以及未曝光部分進行曝光的掩模。通過進行一次曝光及顯影工序，可以形成具有多個(典型為兩種)厚度區(qū)域的抗蝕劑掩模。因此，通過使用多灰度掩模，可以減少光掩模數(shù)目。作為多灰度掩模的典型例子，可以舉出圖25A所示的灰度色調掩模159a、以及圖25C所示的半色調掩模159b。如圖25A所示，灰度色調掩模159a由具有透光性的襯底163、形成在其上的遮光部164、以及衍射光柵165構成。在遮光部164中，光的透過量為0%。另一方面，衍射光柵165可以通過將狹縫、點、網(wǎng)眼等的光透過部的間隔設定為用于曝光的光的分辨率限度以下來控制光的透過率。注意，衍射光柵165可以使用周期性狹縫、點、網(wǎng)眼；或者非周期性狹縫、點、網(wǎng)眼。作為具有透光性的襯底163，可以使用石英等的具有透光性的襯底。遮光部164及衍射光柵165可以通過利用鉻或氧化鉻等的吸收光的遮光材料形成。在將膝光的光照射到灰度色調掩模159a的情況下，如圖25B所示，在遮光部164中，光透過率166為0%，而在不設置有遮光部I" 及衍射光柵165的區(qū)域中，光透過率166為100%。另外，在衍射光柵165中，可以將光透過率調整為10至70%的范圍內。衍射光柵165 中的光透過率可以通過調整衍射光柵的狹縫、點、或網(wǎng)眼的間隔及柵距(pitch)而控制。如圖25C所示，半色調掩模159b由具有透光性的襯底163、形成在其上的半透過部167、以及遮光部168構成。半透過部167可以使用MoSiN、 MoSi、 MoSiO、 MoSiON、 CrSi等。遮光部168可以通過利用鉻、氧化鉻等的吸收光的遮光材料形成。在將曝光的光照射到半色調掩模159b的情況下，如圖25D所示，在遮光部168中，光透過率169為0%，而在不設置有遮光部168及半透過部167的區(qū)域中，光透過率169為100%。另外，在半透過部167中，可以將光透過率調整為10至70%的范圍內。半透過部167 中的光透過率可以根據(jù)半透過部167的材料而調整。通過在使用多灰度掩模進行曝光之后進行顯影，如圖24B所示，可以形成具有不同的厚度區(qū)域的抗蝕劑掩模81。接著，通過使用抗蝕劑掩模81將包含成為供體的雜質元素的微晶半導體膜57、微晶半導體膜53、緩沖層54、添加有賦予一種導電型的雜質元素的半導體膜55、以及導電膜65a至65c蝕刻并分離。其結果，如圖26A所示，可以形成包含成為供體的雜質元素的微晶半導體膜61、微晶半導體膜58、緩沖層62、添加有賦予一種導電型的雜質元素的半導體膜63、以及導電膜85a至85c。注意，圖26A (抗蝕劑掩模81除外)相當于圖30A的A-B的截面圖。接著，對抗蝕劑掩模81進行灰化處理。其結果，抗蝕劑的面積縮小，其厚度變薄。此時，厚度薄的區(qū)域的抗蝕劑(與柵電極51的一部分重疊的區(qū)域)被去除，由此如圖26A所示，可以形成被分離的抗蝕劑掩才莫86。接著，通過使用抗蝕劑掩模86將導電膜85a至85c蝕刻并分離。其結果，如圖26B所示那樣可以形成一對布線92a至92c。通過^f吏用抗蝕劑掩模86對導電膜85a至85c進行濕蝕刻，選擇性地蝕刻導電膜85a至85c。其結果，因為導電膜各向同性地被蝕刻，所以可以形成其面積比抗蝕劑掩才莫86小的布線92a至92c。接著，通過使用抗蝕劑掩模86對添加有賦予一種導電型的雜質元素的半導體膜63進行蝕刻，形成一對源區(qū)及漏區(qū)88。注意，在該蝕刻工序中，通過對緩沖層62進行蝕刻，而形成一對緩沖層87?？?以以同一個工序形成源區(qū)及漏區(qū)、以及一對緩沖層。另外，布線92a 至92c的端部與源區(qū)及漏區(qū)88的端部不一致且彼此錯開，并在布線 92a至92c的端部的外側形成源區(qū)及漏區(qū)88的端部。此后，去除抗蝕劑掩模86。接著，在露出的微晶半導體膜61不受到損傷且對于該微晶半導體膜61的蝕刻速度低的條件下，進行干蝕刻。通過該工序，可以去除源區(qū)及漏區(qū)之間的微晶半導體膜61上的蝕刻渣滓物、抗蝕劑掩模的渣滓、以及用于去除抗蝕劑掩模的裝置內的污染源，而可以實現(xiàn)源區(qū)及漏區(qū)之間的確實的絕緣。其結果，可以降低薄膜晶體管的泄漏電流，而可以制造截止電流小且耐壓性高的薄膜晶體管。注意，例如可以使用氯氣體作為蝕刻氣體。如圖26C所示，通過使布線92a至92c的端部與源區(qū)及漏區(qū)88 的端部不一致且彼此錯開，布線92a至92c的端部的距離離開，所以可以防止布線之間的泄漏電流、短路。由此，可以制造反交錯型薄膜晶體管。通過上述工序，可以形成溝道蝕刻型薄膜晶體管83。此外，可以通過利用兩個光掩模來形成薄膜晶體管。此外，如圖27A所示，在布線92a至92c、源區(qū)及漏區(qū)88、一對緩沖層87、微晶半導體膜61、包含成為供體的雜質元素的微晶半導體膜58、以及柵極絕緣膜52b上形成保護絕緣膜76a。保護絕緣膜 76a可以與柵極絕緣膜52a及52b同樣地形成。接著，通過使用利用第三光掩模而形成的抗蝕劑掩模對保護絕緣膜76a的一部分進行蝕刻，形成接觸孔。接著，形成在該接觸孔中與布線92c接觸的像素電極77。這里，作為像素電極77，在通過濺射法形成ITO之后將抗蝕劑涂敷在ITO上。接著，通過利用第四光掩模對抗蝕劑進行曝光及顯影，以形成抗蝕劑掩模。然后，使用抗蝕劑掩模對ITO進行蝕刻，以形成像素電極77。注意，圖27B相當于圖 30C的A-B的截面圖。通過上述工序，可以形成薄膜晶體管、以及具有該薄膜晶體管且能夠用于顯示裝置的元件襯底。接著，以下示出在形成接觸孔和電容元件的情況下的可以利用一個光掩模來形成的工序。在此，示出圖30A至30C的C-D的截面圖。在圖27A之后，如圖28A所示，在保護絕緣膜76a上形成絕緣膜101。在此，通過利用感光性有機樹脂來形成絕緣膜101。接著，在利用多灰度掩模160使絕緣膜101感光之后，進行顯影，而如圖28B所示，形成絕緣膜102。該絕緣膜102包括使覆蓋薄膜晶體管的布線的保護絕緣膜76a露出的凹部111a、以及電容布線51c上的凹部lllb。在此，使用多灰度掩模160。該多灰度掩模160在薄膜晶體管的布線中可以以100%使絕緣膜101啄光，而在電容布線51c上可以以10% 至70%的范圍使絕緣膜101曝光。接著，通過對保護絕緣膜76a以及具有凹部的絕緣膜102進行整體性的蝕刻(回蝕刻)，對保護絕緣膜76a的一部分進行蝕刻，如圖 29A所示，形成使布線92c露出的接觸孔112a，同時在電容布線51c 上形成具有凹部112b的絕緣膜103。接著，通過對絕緣膜103進行灰化處理，擴大接觸孔112a以及凹部112b的面積，以形成接觸孔113a以及凹部113b。注意，保護絕緣膜76a不由感光性有機樹脂形成，而由無機絕緣膜形成，因此不被灰化。因此，在布線上形成接觸孔113a，該接觸孔113a的上表面形狀為雙層的環(huán)。此后，可以在形成# 素電極77的同時，形成由電容布線51c、柵極絕緣膜52a和52b、保護絕緣膜76a、以及像素電極77構成的電容元件。通過上述工序，可以在利用一個多灰度掩模形成連接像素電極及布線的接觸孔的同時，形成電容元件。此外，也可以在圖10B或圖26B中形成布線71a至71c、布線 92a至92c之后，去除抗蝕劑掩模66、 86，以布線71a至71c、布線 92a至92c為掩模對添加有賦予一種導電型的雜質元素的半導體膜63 進行蝕刻。其結果，可以形成布線71a至71c、布線92a至92c與源區(qū)及漏區(qū)72、 88的端部一致的薄膜晶體管。在此，圖31表示薄膜晶體管，其中，在去除圖10B的抗蝕劑掩模66之后，以布線"71a至71c 為掩模對添加有賦予一種導電型的雜質元素的半導體膜63進行蝕刻，使源區(qū)及漏區(qū)89的端部與布線71a至71c的端部一致。注意，雖然在本實施方式中，使用溝道蝕刻型的薄膜晶體管而表示，但是可以將微晶半導體膜用于溝道保護型的薄膜晶體管的溝道形成區(qū)。 '根據(jù)本實施方式，可以制造電特性優(yōu)良的反交錯型薄膜晶體管、以及具有其的顯示襯底。注意，雖然在本實施方式中利用反交錯型薄膜晶體管作為薄膜晶體管進行說明，但是不局限于此，可以將包含成為供體的雜質元素的絕緣膜和微晶半導體膜的制造方法應用于正交錯型薄膜晶體管、頂柵型薄膜晶體管等。具體地說，當使用作基底膜的絕緣膜或者微晶半導體膜包含成為供體的雜質元素，并且在微晶半導體膜上形成柵極絕緣膜以及柵電極時，可以制造包括提高與絕緣膜的界面的結晶性的微晶半導體膜的薄膜晶體管。因此，可以形成電特性優(yōu)良的薄膜晶體管。實施方式4在本實施方式中，以下示出包括實施方式1所示的薄膜晶體管的液晶顯示裝置作為顯示裝置的一個方式。在此，參照圖32至圖34說明VA (垂直取向)型液晶顯示裝置。VA型液晶顯示裝置是控制液晶面板的液晶分子的排列的方式之一。VA型液晶顯示裝置是當不施加電壓時液晶分子朝向垂直于面板的方向的方式。在本實施方式中，特別設法將像素分為幾個區(qū)域(子像素)，并且將分子分別放倒于不同方向上。將此稱為多疇化、或者多疇設計。在以下說明中，將說明考慮到多疇設計的液晶顯示裝置。圖32及圖33示出VA型液晶面板的像素結構。圖33是村底600 的平面圖，而圖32示出相對于圖33中的切斷線Y-Z的截面結構。在以下說明中，參照這兩個附圖進行說明。在該像素結構中，一個像素具有多個像素電極624、 626，并且各像素電極624、 626隔著平坦化膜622連接到薄膜晶體管628、 629。各薄膜晶體管628、 629以不同的柵極信號驅動。就是說，在多疇設計的像素中，獨立控制施加到各像素電極624、 626的信號。像素電極624在接觸孔623中通過布線618連接到薄膜晶體管 628。此外，像素電極626在接觸孔627中通過布線619連接到薄膜晶體管629。薄膜晶體管628的柵極布線602和薄膜晶體管629的柵極布線603彼此分離，以便能夠提供不同的柵極信號。另一方面，薄膜晶體管628和薄膜晶體管629共同使用用作數(shù)據(jù)線的布線616。可以通過使用實施方式3所示的方法，來制造薄膜晶體管628及薄膜晶體管629。像素電極624和像素電極626具有不同的形狀，并且被狹縫625 彼此分離。像素電極626形成為圍繞擴大為V字型的像素電極624的外側。通過根據(jù)薄膜晶體管628及薄膜晶體管629使施加到像素電極 624和像素電極626的電壓時序不同，來控制液晶的取向。通過對柵極布線602和柵極布線603施加不同的柵極信號，可以使薄膜晶體管 628及薄膜晶體管629的工作時序互不相同。此外，在像素電極624、 626上形成有取向膜648。在相對襯底601上形成有遮光膜632、著色膜636、相對電極640。此外，在著色膜636和相對電極640之間形成平坦化膜637，以便防止液晶取向的錯亂。此外，在相對電極640上形成取向膜646。圖34 示出相對襯底一側的結構。相對電極640是在不同的像素之間共同使用的電極并形成有狹縫641。通過互相咬合地配置該狹縫641和在像素電極624及像素電極626 —側的狹縫625，可以有效地產(chǎn)生傾斜電場來控制液晶的取向。由此，可以根據(jù)地方使液晶的取向方向不同，從而擴大一見角。這里，利用村底、著色膜、遮光膜以及平坦化膜構成顏色濾光片。注意，也可以在襯底上不形成遮光膜以及平坦化膜中的任一方或者雙方。此外，著色膜具有使可見光的波長范圍中的任意波長范圍的光的成分優(yōu)選地透過的功能。通常，在很多情況下，組合使紅色波長范圍的光、藍色波長范圍的光、以及綠色波長范圍的光分別優(yōu)選地透過的著色膜，而用于顏色濾光片。然而，著色膜的組合不局限于這些。通過使像素電極624、液晶層650、以及相對電極640重疊，形成第一液晶元件。此外，通過使像素電極626、液晶層650、以及相對電極640重疊，形成第二液晶元件。此外，采用在一個像素中設置有第一液晶元件和第二液晶元件的多疇結構。注意，雖然在此示出VA型液晶顯示裝置作為液晶顯示裝置，但是可以將通過實施方式1而形成的元件襯底用于FFS型液晶顯示裝置、IPS型液晶顯示裝置、TN型液晶顯示裝置、以及其他液晶顯示裝置。通過上述工序，可以制造液晶顯示裝置。因為本實施方式的液晶顯示裝置利用截止電流少且電特性優(yōu)良的反交錯型薄膜晶體管，所以可以制造對比度高且可見度高的液晶顯示裝置。實施方式5在本實施方式中，以下示出包括實施方式1所示的薄膜晶體管的發(fā)光顯示裝置作為顯示裝置的一個方式。在此，說明發(fā)光顯示裝置包括的像素的結構。圖35A表示像素的俯視圖的一個方式，而圖35B 表示對應于圖35A中的A-B的像素的截面結構的一個方式。作為發(fā)光裝置，在此利用包括利用電致發(fā)光的發(fā)光元件的顯示裝置而表示。利用電致發(fā)光的發(fā)光元件根據(jù)發(fā)光材料是有機化合物還是無才幾化合物,皮區(qū)分。一般地，前者稱為有機EL元件，而后者稱為無機 EL元件。另外，這里，作為薄膜晶體管的制造工序，可以使用實施方式1。關于有機EL元件，通過將電壓施加到發(fā)光元件，電子和空穴從一對電極分別注入到包括發(fā)光有機化合物的層中，并流過電流。并且，通過那些載流子(電子和空穴)復合，發(fā)光有機化合物形成激發(fā)態(tài)，并且當該激發(fā)態(tài)返回基態(tài)時發(fā)光。由于這種機制，這種發(fā)光元件稱為電流激發(fā)型發(fā)光元件。無機EL元件根據(jù)其元件結構，被分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件是具有將發(fā)光材料的粒子分散在粘結劑中的發(fā)光層的，其發(fā)光機制為利用供體能級和受體能級的供體-受體復合型發(fā)光。薄膜型無機EL元件具有以電介質層夾住發(fā) 光層并且它被電極夾住的結構，其發(fā)光機制為利用金屬離子的內殼層電子躍遷的局部存在型發(fā)光。注意，這里，使用有機EL元件作為發(fā)光元件進行說明。另外，雖然使用溝道蝕刻型薄膜晶體管作為用來控制對于第一電極的信號的輸入的開關薄膜晶體管、以及用來控制發(fā)光元件的驅動的驅動薄膜晶體管，但是可以適當?shù)厥褂脺系辣Ｗo型薄膜晶體管。在圖35A及35B中，第一薄膜晶體管74a是用來控制對于第一電極的信號的輸入的開關薄膜晶體管，而第二薄膜晶體管74b相當于用來控制對于發(fā)光元件94的電流或電壓的供給的驅動薄膜晶體管。第一薄膜晶體管74a的柵電極連接到掃描線51a，源極及漏極中的一方連接到用作信號線的布線71a至71c,并且源極及漏極中的另一方連接到第二薄膜晶體管74b的柵電極51b。第二薄膜晶體管74b 的源極及漏極中的一方連接到電源線93a至93c，并且源極及漏極中的另一方連接到顯示裝置的第一電極79。通過利用第二薄膜晶體管 74b的柵電極、柵極絕緣膜、以及電源線93a構成電容元件96，并且第一薄膜晶體管74 a的源極及漏極中的另一方連接到電容元件96。注意，電容元件96相當于在第一薄膜晶體管74a截止時保持第二薄膜晶體管74b的柵極-源極間電壓或柵極-漏極間電壓(以下稱為柵電壓)的電容元件，并不一定需要設置。在本實施方式中，可以通過使用實施方式1所示的薄膜晶體管來形成第一薄膜晶體管74a及第二薄膜晶體管74b。此外，雖然在此第一薄膜晶體管74a及第二薄膜晶體管74b由n溝道型薄膜晶體管形成，也可以使用n溝道型薄膜晶體管形成第一薄膜晶體管74a且使用p溝道型薄膜晶體管形成第二薄膜晶體管74b。再者，還可以使用p溝道型薄膜晶體管形成第一薄膜晶體管74a及第二薄膜晶體管74b。在第一薄膜晶體管74a及第二薄膜晶體管74b上形成保護絕緣膜 76，在保護絕緣膜76上形成平坦化膜78，在形成于平坦化膜78以及保護絕緣膜76中的接觸孔中形成連接到布線93f的第一電極79。平坦化膜78優(yōu)選使用有機樹脂如丙烯、聚酰亞胺、聚酰胺等、或者硅氧烷聚合物來形成。在接觸孔中，第一電極79具有凹凸，所以設置覆蓋該區(qū)域且具有開口部的分隔壁91。以在分隔壁91的開口部中與第一電極79接觸的方式形成EL層92，以覆蓋EL層92的方式形成第二電極93，并且以覆蓋笫二電極93及分隔壁91的方式形成保護絕緣膜95。在此，示出頂部發(fā)射結構的發(fā)光元件94作為發(fā)光元件。因為頂部發(fā)射結構的發(fā)光元件94也在第一薄膜晶體管74a、第二薄膜晶體管 74b上可以發(fā)光，所以可以增大發(fā)光面積。然而，如果在EL層92下存在的層具有凹凸，就在該凹凸上膜厚度的分布成為不均勻，第二電極93及第一電極79短路而導致顯示缺陷。因此，優(yōu)選設置平坦化膜 78。由第一電極79及第二電極93夾住EL層92的區(qū)域相當于發(fā)光元件94。在釆用圖35A所示的像素的情況下，來自發(fā)光元件94的光如空心箭頭所示發(fā)射到第二電極93 —側。用作陰極的第一電極79只要是其功函數(shù)小且反射光的導電膜，就可以使用已知的材料。例如，優(yōu)選使用Ca、 Al、 CaF、 MgAg、 AlLi 等。EL層92既可以由單獨層構成，又可以由多層的疊層構成。在由多層構成的情況下，在用作陰極的第一電極79上按順序層疊電子注入層、電子傳輸層、發(fā)光層、空穴傳輸層、空穴注入層。注意，不一定需要設置這些層的全部。用作陽極的第二電極93使用透過光的透光導電材料形成，例如也可以使用具有透光性的導電膜如含有氧化鎢的銦氧化物、含有氧化鵠的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、ITO、銦鋅氧化物、添加有氧化硅的銦錫氧化物等。在此，示出從與襯底相反一側的面取出發(fā)光的頂部發(fā)射結構的發(fā) 光元件，但是可以適當?shù)貞脧囊r底一側的面取出發(fā)光的底部發(fā)射結構的發(fā)光元件、從襯底一側及與襯底相反一側的面取出發(fā)光的雙面發(fā) 射結構的發(fā)光元件。此外，雖然在此，說明了有機EL元件作為發(fā)光元件，但是也可以設置無機EL元件作為發(fā)光元件。注意，雖然在本實施方式中示出控制發(fā)光元件的驅動的薄膜晶體管(驅動薄膜晶體管)和發(fā)光元件電連接的一例，但是也可以采用在驅動薄膜晶體管和發(fā)光元件之間連接有電流控制薄膜晶體管的結構。通過上述工序，可以制造發(fā)光顯示裝置。本實施方式的發(fā)光裝置使用截止電流少且電特性優(yōu)良的反交錯型薄膜晶體管，所以可以制造對比度高且可見度高的發(fā)光顯示裝置。實施方式6接著，以下示出本發(fā)明的顯示裝置的一個方式的顯示面板的結構。在圖36A示出另外僅形成信號線驅動電路6013且與形成在襯底 6011上的像素部6012連接的顯示面板的方式。1象素部6012及掃描線驅動電路6014利用將微晶半導體膜用于溝道形成區(qū)的薄膜晶體管形成。通過由其電場效應遷移率高于將微晶半導體膜用于溝道形成區(qū)的薄膜晶體管的晶體管形成信號線驅動電路，可以使信號線驅動電路的工作穩(wěn)定，該信號線驅動電路的驅動頻率需要高于掃描線驅動電路的驅動頻率。注意，信號線驅動電路6013可以為將單晶半導體用于溝道形成區(qū)的晶體管、將多晶半導體用于溝道形成區(qū)的薄膜晶體管、或將SOI用于溝道形成區(qū)的晶體管。電源的電位、各種信號等通過 FPC6015分別供給給^f象素部6012、信號線驅動電路6013、掃描線驅動電路6014。再者，還可以在信號線驅動電路6013和FPC6015之間、或者在信號線驅動電路6013和像素部6012之間設置保護電路。保護電路由選自薄膜晶體管、二極管、電阻元件以及電容元件等中的一種或多種元件構成。此外，作為二極管，也可以使用實施方式1或2所示的對薄膜晶體管進行二極管連接而成的二極管。注意，也可以將信號線驅動電路及掃描線驅動電路都形成在與像素部相同的襯底上。此外，在另外形成驅動電路的情況下，不一定需要將形成有驅動電路的襯底貼合到形成有像素部的襯底上，也可以如貼合到FPC上。在圖36B中表示另外僅形成信號線驅動電路6023且與形成在襯底 6021上的像素部6022及掃描線驅動電路6024連接的顯示裝置面板的方式。像素部6022及掃描線驅動電路6024通過利用將微晶半導體膜用于溝道形成區(qū)的薄膜晶體管而形成。信號線驅動電路6023通過 FPC6025連接到像素部6022。電源的電位、各種信號等通過FPC6025 分別供給給像素部6022、信號線驅動電路6023、掃描線驅動電路6024。再者，也可以在信號線驅動電路6023及FPC6025之間、或者在信號線驅動電路6023及《象素部6022之間設置保護電路。另外，也可以利用將微晶半導體膜用于溝道形成區(qū)的薄膜晶體管在與像素部相同的襯底上僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分，另外形成其他部分且與像素部電連接。在圖36C 中表示將信號線驅動電路所具有的模擬開關6033a形成在與像素部 6032、掃描線驅動電路6034相同的襯底6031上，并且將信號線驅動電路所具有的移位寄存器6033b另外形成在不同的襯底上，而彼此貼合的顯示裝置面板的方式。像素部6032及掃描線驅動電路6034利用將微晶半導體膜用于溝道形成區(qū)的薄膜晶體管形成。信號線驅動電路所具有的移位寄存器6033b通過FPC6035連接到#>素部6032。電源的電位、各種信號等通過FPC6035分別供給給像素部6032、信號線驅動電路、掃描線驅動電路6034。再者，也可以在信號線驅動電路 6033及FPC6035之間、或者在信號線驅動電路6033及像素部6032 之間設置保護電路。如圖36A至36C所示，可以在與像素部相同的襯底上利用將微晶半導體膜用于溝道形成區(qū)的薄膜晶體管形成本實施方式的顯示裝置的驅動電路的一部分或全部。注意，對另外形成的襯底的連接方法沒有特別的限制，可以使用已知的COG方法、引線鍵合方法、或TAB方法等。此外，連接的位置只要能夠電連接，就不限于圖36A至36C所示的位置。另外，也可以另外形成控制器、CPU、存儲器等而連接。注意，在本發(fā)明中使用的信號線驅動電路包括移位寄存器和模擬開關?；蛘?，除了移位寄存器和模擬開關之外，還可以包括緩沖器、電平轉移器、源極跟隨器等其他電路。另外，不一定需要設置移位寄存器和模擬開關，例如既可以使用像譯碼器電路那樣的可以選擇信號線的其他電路代替移位寄存器，又可以使用鎖存器等代替模擬開關。實施方式7將根據(jù)本發(fā)明而得到的顯示裝置等可以用于有源矩陣型顯示裝置面板。就是說，可以在將它們組裝到顯示部的所有的電子設備中實施本發(fā)明。作為這種電子設備，可以舉出影像拍攝裝置如攝像機和數(shù)字照相機等、頭戴式顯示器(護目鏡型顯示器)、汽車導航系統(tǒng)、投影機、汽車音響、個人計算機、便攜式信息終端(移動計算機、移動電話或電子書籍等)等。圖37A至37D示出其一例。圖37A表示電視裝置。如圖37A所示，可以將顯示面板組裝在框體中來完成電視裝置。由顯示面板形成主畫面2003，作為其他附屬器件還具有揚聲器部分2009、操作開關等。如上所迷，可以完成電視裝置。如圖37A所示，在框體2001中組裝利用顯示元件的顯示用面板 2002,并且可以由接收機2005接收普通的電視廣播，而且通過調制解調器2004連接到有線或無線方式的通訊網(wǎng)絡，從而還可以進行單向(從發(fā)送者到接收者)或雙向(在發(fā)送者和接收者之間，或者在接收者之間)的信息通訊。電視裝置的操作可以由組裝在框體中的開關或另外形成的遙控裝置2006進行，并且該遙控裝置2006也可以設置有顯示輸出的信息的顯示部2007。另外，電^見裝置還可以附加有如下結構除了主畫面2003以外，使用第二顯示面板形成子畫面2008，并顯示頻道或音量等。在這種結構中，也可以利用液晶顯示面板形成主畫面2003,并且利用發(fā)光顯示面板形成子畫面2008。另外，也可以采用如下結構利用發(fā)光顯示面板形成主畫面2003，利用發(fā)光顯示面板形成子畫面2008，并且子畫面能夠點亮和熄滅。圖38是電視裝置的主要結構的框圖。像素部921形成在顯示面板卯0上。也可以采用COG方式將信號線驅動電路922和掃描線驅動電路923安裝在顯示面板900上。作為其它外部電路的結構，在圖像信號的輸入一側具有圖像信號放大電路925、圖像信號處理電路926、控制電路927等。其中，圖像信號放大電路925放大調諧器924所接收的信號中的圖像信號，圖像信號處理電路926將從圖像信號放大電路925輸出的信號轉換成對應于紅、綠和藍各種顏色的色信號，控制電路927將該圖像信號轉換成驅動器IC輸入規(guī)格?？刂齐娐?27將信號分別輸出到掃描線一側和信號線一側。在進行數(shù)字驅動的情況下，可以采用如下結構在信號線一側設置信號分割電路928，并將輸入數(shù)字信號劃分成m個而供給。由調諧器924接收的信號中的音頻信號被發(fā)送到音頻信號放大電路929,并其輸出經(jīng)過音頻信號處理電路930供給到揚聲器933。控制電路931從輸入部932接收接收站(接收頻率)或音量的控制信息，并將信號傳送到調諧器924、音頻信號處理電路930。當然，本發(fā)明不局限于電視裝置，還可以應用于各種用途如個人計算機的監(jiān)視器、火車站或機場等中的信息顯示屏、街頭上的廣告顯示屏等的大面積顯示媒體。通過在主畫面2003、子畫面2008中應用上述實施方式所i兌明的顯示裝置，可以提高電視裝置的批量生產(chǎn)性。圖37B表示便攜式電話機2301的一例。該便攜式電話機2301 包括顯示部2302、操作部2303等而構成。通過在顯示部2302中應用上述實施方式所說明的顯示裝置，可以提高便攜式電話機的批量生產(chǎn) 性。另外，圖37C所示的便攜式計算機包括主體2401、顯示部2402 等。通過在顯示部2402中應用上述實施方式所示的顯示裝置，可以提高計算機的批量生產(chǎn)性。圖37D是桌上照明器具，包括照明部分2501、燈罩2502、可變臂2503、支柱2504、臺2505和電源2506。通過對照明部分2501使用本發(fā)明的發(fā)光裝置來制造到天花板上的照明器具、壁掛型照明器具等。通過應用上述實施方式所示的顯示裝置，可以提高批量生產(chǎn)性，而可以提供廉價的桌上照明器具。實施例1圖39表示通過利用SIMS測定當在玻璃襯底上形成柵極絕緣膜并利用包含成為供體的雜質元素的氣體之一的磚化氫進行吹洗處理之后形成微晶硅膜時的磷的峰值濃度而得到的結果。在如下成膜條件下，在0.7mm的玻璃襯底上利用等離子體CVD 法形成厚度為lOOnm的氧氮化硅膜RF電源頻率為13.56MHz， RF 電源的功率為50W，成膜溫度為280'C，硅烷氣體的流量和一氧二氮的流量分別為30sccm、 1200sccm，并且壓力為40Pa。接著，將包含磷化氫的氣體引入于反應室內，進行吹洗處理。以下示出此時的條件。 (條件l)0.1 % PH3 ( Ar稀釋)的流量500sccm (條件2)SiH4的流量100sccm， 0.5%PH3 ( ( H2)稀釋)的流量170scem (條件3)SiBU的流量100sccm， H2的流量153sccm， 0.5%PH3/H2的流量 17sccm接著，在如下成膜條件下，在柵極絕緣膜上利用等離子體CVD 法形成厚度為50nm的微晶硅膜RF電源頻率為13.56MHz， RF電源的功率為50W，成膜溫度為280。C,硅烷氣體的流量和氫的流量分別為10sccm、 1500sccm，并且壓力為280Pa。在從反應室搬出襯底，利用氟自由基清洗反應室內之后，再度將襯底搬入于反應室中。接著，在如下成膜條件下，在微晶硅膜上利用等離子體CVD法形成厚度為100nm的非晶硅膜作為緩沖層RF電源頻率為 13.56MHz， RF電源的功率為60W，成膜溫度為280°C，硅烷氣體的流量和氫的流量分別為280sccm、 300sccm,并且壓力為170Pa。圖 39表示此時，利用二次離子質量分析法(SIMS)對在條件1至條件3下進行吹洗處理的各襯底進行從襯底表面向深度方向的測定的結果。在圖39中，縱軸表示磷的濃度(atoms/cm3)，而橫軸表示蝕刻樣品的深度(inn)。此外，直到大約70nm的深度是緩沖層的非晶硅膜，直到大約70nm至120nm的深度是微晶硅膜，直到大約120nm 至220nm的深度是柵極絕緣膜的氧氮化硅膜。在圖39中，以下示出微晶硅膜中的磷的濃度。注意，關于微晶硅膜及氧氮化硅膜的界面的高峰，因為觀察到硅的離子強度有異常，所以不考慮到該濃度。條件1的樣品…5xl0"atoms/cm3至2xl018atoms/cm3 條件2的樣品…6xl0"atoms/cm3至3xl018atoms/cm3 條件3的樣品…3xl0"atoms/cm3至2xl017atoms/cm3 通過上述工序，通過在進行磷化氬吹洗處理之后，形成微晶硅膜，可以形成包含磷的微晶硅膜。實施例2圖40表示通過利用SIMS測定當在玻璃襯底上形成包含成為供體的雜質元素的磷的柵極絕緣膜之后形成微晶硅膜時的磚的峰值濃度而得到的結果。在此，在包括磷的條件下形成氧氮化硅膜作為第一柵極絕緣膜，而形成氧氮化硅膜作為第二柵極絕緣膜。在如下成膜條件下，在0.7mm的玻璃襯底上利用等離子體CVD 法形成厚度為10nm的包含磷的氧氮化硅膜RF電源頻率為 13.56MHz， RF電源的功率為50W，成膜溫度為280。C，并且壓力為 40Pa。此外，以下示出此時的原料氣體的流量條件。 (條件4)SiH4的流量30sccm， N20的流量1200sccm， 0.5 % PH3 ( H2稀釋) 的流量60sccm (條件5)SiH4的流量30sccm， N20的流量1200sccm， 0.5%PH3( 112稀釋) 的流量6sccm接著，在第一柵極絕緣膜上形成第二柵極絕緣膜。此時，在如下成膜條件下，在玻璃襯底上利用等離子體CVD法形成厚度為100nm 的氧氮化硅膜RF電源頻率為13.56MHz， RF電源的功率為50W，成膜溫度為280'C，硅烷氣體的流量和一氧二氮的流量分別為30sccm、 1200sccm，并且壓力為40Pa。接著，在如下微晶硅膜的成膜條件下，在柵極絕緣膜上利用等離子體CVD法形成厚度為50nm的孩i晶硅層RF電源頻率為 13.56MHz, RF電源的功率為50W，成膜溫度為280°C，硅烷氣體的流量和氫的流量分別為10sccm、 1500sccm，并且壓力為280Pa。在從反應室搬出襯底，利用氟自由基清洗反應室內之后，再度將襯底搬入于反應室中。接著，在如下成膜條件下，在微晶硅膜上利用等離子體CVD法形成厚度為100nm的非晶硅膜作為緩沖層RF電源頻率為 13.56MHz， RF電源的功率為60W，成膜溫度為280。C,硅烷氣體的流量和氫的流量分別為280sccm、 300sccm，并且壓力為170Pa。圖 40表示此時，利用二次離子質量分析法(SIMS)對在條件4及條件5下形成第一柵極絕緣膜的各襯底進行從襯底表面向深度方向的測定的結果。在圖40中，縱軸表示磷的濃度(atoms/cm3)，而橫軸表示對樣品進行蝕刻的深度(nm)。此外，直到大約70nm的深度是緩沖層的非晶硅膜，直到大約70nm至120nm的深度是微晶硅膜，直到大約 120nm至220nm的深度是柵極絕緣膜的氧氮化硅膜。在圖40中，以下示出微晶硅膜中的磷的濃度。注意，關于微晶硅膜及氧氮化硅膜的界面的高峰，因為可以觀察到硅的離子強度有異常，所以不考慮到該濃度。條件4的樣品…3xl0"atoms/cm3至7xl017atoms/cm3 條件5的樣品…3xl0"atoms/cm3至2xl017atoms/cm3在圖40中，因為利用硅標準樣品制定分量，所以不能測定氧氮化硅膜中的準確的磷的濃度，但是根據(jù)高峰的形狀可以預料是否包含磷。在深度為200nm至230nm的區(qū)域中也有磷濃度的大高峰，所以可以知道在與微晶硅膜離開的柵極絕緣膜中包含磷。根據(jù)上述，可以知道通過在形成包含磷的柵極絕緣膜之后，形成微晶硅膜，在柵極絕緣膜及微晶硅膜中包含磷。就是說，可以形成包含磷的柵極絕緣膜以及微晶硅膜。實施例3圖41表示通過利用SIMS測定當在等離子體CVD裝置的反應室內預涂保護膜之后，將玻璃襯底引入于反應室內，形成第一柵極絕緣膜、第二柵極絕緣膜、微晶硅膜、以及用作緩沖層的非晶硅膜時的磷的峰值濃度而得到的結果。在此，形成氮化硅膜作為第一柵極絕緣膜，而形成氧氮化硅膜作為第二柵極絕緣膜。在反應室內預涂保護膜。以下示出此時的條件。 (條件6)作為保護膜，形成包含磷的非晶硅膜。將此時的成膜條件設定為如下，在反應室的內墻上形成厚度為50nm的包括磷的非晶硅膜RF 電源頻率為13.56MHz， RF電源的功率為370W，并且壓力為170Pa。此外，以下示出此時的原料氣體的流量條件。 (條件6)SiH4的流量lOOsccm， 0.5%PH3 (112稀釋)的流量170sccm (條件7)作為保護膜，層疊氮化硅膜、氧氮化硅膜、以及非晶硅膜。將此時的成膜條件設定為如下，在反應室的內墻上形成厚度為110nm的氮化硅膜RF電源頻率為13.56MHz， RF電源的功率為370W，硅烷流量、氫流量、氮流量、氨流量分別為10sccm、 500sccm、 550sccm、 140sccm，并且壓力為100Pa。此外，在如下成膜條件下，在氮化硅膜上利用等離子體CVD法形成厚度為110nm的氧氮化硅膜RF電源頻率為13.56MHz， RF電源的功率為50W,成膜溫度為280°C，硅烷氣體的流量和一氧二氮的流量分別為30sccm、 1200sccm，并且壓力為40Pa。此外，在如下成膜條件下，在氧氮化硅膜上利用等離子體 CVD法形成厚度為200nm的非晶硅膜RF電源頻率為13.56MHz， RF電源的功率為120W,成膜溫度為280。C，硅烷氣體為300sccm，并且壓力為170Pa。接著，在將襯底搬入于反應室內之后，在如下第一柵極絕緣膜的成膜條件下，在0.7mm的玻璃襯底上利用等離子體CVD法形成厚度為100nm的氮化珪膜RF電源頻率為13.56MHz， RF電源的功率為 370W,成膜溫度為280。C,硅烷流量、氫流量、氮流量、氨流量分別為10sccm、 500sccm、 550sccm、 140sccm，并且壓力為100Pa。接著，在第一柵極絕緣膜上形成第二柵極絕緣膜。此時，在如下成膜條件下，在第一柵絕緣層上利用等離子體CVD法形成厚度為 100nm的氧氮化珪膜RF電源頻率為13.56MHz， RF電源的功率為 50W，成膜溫度為280°C，硅烷氣體的流量和一氧二氮的流量分別為 30sccm、 1200sccm，并且壓力為40Pa。接著，在如下成膜條件下，在柵極絕緣膜上利用等離子體CVD 法形成厚度為50nm的微晶硅膜RF電源頻率為13.56MHz, RF電源的功率為50W，成膜溫度為280'C，硅烷氣體的流量和氫的流量分別為10sccm、 1500sccm，并且壓力為280Pa。在從反應室搬出襯底，利用氟自由基清洗反應室內之后，再度將襯底搬入于反應室中。接著，在如下成膜條件下，在微晶硅膜上利用等離子體CVD法形成厚度為100nm的非晶硅膜作為緩沖層RF電源頻率為 13.56MHz， RF電源的功率為60W,成膜溫度為280°C，硅烷氣體的流量和氫的流量的比例分別為280sccm、300sccm，并且壓力為170Pa。圖41表示此時，利用二次離子質量分析法(SIMS)對在條件6及條件7下在反應室上預涂的各襯底進行從襯底表面向深度方向的測定的結果。在圖41中，縱軸表示磷的濃度(atoms/cm3)，而橫軸表示對樣品進行蝕刻的深度(nm)。此外，直到大約70nm的深度是緩沖層的非晶硅膜，直到大約70nm至120nm的深度是微晶硅膜，直到大約 120nm至220nm的深度是柵極絕緣膜的氧氮化硅膜。在圖41中，以下示出微晶硅膜中的磷的濃度。注意，關于微晶硅膜及氧氮化硅膜的界面的高峰，因為可以觀察到硅的離子強度有異常，所以不考慮到該濃度。條件6的樣品…5xl0"atoms/cm3至lxl017atoms/cm3 條件7的樣品…3xl0"atoms/cm3至5xl016atoms/cm3根據(jù)上述，可以知道通過在等離子體CVD裝置的反應室內預涂包含磷的非晶硅膜作為保護膜之后，形成柵極絕緣膜、以及微晶硅膜，在微晶硅膜中包含磷。實施例4在本實施例中，測定形成在絕緣膜上的微晶硅膜中的載流子的壽命，并且以下示出微晶硅膜受到的絕緣膜的影響。圖42A表示樣品1的截面結構。在玻璃襯底121上形成厚度為 110nm的氮化硅膜122，在其上形成厚度為110nm的氧氮化硅膜123，在其上形成厚度為95nm的微晶硅膜124。圖42B表示樣品2的截面結構。在玻璃襯底121上形成厚度為 110nm的氮化硅膜122，在其上形成厚度為110nm的氧氮化硅膜123，在其上形成厚度為lnm的氮化硅膜125，在其上形成厚度為95nm的孩吏晶硅膜124。圖42C表示樣品3的截面結構。在玻璃襯底121上形成厚度為 110nm的氮化硅膜122，在其上形成厚度為110nm的氧氮化硅膜123, 在其上形成厚度為3nm的氮化硅膜126，在其上形成厚度為95nm的微晶硅膜124。圖42D表示樣品4的截面結構。在玻璃襯底121上形成厚度為 110nm的氮化硅膜122，在其上形成厚度為110nm的氧氮化硅膜123，在其上形成厚度為5nm的氮化硅膜127，在其上形成厚度為95nm的孩吏晶珪膜124。圖42E表示樣品5的截面結構。在玻璃襯底121上形成厚度為 110nm的氮化硅膜122，在其上形成厚度為95nm的微晶硅膜124。注意，氮化硅膜122的成膜條件是與實施例3的作為第一柵極絕緣膜形成的氮化硅膜同樣的條件。此外，氧氮化硅膜123的成膜條件是與實施例3的作為第二柵極絕緣膜形成的氧氮化硅膜同樣的條件。微晶硅膜124的成膜條件是與實施例3的微晶硅膜同樣的條件。氮化硅膜125至127的成膜條件是與氮化硅膜122同樣的條件。關于樣品1至樣品5，通過微波光導電衰減法(Microwave Photo Condutivity Decay: n-PCD法)測定微晶硅膜所包含的載流子的壽命。 H-PCD法是如下方法通過對微晶硅膜進行激光束的脈沖照射，測定從在微晶硅膜中產(chǎn)生過剩的載流子到該載流子復合而消失的壽命。通過載流子的產(chǎn)生，微晶硅膜的導電率增加，所以照射到微晶硅膜的微波的反射率對應于過剩的載流子密度而變化。通過測定該微波的反射率的減少時間，可以測定載流子的壽命。在本實施例中，通過利用微波的多晶硅薄膜的結晶性評價裝置 (KOBELCO Research Institute.Inc.制造)，對樣品1至樣品5照射 13.56MHz的微波以及波長為349nm的YLG激光的3倍波，利用測定微波的相位差的電壓計，來測定由于載流子的產(chǎn)生而變化的微波的相位差。此外，圖43表示該測定值。注意，因為測定值的高峰陡峭，所以不能測定由于載流子的復合的消失時間。然而，峰值越大，載流子的壽命相對性地越長，并且結晶性良好。因此，根據(jù)峰值，比較各樣品的載流子的壽命。根據(jù)圖43，可以知道對樣品1即微晶硅膜的基底膜來說，與氮化硅膜相比，氧氮化硅膜的峰值大并且載流子的壽命長。此外，也可以知道即使在氧氮化硅膜上形成極薄的氮化硅膜，載流子的壽命也較長。由此，可以知道在微晶硅膜的基底膜為氧氮化硅膜或者氧氮化硅膜上的極薄的氮化硅膜的情況下，載流子的復合中心少，并缺陷少，且結晶性高。因此，因為采用這種疊層結構的薄膜晶體管在導通電流上升的同時可以抑制截止電流，所以呈現(xiàn)優(yōu)越的電流電壓特性。實施例5在本實施例中，示出對于在將包含成為供體的雜質元素的微晶半導體膜用于溝道形成區(qū)的薄膜晶體管中的微晶半導體膜所包括的供體濃度及薄膜晶體管的電特性進行計算而獲得的結果。注意，在此，將不添加雜質元素的微晶半導體膜設定為nc-Si(i)，將添加有成為供體的雜質元素(例如，磷)的微晶半導體膜設定為pc-Si (n-)，將不添加雜質元素的緩沖層設定為a-Si(i)，將添加有賦予一種導電型的雜質元素(例如，磷)的非晶半導體膜設定為a- Si(n-)，將以具有導電性的程度添加有大量的賦予一種導電型的雜質元素(例如，磷)的非晶半導體膜設定為a-Si (n+ )。在將雜質元素添加到微晶半導體膜或者非晶半導體膜的情況下，雜質濃度是指對于單位體積添加的雜質的原子數(shù)。此外，通過在添加的雜質元素為第五族元素或者第三族元素的情況下，雜質濃度乘以活性化率而計算出來，定義供體濃度或者受體濃度。注意，在采用微晶半導體膜的情況下，活性化率為40%至60%、典型為50%，而在采用非晶半導體膜的情況下，活性化率為1%至5%、典型為3 %。因此，在本實施例中計算出來的供體濃度的2倍是指成為供體的雜質元素的峰值濃度。接著，以下示出進行模擬實驗的裝置模型。在裝置的模擬實驗中，使用Silvaco Data Systems Inc.制造的裝置模擬器(device simulator ) "ATLAS"。表l示出用于裝置的模擬實驗的a-Si以及nc-Si的模型參數(shù)。在裝置的模擬實驗中，a-Si以及 HC-Si的模型化主要通過定義狀態(tài)密度而實現(xiàn)。具體地說，關于a-Si 的模型參數(shù)，適當?shù)囟x如表l所示的參數(shù)，利用裝置模擬器計算出反交錯型a-SiTFT的DC特性來。此外，關于pc-Si的模型參數(shù)，來定義其，以使從利用裝置模擬器計算出來的反交錯型pc-Si TFT的DC 特性導出來的最大電場效應遷移率成為從利用裝置模擬器計算出來的反交錯型a-Si TFT的DC特性導出來的最大電場效應遷移率的10倍左右。表1a-Siliic-Si能隙Eg同1.91.4在傳導帶的端部的受體的狀態(tài)密度nta [/eVJ7.4E+217.4E+20在價電子帶的供體的狀態(tài)密度ntd f闊7.4E+217.4E+20在傳導帶的受體的狀態(tài)密度的消光系數(shù)wta0.040.04在價電子帶的供體的狀態(tài)密度的消光系數(shù)wtd0.040.04在高斯分布的受體能級的整個狀態(tài)密度nga [/eVj3E+167E+15在高斯分布的供體能級的整個狀態(tài)密度ngd f/eVl5E+185E+17在高斯分布的受體能級的高峰能量ega [eV]0.50.5在高斯分布的供體能級的高峰能量egd [eVj0.90.9在高斯分布的受體的整個狀態(tài)密度的消光系數(shù)wga0.40.4在高斯分布的供體的整個狀態(tài)密度的消光系數(shù)wgd0.30.3接著，圖44表示進行模擬實驗的裝置結構。假定絕緣襯底是以氧化硅(介電常數(shù)為4.1)為主要成分的玻璃襯底(厚度為0.5pm)。注意，關于絕緣襯底的厚度，雖然在實際的制造工序中多4吏用0.5mm、 0.7mm等，但是在以絕緣襯底的下面的電場不影響到TFT特性的程度使絕緣襯底的厚度成為十分厚的同時考慮到計算效率進行定義。在絕緣襯底上層疊由鋁(Al)和鉬(Mo)構成的疊層結構(總計厚度為150nm)的柵電極。鉬(Mo)的功函數(shù)為4.6eV。注意，在圖44的裝置結構中，TFT特性不依賴于柵電極的下層材料(此次，鋁(Al))。因此，為了簡化計算，假定只有鉬(Mo)(厚度為150nm), 而進行計算。在柵電極上層疊由氮化硅(介電常數(shù)為7.0，厚度為110nm)和氧氮化硅(介電常數(shù)為4.1,厚度為110nm)構成的疊層結構的柵極絕緣膜。在柵極絕緣膜上層疊fic-Si( n- X厚度的條件分別為10nm、20nm、 50nm，并且供體濃度的條件為lxl0"atoms/cm3至5xl017atoms/cm3) 以及HC-Si(i)(厚度的條件分別為90nm、 80nm、 50nm)。此外，在nc-Si (i)上，在左側層疊第一 a-Si (i)(厚度為50nm )，而在右側層疊第二 a-Si (0 (厚度為50nm )。在第一3-81(0和第二3-81(0上分別層疊第一3-81(11+ )(厚度為50nm)和第二a-Si (n+ )(厚度為50nm )。在圖44中，第一 a-Si (n+ )和第二a-Si ( n + )之間的距離成為TFT的溝道長度L。在此，設定溝道長度L-6[nm。此外，設定第一a-Si (n + )和第二 a-Si (n+ )的供體濃度為lxl019atoms/cm3，而具有高導電性。在第一 a-Si (n + )和第二 a-Si (n+ )上分別層疊由鉬(Mo) 和鋁(Al)構成的疊層結構(厚度為300nm)的源電極及漏電極。假定在鉬和第一a-Si (n + )及第二a-Si (n + )之間具有歐姆接觸。注意，在圖44的裝置結構中，TFT特性不依賴于源電極及漏電極的上層材料(此次，鋁(Al))。因此，為了簡化計算，假定源電極及漏電極只由鉬(Mo)構成(厚度為300nin)，而進行計算。以下，示出進行裝置的模擬實驗的結果。注意，在圖45A至51B 中，(A)分別表示Vd為IV時的實驗結果，而(B)分別表示yd 為14V時的實驗結果。圖45A至圖51B表示當改變nc-Si ( n-)和pc-Si (i)的厚度、以及nc-Si( n-)的供體濃度，進行裝置的模擬實驗時的DC特性(Vg-Id 特性，Vd-lV、 14V)的結果。注意，在圖45A和45B中，nc-Si ( n國) 的厚度為10nm， a-Si (i)的厚度為90nm。此外，在46A和46B中， Hc-Si (n-)的厚度為20nm， a-Si (i)的厚度為80nm。此外，在圖 47A和47B中，nc-Si ( n-)的厚度為50nm， a-Si (i)的厚度為50nm。此外，圖48A至圖51B分別表示導通電流、閾值電壓、S值、最大電場效應遷移率的結果。根據(jù)進行裝置的模擬實驗而獲得的結果，以下示出Vg-Id特性。通過對半導體層添加雜質而發(fā)生的閾值電壓的轉移相當于在Vg-Id特性中增大供體濃度而Id曲線的在Vg軸方向上進行的轉移負側。在表示上述計算結果的圖45A至圖47B中，上述傾向很顯著。此外，通過增大添加雜質的半導體層的厚度，Id曲線在Vg軸方向上轉移負側的量增大。這是因為如下緣故因為供體的總數(shù)增大，并且供體能級的數(shù)量增大，所以費密能量進一步靠近傳導帶能量Ec。換言之，這是因為可以以更低的柵電位形成反相層的緣故。根據(jù)進行裝置的模擬實驗而獲得的結果，以下示出導通電流。如圖45A至47B所示，在導通狀態(tài)下，漏電流Id為對于柵電壓 Vg的單調增加函數(shù)。這是因為如下緣故柵電壓Vg越增大，引起在柵極絕緣膜的界面的半導體層的傳導電子數(shù)越增大。因此，考慮到通過增大供體濃度，Id曲線在Vg軸方向上轉移負側，就導通電流(柵電壓Vg = 20V時的漏電流)增大。注意，考慮到雜質散射，就漏電流減少，然而傳導電子數(shù)的增加的貢獻更大，所以其結果漏電流增大。此外，通過增大添加雜質的半導體層的厚度，增大有助于傳導的半導體層。從而，增大導通電流。在表示上述計算結果的圖48A和48B 中，上述傾向很顯著。注意，在供體濃度為lxlO"atoms/cii^的情況下，實際上可以看作微晶半導體膜不包含供體即成為供體的雜質元素。根據(jù)圖48A和 48B，可以知道通過在^U曰曰半導體膜中包含供體，導通電流上升。根據(jù)進行裝置的模擬實驗而獲得的結果，以下示出閾值電壓。通過增大供體濃度，閾值電壓轉移負側。在表示上述計算結果的圖49A和圖49B中，上述傾向4艮顯著。此外，通過增大添加雜質的半導體層的厚度，閾值電壓的轉移負側的量增大。這是因為如下緣故因為供體的總數(shù)增大，并且供體能級的數(shù)量增大，所以費密能量進一步靠近傳導帶能量Ec。換言之，這是因為可以以更低的柵電位形成反相層的緣故。根據(jù)進行裝置的模擬實驗而獲得的結果，以下示出s值。由于通過對半導體層添加雜質，發(fā)生雜質散射，因此s值增大。在表示上述計算結果的圖50A和50B中，上述傾向很顯著。此外，通過增大添加雜質的半導體層的厚度，也S值增大。可以認為這是因為如下緣故因為雜質的總數(shù)增大，并且供體能級的數(shù)量增大，所以更容易使傳導電子散射。根據(jù)進行裝置的模擬實驗而獲得的結果，以下示出最大電場效果遷移率。為了考察最大電場效果遷移率，需要更詳細地考慮到電場效果遷移率。于是，考慮到圖52A所示的裝置結構。換言之，考慮到由絕緣襯底200、柵電極202、柵極絕緣膜204、第一半導體層206、第二半導體層208、源區(qū)210、漏區(qū)212、源電極214、漏電極216構成的TFT。在圖52B中，利用虛線218表示在TFT處于導通狀態(tài)，即對柵電極202施加適當?shù)恼娢?，使源電極214成為接地電位，對漏電極216施加正電位的情況下，在漏電極216-源電極214之間的漏電流流過的路徑。漏電流的路徑是漏電極216、漏區(qū)212、第二半導體層208、第一半導體層206的柵極絕緣膜204界面附近、第二半導體層208、源區(qū)210、源電極214。圖52C表示此時的等效電路。這里，電阻Rs 主要是第二半導體層208的正向連接的電阻值，電阻Rd主要是耗盡化的第二半導體層208的電阻值，電阻Rc (on)是反相的第一半導體層206的電阻值。此時，反相的第一半導體層206是指處于通過對柵電極202施加電位而在與柵極絕緣膜204之間的界面引起傳導電子的狀態(tài)的第一半導體層206。注意，可以認為電阻Rs比電阻Rd以及電阻Rc (on)非常小。這里，在實際的裝置結構中，電阻Rd典型地由厚度為200nm 左右的第二半導體層208構成。另一方面，電阻Rc(on)典型地由厚度為6nm左右的第一半導體層206構成。從而，在耗盡化的第二半導體層208的單位長度的電阻值大于反相的第一半導體層206的單位長度的電阻值的大約30倍的情況下，可以認為，對于漏電流，電阻 Rd具有支配性。此外，在耗盡化的第二半導體層208的單位長度的電阻值小于反相的第一半導體層206的單位長度的電阻值的大約30 倍的情況下，可以^人為，對于漏電流，電阻Rc (on)具有支配性?？梢哉J為，當增加柵電壓時，電阻Rc (on)從非常大于電阻Rd 的值成為與電阻Rd相同程度的值，還成為非常小于電阻Rd的值。可以認為，當電阻Rc (on)從非常大于電阻Rd的值成為與電阻Rd 相同程度的值時，伴隨電阻Rc (on)的降低，漏電流急劇增大。另一方面，當電阻Rc (on)成為非常小于電阻Rd的值時，即使降低電阻Rc (on)，也對于漏電流的依賴變小。此外，可以認為，伴隨漏電壓的增大，電阻Rd的電阻值降低?？梢詉人為，電場效應遷移率是對于柵電壓Vg的增加的漏電流Id 的增加率。于是，當概括上述內容時，成為如下。就是說，根據(jù)上述，在漏電壓低(電阻Rd高)的情況下，伴隨柵電壓的增加，電場效應遷移率具有極大值。此外，在漏電壓高(電阻Rd低)的情況下，伴隨柵電壓的增加，電場效應遷移率單調增加。圖53表示該情況。在此，考慮到最大電場效應遷移率，利用虛線220表示在漏電壓低的情況下的電場效應遷移率。在漏電壓低的情況下，最大電場效應遷移率導出圖53中的極大值。利用實線222表示在漏電壓高的情況下的電場效應遷移率。在漏電壓高的情況下，最大電場效應遷移率導出圖53 中的Vg的最大值時的電場效應遷移率。在如上所述的考察中，通過增大供體濃度，Id曲線在Vg軸方向上轉移負側的事實，將說明表示上述計算結果的圖51A和51B。在圖51B中，在漏電壓高(Vd-14V)的情況下，伴隨供體濃度的增大，最大電場效應遷移率提高。若在對圖53中的上述漏電壓高的情況進行考察時考慮到由于雜質添加而導致閾值電壓的負偏移，則可以容易進行說明。另一方面，如圖51A所示，在漏電壓低(Vd= IV)的情況下，傾向不同。首先，在添加雜質的半導體層的厚度薄的情況下，例如作為圖51A的nc-Si (n-) 10nm、 20nm的結果，伴隨供體濃度的增大，最大電場效應遷移率降低。若在對上迷漏電壓低的情況進行考察時考慮到由于雜質散射而導致電場效應遷移率降低，則可以容易進行說明。此外，在添加雜質的半導體層的厚度厚的情況下，例如作為圖 51A的jic-Si (n-) 50nm的結果，伴隨供體濃度的增大，最大電場效應遷移率增大。通過增大添加雜質的半導體層的厚度，增大有助于傳導的半導體層。從而，增大電場效應遷移率。關于圖51A的iic-Si(n-) 50nm，可以認為半導體層的厚度增加所引起的電場效應遷移率的提高消除雜質散射所引起的電場效應遷移率的降低。注意，在供體濃度為lxlo"atoms/cni3的情況下，實際上可以看作微晶半導體膜不包含供體，即不包含成為供體的雜質元素。根據(jù)圖 51A和51B，可以知道通過在微晶半導體膜中包含供體，最大電場效應遷移率上升。實施例6因為本發(fā)明的薄膜晶體管可以實現(xiàn)高速工作，所以可以在液晶顯示裝置的工作方法中提高幀頻率。在此，尋求可以在液晶顯示裝置的像素部中制造的薄膜晶體管的特性、以及滿足其的溝道形成區(qū)中的成為供體的雜質元素的濃度。該液晶顯示裝置通過將幀頻率提高4衞例如，480Hz、 400Hz)，并內插圖像數(shù)據(jù)，改善動畫的顯示特性，而可以進行流利的顯示。注意，以下示出在本模擬實驗中設想的液晶顯示裝置的規(guī)格。
HDTV ( 4象素數(shù)為 1920x1080 ) 1125p 11.7 英寸 (278.4mmxl56.6mm ) VA方式像素電容88fF 柵極信號線(薄層電阻0.3Q/口，布線寬度7jtm)電阻11.9kQ，電容495pF 視頻信號線(薄層電阻0.14Q/口，布線寬度5nm)電阻4.4kQ，電容126pF 像素TFT的L/W = 6nm/15nm 柵極信號線的驅動電壓24V 視頻信號4.5V至17.5V圖54表示用于電路模擬實驗的電路圖。設想如下像素TFT228: 由于視頻信號線224及柵極信號線226的寄生電容及布線電阻而信號延遲成為最大。在圖54中，Cg、 Rg、 Cs、 Rs分別是視頻信號線224 的寄生電容、視頻信號線224的布線電阻、柵極信號線226的寄生電容、柵極信號線226的布線電阻，并且利用兩段的7T型電路進行電路模擬實驗。在圖54的電路中，利用電路模擬實驗計算出對視頻信號線224 施加高電位(24V),并對柵極信號線226輸入柵極信號(17.5V), 而像素電極230的電位到達所希望的電位(17.5V (柵極信號)-0.1V -17.4V)的延遲時間來。如果上述延遲時間為3.7jis (4倍速顯示時的一個柵極選擇時間)以內，則可以認為滿足為4倍速顯示而對像素 TFT228要求的TFT特性。通過在改變像素TFT228的模型參數(shù)的同時反復上述操作，獲得對像素TFT228要求的TFT特性的必要條件。為4倍速顯示而需要的像素TFT的特性為如下導通電流為 4.11x10 6A以上(Vd-IV， Vg = 20V)、 5.54x10 4A以上(Vd = 14V， Vg = 20V),閾值電壓為0.5V以下(Vd = IV) 、 1.94V以下(Vd-14V) ， S值為0.836V/dec以下(Vd = IV ) 、 0.845V/dec以下(Vd - 14V)，電場效應遷移率為5.46cm2/Vs以上(Vd = IV) 、 69.4cm2/Vs 以上(Vd = 14V)。注意，與將非晶硅使用于溝道形成區(qū)的薄膜晶體管相比，將微晶硅模使用于溝道形成區(qū)的薄膜晶體管的閾值變動少，所以閾值電壓為-3V以上。在圖55中，利用曲線表示當在實施例5所尋求的模型1的薄膜晶體管中設定包含成為供體的雜質元素的微晶硅膜的厚度(10nm至 50nm)和供體濃度(lxl0"atoms/cm3至5xl017atoms/cm3)時滿足的閾值。因為根據(jù)上述TFT特性的必要條件，閾值為-3V以上且lV以下，所以在包含成為供體的雜質元素的微晶硅膜的厚度為10nm至 50nm的情況下，滿足上述范圍的供體濃度為6xl015atoms/cm3至 5xl017atoms/cm3。注意，在此，表示供體濃度，并且因為供體濃度依賴于成為供體的雜質元素的活性化率，所以與成為供體的雜質元素濃度不同。就是說，通過在像素部中設置將供體濃度為8xl0"atoms/ci^至 5x 1017atoms/cm3的微晶硅膜使用于溝道形成區(qū)的薄膜晶體管，并且用作液晶元件的開關，可以制造能夠進行4倍速顯示的液晶顯示裝置。本說明書根據(jù)2007年10月5日在日本專利局受理的日本專利申請編號2007-262739以及2007年10月12日在日本專利局受理的曰本專利申請編號2007-267085而制作，所述申請內容包括在本說明書中。
權利要求
1.一種薄膜晶體管，包括形成在柵電極上且包含成為供體的雜質元素的柵極絕緣膜；形成在所述包含成為供體的雜質元素的柵極絕緣膜上的微晶半導體膜；形成在所述微晶半導體膜上的一對緩沖層；形成在所述一對緩沖層上的添加有賦予一種導電型的雜質元素的一對半導體膜；以及形成在所述添加有賦予一種導電型的雜質元素的一對半導體膜上的布線。
2. —種薄膜晶體管，包括形成在柵電極上的柵極絕緣膜；形成在所迷柵極絕緣膜上且包含成為供體的雜質元素的微晶半導體膜；形成在所迷包含成為供體的雜質元素的微晶半導體膜上的一對緩沖層；形成在所述一對緩沖層上的添加有賦予一種導電型的雜質元素的一對半導體膜；以及形成在所述添加有賦予一種導電型的雜質元素的一對半導體膜上的布線。
3. —種薄膜晶體管，包括形成在柵電極上的柵極絕緣膜；形成在所述柵極絕緣膜上且包含成為供體的雜質元素的第一微晶半導體膜；形成在所述包含成為供體的雜質元素的第一微晶半導體膜上的第二微晶半導體膜；形成在所述第二微晶半導體膜上的一對緩沖層；形成在所述一對緩沖層上的添加有賦予一種導電型的雜質元素的一對半導體膜；以及形成在所述添加有賦予一種導電型的雜質元素的一對半導體膜上的布線。
4. 根據(jù)權利要求3所述的薄膜晶體管，其中所迷第二微晶半導體膜不包含高于二次離子質量分析法(SIMS)的檢測限度的成為供體的雜質元素。
5. —種薄膜晶體管，包括形成在柵電極上且包含成為供體的雜質元素的柵極絕緣膜；形成在所述包含成為供體的雜質元素的柵極絕緣膜上且包含成為供體的雜質元素的微晶半導體膜；形成在所迷包含成為供體的雜質元素的微晶半導體膜上的一對緩沖層；形成在所述一對緩沖層上的添加有賦予一種導電型的雜質元素的一對半導體膜；以及形成在所述添加有賦予一種導電型的雜質元素的一對半導體膜上的布線。
6. 根據(jù)權利要求l所述的薄膜晶體管，其中所述包含成為供體的雜質元素的柵極絕緣膜、所述包含成為供體的雜質元素的微晶半導體膜、或者所述包含成為供體的雜質元素的所述第一微晶半導體膜所包含的所述成為供體的雜質元素的由二次離子質量分析法(SIMS) 分析的峰值濃度為6xl015atoms/cm3以上且3xl018atoms/cm3以下。
7. 根據(jù)權利要求2所述的薄膜晶體管，其中所述包含成為供體的雜質元素的柵極絕緣膜、所述包含成為供體的雜質元素的微晶半導體膜、或者所述包含成為供體的雜質元素的所述第一微晶半導體膜所包含的所述成為供體的雜質元素的由二次離子質量分析法(SIMS) 分析的峰值濃度為6xl015atoms/cm3以上且3xl018atoms/cm3以下。
8. 根據(jù)權利要求3所述的薄膜晶體管，其中所述包含成為供體的雜質元素的柵極絕緣膜、所述包含成為供體的雜質元素的微晶半導體膜、或者所述包含成為供體的雜質元素的所述第一微晶半導體膜所包含的所述成為供體的雜質元素的由二次離子質量分析法(SIMS) 分析的峰值濃度為6xl015atoms/cm3以上且3xl018atoms/cm3以下。
9. 根據(jù)權利要求5所述的薄膜晶體管，其中所述包含成為供體的雜質元素的柵極絕緣膜、所述包含成為供體的雜質元素的微晶半導體膜、或者所述包含成為供體的雜質元素的所述第一微晶半導體膜所包含的所述成為供體的雜質元素的由二次離子質量分析法(SIMS) 分析的峰值濃度為6xl015atoms/cm3以上且3xl018atoms/cm3以下。
10. 根據(jù)權利要求l所述的薄膜晶體管，其中所述成為供體的雜質元素為磷、砷、或者銻。
11. 根據(jù)權利要求2所述的薄膜晶體管，其中所述成為供體的雜質元素為磷、砷、或者銻。
12. 根據(jù)權利要求3所述的薄膜晶體管，其中所述成為供體的雜質元素為磷、砷、或者銻。
13. 根據(jù)權利要求5所述的薄膜晶體管，其中所述成為供體的雜質元素為磷、砷、或者銻。
14. 一種包括與根據(jù)權利要求1所述的薄膜晶體管的所述布線中的一個接觸的像素電極的顯示裝置。
15. —種包括與根據(jù)權利要求2所述的薄膜晶體管的所述布線中的一個接觸的像素電極的顯示裝置。
16. —種包括與根據(jù)權利要求3所述的薄膜晶體管的所述布線中的一個接觸的像素電極的顯示裝置。
17. —種包括與根據(jù)權利要求5所述的薄膜晶體管的所述布線中的一個接觸的像素電極的顯示裝置。
全文摘要
本發(fā)明提供一種電特性優(yōu)越的薄膜晶體管、以及包括該薄膜晶體管的顯示裝置、和這些的制造方法。所述薄膜晶體管包括形成在柵電極上的柵極絕緣膜；形成在柵極絕緣膜上的微晶半導體膜；形成在微晶半導體膜上的一對緩沖層；形成在一對緩沖層上的添加有賦予一種導電型的雜質元素的一對半導體膜；形成在添加有賦予一種導電型的雜質元素的一對半導體膜上的布線，其中，在柵極絕緣膜的一部分或全部或者微晶半導體膜的一部分或全部包含成為供體的雜質元素。
文檔編號H01L29/66GK101404294SQ20081016808
公開日2009年4月8日申請日期2008年9月28日優(yōu)先權日2007年10月5日
發(fā)明者小林聰, 山崎舜平, 河江大輔, 神保安弘, 黑川義元申請人:株式會社半導體能源研究所

完整全部詳細技術資料下載