專利名稱：具有mim電容器的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明實施例涉及一種具有金屬絕纟彖體金屬(MIM)電容器的 半導(dǎo)體器件，更具體地，涉及一種具有在減小電容器區(qū)時可以提高 電容的MIM電容器的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
對結(jié)合存4渚器和邏輯部件的半導(dǎo)體器件(merged memory and logic semiconductor)的4吏用和關(guān)注日益增力口。結(jié)合存寸諸器和邏輯部 件的器件是一種將諸如動態(tài)隨機存取存儲器(DRAM)的存儲器和 諸如邏輯電^各的邏輯部件在單個芯片中實現(xiàn)的結(jié)構(gòu)。由于在對i殳計 不進行任何特殊改變下可能具有高速和低功耗驅(qū)動，在結(jié)合存儲器
現(xiàn)相比傳統(tǒng)芯片是有優(yōu)勢的。
在結(jié)合存儲器和邏輯部件的半導(dǎo)體器件中，形成于邏輯部件區(qū) 中的電容器通常在金屬絕緣體金屬(MIM)結(jié)構(gòu)中形成，而不是在 多晶硅絕緣體多晶硅(PIP)結(jié)構(gòu)中形成。在射頻頻帶(RFband) 內(nèi)使用的無源器件中，電容器需要高品質(zhì)(Q)因數(shù)值以使其可以
在RF頻帶的模擬電路中使用。為了實現(xiàn)高Q因數(shù)，必須使用具有 小損耗(depletion)和低阻抗的金屬。
現(xiàn)在參照

圖1,將簡要描述一種現(xiàn)有技術(shù)的具有MIM電容器 的半導(dǎo)體器件及其制造方法。如圖1中所披露，MIM電容器110
包括由金屬制成的下部電極112，堆疊在下部電極112上以便暴露 下部電極112的兩個邊》彖部分(外圍部分，periphery )的電介質(zhì)114， 以及由金屬制成的上部電極116。第一插塞126與下部電極112所 暴露的兩個邊纟彖部分相4妄觸，并且在第一插塞126上形成第一金屬 線132。此外，至少一個第二插塞128與上部電才及116才妻觸，并且 在第二插塞128上形成第二金屬線134。
制造圖1中的具有MIM電容器的半導(dǎo)體器件包括幾個步艱《。 首先，在第一層間絕緣膜102中形成通道(via)圖樣104。形成通 道圖樣104以便與包括晶體管的預(yù)沉積層(predeposition layer)(未 示出)接觸。接下來，在第一層間絕緣膜102上順序地形成第一金 屬膜、電介質(zhì)膜和第二金屬膜。然后，蝕刻第二金屬膜和電介質(zhì)膜 以形成上部電極116和電介質(zhì)114。同沖羊，蝕刻第一金屬膜以形成 下部電極112， 乂人而形成具有平坦化結(jié)構(gòu)的MIM電容器110。在形 成下部電極112的時候，形成了與通道圖樣104接觸的電路線108。 形成電介質(zhì)114和上部電才及116以i"更暴露下部電才及112的每個邊多彖 部分(夕卜圍部分，peripheral portion )。
繼續(xù)參照圖1，在第一層間絕緣膜102和MIM電容器110上形 成第二層間絕緣膜120。然后，通過化學(xué)機械拋光(CMP)工藝平 坦化第二層間絕緣膜120的表面。接下來，蝕刻第二層間絕緣膜120 以形成用于分別暴露下部電極112的兩個邊緣部分和上部電才及116 中的至少一個部分的第一通道孔VI和第二通道孔V2。
4妄下來，在第一通道孔VI和第二通道孑L V2的表面上以及在 第二層間絕纟象力莫120上沉積阻擋力莫122。然后，在阻擋力莫122上沉 積鵠膜124以便填充第一通道孔VI和第二通道孔V2。然后，在鵠 膜124和阻擋膜122上實施CMP以便暴露第二層間絕緣膜120,從 而在第一通道孑L VI和第二通道孑L V2內(nèi)分別形成與下部電才及112 和上部電才及116 4妻觸的第一插塞126和第二插塞128。其后，在第 二層間絕緣膜120上沉積第三金屬膜。然后，蝕刻第三金屬膜，從 而來形成與第一一t塞126 4妄觸的第一金屬線132和與第二4翁塞128 才妾觸的第二金屬線134。
然而，由于高度集成導(dǎo)致的電容器區(qū)的減小，如圖l所示的現(xiàn)
有技術(shù)的具有MIM電容器的半導(dǎo)體器件存在不能達到期望的電容
量級(level)的問題。為了獲得高Q值和低電壓率，結(jié)合存儲器和 邏輯部件的半導(dǎo)體器件必須在每單元區(qū)域上具有高電容。為了增加
電容，需要擴大電才及區(qū)。因此，現(xiàn)有4支術(shù)的MIM電容器結(jié)構(gòu)導(dǎo)致 芯片尺寸的增加，而芯片尺寸的增加阻礙了高度集成。

發(fā)明內(nèi)容
總體而言，本發(fā)明示例性實施例涉及一種具有金屬絕緣體金屬 (MIM)電容器的半導(dǎo)體器件及其制造方法，該半導(dǎo)體器件盡管減 小了電容器區(qū)，4旦仍然可以達到期望的電容。
在本發(fā)明一個示例性實施例中，具有MIM電容器的半導(dǎo)體器 件包括包括一對互相隔離開的金屬圖樣的下部電極，被形成以覆 蓋下部電極的隔離開的金屬圖樣表面的電介質(zhì)，形成于電介質(zhì)上的 金屬插塞，以及由金屬制成并且形成于金屬插塞上的上部電才及。
在本發(fā)明另一示例性實施例中，具有MIM電容器的半導(dǎo)體器 件包括金屬線，被形成以覆蓋金屬線的第一層間絕緣膜，在第一
層間絕緣膜中互相隔離開以與金屬線接觸的 一對第 一通道圖樣，以 及形成于第 一層間絕》彖膜上包括一對金屬圖樣的下部電才及。下部電 極的這對金屬圖樣互相隔離開并且被形成以分別與第 一通道圖樣
接觸。具有MIM電容器的半導(dǎo)體器件進一步包括形成于第一層 間絕緣膜上的第二層間絕緣膜。該第二層間絕緣膜具有用于暴露下 部電極和鄰近下部電極的第一層間絕緣膜的孔。具有MIM電容器 的半導(dǎo)體器件進一步包括形成于該孔表面上的電介質(zhì)，形成于電 介質(zhì)上以填充孔的金屬插塞，以及形成于第二層間絕緣膜上由金屬 制成的上部電才及。
然而，在本發(fā)明另一個示例性實施例中， 一種制造具有MIM 電容器的半導(dǎo)體器件的方法包括多個步驟。首先，在預(yù)沉積層上形
成金屬線。接下來，在預(yù)沉積層上形成第一層間絕緣膜以覆蓋金屬 線。然后，在第一層間絕緣膜內(nèi)形成一對與金屬線接觸的第一通道 圖樣。接下來，在第一層間絕緣膜上形成下部電極。該下部電極包 括一對互相隔離開的金屬圖樣并且每個金屬圖樣與第 一通道圖樣 中的一個接觸。然后，形成電介質(zhì)以便覆蓋下部電極的金屬圖樣。 接下來，在電介質(zhì)上形成第二層間絕緣膜。該第二層間絕緣膜具有 用于暴露下部電極部分和鄰近下部電極部分的第 一層間絕緣膜的 孔。然后，在通過該孔暴露的電介質(zhì)上形成金屬插塞。金屬插塞填 充該孔。最后，在第二層間絕纟彖膜上形成由金屬制成的上部電才及。
提供本概要的目的在于以簡單的形式介紹概念的選擇，這些概 念將在以下的具體實施方式
中作進一步描述。本概要不是為了確定 所要求的主題內(nèi)容的關(guān)鍵特征或本質(zhì)特性，也不是為了用作確定所 要求的主題內(nèi)容的范圍的輔助。此外，可以理解的是，本發(fā)明的上 述總體描述和以下的具體描述都是示例性的和說明性的，并且旨在 提供對所要求的本發(fā)明的進一步解釋。
附圖i兌明
將結(jié)合附圖在所給出的示例性實施例的下述描述中披露本發(fā)
明示例性實施例，在附圖中
圖1是具有MIM電容器的現(xiàn)有技術(shù)的半導(dǎo)體器件的橫截面圖。 圖2是具有示例性MIM電容器的示例性半導(dǎo)體器件的橫截面圖。
圖3A到圖3D是圖2所示的具有示例性MIM電容器的示例性 半導(dǎo)體器件的過程;鏡截面圖。
具體實施例方式
在下述實施例的詳細描述中，現(xiàn)在將詳細地參照本發(fā)明的具體 實施方式和在附圖中示出的實施例。在所有可能的地方，在整個附 圖中4吏用相同的標(biāo)號以表示相同或相似的部件。這些具體實施方式
描述的足夠詳細以使本領(lǐng)域技術(shù)人員能夠?qū)嵤┍景l(fā)明。可以利用其 他的具體實施方式
，并在不脫離本發(fā)明的范圍內(nèi)可以作結(jié)構(gòu)的、邏 輯的和電的改變。而且，可以理解的是，本發(fā)明的各種具體實施方 式，盡管不同，^f旦不是一定互相獨立的。例如，在一個具體實施方 式中描述的顯著特征、結(jié)構(gòu)或特性也可能包含在其他的具體實施方 式中。因此，以下的具體描述不應(yīng)該^皮局限的理解，而本發(fā)明的范 圍僅通過所附的^又利要求以及這些權(quán)利要求所享有的等同替換的 全部范圍來限定。
圖2是具有示例性MIM電容器的示例性半導(dǎo)體器件的橫截面 圖。如圖2中所4皮露，示例性MIM電容器210包括包括一對互 相隔離開的金屬圖樣的下部電極212,被形成以覆蓋下部電極212
的金屬圖沖羊表面的電介質(zhì)214,以及形成于電介質(zhì)214上的金屬才翁 塞226。下部電才及212的這對金屬圖樣可以由例如Ti/TiN形成。電 介質(zhì)214由氮4匕膜制成并可以具有乂又層結(jié)構(gòu)。在下部電4及212的金 屬圖樣的頂部表面和側(cè)表面上形成電介質(zhì)214。金屬圖樣的側(cè)表面 用作電容器區(qū)。金屬插塞226可以由例如鵠224制成，并可以進一 步包括阻擋膜222。金屬插塞226具有橋形，該橋形覆蓋隔離開的 金屬圖樣之間的間隙而金屬圖樣的每個側(cè)表面不彼此相向。
繼續(xù)參照圖2，在下部電才及212下方形成一對第一通道圖樣204 以便與下部電才及212的金屬圖樣接觸。在第一通道圖樣204的下方 形成金屬線200以便與第一通道圖樣204接觸。此外，在第二層間 絕緣膜220上形成由金屬制成的上部電極230,以及形成至少一個 第二通道圖樣234以與上部電才及230^妻觸。
繼續(xù)參照圖2,伴隨著MIM電容器210的每一層的部件，電^各 圖樣形成在鄰近MIM電容器區(qū)的區(qū)域中，而且他們互相垂直連接 從而形成通道電路。示例性半導(dǎo)體器件進一步包括第一層間絕緣 膜202，第三層間絕緣膜232，以及孑Lh。
圖2中的示例性MIM電容器包4舌包括隔離開的金屬圖才羊的 下部電極212，被形成以覆蓋隔離開的金屬圖樣的電介質(zhì)214，以 及形成于電介質(zhì)上的諸如鴒插塞的金屬插塞226。從而，相比于其 中頂部表面單獨凈皮用作電極表面的現(xiàn)有技術(shù)，通過^f吏用下部電才及的 側(cè)表面作為電才及表面，閨2中示例性MIM電容器可以得到增加的 電容，并因此盡管由于高度集成導(dǎo)致的電容器區(qū)減小，該MIM電 容器仍然可以實現(xiàn)期望的電容^f直。結(jié)果，可以實現(xiàn)具有高性能的結(jié) 合存儲器和邏輯部件的半導(dǎo)體器件。
現(xiàn)在參照圖3A到圖3D,將描述一種制造圖2所示的具有示例 性MIM電容器210的示例性半導(dǎo)體器件的示例性方法。
首先參照圖3A,在包括晶體管的預(yù)沉積層(未示出)上形成 金屬線200。同樣，在預(yù)沉積層上形成第一層間絕緣膜202以覆蓋 金屬線200。然后，蝕刻第一層間絕緣膜202從而形成用于暴露金 屬線200的通道孔，然后在通道孔中放置導(dǎo)電膜從而形成一對與金 屬線200接觸的第 一通道圖樣204。第 一通道圖樣204互相隔離開。 同樣，在形成第一通道圖樣204后，在電i 各線區(qū)中形成與用于通道 電^各的第 一金屬圖樣*接觸的用于通道電路的第 一通道圖才羊。
現(xiàn)在參照圖3B，在第一層間絕緣膜202上沉積諸如Ti/TiN膜 的金屬膜。然后，圖樣化該金屬膜，從而形成包括一對互相隔離開 的金屬圖樣的下部電極212。形成下部電才及212的每一個金屬圖樣 以與第一通道圖樣204中的一個接觸。在形成下部電極212的過程 中，在電路線區(qū)中形成與用于通道電路的第 一通道圖樣接觸的用于 通道電路的第二金屬圖樣。接下來，在下部電才及212和第一層間絕 纟彖月莫202上形成電介質(zhì)214。電介質(zhì)214可以由氮4匕力莫以這種覆蓋 下部電極212的金屬圖樣的形狀形成。電介質(zhì)214的材料被沉積的 厚度可以達到在下部電才及212的金屬圖樣的側(cè)表面上沉積的部分的 厚度，例如，在大約300埃到大約600埃之間的厚度。
現(xiàn)在參照圖3C，在電介質(zhì)214上沉積第二層間絕緣膜220,以 及然后通過CMP工藝平坦化第二層間絕緣膜220的表面。其后， 蝕刻第二層間絕緣膜220以形成孔h來暴露在與第二層間絕緣膜 220相鄰的第一層間絕纟彖力莫202部分上形成的下部電才及212和電介 質(zhì)214。在形成孑Lh的過程中，電介質(zhì)214覆蓋了下部電才及212的 金屬圖樣的側(cè)表面，從而防止了下部電極212中蝕刻損害的發(fā)生。 在形成孔h后，形成用于通道電3各的孔以暴露形成于電路線區(qū)中用 于通道電路的第二金屬圖樣。
為了補償在形成孔h后電介質(zhì)的損失，在包括通過孔h暴露的 電介質(zhì)214部分的孔h的表面上和在第二層間絕緣膜220上附加地
形成電介質(zhì)力莫221。其后，在附加沉積的電介質(zhì)膜221上形成阻擋 膜222,以及然后在阻擋膜222上沉積鴒224以填充孔h。 4妄下來， 在鵠224、阻擋膜222和附加沉積的電介質(zhì)膜221上實施CMP以暴 露第二層間絕緣膜220來在孔h內(nèi)形成諸如鴒插塞的金屬插塞226， 乂人而l吏MIM電容器210成形。
在本發(fā)明一個示例性實施例中，通過將由氮化膜制成的電介質(zhì) 221和214 i殳置為端點4全測(End Point Detect) ( EPD )來實施用于 形成鎢插塞226的CMP工藝。在本示例性實施例中，鴒的CMP工 藝防止了在第二層間絕緣膜220上殘留鎢的現(xiàn)象而且降低了產(chǎn)量減 小(yield reduction)的可能性。同時，在形成鵠插塞226后，在形 成于電i 各線區(qū)中用于通道電3各的孔內(nèi)形成另 一個具有阻擋膜的鴒 插塞。
現(xiàn)在參照圖3D,在第二層間絕緣膜220上沉積諸如TiN的金 屬膜。然后，圖樣化該金屬膜，從而形成與鴒插塞226接觸的上部 電才及230。在形成上部電才及230后，形成與電^各線區(qū)中的另一個鵠 插塞接觸的用于通道電路的第三金屬圖樣。
4妄下來，在第二層間絕^彖膜220上形成第三層間絕^彖膜232以 覆蓋上部電才及230。其后，蝕刻第三層間絕纟彖膜232以形成至少一 個用于暴露上部電才及230的通道孑L,并在通道孔中》文置導(dǎo)電膜以乂人 而形成與上部電才及230 4妻觸的第二通道圖樣234。在形成第二通道 圖樣234后，在電路線區(qū)中形成與用于通道電路的第三金屬圖樣接 觸的用于通道電^各的第二通道圖才羊。
在此之后，順序地實施了一系列已知的工藝，乂人而完成圖2所 示的具有示例性MIM電容器的示例性半導(dǎo)體器件的制造。
盡管本文中已經(jīng)示出并闡述了本發(fā)明的多個示例性實施例，但 是應(yīng)該理解的是，可以對這樣的示例性實施例進行多種修改。從而 本發(fā)明的范圍通過下述權(quán)利要求及其等同替換的范圍來限定。
權(quán)利要求
1. 一種具有金屬絕緣體金屬(MIM)電容器的半導(dǎo)體器件，包括:下部電極，包括一對互相隔離開的金屬圖樣；電介質(zhì)，被形成以覆蓋所述下部電極的隔離開的所述金屬圖樣的表面；金屬插塞，形成于所述電介質(zhì)上；以及上部電極，由金屬制成并且形成于所述金屬插塞上。
2. 才艮據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進一步包括一對第一通道 圖樣，所述一對第一通道圖樣形成于所述下部電極的下方以與 所述下部電極的所述金屬圖樣接觸。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，進一步包括金屬線，所述 金屬線形成于所述第一通道圖才羊的下方以與所述第一通道圖 樣4妻觸。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，進一步包括至少一個第二 通道圖樣，所述至少一個第二通道圖樣形成于所述上部電極上 以與所述上部電核j妄觸。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述電介質(zhì)被形成 以覆蓋所述插塞的底部和側(cè)表面，包括所述下部電極的所述金 屬圖樣的表面。
6. 才艮據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述電介質(zhì)由氮化 膜制成。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述金屬插塞由鴒 制成并且包括阻擋膜。
8. —種具有MIM電容器的半導(dǎo)體器件，包括金屬線；第一層間絕緣膜，被形成以覆蓋所述金屬線；一對第一通道圖樣，在所述第一層間絕緣膜中互相隔離 開以與所述金屬線接觸；下部電才及，包4舌一對互相隔離開的金屬圖4羊并且形成于 所述第 一層間絕緣膜上以分別與所述第 一通道圖樣接觸；第二層間絕緣膜，形成于所述第一層間絕緣膜上，并且 具有用于暴露所述下部電極和鄰近所述下部電4及的所述第一 層間絕緣膜的孔；電介質(zhì)，形成于所述孔的表面上，所述孔的表面包括所 述下部電極的所述金屬圖樣的表面；金屬插塞，形成于所述電介質(zhì)上以填充所述孔；以及上部電極，由金屬制成并形成于所述第二層間絕緣膜上。
9. 才艮據(jù)權(quán)利要求8所述的半導(dǎo)體器件，進一步包括至少一個第二 通道圖樣，所述至少一個第二通道圖樣形成于所述上部電才及上 以與所述上部電極4妻觸。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述電介質(zhì)由氮化 膜制成。
11. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述金屬插塞由鎢 制成并且包括阻擋膜。
12. —種制造具有MIM電容器的半導(dǎo)體器件的方法，包4舌以下步 驟在預(yù)沉積層上形成金屬線；在所述預(yù)沉積層上形成第 一 層間絕*彖膜以覆蓋所述金屬線；在所述第 一層間絕^J莫內(nèi)形成與所述金屬線^接觸的 一對第一通道圖樣；在所述第一層間絕纟U莫上形成下部電才及，所述下部電才及 包括一對互相隔離開的金屬圖樣并且每個所述金屬圖樣與所 述第 一通道圖才羊中的 一個4妾觸；形成電介質(zhì)以覆蓋所述下部電4及的所述金屬圖樣；在所述電介質(zhì)上形成第二層間絕緣膜，所述第二層間絕 鄉(xiāng)彖月莫具有用于暴露所述下部電才及部分和鄰近所述下部電才及部 分的所述第 一層間絕緣膜的孔；在通過所述孔暴露的所述電介質(zhì)上形成金屬插塞以i真充 戶斤述孑L;以及在所述第二層間絕緣膜上形成由金屬制成的上部電極。
13. 根據(jù)權(quán)利要求12所述的方法，進一步包括形成至少一個與所 述上部電極接觸的第二通道圖樣的步驟。
14. 4艮據(jù)權(quán)利要求12所述的方法，其中，所述電介質(zhì)由氮化膜形 成。
15. 根據(jù)權(quán)利要求14所述的方法，其中，所述氮化膜形成的厚度 達到在所述下部電極的所述金屬圖樣的側(cè)表面上形成的部分 的厚度。
16. 根據(jù)權(quán)利要求15所述的方法，其中，形成所述氮化膜達到在 大約300埃到大約600埃之間的厚度。
17. 根據(jù)權(quán)利要求12所述的方法，其中，形成金屬插塞的步驟包 ，括以下步驟在所述孔的表面上附加i也沉積電介質(zhì)膜，包4舌在通過所 述孔暴露的所述電介質(zhì)部分上和在所述第二層間絕緣膜上附 加;也沉積所述電介質(zhì)力莫，以補償所述電介質(zhì)的損失；在所述附加沉積的電介質(zhì)膜上形成阻擋月莫；在所述阻擋膜上沉積鴒以填充所述孔；以及在所述鴒、所述阻擋膜和所述附加沉積的電介質(zhì)膜上實 施化學(xué)機械拋光(CMP)以暴露所述第二層間絕緣膜。
18. 才艮據(jù)4又利要求17所述的方法，其中，通過將由氮化力莫制成的 所述電介質(zhì)i殳置為端點^r測(EPD)來執(zhí)行在所述鴒、所述阻 擋膜和所述附加沉積的電介質(zhì)"莫上實施CMP的步驟。
全文摘要
一種具有MIM電容器的半導(dǎo)體器件及其制造方法。在本發(fā)明的一個示例性實施例中，具有MIM電容器的半導(dǎo)體器件包括包括一對互相隔離開的金屬圖樣的下部電極，被形成以覆蓋下部電極隔離開的金屬圖樣的表面的電介質(zhì)，形成于電介質(zhì)上的金屬插塞，以及由金屬制成并且形成于金屬插塞上的上部電極。
文檔編號H01L21/02GK101383347SQ200810147210
公開日2009年3月11日 申請日期2008年8月21日 優(yōu)先權(quán)日2007年9月6日
發(fā)明者金珉爽 申請人:東部高科股份有限公司