半導(dǎo)體器件的制作方法

文檔序號：6897413閱讀：127來源：國知局

導(dǎo)航： X技術(shù)> 最新專利>電氣元件制品的制造及其應(yīng)用技術(shù)

專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本申請涉及半導(dǎo)體器件。
背景技術(shù)：
具有所謂的電源門控功能的大規(guī)模集成電路(LSI)正在變得普遍，所述電源門控功能是用于在內(nèi)部電路中將電源部分地?cái)嚅_以減少功耗的功能。
具有電源門控功能的LSI被設(shè)計(jì)來在預(yù)定的時段內(nèi)執(zhí)行內(nèi)部電路的電源電壓的恢復(fù)。但是，如果恢復(fù)時間短，則在從電源斷開狀態(tài)向電源連接狀態(tài)恢復(fù)時，電流突然流到沿著內(nèi)部電路提供的穩(wěn)定容量，因此在連接到內(nèi)部電路的電源線中發(fā)生電源噪聲。因此，具有電源門控功能的LSI的設(shè) 計(jì)要求抑制或者防止發(fā)生電源噪聲，所述電源噪聲可能導(dǎo)致LSI的錯誤操作。
為了縮短用于恢復(fù)電源的時間，在日本公開專利出版物第2005-175269號中已經(jīng)進(jìn)行了討論，其中，通過將預(yù)充電容量的電源線連接到在內(nèi)部電路中的電源線，大幅度提高在內(nèi)部電路中的電源線的電壓。
另外，已經(jīng)提出了諸如下述的、與抑制或者防止發(fā)生電源噪聲有關(guān)的建議(例如"90 nm Low Leakage SoC Design Techniques for Wireless Applications", ISSCC Dig. Tech. Papers, Paper 7.6, pp. 138-139, Feb., 2005和 "Hierarchical Power Distribution with 20 Power Domains in 90-nm Low-Power Multi-CPU Processor", ISSCC Dig. Tech. Papers, Paper 29.4, pp. 540-541, Feb., 2006 ) 。 "90 ■ Low Leakage SoC Design Techniques for Wireless Applications", ISSCC Dig. Tech. Papers, Paper 7.6, pp. 138-139， Feb" 2005 i寸
論了一種用于通過下述方式來逐漸地提高內(nèi)部電源線的電位的方法通過在內(nèi)部電源線和具有被恒定地保持的電壓的電源線之間提供具有低電流供應(yīng)能力的電源開關(guān)和具有高電流供應(yīng)能力的電源開關(guān)，并且從具有低電流
供應(yīng)能力的開關(guān)開始依序接通所述開關(guān)。另外，"Hierarchical Power Distribution with 20 Power Domains in 90-nm Low-Power Multi-CPU Processor", ISSCC Dig. Tech. Papers, Paper 29.4, pp. 540-541, Feb., 2006討論
了一種方法，根據(jù)該方法，為了驅(qū)動在內(nèi)部電源線和具有恒定地被保持的電壓的電源線之間連接的電源開關(guān)的控制線，具有弱驅(qū)動能力的晶體管和具有強(qiáng)驅(qū)動能力的晶體管連接到電源開關(guān)的控制線，據(jù)此，通過具有弱驅(qū) 動功能的晶體管來逐漸提高控制信號，其后通過具有強(qiáng)驅(qū)動能力的晶體管來提高所述控制信號。這是要通過下述方式來抑制電源開關(guān)的電流供應(yīng)能
力通過逐漸地激活控制信號電位，以便抑制突發(fā)電流流入內(nèi)部電路的電源線中。
存在一個問題由于縮短了要在典型的LSI中恢復(fù)在內(nèi)部電路中的電源線電壓的時間而發(fā)生電源噪聲。
另外，還存在一個問題通過抑制在保持不變的電壓的電源線和在內(nèi) 部電路中的電源線之間流動的電流，并且通過抑制在典型的LSI中的電源噪聲的發(fā)生，延長了在內(nèi)部電路中的電源電壓的恢復(fù)時間。

發(fā)明內(nèi)容
按照實(shí)施例的一個方面，一種半導(dǎo)體器件包括被提供第一電源電壓
的第一電源線；被提供第二電源電壓的第二電源線；電連接到內(nèi)部電路的第三電源線；第一開關(guān)，其被配置來電連接或者斷開第一電源線和第三電源線；第二開關(guān)，其被配置來電連接或者斷開第二電源線和第三電源線；以及控制電路，其在第一電源線和第三電源線基于第一開關(guān)而彼此連接后的預(yù)定時段后，控制第二開關(guān)以電連接第一電源線和第三電源線。

圖IA是圖解按照第一實(shí)施例的半導(dǎo)體器件(LSI 15A)的圖，并且圖 IB圖解了伴隨其操作的在每個節(jié)點(diǎn)的電位波形；
圖2A和2B是示出了在圖1A中所示的PMU 6a的電路示例的圖；圖3A是圖解按照第二實(shí)施例的半導(dǎo)體器件(LSI 15B)的圖，并且圖 3B圖解了伴隨其操作的在每個節(jié)點(diǎn)的電位波形；
圖4A是圖解按照第三實(shí)施例的半導(dǎo)體器件(LSI 30)的圖，并且圖 4B圖解了伴隨其操作的在每個節(jié)點(diǎn)的電位波形；
圖5A是圖解與第四實(shí)施例相關(guān)的半導(dǎo)體器件(LSI 15A)的圖，圖 5B圖解了伴隨半導(dǎo)體器件(LSI15A)的操作的在每個節(jié)點(diǎn)的電位波形；
圖6A是圖解按照第五實(shí)施例的半導(dǎo)體器件(LSI 50)的圖，并且圖 6B圖解了伴隨其操作的在每個節(jié)點(diǎn)的電位波形；
圖7A和7B圖解了按照第五實(shí)施例的半導(dǎo)體器件的PMU 56a的第一電路示例和第二電路示例；
圖8A是按照第五實(shí)施例的半導(dǎo)體器件的修改示例，圖8B和8C圖解了其修改示例的PMU 56b的第一電路示例和第二電路示例；
圖9A是圖解了按照第六實(shí)施例的半導(dǎo)體器件(LSI 70)的圖，圖9B 圖解了伴隨其操作的在每個節(jié)點(diǎn)的電位波形；
圖IOA是圖解按照第七實(shí)施例的半導(dǎo)體器件(LSI 80、電感器84b和電容器84a)的圖，并且圖10B圖解了伴隨其操作的在每個節(jié)點(diǎn)的電位波形；
圖IIA是圖解按照第八實(shí)施例的半導(dǎo)體器件(LSI 130、電感器17b和電容器17c)的圖，圖11B圖解了伴隨其操作的在每個節(jié)點(diǎn)的電位波形，圖11C圖解了降壓控制單元125的電路示例；以及
圖12A是圖解按照第九實(shí)施例的半導(dǎo)體器件(LSI 140)的圖，并且圖12B圖解了伴隨其操作的在每個節(jié)點(diǎn)的電位波形。
具體實(shí)施例方式
下面說明第一到第八實(shí)施例。注意本發(fā)明不限于這些實(shí)施例。第一實(shí)施例
第一實(shí)施例涉及一種半導(dǎo)體器件，其包括第一電源線(VDDG1 (lb))和第二電源線(VDD 13)，其中，一直保持恒定電壓；內(nèi)部電路的第三電源線(VDDM 10)，在連接到第一電源線后連接到第二電源線；第一開關(guān)，用于連接/斷開第一電源線和第三電源線；第二開關(guān)，用于連接/斷開第二電源線和第三電源線；以及控制電路，用于控制第一開關(guān)和第二開關(guān)的通/斷及其所述通/斷的次序。
圖1A是圖解按照第一實(shí)施例的半導(dǎo)體器件(LSI 15A)的圖，并且圖 1B圖解了伴隨其操作的在每個節(jié)點(diǎn)的電位波形。圖1A圖解了第一實(shí)施例的LSI 15A的電路圖。LSI 15A具有包括外部應(yīng)用VDD 2、外部應(yīng)用 VDDG1 (la)的外部端子，并且具有包括外部應(yīng)用VSS3的外部端子，具有包括節(jié)點(diǎn)Gl (4)和節(jié)點(diǎn)G2 (5)的節(jié)點(diǎn)，并具有編碼信號6b。 LSI 15A具有基于以布線形成的線圈的電感器16a、基于以布線形成的線圈的電感器16c、基于以布線形成的線圈的電感器16e、電阻器16b、電阻器 16d、電阻器16f、門控晶體管8、門控晶體管9、用于施加高電位的電源線VDDG1 (lb)、用于施加高電位的電源線VDD 13、用于施加低電位的電源線VSS 14、在LSI 15A內(nèi)的電路A 7、在LSI 15A內(nèi)的電路B 12a、用于連接到電路A 7的電源線VDDM 10、穩(wěn)定電容器Cll和PMU (電源管理單元)6a。
電路A7是在LSI 15A內(nèi)的內(nèi)部電路。電路A 7連接到電源線VDDM IO和施加低電位(接地電位)的電源線VSS14。
穩(wěn)定電容器Cll連接在電源線VDDM 10和施加低電位的電源線VSS 14之間。穩(wěn)定電容器C11用于穩(wěn)定電路A7的電位。
電源線VDDM IO連接到門控晶體管8的漏極，并且經(jīng)由門控晶體管 8連接到施加高電位的電源線VDDG1 (lb)。另外，電源線VDDM10連接到門控晶體管9的漏極，并且經(jīng)由門控晶體管9連接到施加高電位的電源線VDD 13。
門控晶體管8的柵極連接到節(jié)點(diǎn)Gl (4)。門控晶體管9的柵極連接到節(jié)點(diǎn)G2 (5)。因此，節(jié)點(diǎn)G2 (5)的電位被控制，由此，控制在電路 A7和電源線VDD 13之間的連接/斷開。節(jié)點(diǎn)G1 (4)的電位被控制，由此控制在電路A7和電源線VDDG1 (lb)之間的連接/斷開。
注意，門控晶體管8和門控晶體管9在本實(shí)施例中被配置為p型晶體管。這是因?yàn)樵诮?jīng)由p型晶體管向電路A7提供高電位的情況下，不改變 p型晶體管地、不受門限值影響地發(fā)送來自電源線(VDDG1 (lb) ， VDD 13)的高電位。
但是，另外，門控晶體管8和門控晶體管9可以由n型晶體管形成。在這種情況下，無改變地發(fā)送高電位，由此期望從后述的PMU 6a向節(jié)點(diǎn) Gl (4)和節(jié)點(diǎn)G2 (5)輸出的信號的邏輯電平"H "電位是比上述的高電位高n型晶體管的門限值的量或者更大的電位。在經(jīng)由n型晶體管向電路A 7提供高電位的情況下，如果具有與其中的高電位大致等量的電位的信號連接到n型晶體管的柵極，則低了門限值量的電位被提供到電路A 7。注意，LSI 15A例如從外部電源接收比所述高電位高n型晶體管的門限值量的高電位的提供。
PMU 6a從CPU (中央處理單元)12b接收編碼信號6b，以控制被輸出到節(jié)點(diǎn)G1 (4)和節(jié)點(diǎn)G2 (5)的信號。PMU6a從電源線VDD 13接收高電位的提供，并且從電源VSS 14接收低電位的提供，以進(jìn)行工作。注意將參考圖2A和2B描述在PMU 6a中的電路的示例。
CPU 12b被包括在后述的電路B 12中，一直工作，并且確定電路A7 的內(nèi)部電路等的操作的必要性。因此，根據(jù)由CPU 12b進(jìn)行的確定來執(zhí)行將電路A 7的電源接通/關(guān)斷。注意，對于圖1A，將CPU 12b描述為被包括在電路B12a中，但是，可以建立一種布置，其中，CPU 12b位于第一實(shí)施例的LSI 15A之外，并且LSI 15A通過外部端子來接收編碼信號6b。另夕卜，CPU 12b可以被配置使得被包括在PMU 6a中。
為了恢復(fù)電路A 7的電位，施加高電位的電源線VDDG1 (lb)利用門控晶體管8連接到內(nèi)部電路的電源線VDDM 10。注意，電源線VDDG1 (lb)連接到外部電源，所述外部電源經(jīng)由電感器16a和電阻器16b從作為LSI15A的外部端子的外部應(yīng)用VDDG1 (la)施加高電位。
施加高電位的電源線VDD 13向電路A 7施加高電位，由此在電源線 VDDG1 (lb)連接到電源線VDDM 10后，電源線VDDG1 (lb)利用門控晶體管9連接到內(nèi)部電路的電源線VDDM 10。注意，電源線VDD13連接到外部電源，所述外部電源經(jīng)由電感器16c和電阻器16d從作為LSI15A的外部端子的外部應(yīng)用VDD 2施加高電位。
施加低電位(地電位)的電源線VSS 14連接到外部電源，所述外部電源經(jīng)由電感器16e和電阻器16f從作為LSI 15A的外部端子的外部應(yīng)用 VSS3施加地電位。
電路12a是LSI 15A的內(nèi)部電路，其通過連接到施加高電位的電源線 VDD 13和施加低電位的電源VSS 14來工作。
電源線VDD 13和VSS 14 —直連接到外部電源，由此不通/斷電源。因此，這包括被計(jì)劃來一直工作的電路組、CPU 12b或者時鐘產(chǎn)生電路等。
圖IB是圖解伴隨LSI 15A的操作的、在每個內(nèi)部節(jié)點(diǎn)的電位波形的圖。艮口，圖1B圖解了電源線VDD 13的波形20、電源線VDDG1 (lb)的波形21、節(jié)點(diǎn)Gl (4)的波形22、節(jié)點(diǎn)G2 (5)的波形24和連接LSI 15A的電路A 7的電源線VDDM 10的波形23 。
按照電源線VDD 13的波形20，將電源線VDD 13的電位保持在相當(dāng) 高的電位。直到時間點(diǎn)T4，電源線VDD 13和電源線VDDG1 (lb)才經(jīng) 由電源線VDDM10連接，由此，后述的電源線VDDGl (lb)的電源噪聲不經(jīng)由電源線VDDM 10被發(fā)送到電源線VDD 13。另外，在兩條電源線 (VDD 13和VDDG1 (lb))都連接到電路A 7的電源線VDDM 10的時間點(diǎn)T4后，電源噪聲衰減，并且電源線VDDGl (lb)的電源噪聲不經(jīng)由電路A 7的電源線VDDM 10被發(fā)送到電源線VDD 13 。
按照電源線VDDG1 (lb)的波形21，在電源線VDDG1 (lb)在時間點(diǎn)Tl利用門控晶體管8連接到電源線VDDM 10后，具有高頻分量一即所謂的電源噪聲——的電位波動馬上出現(xiàn)在電源線VDDG1 (lb)中。這是因?yàn)殡娏魍蝗粡碾娫淳€VDDG1 (lb)向電源線VDDM10流動，由此電源線VDDG1 (lb)的電位變得不穩(wěn)定。其后，電位的波動(電源噪聲)在電源線VDDGl (lb)收斂，并且保持恒定的高電位。
按照節(jié)點(diǎn)Gl (4)的波形22，節(jié)點(diǎn)Gl (4)表示具有來自電源線 VDD 13的高電位的邏輯電平"H "，但是其后，門控晶體管8在時間點(diǎn) Tl被接通，由此節(jié)點(diǎn)Gl (4)表示具有來自電源VSS 14的低電位的邏輯電平"L"。而且，其后，門控晶體管8在時間點(diǎn)T5被關(guān)斷，由此PMU 6a向節(jié)點(diǎn)Gl (4)輸出用于表示邏輯電平"H"的信號。
因此，如電源線VDDM 10的波形23所示，連接到電路A7的電源線 VDDM IO的電位開始提高，并且電壓恢復(fù)到由電源線VDDG1 (lb)提供的電位點(diǎn)。其后，當(dāng)門控晶體管8和門控晶體管9在時間點(diǎn)T5被關(guān)斷時，電源線VDDM10的電位自然地降低，這是因?yàn)殡娐稟7消耗電流。
按照節(jié)點(diǎn)G2 (5)的波形24，節(jié)點(diǎn)G2 (5)在時間點(diǎn)T3之前表示具有由電源線VDD 13指示的高電位的邏輯電平"H"，其后，門控晶體管9 在時間點(diǎn)T3被接通，由此，節(jié)點(diǎn)G2 (5)表示具有從電源VSS 14提供的低電位的邏輯電平"L"。其后，門控晶體管9被關(guān)斷，由此，PMU6a在時間點(diǎn)T5向節(jié)點(diǎn)G2 (5)輸出用于指示邏輯電平"H"的信號。
因此，按照第一實(shí)施例的LSI 15A具有電源線VDDGl (lb)、電源線VDD 13和電源線VDDM 10。另外，按照第一實(shí)施例的LSI 15A還具有門控晶體管8，用于連接/斷開電源線VDDGl (lb)和電源線VDDM 10;以及門控晶體管9，用于連接/斷開電源線VDD 13和電源線VDDM 10。另外，按照第一實(shí)施例的LSI 15A還具有被從電源線VDD B提供電壓的PMU 6a或者PMU 6a和CPU 12b，其中，門控晶體管8驅(qū)動節(jié)點(diǎn)G1 (4)以便連接電源線VDDGl (lb)和電源線VDDM 10，其后，門控晶體管9驅(qū)動節(jié)點(diǎn)G2 (5)以便連接電源線VDD 13和電源線VDDM 10。
受到電源接通/關(guān)斷控制的電路A 7連接到電源線VDDM 10，并且電源一直接通的電路B 12a和PMU 6a連接到電源線VDD 13 。
對于LSI 15A，在對于電路A 7接通電源的情況下，僅在電源線 VDDGl (lb)發(fā)生電源噪聲，并且上述的噪聲不被經(jīng)由電源線VDDM 10 傳播到電源線VDD 13。
因此，存在下述優(yōu)點(diǎn)上述的電源噪聲不影響具有穩(wěn)定的操作或者一直操作的電路12a或者在PMU 6a內(nèi)的電路。
例如，在電路12a內(nèi)的CPU 12b和時鐘產(chǎn)生電路不被電源噪聲影響，
由此執(zhí)行穩(wěn)定的操作。
按照上述的LSI15A，從電源線VDDGl (lb)向VDDM IO突然提供電流，并且縮短了電源線VDDM10的電壓的恢復(fù)時間。
圖2A和2B是圖解在圖1中所示的PMU 6a的電路示例的圖。圖2A 示出PMU 6a的第一電路示例。在圖2A中所示的PMU 6a由信號線6bX 和信號線6bY、反相器PMU 6a-l和PMU 6a-2構(gòu)成，所述信號線6bX和信號線6bY發(fā)送從CPU 12b輸出的編碼信號6b。
CPU 12b向PMU 6a輸出編碼信號6b，該編碼信號6b由按照節(jié)點(diǎn)Gl (4)的信號6bX和按照節(jié)點(diǎn)G2 (5)的信號6bY構(gòu)成。
信號6bX是通常是邏輯電平"L"的脈沖信號，但是為了選擇門控晶體管8，其采取邏輯電平"H"達(dá)到固定的時段。
信號6bY是通常是邏輯電平"L"的脈沖信號，但是為了選擇門控晶體管9，其采取邏輯電平"H"達(dá)到固定的時段。但是，信號6bY變?yōu)閺?信號6bX延遲預(yù)定時段的脈沖狀態(tài)，并且在信號6bX的脈沖狀態(tài)結(jié)束同時，信號6bY也結(jié)束其脈沖狀態(tài)。注意，使用CPU 12b來確定上述的時段。
按照G1 (4)的信號6bX經(jīng)由反相器6a-l被反相放大，并且被輸出到節(jié)點(diǎn)G1 (4)。
按照G2 (5)的信號6bY被經(jīng)由反相器6a-2反相放大，并且被輸出到 G2 (5)。
使用來自CPU 12b的編碼信號6b，圖2A中的PMU 6a驅(qū)動信號線以控制門控晶體管8，使得門控晶體管8連接電源線VDDG1 (lb)和電源線 VDDM 10，并且在其后的預(yù)定時段后，驅(qū)動信號線使得門控晶體管9連接電源線VDD 13和電源線VDDM 10。因此，在電源線VDDG1 (lb)中發(fā) 生的噪聲不傳播到電源線VDD 13。電源噪聲不影響電路B 12a。因此，電路B 12a執(zhí)行穩(wěn)定的操作。
圖2B示出了 PMU 6a的第二電路示例。在圖2B中的PMU 6a由反相器行構(gòu)成，所述反相器行由偶數(shù)數(shù)量的反相器、與門6a-6、反相器6a-7、反相器6a-8和節(jié)點(diǎn)6a-3構(gòu)成，其中所述偶數(shù)數(shù)量的反相器包括反相器6a-4和反相器6a-5。
CPU 12b向PMU 6a輸出一個編碼信號6b，以通知用于選擇門控晶體管8和門控晶體管9的時段。編碼信號6b是通常為邏輯電平"L"的脈沖信號，但是在用于選擇門控晶體管8的時段期間變?yōu)檫壿嬰娖?H"。
因此，PMU6a如下所述工作。首先，其中編碼信號6b被反相地放大的信號被反相器6a-7輸出到節(jié)點(diǎn)Gl (4)。
接著，被反相器行延遲的編碼信號6b以及原始編碼信號6b被輸入到與門6a-6的一個端子和另一個端子，由此，與原始編碼信號6b相比較，與門6a-6對于節(jié)點(diǎn)6a-3延遲了脈沖狀態(tài)的開始，并且輸出具有短時間脈沖狀態(tài)的信號。注意，可以在設(shè)計(jì)時調(diào)整反相器行的長度，并且反相器行可以估計(jì)電源噪聲收斂的時間，因此延遲編碼信號6b。
其后，被輸出到節(jié)點(diǎn)6a-3的信號被使用反相器6a-8進(jìn)行反相放大，并且被輸出到節(jié)點(diǎn)G2 (5)。
使用來自CPU 12b的編碼信號6b，圖2B中的PMU 6a驅(qū)動信號線以控制門控晶體管8，使得門控晶體管8連接電源線VDDG1 (lb)和電源線 VDDMIO，并且在其后由反相器行確定的延遲時段后，驅(qū)動信號線，以使得門控晶體管9連接電源線VDD 13和電源線VDDM 10。因此，在電源線 VDDG1 (lb)中發(fā)生的電源噪聲不傳播到電源線VDD 13。電源噪聲不影響電路B12a。因此，電路B 12a執(zhí)行穩(wěn)定的操作。
第二實(shí)施例
按照第二實(shí)施例的半導(dǎo)體器件由第一實(shí)施例的半導(dǎo)體器件(LSI 15A)和LPF (低通濾波器)17a構(gòu)成，所述LPF 17a連接LSI 15A的第一電源線(電源線VDDG1 (lb)，其中發(fā)生電源噪聲)和外部電源，并且從外部附接到LSI 15A。第一實(shí)施例和第二實(shí)施例的不同之處在于對于第二實(shí)施例，第一電源線和外部電源經(jīng)由LPF (低通濾波器)17a連接，并且第二電源線也連接到同一外部電源。
圖3A和3B是示出按照第二實(shí)施例的半導(dǎo)體器件(LSI 15B)和伴隨其操作的每個節(jié)點(diǎn)的電位波形。圖3A示出了按照第二實(shí)施例的半導(dǎo)體器件(LSI 15B) 。 LSI 15B由LSI 15A、來自外部附接的線圈的電感器17b 和用于電源穩(wěn)定的外部附接的電容器17c構(gòu)成。注意，已經(jīng)參見圖1和2進(jìn)行了LSI15A的說明，將在此省略其說明。
外部電源IC 18是通常的DC/DC變換器。即，電池作為電源，由于由 LSI 15B消耗的電流而導(dǎo)致的電壓降被檢測，并且外部電源IC 18工作以便在施加高電位的電源線VDD 19a和施加低電位的電源線VSS 19b之間的電位差保持不變。
LSI 15B與外部電源IC 18連接。具體上，外部電源IC 18的電源線 VDD 19a經(jīng)由電感器16c和電阻器16d而連接到電源線VDD 13。另外，外部電源IC 18的電源線VDD 19a經(jīng)由電感器17b、電感器16a和電阻器 16b而連接到電源線VDDG1 (lb)。電源線VSS 19b向LSI 15B提供低電位(即接地電位)。另外，外部電源IC 18的電源線VDD 19a和提供低電位的電源線VSS 19b經(jīng)由電容器17c連接。
因此，電感器17b、電容器17c、電感器16a和電阻器16b構(gòu)成LPF
17a。
對于LSI15B，在電源線VDDG1 (lb)中發(fā)生的電源噪聲被低通濾波器LPF 17a去除電源噪聲高頻分量。即，幾乎沒有電源噪聲通過LPF 17a，因此僅僅其少量被發(fā)送到電源線VDD 19a。具有高頻分量的電位波動變差，因此電源噪聲不傳播到電源線VDD 13。
圖3B是示出伴隨LSI 15B的操作的每個內(nèi)部節(jié)點(diǎn)的電位波形。圖3B 示出了電源線VDD 13的波形20、電源線VDD 19a的波形25、電源線 VDDG1 (lb)的波形21、節(jié)點(diǎn)Gl (4)的波形22、電源線VDDM 10的波形23和節(jié)點(diǎn)G2 (5)的波形24。將省略參考圖1B所述的波形的描述。
如對于電源線VDD 19a的波形25所示，與由虛線表示的電源線 VDDG1 (lb)的波形21 —起示出的電源噪聲因LPF 17a的作用而變差，因此幾乎沒有電源噪聲被發(fā)送到電源線VDD 19a。這是因?yàn)殡娫丛肼暟?大量的高頻分量，因此電源噪聲不通過LPF 17a。因此，按照第二實(shí)施例的半導(dǎo)體器件(LSI 15B)，防止對于電源線VDDG1 (lb)發(fā)生的電源噪聲被經(jīng)由外部電源IC 18經(jīng)由電源線VDD 19a發(fā)送到電源線VDD 13。
按照第二實(shí)施例的半導(dǎo)體器件(LSI 15B)，可以使用所述的一個外部電源IC 18來提供電流，因此減少了要連接的外部電源IC 18的數(shù)量。注意對于按照第二實(shí)施例的半導(dǎo)體器件，按照在圖3B中示出電位波形的圖，從時間點(diǎn)Tl到時間點(diǎn)T4，從電源線VDDG1 (lb)向電源線 VDDM10提供電流，并且在電源線VDDG1 (lb)中的電源噪聲收斂后，電源線VDD 13連接到電源線VDDM 10。因此，類似于第一實(shí)施例，電源噪聲不從電源線VDDG1 (lb)經(jīng)由電源線VDDM 10傳播到電源線 VDD 13。
按照第二實(shí)施例的半導(dǎo)體器件，從電源線VDDG1 (lb)突然向電源線VDDM 10提供電流，并且縮短電源線VDDM 10的電壓的恢復(fù)。
第三實(shí)施例
按照第三實(shí)施例的半導(dǎo)體器件是這樣的半導(dǎo)體器件，其中，連接LSI 15A的第一電源線(電源線VDDG1 (lb)，其中，發(fā)生電源噪聲)和外部電源的LPF17a被內(nèi)置到按照第一實(shí)施例的半導(dǎo)體器件(LSI15A)中。因此，第三實(shí)施例和第二實(shí)施例的不同之處在于第三實(shí)施例的半導(dǎo)體器件中內(nèi)置了第一實(shí)施例的半導(dǎo)體器件和LPF31。
圖4A和4B是示出了按照第三實(shí)施例的半導(dǎo)體器件(LSI 30)和伴隨其操作的每個節(jié)點(diǎn)的電位波形的圖。圖4A示出了按照第三實(shí)施例的半導(dǎo) 體器件(LSI30)、外部附接的穩(wěn)定電容器31c和外部電源IC18。
LSI 30由類似于在LSI 15A中包括的配置元件的配置元件構(gòu)成，并且為了電源穩(wěn)定的目的而配置有電容器31b。注意，在LSI 15A中包括的配置元件的說明被參考圖l和2而說明，因此將被省略。
外部電源IC 18是通常的DC/DC變換器。S口，電池作為電源，由于由 LSI 30消耗的電流而導(dǎo)致的電壓降被檢測，并且外部電源IC 18工作以便在施加高電位的電源線VDD 19c和施加低電位的電源線VSS 19d之間的電位差保持不變。
LSI 30與外部電源IC 18連接。具體上，外部電源IC 18的電源線 VDD 19c經(jīng)由電感器16c和電阻器16d而連接到電源線VDD 13。另外，外部電源IC 18的電源線VDD 19c經(jīng)由電感器16a和電阻器16b而連接到電源線VDDG1 (lb)。電源線VSS 19d向LSI 30提供低電位(例如接地電位)。另外，外部電源IC 18的電源線VDD 19c和提供低電位的電源線 VSS 19d經(jīng)由電容器31b和電容器31c連接，所述電容器31b被布置在LSI 30內(nèi)，并且電容器31c外部附接到LSI30。
因此，電容器31b、電感器16a和電阻器16b構(gòu)成LPF31a。因此，LSI 30和電源線VDD 19c僅僅利用LSI 30的一個外部端子連接，因此減少了 LSI 30的外部端子的數(shù)量。
另外，對于LSI 30，在電源線VDDGl (lb)發(fā)生的電源噪聲被低通濾波器LPF 31a去除高頻分量。即，幾乎沒有電源噪聲通過LPF 31a，因此僅僅少量電源噪聲被發(fā)送到電源線VDD 19a。還利用電感器16c和電阻器16d是具有高頻分量的電位變化進(jìn)一步變差，因此電源噪聲不傳播到電源線VDD13。
圖4B是圖解伴隨其操作的、在每個節(jié)點(diǎn)的電位波形的圖。即，圖4B 圖解了電源線VDD 13的波形20、電源線VDD 19c的波形26、電源線 VDDGl (lb)的波形21、節(jié)點(diǎn)Gl (4)的波形22和電源線VDDM 10的波形23和節(jié)點(diǎn)G2 (5)的波形24。將省略參考圖IB所述的波形的說明。
如電源線VDD 19c的波形26所示，由虛線所示的利用電源線 VDDGl (lb)的波形21示出的電源噪聲因?yàn)長PF 31a的作用而變差，并且僅僅少量電源噪聲被發(fā)送到電源線VDD 19c。
因此，按照第三實(shí)施例的半導(dǎo)體器件(LSI 30)，對于電源線VDDGl (lb)發(fā)生的電源噪聲被防止經(jīng)由外部電源IC 18的電源線VDD 19c發(fā)送到電源線VDD 13。
按照第三實(shí)施例的半導(dǎo)體器件(LSI 30)，使用一個外部電源IC 18 來提供電流，由此提供減少了要連接的外部電源IC 18的數(shù)量的優(yōu)點(diǎn)。另外，對于第三實(shí)施例的半導(dǎo)體器件(LSI 30)，減少了外部端子。
注意，另外，對于第三實(shí)施例的半導(dǎo)體器件，按照在圖4B中圖解了電位波形的圖，電源線VDDGl (lb)從時間點(diǎn)Tl到時間點(diǎn)T4向電源線 VDDM IO提供電流，并且電源線VDDGl (lb)的電源噪聲收斂，其后，電源線VDD 13連接到電源線VDDM 10。因此，類似于第一實(shí)施例，將不從電源線VDDGl (lb)經(jīng)由電源線VDDM 10向電源線VDD 13發(fā)送電源噪聲。
按照第三實(shí)施例的半導(dǎo)體器件，從電源線VDDG1 (lb)突然向電源線VDDM 10提供電流，并且縮短了電源線VDDM 10的電壓的恢復(fù)。
第四實(shí)施例
對于第四實(shí)施例，獨(dú)立的電源連接到按照第一實(shí)施例的半導(dǎo)體器件 (LSI15A)的第一電源線(VDDG1 (lb))和第二電源線(VDD 13)的每個，由此，執(zhí)行按照第一實(shí)施例的半導(dǎo)體器件的操作。
圖5A是圖解了與第四實(shí)施例相關(guān)的半導(dǎo)體器件(LSI 15A)的圖，圖 5B圖解了伴隨半導(dǎo)體器件(LSI 15A)的操作的在每個節(jié)點(diǎn)的電位波形。圖5A圖解了按照第四實(shí)施例的半導(dǎo)體器件(LSI 15A)、外部附接的穩(wěn)定電容器41d和外部電源IC18。
LSI 15A類似于對于第一實(shí)施例所示的半導(dǎo)體器件(LSI 15A)，因此將省略LSI 15A的說明。
外部電源IC 18是通常的DC/DC變換器。即，電池作為電源，并且由于對于LSI 15A消耗的電流而導(dǎo)致的電壓降低被檢測，并且外部電源IC 18工作以便在施加高電位的電源線VDD 41a和施加低電位的電源線VSS 41c之間的電位差被保持為常數(shù)。另外，與上述的操作獨(dú)立地，外部電源 IC 18工作，以便在施加高電位的電源線VDD 41b和施加低電位的電源線 VSS41c之間的電位差被保持為常數(shù)。
LSI 15A連接到外部電源IC 18。具體上，外部電源IC 18的電源線 VDD 41a經(jīng)由電感器16c和電阻器16d與電源線VDD 13連接。另外，外部電源IC 18的電源線VDD 41b經(jīng)由電感器16a和電阻器16b連接到電源線VDDG1 (lb)。電源線VSS 41c向LSI 15A提供低電位(例如接地電位)。另外，外部電源IC 18的電源線VDD 41a和提供低電位的電源線 VSS 41c經(jīng)由外部附接到LSI 15A的電容器41d而連接。
因此，即使在電源噪聲然后對于電源線VDDG1 (lb)發(fā)生并且被發(fā) 送到電源線VDD 41b的情況下，電源噪聲也隨著外部電源IC 18的操作而收斂。因此，電源噪聲不從電源線VDD 41b經(jīng)由在外部電源IC 18內(nèi)的電源線而傳播到電源線VDD 41a。
圖5B圖解了伴隨LSI 15A的操作的、在每個節(jié)點(diǎn)的電位波形。圖5B 圖解了電源線VDD 13的波形20、電源線VDD 41b的波形27、電源線 VDDGl (lb)的波形21、節(jié)點(diǎn)Gl (4)的波形22、電源線VDDM 10的波形23和節(jié)點(diǎn)G2 (5)的波形24。將省略參考圖IB所述的波形的說明。
如利用電源線VDD 41b的波形27所示，利用由虛線所示的電源線 VDDGl (lb)的波形21示出的電源噪聲隨著外部電源IC 18的操作而變差，并且電源噪聲不傳播到電源線VDD 41a。這是因?yàn)橥獠侩娫碔C 18工作以便保證電位的波動。因此，如果所述半導(dǎo)體器件(LSI 15A)和外部電源IC 18如對于第四實(shí)施例所示那樣連接，則對于電源線VDDGl (lb) 發(fā)生的電源噪聲被防止經(jīng)由外部電源IC 18發(fā)送到電源線VDD 13。
注意，如果半導(dǎo)體器件(LSI 15A)和外部電源IC 18如對于第四實(shí)施例所示而連接，則如在圖5B中的電位波形所示，電源線VDDGl (lb)從時間點(diǎn)Tl到時間點(diǎn)T4向電源線VDDM 10提供電流，并且電源線 VDDGl (lb)的電源噪聲收斂，其后，電源線VDD 13連接到電源線 VDDM 10。因此，與第一實(shí)施例類似，電源噪聲將不從電源線VDDGl (lb)經(jīng)由電源線VDDM IO被發(fā)送到電源線VDD 13。
按照第四實(shí)施例的半導(dǎo)體器件，從電源線VDDGl (lb)突然向電源線VDDM 10提供電流，并且電源線VDDM 10的電壓的恢復(fù)被減少。
第五實(shí)施例
第五實(shí)施例涉及一種半導(dǎo)體器件，其具有第一電源線(VDDGl (51))和第二電源線(VDD 52)，其中，一直保持恒定電壓；第一內(nèi) 部電路(電路A 60)的第三電源線(VDDM1 (61))，在連接到第一電源線后連接到第二電源線；第二內(nèi)部電路(電路B 65)的第四電源線 (VDD 2 (66))，在連接到第一電源線后連接到第二電源線；用于連接/ 斷開第一電源線和第三電源線的第一開關(guān)；用于連接/斷開第二電源線和第三電源線的第二開關(guān)；用于連接/斷開第一電源線和第四電源線的第三開關(guān)；用于連接/斷開第二電源線和第四電源線的第四開關(guān)；以及控制電路，用于控制第一到第四開關(guān)的通漸和其通漸的順序。
圖6A是圖解了按照第五實(shí)施例的半導(dǎo)體器件(LSI 50)的圖，圖6B 圖解了伴隨其操作的、在每個節(jié)點(diǎn)的電位波形。圖6A圖解了第五實(shí)施例的LSI 50a的電路圖。
外部電源IC 55a是通常的DC/DC變換器。g口，電池作為電源，由于由LSI 50a消耗的電流而導(dǎo)致的電壓降被檢測，并且外部電源IC 55a工作以便在施加高電位的電源線VDD 53a和施加低電位的電源線VSS 53b之間的電位差被保持為常數(shù)。
提供外部電源IC 55a的高電位的電源線VDD 53a經(jīng)由電感器53c、電感器53e和電阻器53f連接到電源線VDDG1 (51)。另外，提供高電位的 VDD 53a經(jīng)由電感器53g和電阻器53h連接到VDD 52a。穩(wěn)定電容器53d 連接在電源線VDD 53a和電源線VSS 53b之間。
LSI50a配置有電感器53e、電阻器53f、提供高電位的電源線VDDG1 (51)、電感器53g、電阻器53h、提供高電位的電源線VDD 52a、電感器53i、電阻器53j、提供低電位的電源線VSS54、 PMU 56a、門控晶體管 58a、門控晶體管59a、門控晶體管63a、門控晶體管63b、穩(wěn)定電容器Cl
(62)、穩(wěn)定電容器C2 (64)、提供高電位的電源線VDDM 1 (61)、提供高電位的電源線VDDM 2 (66)、電路B 65和PMU 56a。另外，LSI 50還具有節(jié)點(diǎn)G22 (57d)、節(jié)點(diǎn)G21 (57b)、節(jié)點(diǎn)G12 (57c)和節(jié)點(diǎn) Gil (57a)。電感器53e、 53g和53i配置有由布線形成的線圈。
電路A 60和電路B 65是在LSI 50a內(nèi)的內(nèi)部電路。電路A 60連接到電源線VDDM1 (61)和提供低電位(接地電位)的電源線VSS54。
穩(wěn)定電容器C1 (62)連接在電源線VDDM1 (61)和提供低電位的電源線VSS54之間。穩(wěn)定電容器C1 (62)用于穩(wěn)定電路A60的電位。電路 B65連接到VDDM2 (66)和提供低電位(接地電位)的電源線VSS54。
穩(wěn)定電容器C2 (64)連接在電源線VDDM2 (66)和提供低電位(接地電位)的電源線VSS 54之間。穩(wěn)定電容器C2 (64)用于穩(wěn)定電路B65 的電位。
電源線VDDM1 (61)連接到門控晶體管58a的漏極，并且經(jīng)由門控晶體管58a連接到提供高電位的電源線VDDG1 (51)。另外，電源線 VDDM1 (61)連接到門控晶體管59a的漏極，并且經(jīng)由門控晶體管59a連接到提供高電位的電源線VDD13。
電源線VDDM2 (66)連接到門控晶體管63a的漏極，并且經(jīng)由門控晶體管63a連接到提供高電位的電源線VDDG1 (51)。另外，電源線 VDDM2 (66)連接到門控晶體管63b的漏極，并且經(jīng)由門控晶體管63b 連接到提供高電位的電源線VDD 13。
門控晶體管58a的柵極連接到節(jié)點(diǎn)G11 (57a)。門控晶體管59a的柵極連接到節(jié)點(diǎn)G21 (57b)。因此，控制節(jié)點(diǎn)Gil (57a)或者節(jié)點(diǎn)G21
(57b)的電位控制電路A 60的VDDM1 (61)對于提供高電位的電源線 VDDG1 (51)或者VDD 13的連接/斷開。
門控晶體管63a的柵極連接到節(jié)點(diǎn)G21 (57c)。門控晶體管63b的柵極連接到節(jié)點(diǎn)G22 (57d)。因此，控制節(jié)點(diǎn)G12 (57c)或者節(jié)點(diǎn)G22
(57d)控制電路B 65的VDDM2 (66)對于提供高電位的電源線VDDG1
(51)或者VDD52的連接/斷開。
注意，在本實(shí)施例中，門控晶體管58a、門控晶體管59a、門控晶體管 63a和門控晶體管63b被配置為p型晶體管。這是因?yàn)樵诮?jīng)由p型晶體管向電路A 60或者電路B 65提供高電位的情況下，所述高電位無改變地被發(fā)送到電路A 60或者電路B 65，并且所述高電位不受所述p型晶體管的門限值影響。
如下所述，PMU 56a包括CPU 56a-l，并且按照來自CPU 56a-l的信號向節(jié)點(diǎn)Gil (57a) 、 G21 (57b) 、 G12 (57c)和G22 (57d)輸出信號。PMU 56a連接到提供高電位的電源線VDD 52a和提供低電位的電源線 VSS 54。下面參見圖7B來說明PMU 56a的電路示例。
因此，PMU56a控制節(jié)點(diǎn)Gil (57a) 、 G21 (57b) 、 G12 (57c)和 G22 (57d)的電位，由此控制電路A 60的VDDM1 (61)對于提供高電位的電源線VDDG1 (51)或者VDD 52的連接/斷開。以相同的方式， PMU 56a控制電路B 65的VDDM2 (66)對于提供高電位的電源線 VDDG1 (51)或者VDD52的連接/斷開。電源線VDDG1 (51)經(jīng)由電感器53e和電阻器53f通過LSI 50a的外部端子、經(jīng)由電感器53c連接到提供高電位的VDD53a。
為了向電路A 60提供高電位，在內(nèi)部電路的電源線VDDM1 (61)和電源線VDDG1 (51)的連接/斷開后，提供高電位的VDD 52通過門控晶體管59a連接到VDDM1 (61)。
為了向流動B 65提供高電位，在內(nèi)部電路的電源線VDDM2 (66)和電源線VDDG1 (51)的連接/斷開后，提供高電位的VDD 52通過門控晶體管63b連接到VDDM2 (66)。
注意電源線VDD 52經(jīng)由電感器53g和電阻器53h通過LSI 50a的外部端子連接到提供高電位的VDD 53a。
提供低電位(接地電位)的電源線VSS 54經(jīng)由電感器53i和電阻器 53j通過LSI 50a的外部端子連接到提供地電位的VDD 53b。
圖6B是圖解伴隨LSI 50a的操作的、在每個內(nèi)部節(jié)點(diǎn)的電位波形的圖。艮口，圖6B圖解了電源線VDD52的波形70、電源線VDDG1 (51)的波形71、節(jié)點(diǎn)Gil (57a)的波形72、節(jié)點(diǎn)G21 (57b)的波形74、節(jié)點(diǎn) G12 (57c)的波形75、用于連接LSI 50a的內(nèi)部電路A 60的電源線 VDDMl (61)的波形73和用于連接到LSI 50a的內(nèi)部電路B 65的電源線 VDDM2 (66)的波形76。
按照電源線VDD 52的波形70，電源線VDD 52的電位被保持在相當(dāng) 高的電位。如下所述，從時間點(diǎn)Tl到時間點(diǎn)T4，電源線VDDG1 (51) 和電源線VDDMl (61)連接。但是，從時間點(diǎn)T4開始，電源線VDDGl (51)和電源線VDDMl (61)斷開。因此，在電源線VDDG1 (51)產(chǎn) 生的電源噪聲不被發(fā)送到電源線VDDMl (61)。另外，從時間點(diǎn)T4開始，當(dāng)電源線VDD 52連接到電路A 60的電源線VDDMl (61)時，電源線VDDG1 (51)的電源噪聲已經(jīng)衰減，因此不經(jīng)由電源線VDDMl (61)向電源線VDD52發(fā)送電源線VDDG1 (51)的電源噪聲。
以相同的方式，從時間點(diǎn)T5到時間點(diǎn)T8，電源線VDDG1 (51)和電源線VDDM2 (66)連接，但是從時間點(diǎn)T8開始，電源線VDDG1 (51)和電源線VDDM2 (66)不連接。因此，在電源線VDDG1 (51)產(chǎn)生的電源噪聲不被發(fā)送到電源線VDDM2 (66)。另外，從時間點(diǎn)T8開始，當(dāng)電源線VDD 52連接到電路B 65的電源線VDDM2 (66)時，電源線VDDG1 (51)的電源噪聲下降，因此不經(jīng)由電源線VDDM2 (66)向電源線VDD52發(fā)送電源線VDDG1 (51)的電源噪聲。
按照電源線VDDG1 (51)的波形71，在電源線VDDG1 (51)在時間點(diǎn)Tl利用門控晶體管58a連接到電源線VDDM1 (61)之后，立即在電源線VDDG1 (51)中出現(xiàn)具有高頻分量的電位波動，即所謂的電源噪聲。此后，電位的波動(電源噪聲)在電源線VDDG1 (51)收斂，并且保持恒定的高電位。
以相同的方式，在時間點(diǎn)Tl電源線VDDG1 (51)通過門控晶體管 63a連接到電源線VDDM2 (66)后，立即在電源線VDDG1 (51)中出現(xiàn) 具有高頻分量的電位波動，即所謂的電源噪聲。此后，電位的波動(電源噪聲)在電源線VDDG1 (51)收斂，并且保持恒定的高電位。
按照節(jié)點(diǎn)Gll (57a)的波形72，節(jié)點(diǎn)Gil (57a)表示具有來自電源線VDD 52的高電位的邏輯電平"H"，但是其后，門控晶體管58a在時間點(diǎn)Tl被接通，由此節(jié)點(diǎn)Gll (57a)表示具有來自電源線VSS 54的低電位的邏輯電平"L"。而且，其后，門控晶體管58a在時間點(diǎn)T4被關(guān) 斷，由此節(jié)點(diǎn)Gll (57a)再一次指示具有來自電源線VDD 52的高電位的邏輯電平"H"。
因此，如電源線VDDM1 (61)的波形73所示，連接到電路A60的電源線VDDM1 (61)的電位開始提高，并且在時間點(diǎn)T3，電壓被恢復(fù)到由電源線VDDG1 (51)提供的電位點(diǎn)附近。其后，當(dāng)門控晶體管58a在時間點(diǎn)關(guān)斷并且門控晶體管59a在T4被接通時，電源線VDDM1 (61)的電位是電源線VDD 52提供的電位，并且隨后保持這個電位。
按照節(jié)點(diǎn)G21 (57b)的波形74，在時間點(diǎn)T3之前節(jié)點(diǎn)G21 (57b) 表示具有由電源線VDD 52表示的高電位的邏輯電平"H"，其后，門控晶體管59a在時間點(diǎn)T3接通，由此，節(jié)點(diǎn)G21 (57b)指示具有從電源線 VSS54提供的低電位的邏輯電平"L"。
按照節(jié)點(diǎn)G12 (57c)的波形75，節(jié)點(diǎn)G12 (57c)在時間點(diǎn)T5之前表示具有來自電源線VDD 52的高電位的邏輯電平"H"，其后，門控晶體管63a在時間點(diǎn)T5被接通，由此節(jié)點(diǎn)G12 (57c)表示具有從電源線 VSS 54提供的低電位的邏輯電平"L"。而且，隨后，門控晶體管63a在時間點(diǎn)T8被關(guān)斷，節(jié)點(diǎn)G12 (57c)再一次表示具有來自電源線VDD 52 的高電位的邏輯電平"H"。
因此，如電源線VDDM2 (66)的波形76所示，連接到電路B 65的電源線VDDM2 (66)的電位開始提高，并且電壓被恢復(fù)到由電源線 VDDG1 (51)提供的電位點(diǎn)。其后，當(dāng)門控晶體管63a在時間點(diǎn)被關(guān)斷并且門控晶體管63b在T8被接通時，電源線VDDM2 (66)的電位是電源線 VDD52提供的電位，并且隨后，這個電位被保持。
注意在時間點(diǎn)T8之前，節(jié)點(diǎn)G22 (57d)表示具有來自電源線VDD 52的高電位的邏輯電平"H"，但是其后，門控晶體管63b在時間點(diǎn)T8 被接通，由此節(jié)點(diǎn)G22 (57d)表示具有來自電源線VSS 54的低電位的邏輯電平"L"。
因此，按照第五實(shí)施例的LSI 50a具有電源線VDDG1 (51)、電源線 VDD52、電源線VDDM1 (61)和電源線VDDM2 (66)。另外，按照第五實(shí)施例的LSI 50a具有門控晶體管58a，用于連接/斷開電源線VDDG1
(51)和電源線VDDM1 (61);以及門控晶體管59a，用于連接/斷開電源線VDD 52和電源線VDDM1 (61)。另外，按照第五實(shí)施例的LSI 50a 具有門控晶體管63a，用于連接/斷開電源線VDDG1 (51)和電源線 VDDM2 (66);以及門控晶體管63b，用于連接/斷開電源線VDD 52和電源線VDDM2 (66)。
另外，對于按照第五實(shí)施例的PMU56a，門控晶體管58a驅(qū)動Gll
(57a)以便連接電源線VDDG1 (51)和電源線VDDM1 (61)，其后，門控晶體管59a驅(qū)動G21 (57b)以便連接電源線VDD 52和電源線 VDDM1 (61)，并且具有從電源線VDD52提供的電壓。注意，PMU 56a 驅(qū)動G12 (57c)，以便門控晶體管63a連接電源線VDDG1 (51)和電源線VDDM2 (66)，并且隨后驅(qū)動G12 (57c)以便斷開它們，并且還驅(qū)動 G22 (57d)以便門控晶體管63b連接電源線VDD 52和電源線VDDM2(66)。
受到電源通/斷控制的電路A 60和電路B 65連接到電源線VDDM1 (61)和電源線VDDM2 (66)，并且一直接通電源的PMU 6a連接到電源線VDD 52。
對于LSI 50a，在對于電路A 60接通電源的情況下，僅僅在電源線 VDDG1 (51)發(fā)生電源噪聲，并且上述的噪聲不經(jīng)由電源線VDDM1 (61)或者電源線VDDM2 (66)被傳播到電源線VDD 52。
因此，有這樣的優(yōu)點(diǎn)上述的電源噪聲不影響在具有穩(wěn)定的操作或者
一直操作的PMU 6a內(nèi)的電路。
另外，即使在電路A 60運(yùn)行的同時電路B 65的電位升高的情況下，噪聲也不傳播到電路A60，并且電路A60以穩(wěn)定的方式來運(yùn)行。
對于按照第五實(shí)施例的半導(dǎo)體器件，從電源線VDDGl (51)突然向電源線VDDMl (61)和電源線VDDM2 (66)提供電流，并且縮短電源線VDDMl (61)和電源線VDDM2 (66)的電壓的恢復(fù)時間。
注意在以上進(jìn)行的說明中，電路A 60和電路B 65作為LSI 50a的內(nèi) 部電路存在。但是，除了電路A 60和電路B 65之外，還可以在其中提供受到電源門控的其他電路，諸如電路C、電路D等。在這種情況下，不必說，設(shè)有電源線(VDDMn (其中n是3或者更大的整數(shù)))來單獨(dú)地連接到電路C等，并且電源線(VDDMn (其中n是3或者更大的整數(shù))) 利用門控晶體管執(zhí)行電源線VDDG1 (51)和電源線VDD 52的斷開/連接。另外，不必說，門控晶體管的柵極連接到與PMU56a連接的驅(qū)動線。
注意在以上進(jìn)行的說明中，從電源線VDDG1 (51)向電路A60提供功率的時段和從電源線VDDG1 (51)向電路B 65提供功率的時段不重疊。但是，用于提供功率的上述時段可以重疊。原因如下。首先，已經(jīng)被產(chǎn)生來提高電路A 60的電壓的電源線VDDGl (51)的電源噪聲傳播到電路B 65。這是因?yàn)殡娫淳€VDDMl (61)和電源線VDDM2 (66)同時連接到電源線VDDGl (51)。但是，電壓也在電路B 65處升高，因此，電路B65不執(zhí)行通常的操作。
圖7A和7B圖解了按照第五實(shí)施例的半導(dǎo)體器件的PMU 56a的第一電路示例和第二電路示例。圖7A圖解了 PMU 56a的第一電路示例和信號線的波形。PMU56a的第一電路示例包括CPU56a-l、反相器56a-2、反相器56a-3、反相器56a-4和反相器56a-5。 PMU 56a還包括信號線56a-6、信號線56a-7、信號線56a-8和信號線56a-9。在信號線56a-6、信號線56a-7、信號線56a-8和信號線56a-9上的信號上的改變分別由波形56a-23、波形56a-24、波形56a-25和波形56a-26示出。
CPU 56a-l管理電路A 60和電路B 65的操作，并且確定應(yīng)當(dāng)向電路 A 60和電路B 65提供功率的時段。CPU 56a-l按照由此進(jìn)行的確定而向信號線56a-6、信號線56a-7、信號線56a-8和信號線56a-9輸出編碼信號。注意被輸出到信號線56a-6、信號線56a-7、信號線56a-8和信號線56a-9 的編碼信號是脈沖信號，該脈沖信號通常按照波形56a-23、波形56a-24、波形56a-25和波形56a-26表示邏輯電平"L"，但是在選擇要連接到的門控晶體管58a、 59a、 63a和63b時表示邏輯電平"H"。
注意，當(dāng)門控晶體管59a即將接通時，門控晶體管58a將被關(guān)斷，因此在要被輸出到信號線56a-6的編碼信號的脈沖周期的結(jié)尾后，設(shè)置用于輸出到信號線56a-7的編碼信號的脈沖周期，如波形56a-23和波形56a-24 所示。以相同的方式，當(dāng)門控晶體管63a即將接通時，門控晶體管63b將被關(guān)斷，因此在要被輸出到信號線56a-8的編碼信號的脈沖周期的結(jié)尾后，設(shè)置用于輸出到信號線56a-9的編碼信號的脈沖周期，如波形56a-25 和波形56a-26所示。
反相器56a-2的輸入端連接到信號線56a-6，反相器56a-3的輸入端連接到信號線56a-7，反相器56a-4的輸入端連接到信號線56a-8，并且反相器56a-5的輸入端連接到信號線56a-9。
反相器56a-2的輸出端連接到節(jié)點(diǎn)Gil (57a)，反相器56a-3的輸出端連接到節(jié)點(diǎn)G21 (57b)，反相器56a-4的輸出端連接到節(jié)點(diǎn)G12 (57c)，并且反相器56a-5的輸出端連接到節(jié)點(diǎn)G22 (57d)。注意，節(jié) 點(diǎn)Gil (57a)、節(jié)點(diǎn)G21 (57b)、節(jié)點(diǎn)G12 (57c)和節(jié)點(diǎn)G22 (57d) 通常表示邏輯電平"H"，但是在選擇門控晶體管時輸出邏輯電平"L"。另外，注意在此的邏輯電平"H"電位電平是電源線VDD 52的電位電平。
因此，通過來自CPU56a-l的編碼信號來控制門控晶體管58a、門控晶體管59a、門控晶體管63a和門控晶體管63b的通/斷。
圖7B圖解了 PMU 56a和所述信號線的波形的第二示例。PMU 56a的第二電路示例包括CPU 56a-10、反相器56a-12、反相器56a-13、反相器 56a-15、與非門56a-14、或門56a-16、反相器56a-18、反相器56a-19、反相器56a-19、反相器56a-22、與非門56a-20和或門56a-21 。按照第二電路示例的PMU 56a還包括信號線56a-ll和信號線56a-17。在信號線56a-11、 Gil (57a) 、 G21 (57b)、信號線56a-ll、 G12 (57c)和G22 (57d)上的信號中的變化分別由波形56a-27、波形56a-28、波形56a-29、波形56a-30、波形56a-31和波形56a-32示出。
CPU 56a-10管理電路A 60和電路B 65的操作，并且確定應(yīng)當(dāng)向電路 A 60和電路B 65提供功率的時段。CPU 56a-10按照由此進(jìn)行的確定來向信號線56a-ll和信號線56a-17輸出編碼信號。注意，被輸出到信號線 56a-ll的編碼信號是脈沖信號，該脈沖信號通常按照波形56a-27表示邏輯電平"L"，但是在選擇門控晶體管58a和59a時表示邏輯電平"H"。另外，被輸出到信號線56a-17的編碼信號是脈沖信號，該脈沖信號通常按照波形56a-30表示邏輯電平"L"，但是在選擇門控晶體管63a和63b時表示邏輯電平"H"。
包括反相器56a-12和反相器56a-13的奇數(shù)反相器行接收在信號線 56a-ll上的編碼信號，并且在與非門56a-14的一個輸入端輸出上述編碼信號的延遲編碼信號。
與非門56a-14在其另一個輸入端接收在信號線56a-ll上的編碼信號，并且在其一個輸入端接收上述的延遲編碼信號。與非門56a-14然后向節(jié)點(diǎn)Gil (57a)輸出信號。結(jié)果是如波形56a-28所示，被輸出到節(jié)點(diǎn) Gil (57a)的信號是脈沖信號，該脈沖信號通常表示邏輯電平"H"，但是對于從在信號線56a-ll上的編碼信號的上升開始的特定時段表示邏輯電平"L"。
包括反相器56a-18和反相器56a-19的偶數(shù)反相器行接收在信號線56a-17上的編碼信號，并且在與非門56a-20的一個輸入端輸出上述的編碼信號的延遲編碼信號。與非門56a-20在其另一個輸入端上接收在信號線56a-17上的編碼信號，并且在其所述一個輸入端接收上述的延遲編碼信號。與非門56a-20然后向節(jié)點(diǎn)G12 (57c)輸出信號。結(jié)果是如由波形56a-31所示，被輸出到節(jié)點(diǎn)Gil (57c)的信號是脈沖信號，該脈沖信號通常表示邏輯電平 "H"，但是對于從在信號線56a-17上的編碼信號的上升開始的特定時段表示邏輯電平"L"。另外，或門56a-16在其另一個輸入端接收來自反相器56a-15的輸出，反相器56a-15接收在信號線56a-ll上的編碼信號?；蜷T56a-16在其一個輸入端接收來自奇數(shù)反相器行的輸出，所述奇數(shù)反相器行包括反相器 56a-12和反相器56a-13，并接收在信號線56a-l 1上的編碼信號?；蜷T56a-16向節(jié)點(diǎn)G21 (57b)輸出信號。如由波形56a-29所示，被輸出到節(jié)點(diǎn)G21 (57b)的信號是脈沖信號，該脈沖信號通常表示邏輯電平"H"，但是對于從在Gil (57a)的編碼信號的上升開始的特定時段表示邏輯電平"L"。另外，或門56a-21在其另一個輸入端接收來自反相器56a-22的輸出，反相器56a-22接收在信號線56a-17上的編碼信號。或門56a-21在其一個輸入端接收來自偶數(shù)反相器行的輸出，所述偶數(shù)反相器行包括反相器 56a-18和反相器56a-19，并接收在信號線56a-17上的編碼信號?；蜷T56a-21向節(jié)點(diǎn)G22 (57d)輸出信號。如由波形56a-32所示，被輸出到節(jié)點(diǎn)G22 (57d)的信號是脈沖信號，該脈沖信號通常表示邏輯電平"H"，但是對于從在G12 (57c)的編碼信號的上升開始的特定時段表示邏輯電平"L"。注意，當(dāng)門控晶體管59a即將接通時，門控晶體管58a將被關(guān)斷，因此在要被輸出到節(jié)點(diǎn)Gil (57a)的編碼信號的脈沖周期的結(jié)尾后，設(shè)置用于輸出到節(jié)點(diǎn)G21 (57b)的編碼信號的脈沖周期，如波形56a-28和波形56a-29所示。以相同的方式，當(dāng)門控晶體管63a即將接通時，門控晶體管63b將被關(guān)斷，因此在要被輸出到節(jié)點(diǎn)G12 (57c)的編碼信號的脈沖周期的結(jié)尾后，設(shè)置用于輸出到信節(jié)點(diǎn)G22 (57d)的編碼信號的脈沖周期，如波形56a-31和波形56a-32所示。因此，通過來自在圖7B中所示的CPU 56a-10的編碼信號來控制門控晶體管58a、門控晶體管59a、門控晶體管63a和門控晶體管63b的通/ 斷。圖8A圖解了按照第五實(shí)施例的半導(dǎo)體器件的修改示例(LSI 50b)，并且圖8B和8C圖解了其修改示例的PMU 56b的第一電路示例和第二電路示例。所述半導(dǎo)體器件(LSI 50b)與按照第五實(shí)施例的半導(dǎo)體器件(LSI 50a)的不同之處在于向電源線VDDG1 (51)提供功率的門控晶體管58b和門控晶體管59b是n型晶體管，并且向電源線VDDM2 (66) 提供功率的門控晶體管63c和門控晶體管63d是n型晶體管，并且不同之處還在于用于控制門控晶體管58a、 59b、 63c和63d的PMU 56b的配置和從PMU 56b向節(jié)點(diǎn)Gil (57e) 、 G21 (57f) 、 G12 (57g)和G22(57h)輸出的信號的邏輯。下面更詳細(xì)地說明這一點(diǎn)。所述半導(dǎo)體器件(LSI 50b)與按照第五實(shí)施例的半導(dǎo)體器件(LSI 50a)的另外的不同之處還在于具有用于接受不同電位的高電位的端子和具有經(jīng)由電感器53k 和電阻器53i連接到這個端子的電源線VDD 53p。但是，應(yīng)當(dāng)注意，所述半導(dǎo)體器件(LSI 50b)與半導(dǎo)體器件(LSI 50a)在諸如電源線VDDG1(51)、電源線VDD 52等和內(nèi)部電路(電路A 60等)的其他配置上相同。因此，在圖8A中以相同的附圖標(biāo)號表示相同的部件，并且將從下面的說明省略具有相同的附圖標(biāo)號的部件的說明。外部電源IC 55b經(jīng)由電源線VDD 53a來提供通常的高電位。另外，外部電源IC 55b經(jīng)由電源線VDD 53o提供高電位，該高電位比由電源線 VDD 53a提供的高電位高的量等于或者大于門控晶體管58b、門控晶體管 59b、門控晶體管63c和門控晶體管63d的門限值。注意，外部電源IC55b 是通常的DC/DC變換器。電源線VDD 53a經(jīng)由電感器53c連接到LSI 50b的電源線VDDG1(51)所連接到的電源端子。另外，電源線VDD 53a還連接到LSI 50b的電源線VDD 52所連接到的電源端子。注意，電源線VDD 53a和VSS 53b通過用于穩(wěn)定電壓的電容器53m來連接。電源線VDD 53o連接到LSI 50b 的電源線VDD 53p所連接到的電源端子。另外，電源線VDD 53o和VSS 53b通過用于穩(wěn)定電壓的電容器53n而連接。PMU 56b向節(jié)點(diǎn)Gil (57e) 、 G21 (57f) 、 G12 (57g)和G22 (57h)輸出在從電源線VDD 53p提供的高電位和由電源線VSS 54提供的低電位之間波動的信號。另外，電源線VDD53p被提供高電位，該高電位比向電源線VDD 52和電源線VDDG1 (51)提供的高電位高的量等于或者大于門控晶體管58b、門控晶體管59b、門控晶體管63c和門控晶體管 63d的門限值。節(jié)點(diǎn)Gil (57e) 、 G21 (57f) 、 G12 (57g)禾n G22 (57h)分別連接到門控晶體管58b、門控晶體管59b、門控晶體管63c和門控晶體管63d。因此，通過從PMU 53d向節(jié)點(diǎn)Gil (57e) 、 G21 (57f) 、 G12 (57g)和 G22 (57h)輸出的信號來控制門控晶體管58b、門控晶體管59b、門控晶體管63c和門控晶體管63d的通/斷控制。下面參見圖8B和8C來說明 PMU56b的詳細(xì)示例?，F(xiàn)在，門控晶體管58b、門控晶體管59b、門控晶體管63c和門控晶體管63d是n型晶體管。這意味著當(dāng)如上所述的高于被提供到電源線VDD 52和電源線VDDG1 (51)的電位的電壓被提供到每個柵極時，門控晶體管58b、門控晶體管59b、門控晶體管63c和門控晶體管63d將要提供到電源線VDD 52或者電源線VDDG1 (51)的電位無改變地提供到電源線 VDDM1 (61)或者電源線VDDM2 (66)。注意，其電源通/斷被控制的電路A 60和電路B 65連接到電源線 VDDM1 (61)和電源線VDDM2 (66)，并且電源線VDD 52連接到總是接通的PMU6b。因此，LSI 50b以與LSI 50a相同的方式工作。門控晶體管58b、門控晶體管59b、門控晶體管63c和門控晶體管63d以與LSI 50a的門控晶體管 58a、門控晶體管59a、門控晶體管63a和門控晶體管63b相同的方式來工作。對于LSI50b，在對于電路A60和電路B65接通電源的情況下，僅僅在電源線VDDGl (51)發(fā)生電源噪聲，并且上述的噪聲不經(jīng)由電源線 VDDM1 (61)或者VDDM2 (66)被傳播到電源線VDD 52。因此，存在下述優(yōu)點(diǎn)上述的噪聲不影響在具有穩(wěn)定的操作或者一直操作的PMU 6b內(nèi)的電路。另外，即使在當(dāng)電路A 60工作時電路B 65的電位提高的情況下，噪聲也不傳播到電路A 60，并且電路A 60以穩(wěn)定的方式工作。圖8B圖解了 PMU 56b的第一電路示例和所述信號線的波形。PMU 56b的第一電路示例包括CPU 56b-l、放大器56b-2、放大器56b-3、放大器56b-4和放大器56b隱5。 PMU 56b還包括信號線56b-6、信號線56b-7、信號線56b-8和信號線56b-9。在信號線56b-6、信號線56b-7、信號線 56b-8和信號線56b-9上的信號的變化分別由波形56b-23、波形56b-24、波形56b-25和波形56b-26示出。CPU 56b-l以與CPU 56a-l相同的方式工作。CPU 56b-l按照由此進(jìn)行的確定而向信號線56b-6、信號線56b-7、信號線56b-8和信號線56b-9輸出編碼信號。注意，被輸出到信號線56b-6、信號線56b-7、信號線56b-8 和信號線56b-9的編碼信號是脈沖信號，該脈沖信號通常按照波形56b-23、波形56b-24、波形56b-25和波形56b-26表示邏輯電平"L"，但是當(dāng) 選擇要連接到的門控晶體管58b、 59b、 63c和63d時表示邏輯電平 "H"。注意，當(dāng)門控晶體管59b即將接通時，門控晶體管58b將被關(guān)斷，因此在要被輸出到信號線56b-6的編碼信號的脈沖周期的結(jié)尾后，設(shè)置用于輸出到信號線56b-7的編碼信號的脈沖周期，如波形56b-23和波形56b-24 所示。以相同的方式，當(dāng)門控晶體管63c即將接通時，門控晶體管63d將被關(guān)斷，因此在要被輸出到信號線56b-8的編碼信號的脈沖周期的結(jié)尾后，設(shè)置用于輸出到信號線56b-9的編碼信號的脈沖周期，如波形56b-25 和波形56b-26所示。放大器56b-2的輸入端連接到信號線56b-6，放大器56b-3的輸入端連接到信號線56b-7，放大器56b-4的輸入端連接到信號線56b-8，并且放大器56b-5的輸入端連接到信號線56b-9。放大器56b-2的輸出端連接到節(jié)點(diǎn)G11 (57a)，放大器56b-3的輸出端連接到節(jié)點(diǎn)G21 (57b)，放大器56b-4的輸出端連接到節(jié)點(diǎn)G12 (57c)，并且放大器56b-5的輸出端連接到節(jié)點(diǎn)G22 (57d)。注意，節(jié) 點(diǎn)Gil (57a)、節(jié)點(diǎn)G21 (57b)、節(jié)點(diǎn)G12 (57c)和節(jié)點(diǎn)G22 (57d) 通常表示邏輯電平"L"，但是在選擇門控晶體管時輸出邏輯電平H"。另外，注意在此的邏輯電平"H"電位電平是電源線VDD 53p的電位電平。因此，通過來自CPU56b-l的編碼信號來控制門控晶體管58b、門控晶體管59b、門控晶體管63c和門控晶體管63d的通/斷。圖8C圖解了 PMU 56b的第二電路示例和所述信號線的波形。PMU 56b的第二電路示例包括CPU 56b-10、反相器56b-12、反相器56b-13、反相器56b-15、與門56b-14、或非門56b-16、反相器56b-18、反相器56b-19、反相器56b-19、反相器56b-22、與門56b-20和或非門56b-21。按照第二電路示例的PMU 56b還包括信號線56b-ll和信號線56b-17。在信號線56b-ll、 Gil (57a) 、 G21 (57b)、信號線56b-ll、 G12 (57c)和 G22 (57d)上的信號的變化分別由波形56b-27、波形56b-28、波形56b-29、波形56b-30、波形56b-31和波形56b-32示出。CPU56b-10以與CPU56a-l相同的方式工作。CPU 56b-10按照由此進(jìn) 行的確定來向信號線56b-ll和信號線56b-17輸出編碼信號。注意，被輸出到信號線56b-ll的編碼信號是脈沖信號，該脈沖信號通常按照波形56b-27表示邏輯電平"L"，但是在選擇門控晶體管58b和59b時表示邏輯電平"H"。另外，被輸出到信號線56b-17的編碼信號是脈沖信號，該脈沖信號通常按照波形56b-30表示邏輯電平"L"，但是在選擇門控晶體管 63b和63b時表示邏輯電平"H"。包括反相器56b-12和反相器56b-13的奇數(shù)反相器行接收在信號線 56b-ll上的編碼信號，并且在與門56b-14的一個輸入端輸出上述編碼信號的延遲編碼信號。與門56b-14在其另一個輸入端接收在信號線56b-ll上的編碼信號，并且在其所述一個輸入端接收上述的延遲編碼信號。與門56b-14然后向節(jié)點(diǎn)Gil (57a)輸出信號。結(jié)果是如波形56b-28所示，被輸出到節(jié)點(diǎn)Gil (57a)的信號是脈沖信號，該脈沖信號通常表示邏輯電平"L"，但是對于從在信號線56b-ll上的編碼信號的上升開始的特定時段表示邏輯電平 "H"。包括反相器56b-18和反相器56b-19的偶數(shù)反相器行接收在信號線 56b-17上的編碼信號，并且在與非門56b-20的一個輸入端輸出上述的編碼信號的延遲編碼信號。與門56b-20在其另一個輸入端上接收在信號線56b-17上的編碼信號，并且在其所述一個輸入端接收上述的延遲編碼信號。與門56b-20然后向節(jié)點(diǎn)G12 (57c)輸出信號。結(jié)果是如由波形56b-31所示，被輸出到節(jié) 點(diǎn)G12 (57c)的信號是脈沖信號，該脈沖信號通常表示邏輯電平"H"，但是對于從在信號線56b-17上的編碼信號的上升開始的特定時段表示邏輯電平"L"。另外，或非門56b-16在其另一個輸入端接收來自反相器56b-15的輸出，反相器56b-15接收在信號線56b-ll上的編碼信號?；蚍情T56b-16在其所述一個輸入端接收來自奇數(shù)反相器行的輸出，所述奇數(shù)反相器行包括反相器56b-12和反相器56b-13，并接收在信號線56b-ll上的編碼信號。或非門56b-16向節(jié)點(diǎn)G21 (57b)輸出信號。如由波形56b-29所示，被輸出到節(jié)點(diǎn)G21 (57b)的信號是脈沖信號，該脈沖信號通常表示邏輯電平"L"，但是對于從在Gil (57a)的編碼信號的上升開始的特定時段表示邏輯電平"H"。另外，或非門56b-21在其另一個輸入端接收來自反相器56b-22的輸出，反相器56b-22接收在信號線56b-17上的編碼信號。或非門56b-21在其所述一個輸入端接收來自偶數(shù)反相器行的輸出，所述偶數(shù)反相器行包括反相器56b-18和反相器56b-19，并接收在信號線56b-17上的編碼信號。或非門56b-21向節(jié)點(diǎn)G22 (57d)輸出信號。如由波形56a-32所示，被輸出到節(jié)點(diǎn)G22 (57d)的信號是脈沖信號，該脈沖信號通常表示邏輯電平"L"，但是對于從在G12 (57c)的編碼信號的上升開始的特定時段表示邏輯電平"H"。注意，當(dāng)門控晶體管59b即將接通時，門控晶體管58b將被關(guān)斷，因此在要被輸出到節(jié)點(diǎn)Gll (57a)的編碼信號的脈沖周期的結(jié)尾后，設(shè)置用于輸出到節(jié)點(diǎn)G21 (57b)的編碼信號的脈沖周期，如波形56b-28和波形56b-29所示。以相同的方式，當(dāng)門控晶體管63c即將接通時，門控晶體管63d將被關(guān)斷，因此在要被輸出到節(jié)點(diǎn)G12 (57c)的編碼信號的脈沖周期的結(jié)尾后，設(shè)置用于輸出到信節(jié)點(diǎn)G22 (57d)的編碼信號的脈沖周期，如波形56b-31和波形56b-32所示。因此，通過來自在圖8C中所示的CPU 56b-10的編碼信號來控制門控晶體管58b、門控晶體管59b、門控晶體管63c和門控晶體管63d的通/ 斷。第六實(shí)施例第六實(shí)施例涉及一種半導(dǎo)體器件，其具有第一電源線VDDG1 (lb)和第二電源線(VDD 13)，其中，一直保持恒定電壓；內(nèi)部電路的第三電源線(VDDM74)，在連接到第一電源線后連接到第二電源線；第一開關(guān)，用于連接/斷開第一電源線和第三電源線；第二開關(guān)，用于連接 /斷開第二電源線和第三電源線；以及控制電路，用于控制第一開關(guān)和第二開關(guān)的通/斷及其通/斷的順序。按照第六實(shí)施例的半導(dǎo)體器件(LSI 70)與按照第二實(shí)施例的半導(dǎo)體器件(LSI 15B)的不同之處在于所述控制電路按照第三電源線(VDDM74)的電位來確定第一開關(guān)和第二開關(guān)的通/斷時段。圖9A是圖解按照第六實(shí)施例的半導(dǎo)體器件(LSI 70)的圖，圖9B圖解了伴隨其操作的、在每個節(jié)點(diǎn)的電位波形。圖9A圖解了按照第六實(shí)施例的半導(dǎo)體器件(LSI 70)的電路圖。LSI 70與LSI 15B (配置有LSI 15A、電感器17b和電容器17c)相比較的不同之處在于PMU 71a的配置，以及包括控制電路79，控制電路79 用于按照從PMU 71a輸出的信號和電源線VDDM 74的電位來控制門控晶體管8和門控晶體管9的通/斷。PMU 71a從CPU 12b接收編碼信號71b，在PMU 71a內(nèi)的反相器71c執(zhí)行編碼信號71b的反相放大，并且輸出到節(jié)點(diǎn)Gl (72)。注意，輸出到節(jié)點(diǎn)Gl (72)的信號是脈沖信號，該脈沖信號通常表示邏輯電平 "H"，但是在門控晶體管8接通時表示邏輯電平"L"?？刂齐娐?9配置有n型MOS晶體管77b，其在其源極接收節(jié)點(diǎn)Gl (77)，漏極連接到門控晶體管的柵極，并且柵極連接到節(jié)點(diǎn)G2 (73) ; p型MOS晶體管77c，其源極連接到電源線VDD 13，漏極連接到n型MOS晶體管77b的漏極，并且柵極連接到節(jié)點(diǎn)G2 (73);或門 76，其一個輸入端連接到節(jié)點(diǎn)Gl (77)，并且另一個輸入端連接到節(jié)點(diǎn) 75，輸出端連接到節(jié)點(diǎn)G2 (73);以及電平檢測反相器77a，其在其輸入端接收電源線VDDM 74，并且其輸出端連接到節(jié)點(diǎn)75。在控制電路79經(jīng)由節(jié)點(diǎn)Gl (72)接收從邏輯電平"H"變化到邏輯電平"L"的、來自PMU71a的信號時?？刂齐娐?9執(zhí)行下面的操作。首先，來自PMU 71a的信號被經(jīng)由n型MOS晶體管77b而被發(fā)送到門控晶體管8的柵極，并接通門控晶體管8，并且同時還被輸入到或門76的一個輸入端。接著，電源線VDDG1 (lb)和向在LSI70內(nèi)的電路A7提供高電位的電源線VDDM 74連接，并且電源線VDDM 74的電位升高。接著，在電源線VDDM 74的電位電平超過電平檢測反相器77a—— 其輸入端連接到電源線VDDM74——的門限值時，所述電平檢測反相器 77a向節(jié)點(diǎn)75輸出用于將邏輯電平"H"轉(zhuǎn)換為邏輯電平"L"的信號。接著，從電平檢測反相器77a輸出的信號被輸入到或門76的另一個輸入端，其后，或門76向節(jié)點(diǎn)G2 (73)輸出用于將邏輯電平"H"轉(zhuǎn)換為邏輯電平"L"的信號。注意，或門76和電平檢測反相器77a從電源線VDD 13接收電源的供給。接著，門控晶體管9接通。n型晶體管77b的柵極和p型晶體管77c 的柵極連接到節(jié)點(diǎn)G2 (73)。在從或門76輸出的信號被發(fā)送到n型晶體管77b的柵極時，n型晶體管77b關(guān)斷，并且p型晶體管77c接通。接著，電源線VDD 13的電位電平，即邏輯電平"H"的電位經(jīng)由所述p型晶體管被發(fā)送到門控晶體管8的柵極，由此門控晶體管8關(guān)斷。但是注意，所述門控晶體管的接通狀態(tài)被保持，因此來自電源線VDD 13的高電位被提供到電源線VDDM 74。隨后，在用于從邏輯電平"L"向邏輯電平"H"轉(zhuǎn)換的信號被輸入到節(jié)點(diǎn)Gl (72)時，信號被發(fā)送到或門76的一個輸入端，并且節(jié)點(diǎn)G2 (73)從邏輯電平"L"向邏輯電平"H"轉(zhuǎn)換。因此，所述門控晶體管關(guān) 斷。另外，n型晶體管77b接通，并且節(jié)點(diǎn)Gl (72)的電位被發(fā)送到門控晶體管8的柵極，并且門控晶體管8的關(guān)斷狀態(tài)被保持。因此，控制電路79通過來自PMU 71a的信號來將門控晶體管8接通，并且在VDDM 74的電位達(dá)到預(yù)定電位時，門控晶體管8和門控晶體管9被控制使得由于控制電路79具有的控制功能，因此門控晶體管8關(guān) 斷，而同時門控晶體管9自動接通。注意，上面已經(jīng)關(guān)于控制電路79的操作進(jìn)行了描述，其中門控晶體管8和門控晶體管9是p型MOS晶體管。但是，本領(lǐng)域內(nèi)的技術(shù)人員將能夠即使在其中門控晶體管8和門控晶體管9是n型MOS晶體管的情況下也配置具有相同功能的控制電路79。在這種情況下，高電位無改變地被從電源線VDD 13發(fā)送到VDDM 74，因此不必說，期望被輸出到節(jié)點(diǎn)Gl(72) 的邏輯電平"H"電位為比上述的高電位高的量等于或者大于所述 n型晶體管的門限值的電位。另外，上面已經(jīng)描述了由于n型晶體管77b和p型晶體管77c的操作，門控晶體管8在VDDM74達(dá)到預(yù)定電位時關(guān)斷。但是，可以建立下述布置，其中，節(jié)點(diǎn)Gl (72)直接地連接到門控晶體管8的柵極。在這種情況下，門控晶體管8執(zhí)行與圖l所示的相同的操作。圖9B是圖解伴隨LSI 70的操作的、在每個內(nèi)部節(jié)點(diǎn)的電位波形的圖。艮口，圖9B圖解了電源線VDD 13的波形78a、電源線VDDG1 (lb) 的波形21、電源線19b的波形78b、節(jié)點(diǎn)Gl (72)的波形78c、節(jié)點(diǎn)G2(73) 的波形78e、用于連接LSI 70的內(nèi)部電路A 7的VDDM 74的波形 78d和門控晶體管8的波形78f。按照電源線VDD 13的波形78a，電源線VDD 13的電位被保持在相當(dāng)高的電位。原因是直到時間點(diǎn)T4，電源線VDD 13和VDDM 74才連接，由此，后述的電源線VDDGl (lb)的電源噪聲不經(jīng)由VDDM74被發(fā)送到電源線VDD 13。另外，在其中電源線VDD 13連接到電路A 7的 VDDM 74的時間點(diǎn)T4后，電源噪聲衰減，并且電源線VDDGl (lb)的電源噪聲不經(jīng)由電路A 7的VDDM 74被發(fā)送到電源線VDD 13。按照電源線VDDGl (lb)的波形21，在時間點(diǎn)Tl電源線VDDGl (lb)利用門控晶體管8連接到電源線VDDM 74之后，具有高頻分量的電位的波動，即所謂的電源噪聲立即出現(xiàn)在電源線VDDGl (lb)中。這是因?yàn)殡娏魍蝗粡碾娫淳€VDDGl (lb)向電源線VDDM74流動，由此，電源線VDDGl (lb)的電位變得不穩(wěn)定。其后，電位的波動(電源噪聲)在電源線VDDGl (lb)收斂，并且保持恒定的高電位。按照節(jié)點(diǎn)Gl (72)的波形78c，節(jié)點(diǎn)Gl (72)表示具有來自電源線 VDD 13的高電位的邏輯電平"H"，但是其后，門控晶體管8在時間點(diǎn) Tl接通，由此，節(jié)點(diǎn)Gl (72)表示具有來自電源線VSS 14的低電位的邏輯電平"L"。而且，其后，門控晶體管8在時間點(diǎn)T5關(guān)斷，由此，PMU 6a向節(jié)點(diǎn)Gl (72)輸出表示邏輯電平"H"的信號。注意，門控晶體管8 通過控制電路79的操作而關(guān)斷，如下所述。按照門控晶體管8的柵極的波形78f，在節(jié)點(diǎn)G1 (72)已經(jīng)在時間點(diǎn) Tl進(jìn)行了從邏輯電平"H"向邏輯電平"L"的轉(zhuǎn)變時，柵極的電位從邏輯電平"H"變化到邏輯電平"L"。隨后，在VDDM 74的電位超過電平檢測反相器77a的門限值時，節(jié)點(diǎn)G2 (73)的電位從邏輯電平"H"向邏輯電平"L"轉(zhuǎn)換。因此，門控晶體管9接通。接著，控制電路79的n型 MOS晶體管77b關(guān)斷，并且p型MOS晶體管77c接通，因此，門控晶體管8的柵極的電位是邏輯電平"H"。結(jié)果，門控晶體管8關(guān)斷。因此，如VDDM74的波形78d所示，連接到電路A 7的VDDM 74的電位開始升高，并且電壓被恢復(fù)到由電源線VDDG1 (lb)提供的電位的點(diǎn)。其后，當(dāng)門控晶體管9在時間點(diǎn)T5關(guān)斷時，VDDM 74的電位自然地降低，這是因?yàn)殡娐稟7消耗電流。按照節(jié)點(diǎn)G2 (73)的波形78e，節(jié)點(diǎn)G2 (73)表示具有電源線VDD 13在時間點(diǎn)T3之前指示的高電位的邏輯電平"H"。隨后，在時間點(diǎn) T3，在電源線VDDM 74的電位超過反相器77a的門限值時，節(jié)點(diǎn)75的電37位變?yōu)檫壿嬰娖?L"，并且控制電路79的或門76在時間點(diǎn)T4向節(jié)點(diǎn) G2 (73)輸出指示邏輯電平"L"的信號。隨后，在邏輯電平"H"的信號被從節(jié)點(diǎn)Gl (72)輸入到或門76的一個輸入端時，或門76在時間點(diǎn) T5向節(jié)點(diǎn)G2 (73)輸出用于指示邏輯電平"H"的信號。所述門控晶體管在時間點(diǎn)T4和時間點(diǎn)T5之間的時段接通。因此，按照第六實(shí)施例的LSI 70具有電源線VDDG1 (lb)、電源線 VDD13和電源線VDDM74。另外，按照第六實(shí)施例的LSI 70還具有門控晶體管8，用于連接/斷開電源線VDDG1 (lb)和電源線VDDM74;以及門控晶體管9，用于連接/斷開電源線VDD 13和電源線VDDM 74。另外，按照第六實(shí)施例的LSI 70還具有CPU 12b、 PMU 71a和控制電路 79，控制電路79被施加來自電源線VDD 13的電壓，其中，門控晶體管8 驅(qū)動Gl (72)以便連接電源線VDDGl (lb)和電源線VDDM 74，其后，門控晶體管9驅(qū)動G2 (73)以便連接電源線VDD 13和電源線 VDDM 74。受到電源通/斷控制的電路A 7連接到電源線VDDM 74，并且總是接通電源的電路B 12a和PMU6a連接到電源線VDD 13。對于LSI 70，在對于電路A 7接通電源的情況下，僅僅在電源線 VDDGl (lb)上發(fā)生電源噪聲，并且上述的噪聲不經(jīng)由電源線VDDM 74 傳播到電源線VDD13。因此，存在下述優(yōu)點(diǎn)上述的電源噪聲不影響具有穩(wěn)定的操作或者一直操作的電路12a或者在PMU 6a內(nèi)的電路。例如，在電路12a內(nèi)的CPU 12b和時鐘產(chǎn)生電路不被電源噪聲影響，由此執(zhí)行穩(wěn)定的操作。而且，跟LSI 15B —樣，LSI 70使得外部電源IC 18的電源線VDD 19a和電源線VDDGl (lb)經(jīng)由LPF 17a連接，并且外部電源IC 18的電源線VDD 19a和電源線VDD 13連接。因此，在電源線VDDGl (lb)產(chǎn) 生的電源噪聲不經(jīng)由外部電源IC 18的電源線VDD 19a被傳播到電源線 VDD 13。對于按照第六實(shí)施例的電源線，電流被突然從電源線VDDGl (lb)提供到VDDM 74，并且電源線VDDM 74的電壓的恢復(fù)時間被縮短。對于上述第六實(shí)施例，在VDDM 74達(dá)到穩(wěn)定電平時，門控晶體管8 的柵極的邏輯電平由于n型MOS晶體管77b禾B p型MOS晶體管77c而變為"H"，但是這種布置不是必不可少的。在不包括n型MOS晶體管77b 和p型MOS晶體管77c的情況下，Gl (72)信號直接地驅(qū)動門控晶體管 8。在這種情況下，波形78c將與在圖1B中的波形22相同。第七實(shí)施例第七實(shí)施例涉及一種半導(dǎo)體器件，其具有第一電源線(VDDG1 (82C))和第二電源線(VSS93)，其中一直保持恒定的電壓；內(nèi)部電路的第三電源線(VSSM90)，在連接到第一電源線后連接到第二電源線；第一開關(guān)，用于連接/斷開第一電源線和第三電源線；第二開關(guān)，用于連接/斷開第二電源線和第三電源線；以及控制電路，用于控制第一開關(guān)和第二開關(guān)的通/斷及其通/斷順序。注意，雖然對于第一實(shí)施例第一電源線和第三電源線提供高電位，但是第七實(shí)施例與此的不同之處在于第一電源線和第三電源線提供低電位。圖IOA是圖解按照第七實(shí)施例的半導(dǎo)體器件(LSI 80、電感器84b和電容器84a)的圖，圖10B圖解了伴隨其操作的每個節(jié)點(diǎn)的電位波形。圖 10A圖解了按照第七實(shí)施例的半導(dǎo)體器件(LSI 80、電感器84b和電容器 84a)和外部電源IC81。所述外部電源IC 81經(jīng)由提供高電位的電源線VDD 82a和提供低電位 (接地電位)的電源線VSS 82b連接到LSI 80。作為穩(wěn)定電容器的電容器 84a連接在電源線VDD 82a和電源線VSS 82b之間。LSI 80具有包括節(jié)點(diǎn)Gl (86c)和節(jié)點(diǎn)G2 (86d)的節(jié)點(diǎn)，并且具有編碼信號86b。 LSI 80具有電感器85a、電感器85c、電感器85e、電阻器 85b、電阻器85d、電阻器85f、門控晶體管88、門控晶體管89、用于施加低電位(接地電位)的電源線VSSGl (82c)、用于施加低電位(接地電位)的電源線VSS93、用于施加高電位的電源線VDD94、在LSI80內(nèi)的電路A 87、在LSI 80內(nèi)的電路B 92a、用于連接電路A 87的電源線VSSM90、穩(wěn)定電容器C91和PMU86a。電路A 87是在LSI 80內(nèi)的內(nèi)部電路。電路A 87連接到提供高電位的電源線VDD94和施加低電位(接地電位)的電源線VSSM90。穩(wěn)定電容器C91連接在電源線VDD 94和電源線VSSM 90之間。穩(wěn) 定電容器C91用于穩(wěn)定電路A 87的電位。電源線VSSM 90連接到門控晶體管88的源極，并且經(jīng)由門控晶體管 88連接到施加低電位的電源線VSSGl (82c)。另外，電源線VSSM90連接到門控晶體管89的源極，并且經(jīng)由門控晶體管89連接到施加低電位的電源線VSS 93。門控晶體管88的柵極連接到節(jié)點(diǎn)Gl (86C)。門控晶體管89的柵極連接到節(jié)點(diǎn)G2 (86D)。因此，節(jié)點(diǎn)Gl (86C)控制節(jié)點(diǎn)G2 (86D)的電位，由此，控制電路A 87與電源線VSSGl (82c)和電源線VSS 93的連接/斷開。注意，在本實(shí)施例中，門控晶體管88和門控晶體管89由n型晶體管構(gòu)成。這是因?yàn)樵诮?jīng)由n型晶體管向電路A87施加高電位的情況下，來自電源線(VSS 93， VSSG1 (82c))的低電位不改變地被發(fā)送到所述n型晶體管，不受到門限值的影響。但是，門控晶體管88和門控晶體管89可以以p型晶體管形成。在這種情況下，無改變地發(fā)送低電位，由此期望從后面描述的PMU86a向節(jié)點(diǎn) Gl (86C)和節(jié)點(diǎn)G2 (86d)輸出的信號的邏輯電平"L"電位是比上述的高電位低在所述p型晶體管的門限值內(nèi)的量的電位。PMU 86a從CPU 92b接收編碼信號86b，以控制被輸出到節(jié)點(diǎn)Gl (86c)和節(jié)點(diǎn)G2 (86d)的信號。PMU 86a從提供高電位的電源VSS 94 和低電位線VSS 93接收電源供應(yīng)，以進(jìn)行工作。注意，在PMU86a內(nèi)的電路與在圖2A和在圖2B中的相同。但是，考慮到門控晶體管88和門控晶體管89是n型晶體管的事實(shí)，需要將在圖2A和2B中所示的電路中的反相器6a-l、反相器6a-2、反相器6a-7和反相器6a-8替換為放大電路。CPU92b被包括在后述的電路B92a中，一直工作，并且確定電路A 87等的內(nèi)部電路的操作的必要性。因此，根據(jù)由CPU92b進(jìn)行的判定來執(zhí)行電路A 87的電源接通/關(guān)斷。注意，對于圖IOA， CPU 92b被描述為被包括在電路B92a內(nèi)，但是，可以建立一種布置，其中，CPU92b在第七實(shí)施例的LSI 80外部，并且LSI 80通過外部端子來接收編碼信號86b。另夕卜，CPU92b可以被配置使得被包括在PMU86a中。為了恢復(fù)電路A 87的電位，施加低電位的電源線VSSG1 (82c)利用門控晶體管88連接到內(nèi)部電路的電源線VSSM 90。注意，電源線VSSG1 (82c)經(jīng)由電感器85e和電阻器85f，通過LSI 80的外部端子，并且還經(jīng) 由電感器84b而連接到施加低電位的外部電源線VSS 82b。施加低電位的電源線VSS 93向電路A 87施加低電位，由此在電源 VSSG1 (82c)連接到電源線VSSM 90后，電源VSSG1 (82c)通過門控晶體管89連接到內(nèi)部電路的電源線VDDM 90。注意，電源線VSS 93經(jīng) 由電感器85c和電阻器85d，通過LSI 80的外部端子而連接到施加低電位的外部電源。因此，電感器84b、電容器84a、電感器85e和電阻器85f構(gòu)成LPF83。在LSI 80，已經(jīng)在電源線VSSG1 (82c)產(chǎn)生的電源噪聲所具有的電源噪聲的高頻分量由低通濾波器LPF 83去除。g卩，幾乎沒有電源噪聲通過LPF 83，因此僅僅其少量被發(fā)送到電源線VSS 82b。而且，具有高頻分量的電位波動變差，因此電源噪聲不傳播到電源線VSS 93。施加高電位的電源線VDD 94經(jīng)由電感器85a和電阻器85b，從LSI 80的外部端子連接到施加高電位的外部電源線82a。電路B 92a是LSI 80的內(nèi)部電路，其通過連接施加高電位的電源線 VDD 94和施加低電位的電源線VSS 93而工作。電源線VDD 94和VSS 93 —直連接到外部電源IC 81，并且所述電源不進(jìn)行接通/關(guān)斷。因此，這包括計(jì)劃一直工作的電路組、CPU92b或者時鐘產(chǎn)生電路等。圖10B是圖解伴隨LSI 80的操作的每個內(nèi)部節(jié)點(diǎn)的電位波形的圖。即，圖IOB圖解了電源線VSS 93的波形100、電源線VSSGl (82c)的波形101、節(jié)點(diǎn)Gl (86C)的波形102、節(jié)點(diǎn)G2 (86d)的波形104和用于連接LSI 80的內(nèi)部電路A 87的電源線VSSM 90的波形103 。按照電源線VSS 93的波形100，電源線VSS 93的電位被保持在低電位(接地電位)。直到時間點(diǎn)T4，電源線VSS 93和電源線VSSG1 (82c)才經(jīng)由電源線VSSM 90而連接，由此后述的電源線VSSG1 (82c)的電源噪聲不經(jīng)由電源線VSSM 90被發(fā)送到電源線VSS 93。另外，在兩條電源線(VSS 93和VSSG1 (82c))都連接到電路A 87的電源線VSSM 90的時間點(diǎn)T4后，電源噪聲衰減，并且電源線VSSG1 (82c)的電源噪聲不經(jīng)由電路A 87的電源線VSSM 90被發(fā)送到電源線VSS 93。按照電源線VSSGl (82c)的波形IOI，在電源線VSSGl (82c)在時間點(diǎn)Tl利用門控晶體管88連接到電源線VSSM 90之后，立即在電源線 VSSG1 (82c)內(nèi)出現(xiàn)具有高頻分量的波動電位，即所謂的電源噪聲。這是因?yàn)殡娏魍蝗粡碾娫淳€VSSG1 (82c)向電源線VSSM 90流動，由此電源線VSSG1 (82c)的電位變得不穩(wěn)定。其后，電位的波動(電源噪聲) 在電源線VSSGl (82c)收斂，并且保持恒定的高電位。按照節(jié)點(diǎn)Gl (86c)的波形102，節(jié)點(diǎn)Gl (86c)表示具有來自電源線VSS 93的低電位的邏輯電平"L"，但是其后，門控晶體管88在時間點(diǎn)T1接通，由此節(jié)點(diǎn)Gl (86c)表示具有來自電源線VDD94的高電位的邏輯電平"H"。而且，其后，門控晶體管88在時間點(diǎn)T5關(guān)斷，由此， PMU86a向節(jié)點(diǎn)Gl (86c)輸出用于表示邏輯電平"L"的信號。因此，如電源線VSSM 90的波形103所示，連接到電路A 87的電源線VSSM 90的電位開始降低，并且電壓在時間點(diǎn)T3降低到由電源線 VSSG1 (82c)提供的電位的點(diǎn)附近。其后，在門控晶體管88和門控晶體管89在時間點(diǎn)T5關(guān)斷時，電源線VSSM 90的電位自然地升高，這是因為電路A87消耗電流。按照節(jié)點(diǎn)G2 (86d)的波形104，節(jié)點(diǎn)G2 (86d)在時間點(diǎn)T3之前表示具有由電源線VSS 93表示的低電位的邏輯電平"L"，其后，門控晶體管89在時間點(diǎn)T3接通，由此，節(jié)點(diǎn)G2 (86d)表示具有從電源線VDD 94提供的高電位的邏輯電平"H"。其后，門控晶體管89關(guān)斷，由此PMU86a在時間點(diǎn)T5向節(jié)點(diǎn)G2 (86d)輸出表示邏輯電平"L"的信號。因此，按照第七實(shí)施例的LSI 80具有電源線VSSG1 (82c)、電源線 VSS 93和電源線VSSM 90。另外，按照第七實(shí)施例的LSI 80還具有門控晶體管88，用于連接/斷開電源線VSSG1 (82c)和電源線VSSM 90; 以及門控晶體管89，用于連接/斷開電源線VSS93和電源線VSSM90。另外，按照第七實(shí)施例的LSI 80還具有被從電源線VSS 93提供電壓的PMU 86a或者PMU86a和CPU92b，其中，門控晶體管88驅(qū)動G1 (86c)以便連接電源線VSSG1 (82c)和電源線VSSM 90，其后，門控晶體管89驅(qū) 動G2 (86d)以便連接電源線VSS93和電源線VSSM90。受到電源通/斷控制的電路A 87連接到電源線VSSM 90，并且電源一直接通的電路B 92a和PMU 86a連接到電源線VSS 93 。對于LSI 80，在對于電路A 87接通電源的情況下，電源噪聲僅僅發(fā) 生在電源線VSSG1 (82c)，上述的噪聲不經(jīng)由電源線VSSM 90被傳播到電源線VSS 93。因此，有這樣的優(yōu)點(diǎn)上述的電源噪聲不影響具有穩(wěn)定的操作或一直操作的電路92a或者在PMU 86a內(nèi)的電路。例如，在電路92a內(nèi)的CPU 92b和時鐘產(chǎn)生電路不被電源噪聲影響，由此執(zhí)行穩(wěn)定的操作。對于按照第七實(shí)施例的半導(dǎo)體器件，從電源線VSSG1 (82c)突然向 VSSM 90提供電流，并且電源線VSSM 90的電壓的恢復(fù)時間縮短。第八實(shí)施例第八實(shí)施例涉及一種半導(dǎo)體器件，其具有第一電源線(VDDG1 (127))和第二電源線(VDD 123)，其中，一直保持恒定的電壓；內(nèi) 部電路的第三電源線(VDDM 120)，在連接到第一電源線后連接到第二電源線；第一開關(guān)，用于連接/斷開第一電源線和第三電源線；第二開關(guān)，用于連接/斷開第二電源線和第三電源線；以及控制電路，用于控制第一開關(guān)和第二開關(guān)的通/斷及其通/斷的順序。注意，按照第八實(shí)施例的半導(dǎo)體器件(LSI 70)和按照第二實(shí)施例的半導(dǎo)體器件(LSI 15B)在這一點(diǎn)上不同。圖IIA是圖解按照第八實(shí)施例的半導(dǎo)體器件(LSI 130、電感器17b和電容器17c)的圖。LSI 130具有包括節(jié)點(diǎn)Gl (114)和節(jié)點(diǎn)G2 (115a)和Lg2 (115b) 的節(jié)點(diǎn)，并且具有編碼信號116b和信號VREF 126a。 LSI 130具有電感器16a，其由以布線形成的線圈構(gòu)成；電感器16c，其由以布線形成的線圈構(gòu)成；電感器16e，其由以布線形成的線圈構(gòu)成；電阻器16b;電阻器 16d;電阻器16f;門控晶體管118;門控晶體管119;用于施加高電位的電源線VDDG1 (127)、用于施加高電位的電源線VDD 123、用于施加低電位的電源線VSS 124、在LSI 130內(nèi)的電路A117、在LSI 130內(nèi)的電路 B 122a、用于連接到電路A 117的電源線VDDM 120、穩(wěn)定電容器C121 和PMU 116a。電路A 117是在LSI 130內(nèi)的內(nèi)部電路。電路A 117連接到用于施加低電位(接地電位)的電源線VDDM 120和電源線VSS 124。穩(wěn)定電容器C121連接在電源線VDDM 120和施加低電位的電源線 VSS 124之間。穩(wěn)定電容器C121用于穩(wěn)定電路A117的電位。電路B 122a是LSI 130的內(nèi)部電路，其通過連接到施加高電位的電源線VDD 123和施加低電位的電源線VSS 124而工作。電源線VDD 123和VSS 124總是連接到外部電源IC 18，并且電源不被接通/關(guān)斷。因此，這包括被計(jì)劃來總是工作的電路組，即CPU 122b、 VREF產(chǎn)生電路126b和時鐘產(chǎn)生電路等。電源線VDDM 120連接到門控晶體管118的漏極，并且經(jīng)由門控晶體管118連接到施加高電位的電源線VDDG1 (127)。另外，電源線VDDM 120連接到門控晶體管119的漏極，并且經(jīng)由門控晶體管119連接到施加高電位的電源線VDD123。CPU 122b被包括在電路B 122a中，總是工作，并且確定電路A 117 等的操作的必要性。因此，根據(jù)由CPU122b進(jìn)行的確定來執(zhí)行電路A117 的電源的接通/關(guān)斷。艮口， CPU 122b按照電路A 117的電源的通/斷來輸出編碼信號116b。注意在上面，CPU 122b被描述為被包括在電路B 122a內(nèi)，但是可以建立一種布置，其中，電路B 122a在第八實(shí)施例的LSI 130 的外部，并且LSI 130通過外部端子來接收編碼信號116b。另外，CPU 122b可以被配置以便被包括在下述的PMU 116a中。PMU 116a從CPU 122b接收編碼信號116b，以控制被輸出到節(jié)點(diǎn)Gl(114)和節(jié)點(diǎn)G2 (115a)的信號。PMU 116a從電源VDD 123接收高電位的提供，并且從電源VSS 124接收低電位的提供。注意，PMU 116a的電路示例與在圖2A和2B中的相同。但是，向節(jié)點(diǎn)G2 (115a)輸出信號的在圖2A中的反相器6a-2需要被替換為放大電路。在圖2A中的信號 6bX是對應(yīng)于節(jié)點(diǎn)Gl (114)的脈沖信號，該脈沖信號通常在邏輯電平"L"，但是為了選擇門控晶體管8，對于固定時段采取邏輯電平"H"。在圖2A中的信號6bY是對應(yīng)于節(jié)點(diǎn)G2 (115a)的脈沖信號，該脈沖信號通常在邏輯電平"L"，但是為了選擇門控晶體管9，對于固定時段采取邏輯電平"H"。但是，信號6bY在信號6bX的脈沖狀態(tài)結(jié)束的同時變為被從信號6bX延遲預(yù)定時段的脈沖狀態(tài)。注意，上述的時段由CPU 122b確定?，F(xiàn)在，門控晶體管118的柵極連接到節(jié)點(diǎn)Gl (114)。因此，PMU 116a通過控制節(jié)點(diǎn)Gl (114)的電位來控制電路A 117的電源線VDDM 120和電源線VDDG1 (127)的連接/斷開。VREF產(chǎn)生電路126b被包括在電路B 122a內(nèi)。VREF產(chǎn)生電路126b 是輸出信號VREF 126a的電路，信號VREF 126a指示用于作為電路A 117 的電源線VDDM 120的電位的基準(zhǔn)的電壓。VREF產(chǎn)生電路126b是例如配置有由在VDD 123和VSS 124之間串聯(lián)連接的多個電阻器構(gòu)成的分壓電路和用于從連接在預(yù)定電阻器之間的中間節(jié)點(diǎn)輸出電壓的端子的電路。降壓控制單元125是在接收上述節(jié)點(diǎn)G2 (115a)時激活的電路。降壓控制單元125是用于經(jīng)由節(jié)點(diǎn)Lg2 (115b)向門控晶體管119的柵極輸出用于控制門控晶體管119的通/斷的信號的電路。即，降壓控制單元125接收VREF 126，并且在電源線VDDM 120的電位大于信號VREF 126的電位的情況下，輸出具有邏輯電平"H"的信號Lg2 (115b)，由此關(guān)斷門控晶體管119。另外，在電源線VDDM 120的電位小于信號VREF 126a的電位的情況下，降壓控制單元125輸出具有邏輯電平"L"的信號Lg2 (115b)，由此，接通門控晶體管119。因此，PMU 116a通過控制節(jié)點(diǎn) G2 (115a)的電位來控制電路A 117的電源線VDDM 120和電源線VDD 123的連接/斷開。因此，降壓控制單元125和門控晶體管119構(gòu)成穩(wěn)壓器電路，該穩(wěn)壓器電路用于將電源線VDDM 120的電位保持在信號VREF 126a的電位。這是因?yàn)樵陔娫淳€VDDM 120的電位大于信號VREF 126a的電位的情況下，門控晶體管119變得關(guān)斷，并且電源線VDDM 120電位降低，而在電源線VDDM 120的電位小于信號VREF 126a的電位的情況下，門控晶體管119變得接通，并且電源線VDDM120的電位提高。注意，通過從PMU 116a向節(jié)點(diǎn)G2 (115a)輸出的信號的電位來確定上述的穩(wěn)壓器電路的工作周期。外部電源IC 18是通過電源線VDD 19a來提供高電位的電源，并且通過電源線VSS 1%來提供低電位。g口，外部電源IC 18例如是通常的 DC/DC變換器。用于穩(wěn)定電位的電容器17C被連接在電源線VDD 19a和電源線VSS 19b之間。電源線VDDG1 (127)經(jīng)由電感器16a和電阻器16b，通過LSI 130 的外部端子，還經(jīng)由電感器17b而連接到提供高電位的外部電源線VDD 19a。提供高電位的電源線VDD 123經(jīng)由電感器16c和電阻器16d，通過 LSI 130的外部端子連接到外部電源線VDD 19a。注意，電容器17C、電感器17b、電感器16a和電阻器16b構(gòu)成低通濾波器LPF 17a。因此，電源統(tǒng)VDDGl (127)的電源噪聲不經(jīng)由外部電源線VDD 19a被發(fā)送到電源線VDD 123。提供低電位(接地電位)的電源線VSS 124經(jīng)由電感器16e和電阻器 16f，通過LSI 130的外部端子連接到提供接地電位的外部電源線VSS 19b。圖11B圖解了伴隨LSI 130的操作的、在每個內(nèi)部節(jié)點(diǎn)的電位波形。即，圖11B圖解了電源線VDD123的波形131、電源線VDDGl (127)的46波形132、節(jié)點(diǎn)Gl (114)的波形133、節(jié)點(diǎn)G2 (115a)的波形136、用于連接LSI 130的電路A 117的電源線VDDM 120的波形135和VREF 126a的電位。
按照電源線VDD 123的波形131，電源線VDD 123的電位被保持在相當(dāng)高的電位。直到時間點(diǎn)T4，電源線VDD 123才連接到電源線VDDM 120，由此下述的電源線VDDGl (127)的電源噪聲不經(jīng)由電源線VDDM 120被發(fā)送到電源線VDD 123。另外，在電源線VDD 53a連接到電源線 VDDM 120的時間點(diǎn)T4和其后，電源線VDDGl (127)的電源噪聲衰減，并且電源線VDDGl (127)與電源線VDDM 120斷開，因此所述電源噪聲不被發(fā)送到電源線VDD 123。
按照電源線VDDGl (127)的波形132，在電源線VDDGl (127)在時間點(diǎn)Tl利用門控晶體管118連接到電源線VDDM 120之后，立即在電源線VDDGl (127)中出現(xiàn)具有高頻分量的電位波動，即所謂的電源噪聲。這是因?yàn)殡娏魍蝗粡碾娫淳€VDDGl (127)流到電源線VDDM 120，由此電源線VDDGl (127)的電位變得不穩(wěn)定。其后，電位的波動(電源噪聲)在電源線VDDGl (127)收斂，并且保持恒定的高電位。
按照節(jié)點(diǎn)Gl (114)的波形133，節(jié)點(diǎn)Gl (114)在時間點(diǎn)Tl之前表示具有來自電源線VDD 123的高電位的邏輯電平"H"，但是其后，門控晶體管118在時間點(diǎn)Tl接通，由此節(jié)點(diǎn)Gl (114)表示具有來自電源線 VSS 14的低電位的邏輯電平"L"。而且，其后，門控晶體管118在時間點(diǎn)T5關(guān)斷，由此PMU 116a向節(jié)點(diǎn)Gl (114)輸出表示邏輯電平"H"的信號。
按照節(jié)點(diǎn)G2 (115a)的波形136，節(jié)點(diǎn)G2 (115a)在時間點(diǎn)T3之前表示具有由電源線VSS 124表示的低電位的邏輯電平"L"，并且其后，門控晶體管119在時間點(diǎn)T3接通，由此節(jié)點(diǎn)G2 (115a)表示具有從電源線VDD 123提供的高電位的邏輯電平"H"。其后，門控晶體管119關(guān) 斷，由此PMU 116a在時間點(diǎn)T5向節(jié)點(diǎn)G2 (115a)輸出表示邏輯電平 "L"的信號。
因此，如電源線VDDM 120的波形135所示，連接到電路A117的電源線VDDM 120的電位開始提高，并且電壓在時間點(diǎn)T3 —般被恢復(fù)到信號VREF 126的電位的附近。這是因?yàn)殡娫淳€VDDM 120的電位被由降壓控制單元125和門控晶體管119構(gòu)成的穩(wěn)壓器電路控制，以便成為與信號 VREF 126a的電位相同的電位。其后，當(dāng)門控晶體管119在時間點(diǎn)T5關(guān) 斷時，電源線VDDM 120的電位自然地降低，這是因?yàn)殡娐稟 U7消耗電流。
因此，按照第八實(shí)施例的LSI 130具有電源線VDDG1 (127)、電源線VDD 123和電源線VDDM 120。另外，按照第八實(shí)施例的LSI 130具有門控晶體管118，用于連接/斷開電源線VDDG1 (127)和電源線 VDDM120;以及門控晶體管119，用于連接/斷開電源線VDD 123和電源線VDDM 120。另外，按照第八實(shí)施例的LSI 130還具有被提供來自電源線VDD 123的電壓的PMU 116a或者PMU 116a和CPU 12b，其中，門控晶體管118驅(qū)動節(jié)點(diǎn)G1 (114)以便連接電源線VDDG1 (127)和電源線 VDDM 120，其后，門控晶體管119驅(qū)動節(jié)點(diǎn)G2 (115a)以便重復(fù)地連接 /斷開電源線VDDM 120和電源線VDD 123，以便電源線VDDM 120的電位和VREF 126a的電位是相同的電位。
受到功率通/斷控制的電路A 117連接到電源線VDDM 120，并且總是接通電源的電路B 122a和PMU116a連接到電源線VDD 123。
對于LSI 130，在對于電路A 117接通電源的情況下，電源噪聲僅僅出現(xiàn)在電源線VDDG1 (127)，并且上述的噪聲不經(jīng)由電源線VDDM 120 被傳播到電源線VDD 123。
因此，有這樣的優(yōu)點(diǎn)上述的電源噪聲不影響具有穩(wěn)定的操作或者一直操作的電路122a或者在PMU 116a內(nèi)的電路。
例如，在電路122a內(nèi)的CPU 122b和時鐘產(chǎn)生電路不被電源噪聲影響，由此執(zhí)行穩(wěn)定的操作。
對于按照第八實(shí)施例的半導(dǎo)體器件，從電源線VDDG1 (127)突然向 VDDM 120提供電流，并且電源線VDDM 120的電壓的恢復(fù)時間縮短。
圖11C圖解了降壓控制單元125的電路示例。降壓控制單元125由差分放大器129a、 p型MOS晶體管129b和n型MOS晶體管129c構(gòu)成。所述差分放大器129a在兩個輸入端分別接收信號VREF 126a和電源線 VDDM 120，并且在信號VREF 126a的電位大于電源線VDDM 120的電位的情況下，向節(jié)點(diǎn)Lg2 (115b)輸出邏輯電平"L"信號，但是在信號 VREF 126a的電位小于電源線VDDM 120的電位的情況下，向節(jié)點(diǎn)Lg2 (115b)輸出邏輯電平"H"信號。注意，從電源線VDD 123提供用于差分放大器129a的高電位電源，而經(jīng)由n型晶體管129c從電源線VSS 124 提供低電位電源。
在n型MOS晶體管129c，漏極連接到差分放大器129a的低電位電源端子，源極連接到VSS124，并且柵極連接到節(jié)點(diǎn)G2 (115a)。
在p型MOS晶體管129b，漏極連接到差分放大器129a的輸出端，源極連接到VDD123，并且柵極連接到節(jié)點(diǎn)G2 (115a)。
對于上述配置，降壓控制單元125在節(jié)點(diǎn)G2 (115a)處于邏輯電平 "H"時被激活，作為用于將從電源線VDD 123向門控晶體管119提供的電位降低以便被提供到電源線VDDM 120的降壓電路的控制單元。另一方面，當(dāng)節(jié)點(diǎn)G2 (i15a)在邏輯電平"L"時，降壓控制單元125停止作為控制單元工作，并且向節(jié)點(diǎn)Lg2 (115b)輸出邏輯電平"H"信號。
因此，當(dāng)降壓控制單元125激活時，門控晶體管119按照在信號 VREF 126a的電位和電源線VDDM 120的電位之間的差電位來接通/關(guān) 斷，并且實(shí)現(xiàn)了控制以便電源線VDDM 120的電位是與信號VREF 126a 的電位相同的電位。另一方面，在降壓控制單元125被停止的情況下，門控晶體管119關(guān)斷，不向電源線VDDM 120供電，并且所述電位不被保持。
第九實(shí)施例
第九實(shí)施例涉及一種半導(dǎo)體器件，其具有第一電源線VDDG1 (51)和第二電源線(VDD 52)，其中，一直保持恒定電壓；內(nèi)部電路的多條第三電源線(VDDM4m)(其中m是從4到n的整數(shù))，在連接到第一電源線后連接到第二電源線；用于連接/斷開第一電源線和多條第三電源線的多個第一開關(guān)；用于連接/斷開第二電源線和多條第三電源線的多個第二開關(guān)；以及控制電路，用于控制第一開關(guān)和第二開關(guān)的通/斷及其通 /斷順序。上述的控制電路包括用于將多條第三電源線(VDDM4m)(其中m是從4到n的整數(shù))的電位控制到與第二電源線(VDD 52)的電位不同的電位的電路。
圖12A是圖解按照第九實(shí)施例的半導(dǎo)體器件(LSI 140)的圖，圖12B 圖解了伴隨其操作的、在每個節(jié)點(diǎn)的電位波形。圖12A圖解了第九實(shí)施例的LSI 50a和外部電源IC 66a。
外部電源IC 55a以與在圖6A中所示的外部電源IC 55a相同的方式工作。這種布置還在以下方面是類似的經(jīng)由電感器53c等來建立在外部電源IC 55a和電源線VDD 53a之間和在外部電源IC 55a和電源線VDDG1 (51)之間的連接。
除了 PMU 56a之外，LSI 140包括構(gòu)成LSI 50a的電路部件。LSI 140 還包括PMU130、電路C 143和多個電路Dm (其中，m是從4到n的整數(shù))。
電路A 60和電路B 65與在圖6A中的那些相同。因此，電路A 60的電源線VDDM1 (61)通過門控晶體管58a和門控晶體管59a與電源線 VDDG1 (51)和VDD 52連接/斷開，并且以相同的方式，電路B65的電源線VDDM2 (66)通過門控晶體管63a和門控晶體管63b與電源線 VDDG1 (51)和VDD52連接/斷開。另外，電路A 60和電路B 65被從電源線VSS 54提供地電位。而且，通過輸出到節(jié)點(diǎn)Gil (57a)和節(jié)點(diǎn)G21 (57b)的信號來驅(qū)動門控晶體管58a和門控晶體管59a，并且通過輸出到節(jié)點(diǎn)G12 (57c)和節(jié)點(diǎn)G22 (57d)的信號來驅(qū)動門控晶體管63a和門控晶體管63b。注意，從PMU 130輸出被輸出到節(jié)點(diǎn)Gil (57a)、節(jié)點(diǎn) G21 (57b)、節(jié)點(diǎn)G12 (57c)和節(jié)點(diǎn)G22 (57d)的信號。
電路C 143包括VREF產(chǎn)生電路144b和CPU 145。 VREF產(chǎn)生電路 144b產(chǎn)生基準(zhǔn)電位，并且將其輸出到信號線VREF 144a。 CPU 145確定是否電路A 60、電路B 65和多個電路Dm (其中m是從4到n的整數(shù))正在工作，以便確定用于調(diào)整這些電路的電源通/斷的周期。編碼信號163基于由此進(jìn)行的確定而被輸出。注意，電路C 143從電源線VDD 52接收高電位的提供，并且從電源線VSS 54接收低電位(地電位)的提供。因此，電路C143不被接通/關(guān)斷，并且一直工作。
在接收到編碼信號163時，PMU 130向節(jié)點(diǎn)Gil (57a) 、 G21
(57b) 、 G12 (57c) 、 G22 (57d) 、 Glm (151am)(其中m是從4到 n的整數(shù))和G2m (152am)(其中，m是從4到n的整數(shù))輸出控制信號，以執(zhí)行電路A60、電路B 65和多個電路Dm (其中m是從4到n的整數(shù))的電源線VDDM 1 (61) 、 VDDM2 (66)和VDDM4m (150am)
(其中m是從4到n的整數(shù))相對于電源線VDDG1 (51)和電源線VDD 52的連接/斷開。注意，PMU 130從電源線VDD 52接收高電位的提供，并且從電源線VSS 54接收低電位(地電位)的提供。因此，對于PMU 130的電源不被接通/關(guān)斷，并且總是工作。
電路Dm (其中m是從4到n的整數(shù))的電源線VDDM4m (150am)
(其中m是從4到n的整數(shù))通過門控晶體管147am和門控晶體管148am
(其中m是從4到n的整數(shù))與電源線VDDG1 (51)和電源線VDD 52 連接/斷開。另外，電路Dm (其中m是從4到n的整數(shù))從電源線VSS 54接收低電位(地電位)的提供。而且，門控晶體管147am (其中m是從4到n的整數(shù))被輸出到節(jié)點(diǎn)Glm (151am)(其中m是從4到n的整數(shù))的信號驅(qū)動，并且，門控晶體管148am (其中m是從4到n的整數(shù)) 被從降壓控制單元154am (其中m是從4到n的整數(shù))輸出的信號驅(qū)動。而且，降壓控制單元154am (其中m是從4到n的整數(shù))的激活/失活狀態(tài) 被輸出到節(jié)點(diǎn)G2m (其中m是從4到n的整數(shù))的信號控制。降壓控制單元154am (其中m是從4到n的整數(shù))是與在圖llc中所示的相同的電路，并且按照信號線VREF 144a的電位向門控晶體管148am (其中m是從4到n的整數(shù))的柵極輸出具有邏輯電平"H"或者邏輯電平"L"的信號。因此，電源線VDDM4m (150am)(其中m是從4到n的整數(shù))的電位不是電源線VDD 52的電位，而是與信號線VREF 144a的電位相同的電位。
圖12B圖解了伴隨LSI 140的操作的在每個內(nèi)部節(jié)點(diǎn)的電位波形。即，圖12B圖解了電源線VDD52的波形170、電源線VDDG1 (51)的波形171、節(jié)點(diǎn)Gil (57a)的波形172、節(jié)點(diǎn)G21 (57b)的波形174、節(jié)點(diǎn) G12 (57c)的波形175、節(jié)點(diǎn)G22 (57d)的波形177、用于連接到LSI 140的內(nèi)部電路A 60的電源線VDDM1 (61)的波形173和用于連接到 LSI140的內(nèi)部電路B60的電源線VDDM2 (66)的波形176。
按照電源線VDD 52的波形，將電源線VDD 52的電位保持在相當(dāng)高的電位。按照節(jié)點(diǎn)Gil (57a)的波形172，節(jié)點(diǎn)Gil (57a)在邏輯電平
"L"，并且在從時間點(diǎn)Tl到時間點(diǎn)T2的時段和從時間點(diǎn)T12到時間點(diǎn) T13的時段期間，電源線VDDGl (51)和電源線VDDMl (61)連接。但是，在其他時段，節(jié)點(diǎn)Gil (57a)在邏輯電平"H"，并且電源線 VDDG1 (51)和電源線VDDMl (61)斷開。因此，由連接到除了電路A 60之外的電路的電源線VDDG1 (51)產(chǎn)生的電源噪聲不被發(fā)送到電源線 VDDM1 (61)。另外，按照節(jié)點(diǎn)G21 (57b)的波形174，節(jié)點(diǎn)G21
(57b)在邏輯電平"L"，因此在從時間點(diǎn)T3到時間點(diǎn)T10的時段和從時間點(diǎn)T15起的時段，當(dāng)電源線VDD 52連接到電路A 60的電源線 VDDM1 (61)時，按照電源線VDDM1 (61)的波形173，電源線 VDDM1 (61)的電源噪聲己經(jīng)衰減，因此不經(jīng)由電源線VDDM1 (61)向電源線VDD 52發(fā)送電源噪聲。
以相同的方式，如我們可以從節(jié)點(diǎn)G12 (57c)的波形175所見，節(jié)點(diǎn) G12 (57c)的電位在邏輯電平"L"，并且在從時間點(diǎn)T7到時間點(diǎn)T8的時段和從時間點(diǎn)T12到時間點(diǎn)T13的時段期間，電源線VDDG1 (51)和電源線VDDM2 (66)連接。但是，在從時間點(diǎn)T8到時間點(diǎn)T12的時段期間，節(jié)點(diǎn)G12 (57c)在邏輯電平"H"，并且在從時間點(diǎn)T4起的時段，電源線VDDG1 (51)和電源線VDDM2 (66)斷開。因此，由連接到另一個電路的電源線VDDG1 (51)產(chǎn)生的電源噪聲不被發(fā)送到電源線 VDDM2 (66)。另外，按照節(jié)點(diǎn)G22 (57d)的波形177，節(jié)點(diǎn)G22
(57d)在邏輯電平"L"，因此在從時間點(diǎn)T9到時間點(diǎn)Til的時段和從時間點(diǎn)T14到時間點(diǎn)T16的時段，當(dāng)電源線VDD 52連接到電路B 65的電源線VDDM2 (66)時，電源線VDDM2 (66)的電源噪聲按照電源線 VDDM2 (66)的波形176已經(jīng)衰減，因此沒有經(jīng)由電源線VDDM2 (66)向電源線VDD 52的電源噪聲的發(fā)送。
按照節(jié)點(diǎn)G14 (151a4)的波形178，節(jié)點(diǎn)G14 (151a4)的電位在邏輯電平"L"，并且在從時間點(diǎn)T4到時間點(diǎn)T5的時段期間，電源線 VDDGl (51)和電源線VDDM44 (150a4)連接。但是，在其他時段中，節(jié)點(diǎn)G14 (151a4)在邏輯電平"H"，并且電源線VDDGl (51)和電源線VDDM44 (150a4)斷開。因此，由連接到除了電路Dl (149a4)之外的電路的電源線VDDGl (51)產(chǎn)生的電源噪聲不被發(fā)送到電源線 VDDM44 (150a4)。另外，按照節(jié)點(diǎn)G24 (152a4)的波形180，節(jié)點(diǎn) G24 (152a4)在邏輯電平"L"，因此在電源線VDDM44 (150a4)的電位和信號線VREF 144a的電位變得相同的情況下，電源線VDD52連接電路Dl (149a4)的電源線VDDM44 (150a4)。在從時間點(diǎn)T5到時間點(diǎn) T6的時段，當(dāng)如此連接時，電源線VDDM44 (150a4)的電源噪聲按照電源線VDDM44 ( 150a4)的波形179已經(jīng)衰減，因此不經(jīng)由電源線 VDDM44 U50a4)向電源線VDD 52發(fā)送電源噪聲。
以相同的方式，由除了連接到VDDGl (51)的電路Dm (149am)
(其中m是從4到n的整數(shù))以外的電路產(chǎn)生的電源噪聲不被發(fā)送到連接到電路Dm (149am)(其中m是從4到n的整數(shù))的電源線VDDM4m
(其中m是從4到n的整數(shù))。另外，在電源線VDDM4m (其中m是從 4到n的整數(shù))連接到電源線VDD 52時，電源噪聲已經(jīng)衰減，因此電源噪聲不經(jīng)由電源線VDDM4m (其中m是從4到n的整數(shù))被發(fā)送到電源線VDD 52。
按照電源線VDDGl (51)的波形171，在電源線VDDGl (51)在時間點(diǎn)Tl和T12利用門控晶體管58a連接到電源線VDDM1 (61)、在時間點(diǎn)T7和T10利用門控晶體管63a連接到電源線VDDM2 (66)以及在時間點(diǎn)T4利用門控晶體管147a4連接到電源線VDDM44 (150a4)之后，立即在電源線VDDG1 (51)中出現(xiàn)具有高頻分量的電位的波動，即所謂的電源噪聲。其后，電位的波動(電源噪聲)在電源線VDDG1 (51)收斂，
并且保持恒定的高電位。
因此，按照第九實(shí)施例的LSI 140具有電源線VDDG1 (51)、電源線VDD 52、連接到內(nèi)部電路(電源線VDDMl (61)、電源線VDDM2 (66)和多個電源線VDDM4m (150am)(其中m是從4至U n的整數(shù)))的多條電源線。另外，按照第九實(shí)施例的LSI 140具有用于連接/ 斷開連接到內(nèi)部電路的電源線VDDG1 (51)和所述多條電源線的門控晶體管；以及，用于連接/斷開電源線VDD 52和連接到內(nèi)部電路的多條電源線的門控晶體管。另外，按照第九實(shí)施例的LSI 140具有降壓控制單元 154am (其中m是從4到n的整數(shù))，用于連接到上述門控晶體管的柵極。
另外，按照第九實(shí)施例的PMU 130驅(qū)動節(jié)點(diǎn)Gil (57a) 、 G12 (57c)和Glm (151am)(其中m是從4到n的整數(shù))，以便將門控晶體管58a、 63a和147am (其中，m是從4至U n的整數(shù))連接到電源線 VDDG1 ( 51 ) 、 VDDMl ( 61 ) 、 VDDM2 ( 66 )禾Q VDDM4m
(150am)。其后，按照第九實(shí)施例的PMU 130驅(qū)動節(jié)點(diǎn)Gil (57a)、 G12 (57c)禾BGlm (151am)(其中，m是從4到n的整數(shù))，以便斷開電源線。另外，PMU 130驅(qū)動節(jié)點(diǎn)G21 (57b) 、 G22 (57d)和152am (其中m是從4到n的整數(shù))，以便將門控晶體管59a、 63b和148am (其中，m是從4到n的整數(shù))連接到電源線VDD 52、 VDDMl (61)、 VDDM2 (66)和VDDM4m (150am)(其中m是從4到n的整數(shù))。
受到電源通/斷控制的電路A60、電路B65和電路Dm (149am)(其中m是從4到n的整數(shù))連接到電源線VDDMl (61) 、 VDDM2 (66) 和VDDM4m (150am)(其中m是從4到n的整數(shù))，并且電源總是接通的PMU 130和電路C143連接到電源線VDD 52。
對于LSI 140，在對于電路Dm (149am)(其中m是從4到n的整數(shù))等接通電源的情況下，僅僅在電源線VDDG1 (51)發(fā)生電源噪聲，并且噪聲不經(jīng)由電源線VDDMl (61) 、 VDDM2 (66)或VDDM4m (150am)(其中m是從4到n的整數(shù))被傳播到電源線VDD 52。
因此，有這樣的優(yōu)點(diǎn)上述的噪聲不影響具有穩(wěn)定的操作或者一直操作的PMU130內(nèi)的電路。
另外，即使在電路Dm (149am)(其中m是從4到n的整數(shù))等正在工作時其他電路的電位提高的情況下，電源噪聲也不傳播到電路Dm (149am)(其中m是從4到n的整數(shù))等，并且電路Dm (149am)(其中m是從4到n的整數(shù))等以穩(wěn)定的方式工作。
對于按照第九實(shí)施例的半導(dǎo)體器件，從電源線VDDGl (51)突然向電源線VDDM1 (61) 、 VDDM2 (66)或VDDM4m (150am)(其中m 是從4到n的整數(shù))提供電流，并且縮短了電源線VDDM1 (61)、 VDDM2 (66)或VDDM4m (150am)(其中m是從4到n的整數(shù))的電壓的恢復(fù)時間。
本申請要求在2007年5月31日提交的日本專利申請第2007-146201 號的優(yōu)先權(quán)權(quán)益，其整體內(nèi)容通過引用被并入在此。
權(quán)利要求
1.一種半導(dǎo)體器件，包括被提供第一電源電壓的第一電源線；被提供第二電源電壓的第二電源線；電連接到內(nèi)部電路的第三電源線；第一開關(guān)，其被配置來電連接或者斷開所述第一電源線和所述第三電源線；第二開關(guān)，其被配置來電連接或者斷開所述第二電源線和所述第三電源線；以及，控制電路，其在控制所述第一開關(guān)以電連接所述第一電源線和所述第三電源線之后的預(yù)定時段后，控制所述第二開關(guān)以電連接所述第一電源線和所述第三電源線。
2. 按照權(quán)利要求1的半導(dǎo)體器件，其中，所述控制電路包括電位檢測電路，該電位檢測電路被配置來輸出與所述第三電源線的電位對應(yīng)的電位檢測信號，其中，所述預(yù)定時段是在所述第一開關(guān)被控制來電連接所述第一電源線和所述第三電源線之后，基于與所述第三電源線的電位對應(yīng)的電位檢測信號的時段。
3. 按照權(quán)利要求2的半導(dǎo)體器件，其中，當(dāng)所述第三電源線的電位超過預(yù)定電位時，所述電位檢測電路輸出所述電位檢測信號。
4. 按照權(quán)利要求2的半導(dǎo)體器件，所述控制電路還包括基準(zhǔn)電位產(chǎn)生電路，其被配置來產(chǎn)生基準(zhǔn)電位；其中，所述電位檢測電路將所述第三電源線的電位與所述基準(zhǔn)電位相比較；并且其中，當(dāng)所述第三電源線的電位等于或者大于所述基準(zhǔn)電位時，所述電位檢測電路輸出第一邏輯電位檢測信號來作為所述電位檢測信號，并且當(dāng)所述第三電源線的電位小于所述基準(zhǔn)電位時，所述電位檢測電路輸出第二邏輯電位檢測信號來作為所述電位檢測信號。
5. 按照權(quán)利要求1的半導(dǎo)體器件，其中，所述第一電源線、第二電源線和第三電源線提供低電位。
6. 按照權(quán)利要求1的半導(dǎo)體器件，還包括第一電路組，其電連接到所述第二電源線，并且總是工作；以及第二電路組，其包括所述內(nèi)部電路并且電連接到所述第三電源線。
7. 按照權(quán)利要求6的半導(dǎo)體器件，所述控制電路還包括第一信號線，其電連接到所述第一開關(guān)，并且被所述控制電路驅(qū)動，以使所述第一開關(guān)連接所述第一電源線和所述第三電源線；第二信號線，其電連接到所述第二開關(guān)，并且被所述控制電路驅(qū)動，以使所述第二開關(guān)連接所述第二電源線和所述第三電源線；延遲電路，其被配置來延遲用于開始驅(qū)動所述第一信號線的信號，并且產(chǎn)生用于開始驅(qū)動所述第二信號線的信號；其中，所述預(yù)定時段是由所述延遲確定的時段。
8. 按照權(quán)利要求7的半導(dǎo)體器件，還包括低通濾波器，其電連接在所述第一電源線和所述第二電源線之間。
9. 按照權(quán)利要求8的半導(dǎo)體器件，其中，所述低通濾波器被內(nèi)置。
10. 按照權(quán)利要求9的半導(dǎo)體器件，其中，所述第一電源線和所述第二電源線電連接到不同的外部電源。
11. 一種半導(dǎo)體器件，包括第一電源線；第二電源線；第三電源線；第一信號線；第二信號線；第一開關(guān)，其被配置來連接和斷開所述第一電源線和所述第三電源線，所述第一開關(guān)被所述第一信號線控制；第二開關(guān)，其被配置來連接和斷開所述第二電源線和所述第三電源線，所述第二開關(guān)被所述第二信號線控制；以及控制電路，其被所述第二電源線提供電壓，所述控制電路驅(qū)動所述第一信號線以使所述第一開關(guān)連接所述第一電源線和所述第三電源線，在預(yù) 定時段后，驅(qū)動所述第二信號線以使所述第二開關(guān)連接所述第二電源線和所述第三電源線，并且驅(qū)動所述第一信號線以使所述第一開關(guān)斷開所述第一電源線和所述第三電源線的連接。
12. 按照權(quán)利要求ll的半導(dǎo)體器件，還包括第四電源線；第三電源線；第四信號線；第三開關(guān)，其被配置來連接和斷開所述第一電源線和所述第四電源線，所述第三開關(guān)被所述第三信號線控制；第四開關(guān)，其被配置來連接和斷開所述第二電源線和所述第四電源線，所述第四開關(guān)被所述第四信號線控制；并且其中，所述控制電路還獨(dú)立地驅(qū)動所述第三信號線以使所述第三開關(guān) 連接所述第一電源線和所述第四電源線，并且在預(yù)定時段后，驅(qū)動所述第四信號線以使所述第四開關(guān)連接所述第二電源線和所述第四電源線，并且驅(qū)動所述第三信號線以使所述第三開關(guān)斷開所述第一電源線和所述第四電源線的連接。
13. 按照權(quán)利要求12的半導(dǎo)體器件，其中，所述第一開關(guān)、第二開關(guān)、第三開關(guān)和第四開關(guān)由n型MOS晶體管構(gòu)成。
14. 按照權(quán)利要求13的半導(dǎo)體器件，還包括第六電源線，用于提供比所述第一電源線或者所述第二電源線的電位高的量等于或者大于所述n型MOS晶體管的門限值的電位；其中，在由所述第六電源線提供的電位和地電位之間驅(qū)動所述第一信號線、第二信號線、第三信號線和第四信號線。
15. 按照權(quán)利要求12的半導(dǎo)體器件，還包括-第五電源線；第五開關(guān)，其被配置來連接和斷開所述第一電源線和所述第五電源線，所述第五開關(guān)被第五信號線控制；第六開關(guān)，其被配置來連接和斷開所述第二電源線和所述第五電源線，所述第六開關(guān)被第六信號線控制；其中，所述控制電路包括基準(zhǔn)電位產(chǎn)生電路，其被配置來產(chǎn)生基準(zhǔn)電位，和電位檢測電路，其在比較所述第五電源線的電位和所述基準(zhǔn)電位時，根據(jù)其中所述第五電源線的電位超過所述基準(zhǔn)電位的情況和其中所述第五電源線的電位小于所述基準(zhǔn)電位的情況來輸出具有不同的邏輯值的電位檢測信號；其中，所述控制電路還驅(qū)動所述第五信號線以使所述第五開關(guān)連接所述第一電源線和所述第五電源線，并且在預(yù)定時段后，驅(qū)動所述第六信號線以使所述第六開關(guān)按照所述電位檢測信號的邏輯值來連接所述第二電源線和所述第五電源線。
16.按照權(quán)利要求15的半導(dǎo)體器件，還包括第一電路組，其被提供來自所述第二電源線的電壓；以及第二電路組，其被提供來自所述第三電源線的電壓。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件，其包括被提供第一電源電壓的第一電源線；被提供第二電源電壓的第二電源線；電連接到內(nèi)部電路的第三電源線；第一開關(guān)，其被配置來電連接或者斷開第一電源線和第三電源線；第二開關(guān)，其被配置來電連接或者斷開第二電源線和第三電源線；以及控制電路，其控制第二開關(guān)，以在第一電源線和第三電源線基于第一開關(guān)而彼此連接后的預(yù)定時段后，控制第二開關(guān)以電連接第一電源線和第三電源線。
文檔編號H01L27/02GK101315930SQ20081011060
公開日2008年12月3日申請日期2008年6月2日優(yōu)先權(quán)日2007年5月31日
發(fā)明者川崎健一申請人:富士通株式會社

完整全部詳細(xì)技術(shù)資料下載