專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及作為高頻半導(dǎo)體元件使用的HBT及HFET的集成電路 (Bi-HFET)及其制造方法。
背景技術(shù)：
在發(fā)射極中使用了帶隙大的半導(dǎo)體的異質(zhì)結(jié)雙極晶體管(Hetero junction Bipolar Transistor: HBT)，作為便攜式電話機(jī)等中使用的高頻 模擬元件正在被實(shí)用化。特別是，在發(fā)射極中使用了 InGaP的InGaP/GaAs HBT，預(yù)計(jì)作為溫度依存性小、高可靠性的器件，使用方法在今后將會(huì)越發(fā) 廣泛。
HBT大致分為發(fā)射極在上(emitter-up )型和集電極在上 (collector-up)型。 一般地，由于發(fā)射極在上型加工性出色，所以現(xiàn)在 主要量產(chǎn)發(fā)射極在上型。盡管集電極在上型可使基極-集電極間電容(Cbc) 變小等，在特性上占優(yōu)勢，但由于需要將基極電極下的發(fā)射極層絕緣化等， 制造工序復(fù)雜，因此未達(dá)到實(shí)用化。
另外，最近，正在進(jìn)行通過由異質(zhì)結(jié)場效應(yīng)晶體管(HFET)構(gòu)成的開 關(guān)元件(SW)來控制由HBT構(gòu)成的功率放大器(PA)等，混載HBT和HFET 的集成電路的研究、開發(fā)。因此，在同一襯底上形成HBT和HFET那樣的Bi —HFET處理技術(shù)受到注目。
作為在同一襯底上形成HBT和HFET的Bi—HFET的現(xiàn)有技術(shù)，有例如 (日本)特開平6—209077號(hào)公報(bào)中記載的技術(shù)。以下，使用附圖，對(duì)該 現(xiàn)有技術(shù)進(jìn)行說明。
圖1是示出以往的半導(dǎo)體器件的構(gòu)造的剖面圖。
該半導(dǎo)體器件具有形成HBT的區(qū)域(HBT區(qū)域)和形成HFET的區(qū)域
(HFET區(qū)域)。
首先，在HBT區(qū)域中，在半絕緣性GaAs襯底500上，依次層疊n—GaAs發(fā)射極覆蓋層501、 n—AlGaAs發(fā)射極層502、 p—GaAs基極層503、無摻雜 GaAs集電極層504a、帶隙比集電極層504a大的n—AlGaAs輔助集電極層 505a、及n—InGaAs集電極覆蓋層506。
另一方面，在HFET區(qū)域中，在半絕緣性GaAs襯底500上依次層疊發(fā) 射極覆蓋層501、發(fā)射極層502、及基極層503。還依次層疊與集電極層 504a分離配置、由與集電極層504a相同的材料構(gòu)成的、形成有溝道層504b 的無摻雜GaAs集電極層504c;與輔助集電極層505a分離配置，由與輔助 集電極層505a相同的材料構(gòu)成的電子供給層505b;及集電極覆蓋層506。
具有上述構(gòu)造的半導(dǎo)體器件的制造方法包括將集電極覆蓋層506蝕刻 為規(guī)定的形狀使n—AlGaAs層表面露出的工序。另外，包括將n—AlGaAs 層及無摻雜GaAs層蝕刻為規(guī)定的形狀，并在形成輔助集電極層505a的同 時(shí)，形成與輔助集電極層505a分離的電子供給層505b，并且在形成集電極 層504a的同時(shí)，形成與集電極層504a分離的集電極層504c，進(jìn)而使基極 層503表面露出的工序。另外，包括將基極層503及發(fā)射極層502蝕刻為 規(guī)定的形狀的工序。
在HBT區(qū)域中，在集電極覆蓋層506、基極層503、及發(fā)射極覆蓋層 501上分別形成集電極電極511、基極電極512、及發(fā)射極電極513。另一 方面，在HFET區(qū)域中，在集電極覆蓋層506上形成源極電極514、及漏極 電極516，在電子供給層505b上形成柵極電極515。
但是，在該以往的半導(dǎo)體器件中，存在以下所示的幾點(diǎn)問題。
艮P，在HBT區(qū)域中，由于在基極電極的下方存在活性化的發(fā)射極覆蓋 層，因此向晶體管的基極施加正向偏壓時(shí)，因電流從發(fā)射極到基極流動(dòng)而 電流放大系數(shù)(hfe)下降，作為雙極型晶體管的特性下降。
另外，由于在集電極層中形成以高雜質(zhì)濃度摻雜的溝道層，因此在HBT 區(qū)域中，發(fā)生電場集中，集電極耐壓下降。特別是，在活性層(例如圖1 的溝道層504b)中使用InGaAs等帶隙小的材料時(shí)，更容易引起因電場集中 的擊穿。
進(jìn)而，在HBT區(qū)域中，為了使HBT的集電極電阻減少而需要充分地提 高n—AlGaAs輔助集電極層的雜質(zhì)濃度。但是，在這種情況下，由于電子 供給層由與輔助集電極層相同的材料構(gòu)成，因此電子供給層的雜質(zhì)濃度變高，HFET的柵極-漏極間的耐壓就降低了。相反地，若使輔助集電極層為低 雜質(zhì)濃度，則HBT的集電極電阻就惡化了。
發(fā)明內(nèi)容
因此，本發(fā)明鑒于這樣的問題點(diǎn)，作為第1目的，提供一種可防止集 電極耐壓的降低、使集電極電阻減小的半導(dǎo)體器件及其制造方法。
另外，作為第2目的，提供一種hfe高的半導(dǎo)體器件及其制造方法。
為了達(dá)成上述目的，本發(fā)明的半導(dǎo)體器件，其特征在于具備在半導(dǎo) 體襯底的第1區(qū)域上形成的異質(zhì)結(jié)雙極晶體管、和在上述半導(dǎo)體襯底的第2 區(qū)域上形成的場效應(yīng)晶體管；上述異質(zhì)結(jié)雙極晶體管具有在上述第1區(qū)域 上依次形成的第1導(dǎo)電型的發(fā)射極層、第2導(dǎo)電型的基極層、第1導(dǎo)電型 或無摻雜的集電極層、及第1導(dǎo)電型的輔助集電極層；上述基極層是帶隙 比上述發(fā)射極層小的層；上述場效應(yīng)晶體管具有由上述發(fā)射極層的一部分 構(gòu)成的電子供給層、和形成在上述電子供給層的下方的溝道層。
這樣一來，與以往的半導(dǎo)體器件不同，因?yàn)閳鲂?yīng)晶體管的溝道層形 成在電子供給層的下方、即在發(fā)射極層的下方，從而不在集電極層中形成 溝道層。因此，在異質(zhì)結(jié)雙極晶體管中，電場集中不發(fā)生，可防止集電極 耐壓的降低。
另外，電子供給層不是如以往的半導(dǎo)體器件那樣由輔助集電極層的一 部分構(gòu)成，而是由發(fā)射極層的一部分構(gòu)成。因此，通過降低電子供給層的 摻雜量，可提高場效應(yīng)晶體管的柵極一漏極間的耐壓，而且可充分地提高 輔助集電極層的雜質(zhì)濃度，而使異質(zhì)結(jié)雙極晶體管的集電極電阻減小。
另外，可以在同一襯底上形成高頻特性出色的集電極在上型的異質(zhì)結(jié) 雙極晶體管、和同樣高頻特性出色的異質(zhì)結(jié)型場效應(yīng)晶體管。
另外，也可以上述異質(zhì)結(jié)雙極晶體管還具有在上述第1區(qū)域內(nèi)形成的 第1導(dǎo)電型的發(fā)射極區(qū)域、與上述發(fā)射極區(qū)域相接的發(fā)射極電極、及與上 述基極層相接的基極電極；上述場效應(yīng)晶體管還具有在上述第2區(qū)域內(nèi)形 成的第1導(dǎo)電型的源極區(qū)域及漏極區(qū)域；上述發(fā)射極區(qū)域形成在上述第1 區(qū)域中的位于上述基極電極的下方的部分以外的部分。
這樣一來，在位于半導(dǎo)體襯底的基極電極下方的部分未形成發(fā)射極區(qū)域，該部分未被離子注入，所以耗盡化。因此可防止從基極向發(fā)射極的空
穴的注入，可實(shí)現(xiàn)hfe高的高性能的異質(zhì)結(jié)雙極晶體管。
另外，也可以上述場效應(yīng)晶體管還具有與上述源極區(qū)域相接的源極電
極、和與上述漏極區(qū)域相接的漏極電極，上述源極電極、上述漏極電極、
及上述發(fā)射極電極由相同材料構(gòu)成。
這樣一來，可同時(shí)形成發(fā)射極電極、源極電極及漏極電極，而不必追
加新的工序。因此，可降低處理成本。
另外，上述發(fā)射極電極、上述源極電極及上述漏極電極也可以在上述
發(fā)射極層及上述電子供給層之上形成上述材料后，通過使上述材料熱擴(kuò)散
而形成。
這樣一來，可簡略蝕刻發(fā)射極層的工序，可進(jìn)一步降低處理成本。 另外，也可以上述場效應(yīng)晶體管還具有柵極電極，上述基極電極及上
述柵極電極由相同材料構(gòu)成。另外，也可以上述柵極電極形成在上述電子
供給層之上。
這樣一來，可同時(shí)形成基極電極及柵極電極，而不必追加新的工序。 因此，可降低處理成本。
另外，也可以上述場效應(yīng)晶體管還具有柵極電極，上述柵極電極由上 述基極層的一部分和與構(gòu)成上述基極電極的材料相同的材料構(gòu)成，且形成 在上述電子供給層之上。
這樣一來，可形成具有p—n結(jié)柵極的HFET，可形成電流驅(qū)動(dòng)能力高、 增強(qiáng)型的HFET (E—HFET)。
另外，本發(fā)明也可作為一種半導(dǎo)體器件的制造方法，其特征在于包含 以下工序第1生長工序，外延生長如下半導(dǎo)體層，并形成溝道層，該半 導(dǎo)體層形成有被注入了第1導(dǎo)電型離子種的層；注入工序，向上述半導(dǎo)體 襯底中注入第1導(dǎo)電型離子種；活性化工序，利用退火使上述半導(dǎo)體襯底 中的被注入了離子的部分活性化，形成第1導(dǎo)電型的源極區(qū)域、漏極區(qū)域 及發(fā)射極區(qū)域；第2生長工序，在上述溝道層上，依次外延生長第l導(dǎo)電 型的發(fā)射極層、帶隙比上述發(fā)射極層小的第2導(dǎo)電型的基極層、及第1導(dǎo) 電型或無摻雜的集電極層。
這樣一來，能夠?qū)崿F(xiàn)可防止集電極耐壓的降低、使集電極電阻減小的半導(dǎo)體器件的制造方法。
其中，在上述第1電極形成工序中也可以在上述發(fā)射極層上形成
AuGe/Au系的金屬后，為使上述金屬與上述發(fā)射極區(qū)域、上述源極區(qū)域及上 述漏極區(qū)域進(jìn)行歐姆接觸，從上述發(fā)射極層之上使上述金屬熱擴(kuò)散，從而 同時(shí)形成上述發(fā)射極電極、上述源極電極及上述漏極電極。
這樣一來，可同時(shí)形成發(fā)射極電極、源極電極及漏極電極，而不必追 加新的工序，可降低處理成本。
另外，在上述第2電極形成工序中，還可以同時(shí)形成由上述Pt的單層 膜或?qū)盈B膜構(gòu)成的上述基極電極及上述柵極電極。
這樣一來，可同時(shí)形成基極電極及柵極電極，而不必追加新的工序， 可降低處理成本。
另外，還可以在上述露出工序中，為使上述基極層中的位于上述源極 區(qū)域和上述漏極區(qū)域之間的部分留下而去除上述基極層的一部分；在上述 第2電極形成工序中，在位于上述源極區(qū)域和上述漏極區(qū)域之間的基極層 之上形成由Pt的單層膜或?qū)盈B膜構(gòu)成的柵極電極。
這樣一來，可實(shí)現(xiàn)具有E—FET的半導(dǎo)體器件的制造方法。
若采用本發(fā)明，能夠制造可防止集電極耐壓的降低、使集電極電阻減 少的Bi—HFET。另外，可制造hfe高的Bi—HFET。
另外，可使用以往的GaAs工序，又幾乎不追加新的工序，而在同一襯 底上形成高性能的集電極在上型的HBT和具有耗盡型、增強(qiáng)型等2個(gè)種類 的Vt的HFET。
另外，若采用本發(fā)明，可制造出相對(duì)以往的Bi—服MT構(gòu)造，高頻特性 出色、加工性出色的Bi—HFET。
通過以下敘述并結(jié)合附圖舉例說明一個(gè)具體的本發(fā)明的實(shí)施方式，本 發(fā)明的優(yōu)勢和特色將顯而易見。在附圖中
圖1是示出以往的例子的半導(dǎo)體器件的圖。
圖2A是示出本發(fā)明的第1實(shí)施方式涉及的HBT及HFET集成電路的構(gòu) 造的俯視圖。圖2B是示出同一集成電路的構(gòu)造的剖面圖(圖2A的A—A'線上的剖 面圖)。
圖3是說明同一集成電路的制造方法的工序順序的剖面圖。 圖4是為了說明本發(fā)明的第2實(shí)施方式涉及的HBT及HFET集成電路的 制造方法的工序順序的剖面圖。
具體實(shí)施例方式
參照附圖，對(duì)本發(fā)明的實(shí)施方式中的HBT及HFET集成電路(Bi —HFET) 及其制造方法進(jìn)行說明。 1.第l實(shí)施例
圖2A是示出本發(fā)明的第1實(shí)施方式涉及的HBT及HFET集成電路的構(gòu) 造的俯視圖。另外，圖2B是示出同一集成電路的構(gòu)造的剖面圖(圖2A的A —A，線上的剖面圖)。
該集成電路具有作為集電極在上型的HBT工作的區(qū)域(HBT區(qū)域)800 和作為HFET工作的區(qū)域(HFET區(qū)域)900。
在半絕緣性GaAs襯底101的形成了 HBT的第1區(qū)域上，依次形成第1 導(dǎo)電型的溝道層102、第1導(dǎo)電型的發(fā)射極層103、帶隙比發(fā)射極層103小 的第2導(dǎo)電型的基極層104、第1導(dǎo)電型且低雜質(zhì)濃度或無摻雜的集電極層
105、 第1導(dǎo)電型且以被摻雜成雜質(zhì)濃度比集電極層105高的輔助集電極層
106、 及形成了集電極電極303的集電極覆蓋層107。而且，n型是本發(fā)明 的第l導(dǎo)電型的一例，P型是本發(fā)明的第2導(dǎo)電型的一例。
具體地，在第1區(qū)域上，通過外延生長來形成由形成有n型的均勻摻 雜層或S摻雜層的InGaAs構(gòu)成的溝道層102。另外，在溝道層102上，依 次層疊著厚度30nm的由以1X 1017cm—3摻雜成n型的InGaP構(gòu)成的發(fā)射極層 103、厚度100nm的由以4X 1019cm—3摻雜成p型的GaAs構(gòu)成的基極層104、 厚度600nm的由以1X 1016cm—3摻雜成n型的GaAs構(gòu)成的集電極層105、厚 度30nm的由以5X10"cnTS摻雜成n型的GaAs構(gòu)成的輔助集電極層106、 厚度50nm的由以lX1018cm—3以上摻雜成n型的InGaAs構(gòu)成的集電極覆蓋 層107。
在HBT區(qū)域800中，通過蝕刻將集電極覆蓋層107、輔助集電極層106及集電極層105加工成臺(tái)面(mesa)形狀，形成集電極區(qū)域801。通過蝕刻 將基極層104加工成臺(tái)面形狀，形成基極區(qū)域802。發(fā)射極層103及發(fā)射極 接觸區(qū)域108形成發(fā)射極區(qū)域803。通過向半絕緣性GaAs襯底101中注入 例如Se離子，使其一部分活性化成n型而形成發(fā)射極接觸區(qū)域108。在發(fā) 射極接觸區(qū)域108上，從發(fā)射極層103上熱擴(kuò)散AuGe/Ni/Au，形成與發(fā)射 極接觸區(qū)域108相接的發(fā)射極電極301，在基極層104上，用非合金的 Pt/Ti/Pt/Au形成與基極層104相接的基極電極302。在集電極區(qū)域801上 的集電極覆蓋層107上，用例如WSi形成與集電極覆蓋層107相接的集電 極電極303。發(fā)射極接觸區(qū)域108，形成在半絕緣性GaAs襯底101的位于 第1區(qū)域中的基極電極302的下方的部分以外的部分。而且，發(fā)射極接觸 區(qū)域108是本發(fā)明的發(fā)射極區(qū)域的一例。
另一方面，在半絕緣性GaAs襯底101的形成了 HFET的第2區(qū)域上， 依次形成第1導(dǎo)電型的溝道層102、和第1導(dǎo)電型的電子供給層110。
具體地，在第2區(qū)域上，通過外延生長來形成由形成有n型的均勻摻 雜層或S摻雜層的InGaAs構(gòu)成的溝道層102。另外，在溝道層102上，層 疊著由發(fā)射極層103的一部分構(gòu)成的n型的電子供給層110。
在HFET區(qū)域900中，去除集電極覆蓋層107、輔助集電極層106、集 電極層105及基極層104，形成由與發(fā)射極層103相同的材料構(gòu)成的電子供 給層110、和位于電子供給層110之下的溝道層102,在電子供給層110之 上形成柵極電極306。向半絕緣性GaAs襯底101中注入例如Se離子，使其 一部分活性化成n型而形成源極區(qū)域901及漏極區(qū)域902。從發(fā)射極層103 上熱擴(kuò)散AuGe/Ni/Au，形成與源極區(qū)域901歐姆接觸的源極電極304、及 與漏極區(qū)域902歐姆接觸的漏極電極305。柵極電極306位于源極區(qū)域901 和漏極區(qū)域902之間。通過使Pt/Ti/Pt/Au與電子供給層110即InGaP層 肖特基接觸而形成柵極電極306。
雖未圖示，但在上述的各電極上，形成層間膜，還在層間膜上形成接 觸孔，形成用于從那里引出電極的布線。
在HBT區(qū)域800和HFET區(qū)域900之間的區(qū)域上，通過He等離子注入 形成元件隔離區(qū)域600。利用該元件隔離區(qū)域600, HBT及HFET元件間電隔 離，排除相互間的電影響。例如，將溝道層102與HBT電隔離。而且，元件隔離區(qū)域600也可以不通過在HBT區(qū)域800和HFET區(qū)域900之間形成離 子注入的區(qū)域來形成，而是通過形成臺(tái)面隔離區(qū)域來形成。
通過以上結(jié)構(gòu)，可在同一襯底上形成高頻特性出色的集電極在上型的 HBT、和同樣高頻特性出色的異質(zhì)結(jié)型場效應(yīng)晶體管。
如上那樣，若采用本實(shí)施方式的集成電路，與以往的半導(dǎo)體器件不同, 因?yàn)镠FET的溝道層形成在電子供給層的下方、即發(fā)射極層的下方，從而在 集電極層中未形成溝道層。因此，在HBT區(qū)域中，電場集中不發(fā)生，可防 止集電極耐壓的降低。
另外，若采用本實(shí)施方式的集成電路，則在同一襯底上形成了HBT和 HFET的構(gòu)造中，基極層中的形成有基極電極的部分的下方未形成離子注入 的部分，而耗盡化。因此，可防止從基極向發(fā)射極的空穴的注入，因而可 實(shí)現(xiàn)hfe高的高性能的HBT。
另外，若采用本實(shí)施方式的集成電路，電子供給層不是如以往的半導(dǎo) 體器件那樣由輔助集電極層的一部分構(gòu)成，而是由發(fā)射極層的一部分構(gòu)成。 因此，通過設(shè)定電子供給層的摻雜量小于lX10'8cm—3，可提高HFET的柵極
一漏極間的耐壓，而且可充分地提高輔助集電極層的雜質(zhì)濃度而使集電極 電阻減少。
另外，若采用本實(shí)施方式的集成電路，則HBT及HFET通過離子注入隔 離或臺(tái)面隔離而被電隔離。這時(shí)，在HBT及HFET之間只存在薄的溝道層， 因此可用低加速電壓的注入隔離、或淺的臺(tái)面隔離來簡單地將元件之間隔 離。
接著，使用圖3，對(duì)具有上述結(jié)構(gòu)的集成電路的制造方法進(jìn)行詳細(xì)地 說明。圖3是用于說明同一集成電路的制造方法的工序順序的剖面圖。
首先，在半絕緣性GaAs襯底101上，通過外延生長來形成由形成有n 型的均勻摻雜層或6摻雜層的InGaAs構(gòu)成的溝道層102。(圖3(a)及(b))。
接著，對(duì)半絕緣性GaAs襯底101的形成了發(fā)射極接觸區(qū)域108、源極 區(qū)域901及漏極區(qū)域902的規(guī)定區(qū)域，進(jìn)行例如Si離子、Te離子或Se離 子等的起到n型載流子功能的n型離子種的注入。例如，以加速電壓30keV、 摻雜量1E14cm—3進(jìn)行離子注入。
接著，通過熱處理(退火)使離子被注入的區(qū)域活性化，形成發(fā)射極接觸區(qū)域108、源極區(qū)域901及漏極區(qū)域902(圖3 (c))。在本實(shí)施方式的 集成電路的制造方法中，由于通過使用了燈退火(lamp anneal)的迅速淬 火處理來進(jìn)行熱處理，因此溝道層102即InGaAs層的結(jié)晶性幾乎未劣化。 接著，在半絕緣性GaAs襯底101上，通過外延生長依次層疊厚度30nm 的由以lX1017cm—3摻雜成n型的InGaP構(gòu)成的發(fā)射極層103、厚度100nm 的由以4X 1019cm—3摻雜成p型的GaAs構(gòu)成的基極層104、厚度600nm的由 以1 X 1016cm—3摻雜成n型或無摻雜的GaAs構(gòu)成的集電極層105、厚度30nm 的由以5X1018cm—3的高雜質(zhì)濃度摻雜成n型的GaAs構(gòu)成的輔助集電極層 106、厚度50nm的由以1X 1018cm—3以上摻雜成n型的InGaAs構(gòu)成的集電極 覆蓋層107。其后，在集電極覆蓋層107上濺射WSi而形成集電極電極303 (圖3 (d))。
接著，形成光刻膠，蝕刻去除集電極電極303、集電極覆蓋層107、輔 助集電極層106及集電極層105以成為規(guī)定的形狀，直至基極層104露出 表面，形成集電極電極303和集電極區(qū)域801 (圖3 (e))。
接著，蝕刻去除基極層104以成為規(guī)定的形狀，直至發(fā)射極層103露 出表面，形成基極區(qū)域802。在該基極層104的蝕刻中，采用濕式蝕刻作為 蝕刻方法，使用磷酸系的物質(zhì)作為蝕刻劑。因此，可在基極層104和發(fā)射 極層103即InGaP層之間得到高的選擇比，可得到高的加工再現(xiàn)性(圖3 (f))。
接著，在發(fā)射極層103即InGaP層中的形成了發(fā)射極接觸區(qū)域108、 源極區(qū)域901及漏極區(qū)域902的部分之上，利用剝離法(lift-up)蒸鍍形 成AuGe/Ni/Au金屬，形成發(fā)射極電極301、源極電極304及漏極電極305。 其后，進(jìn)行熱處理，使發(fā)射極層103上的AuGe/Ni/Au金屬熱擴(kuò)散，形成各 電極和離子注入后被活性化的半絕緣性GaAs襯底101的規(guī)定區(qū)域，即發(fā)射 極接觸區(qū)域108、源極區(qū)域901及漏極區(qū)域902的歐姆接觸(圖3 (g))。 這時(shí)，被夾在源極電極304及漏極電極305間的發(fā)射極層103即InGaP層 成為電子供給層110。通過該工序，同時(shí)形成由相同材料構(gòu)成的發(fā)射極電極 301、源極電極304及漏極電極305。
接著，形成光刻膠，在基極區(qū)域802露出表面的基極層104、和電子 供給層110即InGaP層中的源極區(qū)域901和漏極區(qū)域902之間形成了柵極電極306的部分之上，利用蒸鍍剝離法形成Pt/Ti/Pt/Au = 30nm/50nm/50nm/100nm的層疊膜，形成基極電極302及柵極電極306 (圖3 (h))。由于Pt對(duì)構(gòu)成基極層104的p—GaAs是非合金且歐姆接觸，另外 對(duì)構(gòu)成電子供給層110的n—InGaP是肖特基接觸，因此利用該工序，可同 時(shí)形成由相同材料構(gòu)成的基極電極302及柵極電極306。這是因?yàn)橹灰鶚O 電極302及柵極電極306是包含Pt、 Pd的電極構(gòu)造，則對(duì)基極層104形成 歐姆接觸，對(duì)電子供給層110形成肖特基接觸。因此，只要構(gòu)成基極電極 302及柵極電極306的材料是Pt、 Pd的單層膜或?qū)盈B膜，并不限于 Pt/Ti/Pt/Au。
接著，形成光刻膠，對(duì)發(fā)射極層103及半絕緣性GaAs襯底101中的 HBT區(qū)域800及HFET區(qū)域900以外的部分進(jìn)行He離子注入,形成元件隔離 區(qū)域600，進(jìn)行元件間的電隔離(圖3 (i))。
因以下工序是一般的方法而省略詳細(xì)描述，經(jīng)過形成SiN膜作為層間 膜來覆蓋各晶體管的工序、將SiN膜中的形成了各電極的部分開口的工序、 在SiN膜的開口部形成用于引出各電極的布線的工序，在半絕緣性GaAs襯 底上，可同時(shí)形成高頻特性出色的集電極在上型的HBT、和同樣高頻特性出 色的HFET。
如上那樣，若采用本實(shí)施方式的集成電路的制造方法，則通過進(jìn)行同 樣的離子注入工序和熱處理工序，可同時(shí)形成發(fā)射極接觸區(qū)域、源極區(qū)域 及漏極區(qū)域，因此不必追加新的工序，可降低處理成本。
另外，若采用本實(shí)施方式涉及的集成電路的制造方法，則通過在發(fā)射 極層上利用蒸鍍剝離法形成AuGe/Ni/Au，并進(jìn)行熱處理，可同時(shí)形成發(fā)射 極電極、源極電極及漏極電極，因此不必追加新的工序，可降低處理成本。
另外，若采用本實(shí)施方式涉及的集成電路的制造方法，從發(fā)射極層上 使金屬熱擴(kuò)散而形成發(fā)射極電極、源極電極及漏極電極。在留下發(fā)射極層 的狀態(tài)下利用熱擴(kuò)散形成電極時(shí)，可簡略蝕刻發(fā)射極層的工序，進(jìn)一步降 低處理成本。
而且，在本實(shí)施方式涉及的集成電路的制造方法中，則從發(fā)射極層上 使金屬熱擴(kuò)散而形成了發(fā)射極電極、源極電極及漏極電極。但是，也可以 蝕刻去除形成了發(fā)射極層103的各電極的部分，在該去除的部分上形成各電極。
2.第2實(shí)施例
接著，使用圖4，對(duì)本發(fā)明的第2實(shí)施方式涉及的HBT及HFET的集成 電路的制造方法進(jìn)行詳細(xì)說明。圖4是用于說明同一集成電路的制造方法 的工序順序的剖面圖。
首先，在半絕緣性GaAs襯底101上，通過外延生長來形成由形成有n 型的均勻摻雜層或S摻雜層的InGaAs構(gòu)成的溝道層102。(圖4U)及(b))。
接著，對(duì)半絕緣性GaAs襯底101的形成了發(fā)射極接觸區(qū)域108、源極 區(qū)域901及漏極區(qū)域902的規(guī)定區(qū)域，進(jìn)行例如Se離子等的起到n型載流 子功能的離子種的注入。例如，以加速電壓30keV、摻雜量1X10"cm—3進(jìn) 行離子注入。
接著，通過熱處理使離子被注入的部分活性化，形成發(fā)射極接觸區(qū)域 108、源極區(qū)域901及漏極區(qū)域902(圖4 (c))。在本實(shí)施方式的集成電路 的制造方法中，由于通過使用了燈退火的迅速淬火工序來進(jìn)行熱處理，因 此溝道層102即InGaAs層的結(jié)晶性幾乎未劣化。
接著，在半絕緣性GaAs襯底101上，通過外延生長依次層疊厚度30nm 的由以1X10"cm—3摻雜成n型的InGaP構(gòu)成的發(fā)射極層103、厚度100nm 的由以4X1019cm—3摻雜成p型的GaAs構(gòu)成的基極層104、厚度600nm的由 以1 X 1016011一3摻雜成n型或無摻雜的GaAs構(gòu)成的集電極層105、厚度30nm 的由以5X1018cm—3的高雜質(zhì)濃度摻雜成n型的GaAs構(gòu)成的輔助集電極層 106、厚度50nm的由以1 X 1018cm—3以上摻雜成n型的InGaAs構(gòu)成的集電極 覆蓋層107。其后，在集電極覆蓋層107上濺射WSi而形成集電極電極303 (圖4(d))。
接著，形成光刻膠，蝕刻去除集電極電極303、集電極覆蓋層107、輔 助集電極層106及集電極層105以成為規(guī)定的形狀，直至基極層104露出 表面，形成集電極電極303和集電極區(qū)域801 (圖4 (e))。
接著，蝕刻去除基極層104以成為規(guī)定的形狀，直至發(fā)射極層103露 出表面，形成基極區(qū)域802。這時(shí)，蝕刻去除基極層104的一部分以使基極 層104中的位于源極區(qū)域901和漏極區(qū)域902之間的部分，即位于形成有 柵極電極306的電子供給層110上的部分留下。在該基極層104的蝕刻中，采用濕式蝕刻作為蝕刻方法，使用磷酸系的物質(zhì)作為蝕刻劑。因此，可在
基極層104和發(fā)射極層103即InGaP層之間得到高的選擇比，可得到高的 加工再現(xiàn)性(圖4 (f))。
接著，在發(fā)射極層103即InGaP層中的形成有發(fā)射極接觸區(qū)域108、 源極區(qū)域901及漏極區(qū)域902的部分上，利用剝離法蒸鍍形成AuGe/Ni/Au 金屬，形成發(fā)射極電極301、源極電極304及漏極電極305。其后，進(jìn)行熱 處理，使發(fā)射極層103上的AuGe/Ni/Au金屬熱擴(kuò)散，形成與各電極和離子 注入后被活性化的半絕緣性GaAs襯底101的規(guī)定區(qū)域，即發(fā)射極接觸區(qū)域 108、源極區(qū)域901及漏極區(qū)域902的歐姆接觸(圖4 (g))。這時(shí)，被夾在 源極電極304及漏極電極305間的發(fā)射極層103即InGaP層成為電子供給 層IIO。通過該工序，同時(shí)形成由相同材料構(gòu)成的發(fā)射極電極301、源極電 極304及漏極電極305。
接著，形成光刻膠，在基極區(qū)域802露出表面的基極層104，和電子 供給層110上的基極層104即p—GaAs層上、也就是位于源極區(qū)域901和 漏極區(qū)域902之間的基極層104之上，利用蒸鍍剝離法形成Pt/Ti/Pt/Au =30nm/50nm/50niD/100nm的層疊膜，形成基極電極302及柵極電極306 (圖 4 (h))。由于Pt對(duì)構(gòu)成基極層104的p—GaAs是非合金且歐姆接觸，因此 利用該工序，可同時(shí)形成低集電極電阻的基極電極302和p—n結(jié)FET的柵 極電極306。這是因?yàn)橹灰鶚O電極302及柵極電極306是包含Pt、 Pd的 電極構(gòu)造，則對(duì)基極層104形成歐姆接觸。因此，只要構(gòu)成基極電極302 及柵極電極306的材料是Pt、Pd的單層膜或?qū)盈B膜,并不限于Pt/Ti/Pt/Au。
接著，形成光刻膠，對(duì)發(fā)射極層103及半絕緣性GaAs襯底101中的 HBT區(qū)域800及HFET區(qū)域900以外的部分進(jìn)行He離子注入，形成元件隔離 區(qū)域600，進(jìn)行元件間的電隔離(圖4 (i))。
因以下工序是一般的方法而省略詳細(xì)描述，經(jīng)過形成SiN膜作為層間 膜來覆蓋各晶體管的工序、將SiN膜中的形成了各電極的部分開口的工序、 在SiN膜的開口部形成用于引出各電極的布線的工序，在半絕緣性GaAs襯 底上，可同時(shí)形成高頻特性出色的集電極在上型的HBT、和同樣高頻特性出 色的HFET。
如上那樣，若采用本實(shí)施方式涉及的集成電路的制造方法，在被留在電子供給層之上的基極層上蒸鍍金屬而形成柵極電極。因此，可形成具有P
—n結(jié)柵極的HFET，可形成電流驅(qū)動(dòng)能力高、增強(qiáng)型的HFET (E—HFET)。
以上，基于實(shí)施方式，對(duì)本發(fā)明的半導(dǎo)體器件進(jìn)行了說明，但本發(fā)明 并不限于該實(shí)施方式。在不脫離本發(fā)明的要旨的范圍內(nèi)，本領(lǐng)域的技術(shù)人 員實(shí)施的各種變形都包含在本發(fā)明的范圍內(nèi)。
例如，在上述實(shí)施方式中，發(fā)射極由InGaP構(gòu)成，但只要是帶隙大的 半導(dǎo)體材料，則并不局限于此，例如也可以由AlGaAs構(gòu)成。另外，半導(dǎo)體 襯底由半絕緣性的GaAs構(gòu)成，但只要是半導(dǎo)體材料，則并不局限于此，例 如也可以由InP系的材料、GaN系的材料構(gòu)成。
另外，在上述實(shí)施方式中，溝道層由InGaAs構(gòu)成，但只要是形成二維 電子氣那樣的材料，則并不局限于此，例如也可以由GaAs構(gòu)成。
另外，在上述實(shí)施方式中使用的材料、膜厚、電極構(gòu)造等是一個(gè)例子， 本發(fā)明并不限于此例。
另外，在上述實(shí)施方式中，作為本發(fā)明的半導(dǎo)體器件，示例出在同一 襯底上形成增強(qiáng)型的HFET (E—FET)及HBT的集成電路和在同一襯底上形 成耗盡型的HFET及HBT的集成電路。但是，本發(fā)明的半導(dǎo)體器件也可以是 在同一襯底上形成增強(qiáng)型的HFET、耗盡型的HFET及HBT的E/D型HFET及 HBT混載的集成電路。
.另外，在上述實(shí)施方式中，HFET的溝道層通過外延生長來形成，但也 可以利用離子注入來形成。
工業(yè)上的可應(yīng)用性
本發(fā)明可應(yīng)用于半導(dǎo)體器件，特別是HBT及HFET的集成電路的制造方 法等。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具備在半導(dǎo)體襯底的第1區(qū)域上形成的異質(zhì)結(jié)雙極晶體管、和在上述半導(dǎo)體襯底的第2區(qū)域上形成的場效應(yīng)晶體管；上述異質(zhì)結(jié)雙極晶體管具有在上述第1區(qū)域上依次形成的第1導(dǎo)電型的發(fā)射極層、第2導(dǎo)電型的基極層、第1導(dǎo)電型或無摻雜的集電極層、及第1導(dǎo)電型的輔助集電極層；上述基極層是帶隙比上述發(fā)射極層小的層；上述場效應(yīng)晶體管具有由上述發(fā)射極層的一部分構(gòu)成的電子供給層、和形成在上述電子供給層的下方的溝道層。
2. 如權(quán)利要求1所記載的半導(dǎo)體器件，其特征在于， 上述異質(zhì)結(jié)雙極晶體管還具有在上述第1區(qū)域內(nèi)形成的第1導(dǎo)電型的發(fā)射極區(qū)域、與上述發(fā)射極區(qū)域相接的發(fā)射極電極、及與上述基極層相接 的基極電極；上述場效應(yīng)晶體管還具有在上述第2區(qū)域內(nèi)形成的第1導(dǎo)電型的源極 區(qū)域及漏極區(qū)域；上述發(fā)射極區(qū)域形成在上述第1區(qū)域中的位于上述基極電極的下方的 部分以外的部分。
3. 如權(quán)利要求1所記載的半導(dǎo)體器件，其特征在于， 上述溝道層通過注入第1導(dǎo)電型離子種來形成。
4. 如權(quán)利要求1所記載的半導(dǎo)體器件，其特征在于， 上述溝道層通過在上述半導(dǎo)體襯底上外延生長如下半導(dǎo)體層來形成，該半導(dǎo)體層形成有被注入了第1導(dǎo)電型離子種的層。
5. 如權(quán)利要求1所記載的半導(dǎo)體器件，其特征在于， 上述半導(dǎo)體器件還具備將上述第2區(qū)域的溝道層與上述異質(zhì)結(jié)雙極晶體管電隔離的隔離區(qū)域，上述隔離區(qū)域通過在上述溝道層進(jìn)行離子注入、或形成臺(tái)面隔離區(qū)域 來形成。
6. 如權(quán)利要求2所記載的半導(dǎo)體器件，其特征在于，上述場效應(yīng)晶體管還具有與上述源極區(qū)域相接的源極電極、和與上述 漏極區(qū)域相接的漏極電極，上述源極電極、上述漏極電極、及上述發(fā)射極電極由相同材料構(gòu)成。
7. 如權(quán)利要求6所記載的半導(dǎo)體器件，其特征在于， 通過在上述發(fā)射極層及上述電子供給層之上形成上述材料后，使上述材料熱擴(kuò)散而形成上述發(fā)射極電極、上述源極電極及上述漏極電極。
8. 如權(quán)利要求2所記載的半導(dǎo)體器件，其特征在于， 上述場效應(yīng)晶體管還具有柵極電極，上述基極電極及上述柵極電極由相同材料構(gòu)成。
9. 如權(quán)利要求8所記載的半導(dǎo)體器件，其特征在于， 上述柵極電極形成在上述電子供給層之上。
10. 如權(quán)利要求2所記載的半導(dǎo)體器件，其特征在于，上述場效應(yīng)晶體管還具有柵極電極，上述柵極電極由上述基極層的一部分和與構(gòu)成上述基極電極的材料相 同的材料構(gòu)成，且形成在上述電子供給層之上。
11. 如權(quán)利要求l所記載的半導(dǎo)體器件，其特征在于， 上述半導(dǎo)體襯底由GaAs構(gòu)成，上述發(fā)射極層由InGaP構(gòu)成。
12. 如權(quán)利要求8所記載的半導(dǎo)體器件，其特征在于， 構(gòu)成上述基極電極及上述柵極電極的材料是含有Pt的單層膜或?qū)盈B膜。
13. —種半導(dǎo)體器件的制造方法，其特征在于包含以下工序第1生長工序，在半導(dǎo)體襯底上外延生長如下半導(dǎo)體層，并形成溝道 層，該半導(dǎo)體層形成有被注入了第l導(dǎo)電型離子種的層；注入工序，向上述半導(dǎo)體襯底中注入第l導(dǎo)電型離子種；活性化工序，利用退火使上述半導(dǎo)體襯底中的被注入了離子的部分活 性化，形成第l導(dǎo)電型的源極區(qū)域、漏極區(qū)域及發(fā)射極區(qū)域；第2生長工序，在上述溝道層上，依次外延生長第1導(dǎo)電型的發(fā)射極 層、帶隙比上述發(fā)射極層小的第2導(dǎo)電型的基極層、及第1導(dǎo)電型或無摻 雜的集電極層。
14. 如權(quán)利要求13所記載的半導(dǎo)體器件的制造方法，其特征在于， 在上述第l生長工序中，外延生長形成有S摻雜層的InGaAs層； 在上述注入工序中，向上述半導(dǎo)體襯底中注入Si離子、Te離子或Se離子；在上述第2生長工序中，依次外延生長由n型的InGaP構(gòu)成的發(fā)射極 層、由p型的GaAs構(gòu)成的基極層、n型或無摻雜的集電極層、及雜質(zhì)濃度 比上述集電極層高的n型的輔助集電極層；上述半導(dǎo)體器件的制造方法還包含以下工序露出工序，去除上述集電極層、上述輔助集電極層及上述基極層的一 部分，使上述基極層及上述發(fā)射極層的表面露出；第1電極形成工序，形成與上述源極區(qū)域相接的源極電極、與上述漏 極區(qū)域相接的漏極電極、與上述發(fā)射極區(qū)域相接的發(fā)射極電極；第2電極形成工序，形成與上述基極層相接的基極電極，在上述發(fā)射 極層中的位于上述源極區(qū)域和上述漏極區(qū)域之間的部分之上形成柵極電 極。
15. 如權(quán)利要求14所記載的半導(dǎo)體器件的制造方法，其特征在于， 在上述第1電極形成工序中，在上述發(fā)射極層上形成AuGe/Au系的金屬后，為使上述金屬與上述發(fā)射極區(qū)域、上述源極區(qū)域及上述漏極區(qū)域進(jìn) 行歐姆接觸，從上述發(fā)射極層之上使上述金屬熱擴(kuò)散，來同時(shí)形成上述發(fā) 射極電極、上述源極電極及上述漏極電極。
16. 如權(quán)利要求14所記載的半導(dǎo)體器件的制造方法，其特征在于， 在上述第2電極形成工序中，同時(shí)形成由上述Pt的單層膜或?qū)盈B膜構(gòu)成的上述基極電極及上述柵極電極。
17. 如權(quán)利要求14所記載的半導(dǎo)體器件的制造方法，其特征在于， 在上述露出工序中，去除上述基極層的一部分而使位于上述基極層中的上述源極區(qū)域和上述漏極區(qū)域之間的部分留下；在上述第2電極形成工序中，在位于上述源極區(qū)域和上述漏極區(qū)域之 間的基極層之上形成由Pt的單層膜或?qū)盈B膜構(gòu)成的柵極電極。
全文摘要
本發(fā)明的目的在于提供一種可防止集電極耐壓的降低、使集電極電阻減小的半導(dǎo)體器件及其制造方法。本發(fā)明涉及的半導(dǎo)體器件具備在半絕緣性GaAs襯底的第1區(qū)域上形成的HBT、和在半絕緣性GaAs襯底的第2區(qū)域上形成的HFET，HBT具有在第1區(qū)域上依次形成的第1導(dǎo)電型的發(fā)射極層、帶隙比發(fā)射極層小的第2導(dǎo)電型的基極層、第1導(dǎo)電型或無摻雜的集電極層、及雜質(zhì)濃度比集電極層高的第1導(dǎo)電型的輔助集電極層；HFET具有由發(fā)射極層的一部分構(gòu)成的電子供給層、和形成在電子供給層的下方的溝道層。
文檔編號(hào)H01L27/04GK101320733SQ200810110388
公開日2008年12月10日 申請(qǐng)日期2008年6月4日 優(yōu)先權(quán)日2007年6月4日
發(fā)明者宮島賢一, 宮本裕孝, 村山啟一, 田村彰良 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社