專利名稱：半導(dǎo)體存儲裝置及其制造方法
半導(dǎo)體存儲裝置及其制造方法
本申請依照35 U.S.C §119要求韓國專利申請第 10-2007-0050823號(于2007年5月25曰提交)的優(yōu)先權(quán)，將其 全部內(nèi)容結(jié)合于此作為參考。
背景技術(shù)：
自對-準(zhǔn)源才及工藝(source process )可以通常用于形成半導(dǎo)體存 儲裝置的源極線(source line )。在自對準(zhǔn)源極工藝過程中，在形成 疊層棚-4及結(jié)構(gòu)之后，可以用感光"莫覆蓋不包4舌共源才及部分的單元區(qū) 域，通過蝕刻移除源極線部分的裝置隔離膜，并實施離子注入以形 成共源纟及線。
如在示例性圖1和圖2A中舉例說明的，裝置隔離膜12可以在 半導(dǎo)體襯底11之上和/或上方的裝置隔離區(qū)域處形成。溝槽氧化膜 13和第一多晶石圭月莫14可以依次形成在整個結(jié)構(gòu)之上和/或上方，然 后利用浮置柵極掩才莫通過光刻工藝和蝕刻工藝進(jìn)行圖樣化，從而形 成浮置4冊才及。
然后，介質(zhì)膜15、第二多晶石圭膜16、石圭化鴒膜17、以及氧化 膜18可以依次形成在整個結(jié)構(gòu)之上和/或上方，接著利用控制柵極 掩模通過光刻工藝和蝕刻工藝進(jìn)行圖樣化，從而形成控制柵極。因 此，可以形成其中層疊有浮置棚4及和控制柵4及的疊層4冊纟及結(jié)構(gòu)20。 然后感光力莫19可以形成在整個結(jié)構(gòu)的上方，*接著利用自對準(zhǔn)源擬^ 掩模通過曝光工藝和顯影工藝進(jìn)行圖樣化，以使源極部分被暴露。如在示例性圖1和圖2B中舉例i兌明的，然后可以通過自對準(zhǔn) 源極(SAS )蝕刻工藝移除在源極線部分處的暴露的裝置隔離膜12， 從而暴露在源極線部分的半導(dǎo)體襯底11。在完成自對準(zhǔn)源極蝕刻工 藝之后，可以實施固化工藝?？梢岳脠D樣化感光膜19作為離子 注入掩模而實施單元(cell)源極離子注入工藝。然后，雜質(zhì)離子 可以注入到在源才及線部分的半導(dǎo)體襯底11中，/人而形成共源才及線 21。
如在示例性圖1和圖2C中舉例i兌明的，然后可以暴露整個存 儲單元陣列并且實施雜質(zhì)離子注入工藝，從而形成漏極區(qū)域22。
如在示例性圖1和圖2D中舉例i兌明的，然后可以在整個結(jié)構(gòu) 之上和/或上方形成絕緣膜，然后實施整個表面蝕刻工藝，從而在疊 層才冊才及結(jié)構(gòu)20的每一個側(cè)壁上形成隔離Y牛23。
在這才羊的結(jié)構(gòu)中，由于多個單元連4妄于單個源才及線，即， <吏用 了共源才及線，所以源才及電阻可能4艮大。因此，單元電流(cell current) 特性可能被劣化。

發(fā)明內(nèi)容
多種實施方式涉及一種半導(dǎo)體裝置以及一種制造該半導(dǎo)體存 爿賭裝置的方法，由于用于高度集成的自對準(zhǔn)源極工藝，所以它可減 小高源極電阻，從而改善單元電流特性。
多種實施方式涉及一種制造半導(dǎo)體存^f諸裝置的方法，它通過在 共源極線上實施自對準(zhǔn)硅化物(自對準(zhǔn)多晶硅化物，salicide)處理 而可減小電阻，/人而改善單元電流特性。多種實施方式涉及一種制造半導(dǎo)體存儲裝置的方法，它可以包
括以下步艱《的至少一個形成疊層4冊才及結(jié)構(gòu)，其中包4舌浮置沖冊才及和 控制柵極、在半導(dǎo)體襯底之上和/或上方的共源極線和漏極區(qū)域；然 后在該疊層4冊一及結(jié)構(gòu)、共源纟及線和漏一及區(qū)域之上和/或上方形成絕鄉(xiāng)彖 膜，并且減小在疊層4冊4及結(jié)構(gòu)的朝向共源4及線的側(cè)壁處形成的絕緣 膜的厚度；然后蝕刻該絕緣膜以暴露共源極線和漏極區(qū)域，并且在 疊層棚4及結(jié)構(gòu)的側(cè)壁上形成隔離件；然后在暴露的共源^l線的表面 之上和/或上方形成^圭化物層。
感光膜可以形成在疊層?xùn)艠O結(jié)構(gòu)、共源極線和漏極區(qū)域之上和 /或上方，然后圖樣化以暴露共源極線的上部區(qū)域。通過圖樣化感光 膜而暴露的絕緣膜可一皮部分地蝕刻。當(dāng)減小在疊層4冊才及結(jié)構(gòu)的朝向 共源極線的側(cè)壁之上和/或上方形成的絕緣膜的厚度時，可實施整個 表面蝕刻工藝以使朝向漏極區(qū)域的隔離件變得比朝向共源極線的 隔離件更寬。
自對準(zhǔn)硅化物(自對準(zhǔn)多晶硅化物)保護(hù)膜可形成在整個結(jié)構(gòu) (不包括共源極線的上部區(qū)域)之上和/或上方，并且可以在暴露的 共源才及線之上和/或上方實施自乂于準(zhǔn)多晶石圭4匕物工藝以形成石圭^f匕物 層。感光膜可形成在整個結(jié)構(gòu)之上和/或上方，其中形成有隔離件， 然后圖樣化以暴露整個區(qū)域(不包括共源才及線的上部區(qū)域)。自對 準(zhǔn)多晶硅化物保護(hù)膜可形成在通過圖樣化的感光膜而暴露的區(qū)域 中。石圭化物層可這樣形成通過分別以140 160 A、 180 220 A和 200 240 A的厚度依次層疊鈷、鈥和氮化鈥，以及通過使用快速加 溫退火"i殳備在氮氣(N2)氛圍下、在440 520。C實施退火50 70秒 鐘。
多種實施方式涉及一種半導(dǎo)體存儲裝置，其可包括以下中的至 少一個疊層?xùn)艠O結(jié)構(gòu)，其中包括浮置柵極和控制柵極、形成在半 導(dǎo)體襯底之上和/或上方的共源纟及線和漏4及區(qū)域；形成在該疊層?xùn)?才及結(jié)構(gòu)的側(cè)壁之上和/或上方的隔離件；以及形成在共源才及線的表面之 上和/或上方的^圭化物層。


示例性圖1~圖2舉例i兌明了一種半導(dǎo)體存〗諸單元陣列和一種 制造半導(dǎo)體存儲裝置的方法。
示例性圖3A 圖3G舉例說明了依照多種實施方式的一種制造 半導(dǎo)體存儲裝置的方法。
具體實施例方式
如在示例性圖3A中舉例說明的，裝置隔離膜可形成在半導(dǎo)體 襯底101的裝置隔離區(qū)域中。溝槽氧化膜103和第一多晶珪膜104 然后可依次形成在整個結(jié)構(gòu)之上和/或上方，接著利用浮置4冊極掩才莫 通過光刻工藝和蝕刻工藝圖樣化，從而形成浮置柵極。介質(zhì)膜105、 第二多晶石圭膜106、石圭化鎢月莫107和氧化膜108然后可依次形成在 整個結(jié)構(gòu)之上和/或上方，接著利用控制柵極掩才莫通過光刻工藝和蝕
刻工藝圖樣化，從而形成控制柵極。以這種方式，可形成包括層疊 有浮置棚4及和4空制柵4及的疊層4冊4及結(jié)構(gòu)。感光力莫109然后可形成在 整個結(jié)構(gòu)之上和/或上方，接著利用自對準(zhǔn)源極掩才莫通過曝光工藝和 顯影工藝圖樣化以便暴露襯底101中的源極線區(qū)域。
如在示例性圖3B中舉例說明的，然后可實施自對準(zhǔn)源極蝕刻 工藝以移除在源極線區(qū)域處的暴露的裝置隔離膜(暴露在源極線區(qū) 域處的半導(dǎo)體襯底101)。在完成自對準(zhǔn)源極蝕刻工藝之后，實施固 化工藝。然后可利用圖樣化的感光膜109作為離子注入掩模而實施 單元離子注入工藝，并且雜質(zhì)離子注入到在源4及線區(qū)i或處的半導(dǎo)體 襯底101中，從而形成共源極線110。如在示例性圖3C中舉例i兌明的，然后可暴露整個單元陣列并 實施雜質(zhì)離子注入工藝，乂人而形成在襯底IOI中的漏才及區(qū)域lll。
如在示例性圖3D中舉例說明的，為了在疊層?xùn)艠O結(jié)構(gòu)的側(cè)壁 之上和/或上方形成隔離件，然后絕緣膜112可形成在整個結(jié)構(gòu)之上 和/或上方。代替在形成絕緣膜112之后立即實施表面蝕刻工藝，依 照多種實施方式，整個表面蝕刻工藝不是在形成絕緣膜112之后立 即實施。
如在示例性圖3E中舉例i兌明的，然后感光月莫可形成在整個結(jié) 構(gòu)之上和/或上方，接著圖樣化以暴露共源極線110的上部區(qū)域。通 過圖樣化的感光膜所暴露的絕緣膜112然后可部分地被蝕刻以減小 在疊層?xùn)艠O結(jié)構(gòu)側(cè)壁上的絕緣膜112的厚度。意思是，共源極線110 的上部區(qū)域被暴露處的寬度(下文稱為"暴露寬度，，)增加 (WKW2 )。增加暴露寬度使得能夠更好地實施隨后的自對準(zhǔn)硅化 物(自對準(zhǔn)多晶硅化物)工藝。意思是，隨著半導(dǎo)體存儲裝置變得 高度集成和更薄，則由于共源極線110上部區(qū)域的較窄暴露寬度而 很難更好地實施隨后的自對準(zhǔn)多晶硅化物工藝。
如在示例性圖3F中舉例i兌明的，然后可實施整個表面々蟲刻工 藝以在疊層?xùn)艠O結(jié)構(gòu)的側(cè)壁上形成隔離件112。依照各種實施方式， 在疊層4冊才及結(jié)構(gòu)的兩個側(cè)壁上的隔離件112可具有不同的厚度。實 際上，鄰近漏極111的隔離件比鄰近共源極線110的隔離件更寬。
如在示例性圖3G中舉例-說明的，然后感光膜可形成在整個表 面之上和/或上方，接著圖樣化以暴露不包括共源極線110的上部區(qū) 域的區(qū)域。諸如TEOS膜的自對準(zhǔn)多晶硅化物保護(hù)月莫然后可形成在 通過圖樣化的感光膜而暴露的區(qū)域中。在移除在共源極線110的上 部區(qū)域之上和/或上方的感光膜之后，可實施自對準(zhǔn)多晶石圭化物工藝 以在共源極線110的表面之上和/或上方形成硅化物層113。硅化物層113可這樣形成通過依次層疊厚度為140 160 A的第一金屬層 如鈷(Co)、厚度為180 220 A的第二金屬層如鈦(Ti)、和厚度為 200 240A的第三金屬層如氮化鈦(TiN),以及在氮氣(N2)氛圍 下在440 520。C實施退火工藝50 70秒鐘?？商鎿Q地，硅化物層可 如下形成通過依次層疊厚度為150 A的鈷(Co)、厚度為200 A 的鈦(Ti)和厚度為220 A的氮化鈥(TiN )，以及在480°C實施退 火工藝60秒鐘。以這種方式，硅化物層113可形成在共源才及線110 之上和/或上方以減小共源才及線110的表面電阻和4妻觸電阻。之后， 可移除自對準(zhǔn)多晶硅化物保護(hù)膜。
如上所述，依照多種實施方式，可在半導(dǎo)體存4渚裝置的共源極 線上實施自對準(zhǔn)多晶硅化物處理以減小表面電阻和接觸電阻。作為 結(jié)果，單元電流特性可得到改善。因此，芯片尺寸可減小并且每個 晶片上的芯片可增加，從而實現(xiàn)高產(chǎn)率。另外，在半導(dǎo)體存儲裝置 高度集成和更薄時可以克服閃存單元(flash cell)結(jié)構(gòu)上的限制。
盡管已經(jīng)參照許多示例性實施方式描述了多種實施方式，{旦是 應(yīng)當(dāng)理解，本領(lǐng)域技術(shù)人員在本4皮露內(nèi)容的原理的精神和范圍內(nèi)可 作出許多其他更改和實施方式。更具體地，在本4皮露內(nèi)容、附圖和 所附權(quán)利要求的范圍內(nèi)，在組成部件(部分)和/或?qū)ο蠼M合安排的 布置上可以有不同的變形和更改。除了在組成部件(部分)和/或安 排上的變形和更改之外，可替換的應(yīng)用對于本領(lǐng)域技術(shù)人員來說也 是明顯的。
權(quán)利要求
1. 一種制造半導(dǎo)體存儲裝置的方法，包括在半導(dǎo)體^"底上形成包^r浮置^H及和4空制柵^及的疊層沖冊才及結(jié)構(gòu)；4妄著在所述半導(dǎo)體^N"底中形成共源才及線和漏才及區(qū)域；4妄著在包4舌所述疊層4冊才及結(jié)構(gòu)、所述共源才及線和所述漏才及區(qū) 域的所述半導(dǎo)體襯底上形成絕緣膜，并減小在所述疊層4冊才及結(jié) 構(gòu)的鄰近所述共源極線的側(cè)壁處形成的所述絕緣膜的厚度；接著通過蝕刻所述絕纟彖膜而在所述疊層?xùn)?及結(jié)構(gòu)的側(cè)壁上形 成隔離件以暴露所述共源4及線和所述漏才及區(qū)域；接著在暴露的所述共源才及線的表面上形成^f圭化物層。
2. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述絕緣膜包括在所述疊層4冊才及結(jié)構(gòu)、所述共源才及線和所述漏才及區(qū)纟或上 形成感光力莫；4妄著圖樣化所述感光膜以暴露所述共源4及線的上部區(qū)域；才妻著部分地蝕刻通過圖樣化所述感光膜所暴露的所述絕緣膜。
3. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述隔離件包括實施表面蝕刻工藝以使鄰近所述漏極區(qū)域的所述隔離件 中的一個比鄰近所述共源極線的所述隔離件中的另一個更寬。
4. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述硅化物層包括在所述半導(dǎo)體襯底的不包括所述共源極線的上部區(qū)域的 整個表面上形成自對準(zhǔn)多晶硅化物保護(hù)膜；4妄著所述^圭化物層。
5. 根據(jù)權(quán)利要求4所述的方法，其中，形成所述自對準(zhǔn)多晶硅化 物保護(hù)膜包括在所述半導(dǎo)體襯底的整個表面上形成感光"莫；4妻著圖樣化所述感光膜以暴露所述半導(dǎo)體襯底的不包括所述 共源極線的上部區(qū)域的整個表面；接著在通過圖樣化所述感光膜而暴露的所述區(qū)域中形成所述 自對準(zhǔn)多晶硅化物保護(hù)膜。
6. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述硅化物層包括依 次層疊厚度為140 160 A的鈷、厚度為180 220 A的鈦和厚度 為200~240 A的氮化4太。
7. 根據(jù)權(quán)利要求6所述的方法，其中，形成所述硅化物層進(jìn)一步 包括在氮氣(N2)氛下在440 520°C實施快速加溫退火工藝 50 70秒鐘。
8. 根據(jù)權(quán)利要求4所述的方法，其中，形成所述硅化物層包括依 次層疊厚度為140 160 A的鈷、厚度為180 220 A的鈦和厚度 為200 240 A的氮化鈦。
9. 根據(jù)權(quán)利要求8所述的方法，其中，形成所述硅化物層進(jìn)一步 包括在氮氣(N2)氛下在440 520。C實施快速加溫退火工藝 50 70秒鐘。
10. —種半導(dǎo)體存儲裝置，包括疊層4冊纟及結(jié)構(gòu)，包括形成在其中形成有共源極線和漏才及 區(qū)域的半導(dǎo)體襯底上的浮置柵極和控制柵極；隔離件，形成在所述疊層?xùn)?一及結(jié)構(gòu)的側(cè)壁上；以及石圭化物層，形成所述共源極線的表面上。
11. 根據(jù)權(quán)利要求IO所述的半導(dǎo)體存儲裝置，其中，所述硅化物 層包括厚度為140 160 A的鈷層、厚度為180~220 A的鈥層和 厚度為200 240 A的氮化鈥層。
12. —種形成半導(dǎo)體裝置的方法，包括形成疊層4冊一及結(jié)構(gòu)，包括直4妄在所述半導(dǎo)體襯底上并接 觸所述半導(dǎo)體襯底的浮置柵極和直接在所述浮置柵極上并接 觸所述浮置一冊極的控制柵極；接著在所述半導(dǎo)體^H"底中形成共源才及線和漏才及區(qū)^或；《接著在所述疊層棚-極結(jié)構(gòu)的側(cè)壁上，形成鄰近所述共源才及線 的具有第 一 寬度的第 一 隔離件和鄰近所述漏極區(qū)域的具有第二寬度的第二隔離件，其中所述第二寬度大于所述第一寬度； 接著形成直4妾在所述共源#及線上并"t妻觸所述共源 一及線的石圭化 物層。
13. 根據(jù)權(quán)利要求12所述的方法，其中，形成所述第一隔離件和 第二隔離件包括在包括所述疊層?xùn)挪偶罢w、所述共源極線和所述漏4及區(qū)域的所述半導(dǎo)體襯底上形成絕緣膜；接著在所述絕纟彖力菱上形成感光膜并圖才羊化所述感光膜以暴露 形成在所述疊層4冊才及結(jié)構(gòu)的鄰近所述共源才及線的側(cè)壁上的所 述絕纟彖膜的一部分；4妻著實施部分地蝕刻形成在所述側(cè)壁上的所述絕緣膜的所述 暴露部分的第一蝕刻工藝；接著實施第二蝕刻工藝以形成所述第一隔離件和第二隔離件。
14. 根據(jù)權(quán)利要求12所述的方法，其中，所述自對準(zhǔn)多晶硅化物 層也接觸所述第 一隔離件。
15. 根據(jù)權(quán)利要求12所述的方法，其中，形成硅化物層包括在所 述共源極線上依次形成第一金屬層、第二金屬層和 第三金屬層；接著在N2氣氛下在440 520。C實施退火工藝50 70秒鐘。
16. 才艮據(jù)權(quán)利要求15所述的方法，其中，所述第一金屬層以 140 160 A的厚度形成，所述第二金屬層以180 220A的厚度 形成，以及所述第三金屬層以200 240 A的厚度形成。
17. 根據(jù)權(quán)利要求16所述的方法，其中，所述第一金屬層包括鈷， 所述第二金屬包括鈦，以及所述第三金屬包括氮化鈦。
18. 4艮據(jù)權(quán)利要求12所述的方法，其中，形成石圭化物層包括在所述共源才及線上依次形成第一金屬層、第二金屬層和 第三金屬層；4妄著在N2氣氛下在480°C實施快速加溫退火工藝60秒鐘。
19. 根據(jù)權(quán)利要求18所述的方法，其中，所述第一金屬層以150 A 的厚度形成，所述第二金屬層以200 A的厚度形成，以及所述 第三金屬層以220 A的厚度形成。
20. 根據(jù)權(quán)利要求19所述的方法，其中，所述第一金屬層包括鈷， 所述第二金屬包括鈦，以及所述第三金屬包括氮化鈦。
全文摘要
在共源極線上實施自對準(zhǔn)多晶硅化物處理以減小表面電阻和接觸電阻，從而改善單元電流特性。因此，可以減小芯片的尺寸并且可以增加每個晶片的芯片，從而獲得高產(chǎn)率。另外，可以在半導(dǎo)體存儲裝置高度集成和縮小時克服閃存單元的結(jié)構(gòu)限制。
文檔編號H01L29/43GK101312160SQ20081009765
公開日2008年11月26日 申請日期2008年5月22日 優(yōu)先權(quán)日2007年5月25日
發(fā)明者高永善 申請人:東部高科股份有限公司