專利名稱：一種半導體器件及其提供的低壓電源的應用的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率集成電路領(lǐng)域，特別是涉及一種半導體器件和及其 提供的低壓電源的應用。
背景技術(shù)：
在功率集成電路中功率器件常由低電壓的集成電路來控制及檢測。 低壓集成電路供電電源的電壓比加在功率器件上的電壓低得多。所需的 低壓電源雖然可以用高壓器件做開關(guān)，將高壓電源經(jīng)過變換器(converter)來形成，但至少高壓器件的初始開關(guān)動作需要一個電源。 這個電源可能是一個充了電的電容器(參考文獻[ll)。電容器的充電可 以是由一個串聯(lián)電阻接到高壓端來實現(xiàn)。為了降低成本，這個串聯(lián)電阻 往往是有源電阻。此有源電阻當然必須是常開啟(例如用耗盡型的高壓 MOS)，當電容器上形成了一定電壓后方可實現(xiàn)其關(guān)斷(參考文獻 [2)。而功率器件通常是常關(guān)斷的高壓器件。在制造常關(guān)斷器件的同 時，還要制造常開開啟的高壓器件，會使得工藝成本增加。參考文獻[1
Fengtai Huang, "start-up circuit for Power converters with controller", U.S. 6， 778， 411 B2 (AUG. 17， 2004)[2Johan Christiaan Halberstadt， "On Chip Current Source", U.S. 6 504， 352 B2 (Jan. 7， 2003)[3] Xing Bi Chen, U.S.6， 998， 681 B2 (Feb 2006)發(fā)明內(nèi)容本發(fā)明的要解決的一個技術(shù)問題是提供一種半導體器件，能夠不需 要制造耗盡型的器件而能為功率集成電路提供低壓電源。6本發(fā)明提供一種半導體器件，包含第一種導電類型的村底和位于所 述半導體器件的第一主表面下的至少一個第二種導電類型的第一區(qū)，外加反向電壓是加于所述第一種導電類型的襯底和所述第二種導電類型的第一區(qū)之間；在所述半導體器件的第一主表面下，還有一個或一個以上 不與任何一個第二種導電類型的第一區(qū)相聯(lián)接的第二種導電類型的第二 區(qū)；在外加反向電壓下，至少一個所述第二種導電類型的第二區(qū)不但在 第一主表面外均被襯底的耗盡區(qū)所包圍，而且還有具有中間電位的、未 耗盡的中性區(qū)，所述第二種導電類型的第二區(qū)的中性區(qū)的電位值處于第 一種導電類型的襯底中的中性區(qū)的電位和第二種導電類型的第一區(qū)的中 性區(qū)的電位之間；所述第二種導電類型的第二區(qū)的中性區(qū)的頂部聯(lián)有電 極；所述第二種導電類型的第二區(qū)的中性區(qū)用作低壓電源的一個輸出 端，而所述低壓電源的另一個輸出端是除所述第二種導電類型的第二區(qū) 的中性區(qū)之外的任意一個中性區(qū)；或者，所述第二種導電類型的第二區(qū) 的中性區(qū)和一半導體裝置的輸入端聯(lián)接，所述半導體裝置的輸出端作為 低壓電源的一個輸出端，所述低壓電源的另一個輸出端為除所述第二種 導電類型的第二區(qū)的中性區(qū)之外的任意一個中性區(qū)。根據(jù)本發(fā)明的半導體器件的一個實施例，所述半導體裝置是場效應 管；所述場效應管的源體區(qū)是除所述第二種導電類型的第二區(qū)的中性區(qū) 之外的、第二種導電類型的區(qū)，在源體區(qū)內(nèi)的源區(qū)是第一種導電類型的 區(qū)，所述場效應管的漏區(qū)是第一種導電類型的襯底；所述場效應管的輸 入端是所述場效應管的柵極，所述場效應管的輸出端是所述場效應管的 源極。根據(jù)本發(fā)明的半導體器件的一個實施例，所述第二種導電類型的第 二區(qū)的中性區(qū)同時聯(lián)接到可控制的電流旁路上，所述可控制的電流旁路 用于改變所述第二種導電類型的第二區(qū)的中性區(qū)的電位。其中，所述半導體器件可以為高壓半導體器件、中壓半導體器件或 者低壓半導體器件；所述第一種導電類型為N型、所述第二種導電類型 為P型；或者，所述第一種導電類型為P型、所述第二種導電類型為N 型。進一步，在低壓電源的兩個輸出端之間串聯(lián)二極管和電容器，該電 容器的兩端用來供給低壓集成電路所需的電流。 或者，所述第二種導電類型的第二區(qū)內(nèi)有第一種導電類型的區(qū)，作為所述 低壓電源的一個輸出端，在所述低壓電源的兩個輸出端之間聯(lián)接電容 器。本發(fā)明還提供一種如上述的半導體器件中提供的低壓電源，用作控 制所述半導體器件的低壓集成電路的電源。本發(fā)明還提供一種如上述的半導體器件中提供的低壓電源，用作圖 騰柱結(jié)法的第 一種導電類型的高側(cè)高壓器件和低側(cè)高壓器件各自的低壓驅(qū)動電路的兩個低壓電源；其中，所述低側(cè)高壓器件是在表面形成的并 聯(lián)的半導體叉指條橫向MOS單元，具有如上述的加有對村底而言為電 壓值最大的第二種導電類型的第一區(qū)及對襯底而言電壓值可從零變到接 近最大電壓的可浮動電壓的區(qū)域；所述低側(cè)高壓器件的低壓驅(qū)動電路的 低壓電源來源區(qū)被一圏第一種導電類型的半導體材料的襯底區(qū)所包圍， 所述的包圍圏又被一圏作為橫向MOS的源體區(qū)的、第二種導電類型的 第一區(qū)所包圍；所述的低側(cè)高壓器件有和源體區(qū)直接聯(lián)結(jié)的第二種導電類型的半導 體材料的第一層，第一層中單位面積內(nèi)有效的第二種導電類型的電離雜 質(zhì)數(shù)，即該層的雜質(zhì)密度，可以隨距離變化，但不超過2Dq又不小于 Do,其中D。是同襯底所做單邊突變平行平面結(jié)在最大反偏壓下重摻區(qū) 一側(cè)的耗盡區(qū)內(nèi)的第二種導電類型的雜質(zhì)密度；第一層的上面還覆蓋有 第 一種導電類型的半導體材料的第偶數(shù)次層，此第偶數(shù)次層至少包括一 個第二層，還可有第二種導電類型的半導體材料的奇數(shù)次層，各層是按 從第一層向表面的數(shù)字次序設置；其中除第一層外的其它奇數(shù)次的層與 第二種導電類型的第一區(qū)直接聯(lián)接，或在叉指條的指端與第二種導電類 型的第一區(qū)聯(lián)接，或經(jīng)過能保證電壓降很小的元件與第二種導電類型的 第一區(qū)聯(lián)接；每層在靠近第二種導電類型的第一區(qū)處其電離雜質(zhì)密度不 超過2Do，在靠近對襯底而言電壓值可從零變到接近最大電壓的可浮動電壓的區(qū)域處其電離雜質(zhì)密度不超過1.8Do;所述的低側(cè)高壓器件的總的有效雜質(zhì)密度，即所有奇數(shù)層的有效雜質(zhì)密度之和減所有偶數(shù)層的有 效雜質(zhì)密度，隨離開第二種導電類型的第一區(qū)的表面距離的增加而從Do逐漸或階梯式地減小，到對襯底而言電壓值可從零變到接近最大電壓的可浮動電壓的區(qū)域處接近于零；所述雜質(zhì)密度是指在一個表面范圍 內(nèi)、尺度遠小于同襯底所做單邊突變平行平面結(jié)時在最大反偏壓下襯底 的耗盡區(qū)厚度內(nèi)、其電離雜質(zhì)總量被面積除所得之值；所有各層的厚度 的總和小于同襯底所做單邊突變平行平面結(jié)時在最大反偏壓下襯底的耗 盡區(qū)厚度；第二種導電類型的第一區(qū)的有效雜質(zhì)密度不小于D。；當所 述半導體叉指條;^黃向MOS的最大電壓區(qū)的電壓和最小電壓區(qū)的電壓相 接近時，除第一層外，其它各層只有對應于內(nèi)建電勢的微小部分耗盡， 其它大部分區(qū)域均為未耗盡的中性區(qū)；所述半導體叉指條橫向MOS的源區(qū)在第二種導電類型的第一區(qū) 內(nèi)，漂移區(qū)為各偶數(shù)次的層，在接近于所述可浮動電壓的區(qū)域處各偶數(shù) 次的層均相互聯(lián)結(jié)并在表面有導體聯(lián)結(jié)構(gòu)成低側(cè)高壓器件的漏極，此漏 極亦即盆的電極；所述半導體叉指條橫向MOS在漏極附近被一圏第二 種導電類型的半導體的區(qū)所包圍，所述的包圍圏又被一圏第一種導電類 型的半導體的區(qū)所包圍，然后又被第二種導電類型的半導體的區(qū)所包 圍；所述高側(cè)高壓器件是常規(guī)的縱向MOS,所述高側(cè)高壓器件的源體 區(qū)是與盆聯(lián)結(jié)的第二種導電類型的半導體的區(qū)；高側(cè)高壓器件的低壓驅(qū)動電路的低壓電源來源區(qū)除被一 圏第 一種導 電類型的半導體材料的襯底區(qū)所包圍外，所述的包圍圏又被縱向MOS 的各單元的源體區(qū)所包圍，或一部分被縱向MOS的一些單元的源體區(qū) 所包圍，剩余的部分被低側(cè)高壓器件在靠近高側(cè)高壓器件處的第一種導 電類型的半導體襯底區(qū)所包圍。本發(fā)明提供的半導體器件，利用不與第二種導電類型的第一區(qū)相聯(lián) 接的第二種導電類型的第二區(qū)中的中性區(qū)來產(chǎn)生低壓電源，通過該低壓電源不需要制造耗盡型的器件就能為功率集成電路提供低壓電源，減少了工藝制造的成本。


圖1示意地表示高壓功率MOS (金屬氧化物半導體)、控制該高壓 功率MOS的低壓集成電路及其電源。圖2示意地表示在n-VDMOS (N型垂直雙擴散金屬氧化物半導 體)內(nèi)用浮p區(qū)產(chǎn)生低壓電源的器件的結(jié)構(gòu)剖面圖。圖3示意地表示在圖2的浮p區(qū)中做n區(qū)以取代圖2中的二極管D。圖4示意地表示VDMOS的結(jié)邊緣用了浮空場限環(huán)，其中的一個環(huán) 兼作低壓電源的情形。圖5 (a)示意地表示產(chǎn)生低壓電源的浮p區(qū)不是第一個場限環(huán)， 而是第二個場限環(huán)的情形。圖5 (b)示意地表示產(chǎn)生低壓電源的浮p區(qū)可以對其它浮p區(qū)產(chǎn) 生正低壓電源及對另一其它浮p區(qū)產(chǎn)生負低壓電源的情形。圖6示意地表示圖2的左邊部分的n-VDMOS被n-LDMOS ( N型 橫向雙擴散金屬氧化物半導體)替代時產(chǎn)生低壓電源的情形。圖7示意地表示圖6的右邊部分的n-VDMOS被n-LDMOS替代時 產(chǎn)生低壓電源的情形。圖8 (a)示意地表示一種根據(jù)文獻[3的n-LDMOS剖面圖。圖8 (b)示意地表示用圖8 (a)的耐壓區(qū)，但局部地區(qū)的最上層 p區(qū)直接與源區(qū)相聯(lián)的n-LDMOS的剖面圖。圖8 (c)示意地表示一種用圖8(a)的耐壓結(jié)構(gòu)做低壓電源的器 件的結(jié)構(gòu)剖面圖。圖9示意地表示把圖8(a)、圖8(b)及圖8(c)做在一起的俯視 圖，其中圖8 (c)的p區(qū)078與圖8 (b)的p區(qū)有iT區(qū)隔開。圖10示意地表示一種對圖1中的電極D產(chǎn)生負電壓源的器件結(jié)構(gòu) 的剖面圖。圖11示意地表示一種類似于圖IO但產(chǎn)生更高的負電壓的值的器件結(jié)構(gòu)的剖面圖。圖12示意地表示利用浮p區(qū)的電位使n-MOS導通而產(chǎn)生Vdd的情形。圖13示意地表示浮p區(qū)本身的電位被控制，由此浮p區(qū)再通過n-MOS導通而產(chǎn)生Vdd的情形。圖14示意地表示如圖12所示的浮p區(qū)是設在兩個n-VDMOS的單 元之間的情形。圖15示意地表示如圖12所示的浮p區(qū)是設在兩個n-LDMOS的單 元之間的情形。圖16示意地表示如圖12所示的浮p區(qū)是設在一個n-LDMOS的單 元和一個n-VDMOS的單元之間的情形。圖17 (a)示意地表示圖騰柱接法的高側(cè)控制電路及低側(cè)控制電路 及其分別需要的電壓源Voo和電壓源Vcc。圖17 (b)示意地表示圖17 (a)的111及112做在一起的器件的 結(jié)構(gòu)剖面圖。圖17 (c)示意地表示除17 (b)外還做產(chǎn)生圖17 (a)的電壓源 Vdd和Vcc的浮p區(qū)的器件的結(jié)構(gòu)剖面圖。圖18 (a)示意地表示一個高壓CMOS的高側(cè)控制電路及低側(cè)控制 電路各需一個對盆有電壓+ VDD的電源及一個對盆有電壓-Vcc的電 源。圖18 (b)示意地表示用兩個浮p區(qū)產(chǎn)生圖18 (a)所需的兩個電 源的器件結(jié)構(gòu)。圖18 (c)示意地表示用表面變摻雜的方法作為邊緣，將圖18 (b)的171聯(lián)到電位為V的襯底的器件結(jié)構(gòu)。圖18 (d)示意地表示一個利用浮p區(qū)使圖18 (b)中172經(jīng)一個 導通的p-MOS而接到"0"端的器件結(jié)構(gòu)。圖19示意地表示圖18 (b)、圖18 (c)及圖18 (d)的器件結(jié)構(gòu) 的組合圖。圖20示意地表示采用浮空場限環(huán)作為邊緣將圖18 (b)的171聯(lián)構(gòu)。
具體實施方式
下面參照附圖對本發(fā)明進行更全面的描述，其中說明本發(fā)明的示例 性實施例。圖1示出一個功率n-MOS，此功率n-MOS可能與一個負栽串聯(lián)后 接到高壓電源。功率n-MOS的漏端D對于源端S有一個正電壓 VDS。由低壓集成電路產(chǎn)生的柵源電壓來控制經(jīng)過此功率n-MOS的電 流。此集成電路是由一個對S端為正電壓VoD的電源供電，這種供電通 常是采用例如圖1中的電容器C上的電荷來完成。V。d通常遠小于 VDS，而電容器本身又是靠了高壓電源來充電的。首先討論圖1的功率n-MOS是VDMOS的情形。圖2表示本發(fā)明 利用一個在表面之下的孤立的p區(qū)對電容C產(chǎn)生充電電流從而有圖1 中的電壓為Vm)的電源的方法。該圖左方虛線以左及右方虛線以右都是 n-VDMOS，圖中001是VDMOS的漏區(qū)(n+襯底區(qū))，它與漏電極D 在底部相聯(lián)。圖中的002是iT型漂移區(qū)，003是p-源體區(qū)，022是n+源 區(qū)，它們與源電極S在頂部相聯(lián)。023是柵絕緣層，024是導電的柵， 它用導體聯(lián)出成為柵電極G。圖中兩虛線之間有一個在表面之下的孤立 p區(qū)004。在圖中我們用"浮p區(qū)"來表示，"浮"字表示此區(qū)沒有外加 給予固定的電位。為了方使^見，我們設VDMOS的源電極S的電位 為0，在漏電極D的電壓VDS從零加到使003與004間的n區(qū)全耗盡 之后，004會感應出一個正電壓。這個正電壓經(jīng)過浮p區(qū)頂部的電極 007及導線008聯(lián)到一個二極管D的陽極。二極管的陰極與一個電容C 相聯(lián)接，其聯(lián)接處有引線出頭，并用C上的電壓Vdd表示。電容C的 另一端與VDMOS的源電極S相聯(lián)接。當Vus大到一定程度時，004上 的電壓會大到使二極管導通，于是有電流流過二極管D向電容C充 電，電容器兩端產(chǎn)生了電壓VDD，這就是形成的低壓電源。浮p區(qū)當然可以是一種浮空場限環(huán)，但是為了有一定的電壓，它并 不是必須為一個環(huán)，可以是一個不與鄰近的p區(qū)相聯(lián)接的孤島。當圖2中的VDMOS為導通態(tài)時，V。s的值很小，這時p區(qū)004對 其附近的iT區(qū)002為正電壓，會有電流從p區(qū)004流向iT區(qū)002。這個 電流會使電容C上的電荷有損失。圖中的二極管D就是為了防止這個 電流。實際上，這個二極管可以按照圖3的方法做在芯片內(nèi)部。該圖是 在圖3的浮p區(qū)004內(nèi)做一個n區(qū)025，在025表面再做電極接觸 007,然后通過引線008聯(lián)到電容器C的"+"端。圖3示出的孤立p區(qū)004，也可以是結(jié)邊緣技術(shù)的一部分。圖4所 示是結(jié)邊緣釆用浮空場限環(huán)的情形。在此圖中，31， 32， 33， 34等都是 常用的浮空場限環(huán)。而35也起著通常場限環(huán)的作用，只不過它上面有 n區(qū)38并在n區(qū)引出了電極37。如眾所周知，浮空場限環(huán)可以聯(lián)有場板，本專利所述的任何浮區(qū)也 可按需要加上場板。本專利中各圖的粗黑線都代表電極接觸。為了有良好的接觸，電極之下可能有一個不會耗盡的重摻區(qū)。除非特殊情形，本專利中各圖將不 表示這些重摻區(qū)。此低壓電源可向圖1所示的外接電容充電，外接電容上的電壓一方 面與VoD的大小有關(guān)，而V。D本身又與浮p區(qū)及iT區(qū)的物理參數(shù)、幾何參數(shù)等有關(guān)。實際上Vou的電壓值還可以用低壓電路加以控制。例如，從V。D端子到圖1的C的"+"端串接一個可控開關(guān)，當電容電壓超過 一定值時，此開關(guān)被斷開。本專利文件中對這些控制的技術(shù)不予討論。本專利中所述外接電容是為了有時可能對低壓電源要求在較長時間 還能供給較大電流。如果無此要求，則外接電容當然可以取消。此外， 對電容的值要求不大、對其耐壓要求不高時，電容本身也可以用現(xiàn)代半 導體工藝的方法做在芯片內(nèi)而非外接。以上的方法是孤立的p區(qū)設置在最靠近聯(lián)有S電極的p區(qū)。其實， 只要孤立p區(qū)有一邊到鄰近的、較其電位為低的區(qū)是耗盡的，它就可以 用來作為低壓電源。這個情況示意地示于圖5 (a)中。在該圖中，用作 低壓電源的孤立p區(qū)不是最靠近聯(lián)有S電極的p區(qū)35，而是35右邊的 孤立p區(qū)34。 34內(nèi)部有個n區(qū)38, 38上有接觸37聯(lián)到低壓電源端vDD。上述的外加反偏電壓是加于聯(lián)有漏極D端的襯底與聯(lián)有源極S端 的p區(qū)上。這個p區(qū)可以稱為主結(jié)。在5 (a)中，當外加反偏電壓足 夠大時，p區(qū)36、 35、 34、 33、 32和31的周圍的iT區(qū)022可能都是耗 盡了的。如果這些p區(qū)內(nèi)部有未耗盡的中性區(qū)，那么這些中性區(qū)的電位 會按p區(qū)36、 35、 34、 33、 32和31的順序而升高。每個p區(qū)的中性區(qū) 都可以作為其左邊任一 p區(qū)的中性區(qū)的正電壓源，也可以作為其右邊任 一p區(qū)的中性區(qū)的負電壓源。圖5 (b)示出以p區(qū)33的中性區(qū)作為p 區(qū)34的正電壓源VoD，并同時作為p區(qū)32的負電壓源-Vcc的情形。其 中n區(qū)38的作用和圖5(a)中的n區(qū)38相仿。作為負電壓源的C，串 聯(lián)有一個二極管，其作用也是為了防止C，的"+，，端通過p區(qū)32注入空 穴到iT區(qū)002造成的電荷泄漏。這個二極管當然也可以如下來構(gòu)造在 p區(qū)33內(nèi)設一個n區(qū)，此n區(qū)和p區(qū)33在表面有歐姆接觸以保證兩者 電位相等；此n區(qū)內(nèi)又有一個p區(qū)，這個p區(qū)有導線引出到C，的"-，， 端。我們還可以用表面變摻雜來代替圖2的左邊部分的n-VDMOS。圖 6示出這種情形，其中左部虛線之左采用了文獻[3的最佳表面變摻雜的 n-LDMOS來取代。n-LDMOS本身包含了表面耐壓區(qū)，它是由p區(qū) 040及n區(qū)044構(gòu)成，此n-LDMOS的源區(qū)是n+區(qū)045，源體區(qū)是p區(qū) 003，漏區(qū)是n+區(qū)043，柵絕緣層是041,柵是導體042。圖中的n-VDMOS包含源區(qū)022，源體區(qū)003，柵絕緣層023及柵024。產(chǎn)生低壓 電源的正電壓端Vdd是做在n-LDMOS與n-VDMOS之間的浮p區(qū)004 內(nèi)的n區(qū)025上，025有導體007接觸聯(lián)到低壓電源的正端VDD,它又 通過導線008接到電容C。電容C的負端接在源電極S上。利用圖6這種結(jié)構(gòu)，n-LDMOS既做了器件，又做了 n-VDMOS的 結(jié)邊緣，因此可以節(jié)省芯片面積。當然，在n-LDMOS內(nèi)我們也可以做出相對于源電極S為正電壓的 電源。這如圖7所示。該圖也是按照文獻[3做的一種n-LDMOS，其中 源體p區(qū)003及源n+區(qū)045與源電極S相聯(lián)，表面耐壓區(qū)由n區(qū)044及p區(qū)040共同構(gòu)成。柵絕緣層041上覆蓋了柵導電區(qū)042，它聯(lián)有柵 電極G。漏區(qū)043上有漏電極D。在該圖中間部分的浮p區(qū)004相對于 源電極S有正電壓，它通過004內(nèi)的n區(qū)025構(gòu)成二極管，025上有導 體007與低壓電源VDD的電極相聯(lián)，同時通過導線008可對電容器C充 電。圖7這種方式的優(yōu)點是低壓電源可以同時和橫向功率器件做在一起 以節(jié)省芯片面積。這種做在一起的方法可用圖8來表示。圖8(a)是按 文獻[3所做的表面耐壓區(qū)構(gòu)成的n-LDMOS表面耐壓區(qū)，它由頂層的p 區(qū)063，其下面的n區(qū)064,再下面的p區(qū)061構(gòu)成。n+源區(qū)062與源 體區(qū)003在表面有源極S接觸。柵絕緣層065之上有導電層066構(gòu)成柵 極G。漏區(qū)D是與襯底相接觸，此接觸之下其實有一個小的重摻雜n 區(qū)，未畫在圖中。為了圖8 ( a )中表面一層p區(qū)063的左側(cè)能和S電極下的p區(qū) 003直接相聯(lián)而避免通過半導體外的引線，在局部地區(qū)可以把圖8(a) 改成圖8 (b)。圖8 (c)則是做圖8(a)這種高壓器件的低壓電源的方法，其中 作為耐壓區(qū)一部分的p區(qū)078并不與源電極相聯(lián)接，而是與該電極相聯(lián) 的p區(qū)070有iT區(qū)隔開。p區(qū)075在表面有一個n區(qū)071,構(gòu)成一個二 極管。071有導體074接觸，形成電極VDD,通過電極向C充電。 076、 077和078構(gòu)成的耐壓區(qū)與前述的061、 064和063構(gòu)成的耐壓區(qū) 相同。p+區(qū)072用來給p區(qū)078和p區(qū)076提供空穴電流，而n+區(qū)073 使得D和002中未耗盡的中性區(qū)保持聯(lián)接。要把圖8 (a)、圖8 (b)及圖8 (c)同時做在一起，可以采用圖9 的方式。圖9是一段用這種方式來做的俯視圖。在圖9中，為了避免圖 8 (c)的076, 077， 078區(qū)與做功率器件的061， 064， 063區(qū)相聯(lián)接， 需要把它們隔開，因此用了一個很小的一條iT區(qū)002。該圖中的052代 表圖8 ( a )的俯視圖，053代表圖8(b)的俯視圖，051代表圖8(c) 的俯碎見圖。051與053有隔開的iT區(qū)002， 071也要與此用作隔開的iT 區(qū)相隔開。此圖的頂部如再加上所述的隔開的iT區(qū)002，則可以不斷周期性地排列。利用孤立的p區(qū)不僅可以產(chǎn)生如前面圖2-9所述的以S為參考點 的正電壓源，還可以產(chǎn)生對D為負電壓的電源。這個情形示意的表示在 圖10中。該圖采用了圖8 (b)做表面耐壓區(qū)的方法，但增加了一個孤 立p區(qū)081。在一定的外加電壓Vj)s下，耗盡區(qū)已達到孤立p區(qū)081的 右邊，而電極D的導體083與重摻p+區(qū)072聯(lián)接，且083又通過n+區(qū) 073與未耗盡的襯底區(qū)002保持等電位，這使得耗盡區(qū)達到072為止。 于是p區(qū)081相對于D端為負電壓Vcc，電容C上因D端與孤立p區(qū) 081有電位差而可以充電。此電流又從孤立p區(qū)081以空穴流的方式通 過其左部iT區(qū)002的耗盡區(qū)再進入p區(qū)063和p區(qū)061，最后流向S在這里我們應該指出，用圖io這種表面耐壓區(qū)用橫向變摻雜方 式產(chǎn)生對襯底為負電壓的方法，如改為表面耐壓區(qū)用場限環(huán)則并不一定很好。這是因為，在Vus的值不夠大時，用場限環(huán)可能會使耗盡區(qū)伸展不到081區(qū)的右邊，這時就無法產(chǎn)生這種負電壓電源。如為了提高Vcc的值，可以在圖10產(chǎn)生負電壓的孤立p區(qū)081之 右再增加浮p區(qū)。圖11示出了一個這樣的情形。它與圖10的差別是產(chǎn) 生- Vcc的電極接觸082是與孤立p區(qū)081相聯(lián)，它的右邊多了一個孤 立p區(qū)084，因此Vcc的值可以比圖10的高。當然，這里的最佳變摻 雜區(qū)(包含063, 064， 061)在表面的距離可以比圖10的稍短，使得有 更多的電壓降落在此區(qū)之外到p+區(qū)072的范圍之內(nèi)。以上的方法都是用孤立的p區(qū)直接產(chǎn)生對作為低壓電源的電容充電 的方法。這種方法在實際使用中可能有充電電流過大或過小的缺點。為 此，本發(fā)明還提供了利用這種孤立p區(qū)的電位去控制一種MOS器件來 得到低壓電源的方法。圖12示意地表示本發(fā)明利用一個電位比S端高的浮p區(qū)來提供一 個柵電壓，使S端所聯(lián)接的主結(jié)中的n區(qū)充電到比主結(jié)高的情形。該圖分隔線的左部是n-VDMOS，圖中001是VDMOS的漏區(qū) (11+-襯底區(qū))，它與漏電極D在底部相聯(lián)。圖中的002是iT型漂移區(qū)。003是源體區(qū)，它與源電極S在頂部相聯(lián)。從003右邊開始向右直到圖 外是結(jié)邊緣區(qū)。此結(jié)邊緣區(qū)中有一個浮p區(qū)004。為了方便起見，我們 設VDMOS的源電極S的電位為0，在漏電極D的電壓Vds從零加到使 003與004間的n區(qū)全耗盡后，004會感應出一個正電壓，這個正電壓 經(jīng)過浮p區(qū)頂部的電極007和聯(lián)線008加到一個柵極006，其下面有一 個絕緣層009，用以將其與半導體隔開。此柵極006覆蓋了部分005， 部分003及部分002的頂部。這樣就構(gòu)成了一個以部分002為漏區(qū)， 005為源區(qū)并以003為源體區(qū)的n-MOS。當Vos大到一定程度時，004 的電位會大到使得與其等電位的006之下的003區(qū)產(chǎn)生反型n溝道區(qū)。 n-MOS此時導通，有電子從005區(qū)流向002區(qū)，使005區(qū)帶正電位，它就產(chǎn)生了低壓電源，其電壓為VoD。圖12中的輸出電壓Vdd是在一個n區(qū)005上提供的。如果V卯過 高，則n區(qū)005與p區(qū)003之間的反偏壓過高，從而這兩區(qū)之間容易擊 穿。為此，可將低壓電源的輸出端裝在另一個浮p區(qū)內(nèi)，如圖13所 示。圖13中的p區(qū)094就是這個輸出的電源區(qū)。當Vds大到使Vdd大 于零時，浮p區(qū)004有一個電位，它加在柵電極006上，006的下面有 一層009的絕緣層，它在下邊與半導體002的部分表面緊貼，當006的 電位大到使其下面的p型區(qū)094的表面反型時，則有電子從n+區(qū)095通 過反型的溝道流向襯底002，從而使VuD有正電壓，這就是以S電極為 參考點的正電壓源。如果VDD的電壓或其輸出電流過大，可以調(diào)整柵 006的電位。在該圖中，這個電位調(diào)整的方法是將浮p區(qū)004通過電極 007與聯(lián)接電極S的p區(qū)003中的n+區(qū)098相聯(lián)。098與電極S間有一 個n-MOS，其源區(qū)為n+區(qū)099，漏區(qū)為098, p+區(qū)100構(gòu)成源體區(qū)接 觸。柵絕緣層是093，柵是092，其上有電極091。 091的電位是通過其 它未顯示在該圖中的電路產(chǎn)生的。當091的電位提高到一定程度時，此 n-MOS導通，使浮p區(qū)004的電位下降，這會使Vdd下降。p+區(qū)096 是為浮p區(qū)094接觸而用，095和096上有導體097聯(lián)接到電極Vm)。本專利所述的浮p區(qū)不僅可方文在VDMOS工作區(qū)的一側(cè)，而且也可以放在相鄰的VDMOS的單元之間。如圖14所示，該圖的兩條虛線 之外是VDMOS，圖中p區(qū)003代表源體區(qū)，022代表n+源區(qū)，023代 表柵氧化層(或其它柵絕緣層)，024代表柵。兩條虛線之內(nèi)是和圖12 完全一樣的。p區(qū)004兩邊的003都是加在最低的電壓處。當Vds大到 使此兩區(qū)邊上的iT區(qū)的耗盡區(qū)之一達到004的邊緣時，004就會感應出 相對于它們?yōu)檎碾妷?。此正電壓超過003區(qū)表面的閾電壓時，Vm)處 就會充電。這個效果和圖12那里所敘述一樣。不僅在VDMOS中可以用浮區(qū)得到低壓電源，在LDMOS中同樣 可以得到。圖15示出一個n-LDMOS的情形。該圖中從源電極S到漏 電極D的部分均為采取了文獻[3j的方法形成的n-LDMOS，各區(qū)的情形 和圖6中所示的n-LDMOS—樣。由于源電極S所聯(lián)接區(qū)的p區(qū)電位均 為零，當Vus大到使其間的iT區(qū)002耗盡時，浮p區(qū)004開始產(chǎn)生相對 于S為正的電壓。此電壓通過電極007和引線008聯(lián)接到一個柵極 006，柵極006之下有一個柵絕緣層009，由于柵006覆蓋了部分源區(qū) 005，部分iT區(qū)002的表面及這兩者之間的p區(qū)003，于是就形成了一 個以005為源區(qū)，003為源體區(qū)，002為漏區(qū)的n-MOS。當柵極006對 003的電壓超過閾值電壓時，該n-MOS導通，使得n區(qū)005可以有電 壓Vdd愉出。在n-LDMOS和n-VDMOS并聯(lián)的結(jié)構(gòu)中也可用上述的方法產(chǎn)生低 壓電源VDD。圖16示出了一個這樣的情形。該圖左邊的虛線以左是n-LDMOS，右邊的虛線以右是n-VDMOS。這里在n-LDMOS的源體區(qū) 003內(nèi)同時設置了一個產(chǎn)生Vdd的n-MOS的源區(qū)005，其上引出了低壓 電源Vm)，此n-MOS的柵絕緣層是009，其上有柵電極006，它通過導 線008與浮p區(qū)004的電極接觸007相聯(lián)，產(chǎn)生vdd電壓源的原理和圖 15 —樣。利用浮p區(qū)還可建立驅(qū)動圖騰柱中高側(cè)器件及低側(cè)器件分別所用的 驅(qū)動電路所需的電源。圖17 (a)表示用一個高壓n-VDMOS 111及一 個高壓n-LDMOS 112構(gòu)成的圖騰柱及它們的驅(qū)動電路113及114。圖 中D、 S及G分別代表漏電極、源電極及柵電極，注腳H及L分別代表高側(cè)管及低側(cè)管。高側(cè)管與低側(cè)管串接聯(lián)到高壓V。兩管相接之點稱 為盆(tub)。在高側(cè)管與低側(cè)管作交替開關(guān)的狀態(tài)下，盆的電位或接近 于V，或接近于零。輸出到負栽的電流的一個端口是盆；另一個是標為"0"的端口，或標為"V"的端口。高側(cè)管與低側(cè)管各自在其柵對源的 電壓為零時為關(guān)斷。為了使高側(cè)管作開啟動作，有一個高側(cè)驅(qū)動用的低 壓電路113,使高側(cè)管的柵對盆有一個正的電壓。同樣地，為了使低側(cè) 管作開啟動作，有一個低側(cè)驅(qū)動用的低壓電路114，使低側(cè)管的柵對標 為"0"的端有一個正的電壓。顯然，這兩個低壓電路各需要一個對"0"端為正電壓的電源116，和對盆為正電壓的電源115。圖中這兩個 電源115及116分別用電容器CH及CL表示，其上的電壓分別用V。d及 Vcc表示。圖17 (b)表示17 (a)中的111和112做在一個芯片上的方法。 該圖中n-LDMOS是按照參考文獻[3I所做，圖17 ( b )左側(cè)的虛點線代 表n-LDMOS的中心線，其右邊直到虛線部分是n-LDMOS的三個單 元。其中，p區(qū)003是n-LDMOS的源體區(qū)，n區(qū)123是電子漂移區(qū)， 它和p區(qū)126及p區(qū)121共同構(gòu)成了表面耐壓區(qū)。p區(qū)126在靠近源電 極Sl的部分可用外導線與其相聯(lián)，或像圖8 (b)那樣在某些區(qū)域直接 和SL附近的p區(qū)003相聯(lián)接。此n-LDMOS柵電極Gt有導體128構(gòu)成 柵，其下有127構(gòu)成柵絕緣層，柵區(qū)覆蓋了部分源區(qū)124，漂移區(qū)123 及p區(qū)003的表面。漏電極Dt則是做在n漂移區(qū)123離源區(qū)最遠的地 方。該圖采用了三個n-LDMOS并聯(lián)，其實采用一個或兩個或多數(shù)個都 是可以的。虛線的右側(cè)代表n-VDMOS，這里有二個單元的VDMOS并 聯(lián)。它們的源區(qū)是125,源體區(qū)是122,其上均聯(lián)有源電極SH。柵電極 GH聯(lián)有導體130為柵，其下面有柵絕緣層129。 n-VDMOS的漏電極 Dh則是在村底的下表面。圖的右邊斷面之外是結(jié)邊緣部分。產(chǎn)生圖17 (a)示出的對St為正電壓及對SH為正電壓的兩個電源 的方法示意地示出于圖17 (c)中。圖17 (c)是把圖17 (a)中的111 和112以及產(chǎn)生Vdd和Vcc所用浮p區(qū)都做在一個芯片上的方法。這里兩個外接電容Ct及CH就是用作圖17 (a)中116及115用的。它們分 別由電位各比Sl及Sh高的浮p區(qū)135和浮p區(qū)138通過各自內(nèi)部的n 區(qū)136和n區(qū)139所形成的二極管來充電。導體137與140分別聯(lián)接n 區(qū)136和n區(qū)139到電極Vcc和VDD。利用浮區(qū)還可產(chǎn)生用于如圖18 (a)所示的CMOS的兩個驅(qū)動電路的兩個電源。它們相對于兩個源區(qū)聯(lián)結(jié)處各為正電壓VuD及負電壓Vcc。該圖中151為高側(cè)n-MOS管，152為低側(cè)p-MOS管，兩管相接 之處稱為盆(tub)。在高側(cè)管與低側(cè)管作交替開關(guān)的狀態(tài)下，盆的電位 Vhb或接近于V (即襯底的電位)或接近于零。輸出到負載的電流是盆 與"0"兩個端口，或盆與"V"兩個端口。為了使高側(cè)管作開關(guān)動作， 有一個高側(cè)驅(qū)動用的低壓電路153,使高側(cè)管的柵相對于盆可以有一個 正的電壓或是接近于零的電壓。同樣地，為了使低側(cè)管作開關(guān)動作，有 一個低側(cè)驅(qū)動用的低壓電路154,使低側(cè)管的柵相對于盆可以有一個或 是負的電壓或是接近于零的電壓。顯然，這兩個低壓電路各需要一個對 盆為負電壓的電源156和對盆為正電壓的電源155。圖中這兩個電源 156及155分別用電容器Cl及Ch表示。圖18 (b)示意地表示一個產(chǎn)生這兩個對盆有正、負電壓的電源的 方法。該圖最右邊的二極管166的陰極有聯(lián)線172。此聯(lián)線的右邊通過 一個電阻或器件聯(lián)接到圖18 (a)的"0"端(未在此圖中畫出)，它使 浮p區(qū)161有一個對襯底的負電壓。該圖最左邊是與其外面的結(jié)邊緣耐 壓區(qū)相聯(lián)接。于是各個浮p區(qū)的電位的值依161、 162、 163、 164的次 序而上升在164的頂部未耗盡區(qū)域有電極175通過聯(lián)線171與一個柵 169相聯(lián)，169之下有絕緣層170, 169與170覆蓋了部分002的表面及 163的表面，還覆蓋到163的表面n+區(qū)173，此n+區(qū)與其旁的p+區(qū)174 有歐姆接觸相聯(lián)，且聯(lián)到二極管165的陽極。這里在柵電極的電位高于 p區(qū)163的閾值電壓時，電子可以從n+區(qū)173經(jīng)p區(qū)163在表面的反型 層而流向iT區(qū)002而最后到達"V"端。也就是說，可以有一個電流從 "V"端經(jīng)二極管165而對外接電容Ch充屯。此充電電流也對外接電 容C^充電而最后經(jīng)二極管166和路徑172而流向"0"端。電容Cl和20電容CH相聯(lián)接處是和作為盆或盆的一部分的浮區(qū)162相聯(lián)接的。正電壓源CH的電壓值Vj)D及負電壓源CL的電壓值Vcc不僅可以由浮區(qū)之間的距離及浮區(qū)摻雜分布來決定，還可以從另外的電路加以控制。例如，當電壓VoD過高時，可將171與162間形成一個旁路，使柵 169對源襯底163的電壓低于n-MOS的閾電壓，從而充電被關(guān)斷。反 之，當VuD過低時，則不形成此旁路，使電容CH充電。對電容C^的電 壓控制也可以采用類似的方法。當圖18 (a)中的高側(cè)管151導通時，盆162的電位接近于V,這 時浮區(qū)163反而比盆162的電位低，從而電容CH的電荷會經(jīng)過163而 流向162。所以采用了一個二極管165。同樣地，為了防止Ct電荷的泄 漏，在該圖中采用了一個二極管166。當然，這些二極管也可做在浮區(qū) 內(nèi)部。圖18 (b)的左側(cè)是聯(lián)到電位為V的結(jié)邊緣耐壓區(qū)。這有許多類方 法可以實現(xiàn)。其一是如圖18(c)所示，它采用了文獻[3所提出的結(jié) 構(gòu)。此圖中已包括了圖18 (b)中的164，其中n+區(qū)180與襯底有相同 的電位，為V。圖18 (b)的右側(cè)聯(lián)于到"0"端的器件也可按照文獻[3的方法做 成一個器件。圖18 (d)是一種所做器件的例子。在該圖中，表面耐壓 區(qū)是由p區(qū)121、 p區(qū)126和此兩p區(qū)間的n區(qū)123構(gòu)成。在n區(qū)123 最左邊的表面及其和兩旁p區(qū)的部分的表面上有一個絕緣層188，其上 有柵187，它有導線189和電極接觸190相聯(lián)。該柵187使其下形成一 個p-MOS，其源區(qū)為p+區(qū)185,它與源體區(qū)123在表面通過n+區(qū)186 及歐姆接觸相聯(lián)，該接觸有導線172相聯(lián)，它也是圖18 (b)中的導線 172。該p-MOS的漏區(qū)為p區(qū)121最左邊的表面。如果忽略圖18 (b) 中二極管166的壓降，那么源區(qū)185的電位顯然低于p區(qū)181的電位， 即柵源電壓是負的。因此在正確的設計下，該p-MOS可導通。從而有 一個電流從172流向185,再經(jīng)p-MOS、 121區(qū)和003區(qū)，最后流向 "0"端。注意，這里又一次利用了浮p區(qū)(181)作為一個MOS器件的柵電壓的來源。圖18 (b)、圖18 (c)及圖18 (d)合并起來，構(gòu)成了圖19，再加 另設的控制電路，可以很好地產(chǎn)生一個對盆既有正電壓的電源，也有負 電壓的電源。圖19中的200是一個厚的絕緣層(例如是一個場氧層)， 其目的是為了防止薄的絕緣層188之上的導體在其邊界處的下方產(chǎn)生過 強的電場。圖20是一個利用通常浮空場限環(huán)的方法來構(gòu)成圖18 (b)中的左 邊聯(lián)到電位為V的襯底的結(jié)邊緣方法。浮p區(qū)195、 196、 197、 198和 199都是浮空場限環(huán)，甚至圖18 (b)中的浮p區(qū)164也可以是浮空場 限環(huán)。盡管從圖12開始所述的情形均是用浮p區(qū)的電壓作柵電壓，控制 用來產(chǎn)生低壓電源的器件，器件均為MOS。不言而喻，這個方法也可 用于其它不是MOS的器件。例如，浮p區(qū)聯(lián)接到JFET的柵。更有甚 者，浮p區(qū)還可聯(lián)接到雙極型器件的基區(qū)。顯然，這個方法是可以類推 到其它器件的。上述各例中所有的n型區(qū)與所有的p型區(qū)當然均可對換，對換后成為一種相反導電類型的器件。此外，所述柵絕緣層當然也可以是Si02。需要指出的是，雖然在上述實施例中都以高壓半導體器件為例進行 描述，但是，本領(lǐng)域的技術(shù)人員應當理解，上述高壓和低壓是相對概 念。本發(fā)明同樣可以應用于中壓或者低壓的半導體器件，并產(chǎn)生相對低 壓的電源輸出。以上對本發(fā)明采用與其它聯(lián)接有電極的區(qū)無接觸的周圍是反型的區(qū) 來形成低壓電源作了許多應用的例子。顯然，對于熟悉本領(lǐng)域的技術(shù)人 員而言，還可以在本發(fā)明的思想下，做出其它許多應用例子而不超過本 發(fā)明的權(quán)利要求。本發(fā)明提供了在一個以第一種導電類型的半導體為襯底的含有高壓 器件的芯片中、用一個在表面的第二種導電類型的半導體的孤立的區(qū)的 電位直接作為低壓電源的 一個輸出端、或作為 一個晶體管的控制極的電 壓間接地控制一個向低壓電源提供輸出電流的器件和方法。低壓電源的另一個輸出端可以是外加高電壓于高壓器件的兩端中的任一個端、也可 以是一個浮動端。此方法不僅可供低壓電源于只含一個高壓器件的功率 集成電路中的低壓集成電路用，也可供低壓電源于含高側(cè)高壓器件和低側(cè)高壓器件的圖騰柱接法的功率集成電路或CMOS接法的功率集成電 路中的低壓集成電路用。由于不需要制造耗盡型的器件，從而減少了工 藝制造的成本。本發(fā)明的描述是為了示例和描述起見而給出的，而并不是無遺漏的 或者將本發(fā)明限于所公開的形式。很多修改和變化對于本領(lǐng)域的普通技術(shù)人員而言是顯然的。選擇和描述實施例是為了更好說明本發(fā)明的原理 和實際應用，并且使本領(lǐng)域的普通技術(shù)人員能夠理解本發(fā)明從而設計適 于特定用途的帶有各種修改的各種實施例。
權(quán)利要求
1. 一種半導體器件，包含第一種導電類型的襯底和位于所述半導體器件的第一主表面下的至少一個第二種導電類型的第一區(qū)，外加反向電壓是加于所述第一種導電類型的襯底和所述第二種導電類型的第一區(qū)之間，其特征在于，在所述半導體器件的第一主表面下，還有一個或一個以上不與任何一個第二種導電類型的第一區(qū)相聯(lián)接的第二種導電類型的第二區(qū)；在外加反向電壓下，至少一個所述第二種導電類型的第二區(qū)不但在第一主表面外均被襯底的耗盡區(qū)所包圍，而且還有具有中間電位的、未耗盡的中性區(qū)，所述第二種導電類型的第二區(qū)的中性區(qū)的電位值處于第一種導電類型的襯底中的中性區(qū)的電位和第二種導電類型的第一區(qū)的中性區(qū)的電位之間；所述第二種導電類型的第二區(qū)的中性區(qū)的頂部聯(lián)有電極；所述第二種導電類型的第二區(qū)的中性區(qū)用作低壓電源的一個輸出端，而所述低壓電源的另一個輸出端是除所述第二種導電類型的第二區(qū)的中性區(qū)之外的任意一個中性區(qū)；或者，所述第二種導電類型的第二區(qū)的中性區(qū)和一半導體裝置的輸入端聯(lián)接，所述半導體裝置的輸出端作為低壓電源的一個輸出端，所述低壓電源的另一個輸出端為除所述第二種導電類型的第二區(qū)的中性區(qū)之外的任意一個中性區(qū)。
2、 根據(jù)權(quán)利要求1所述的半導體器件，其特征在于，所述半導體 裝置是場效應管；所述場效應管的源體區(qū)是除所述第二種導電類型的第 二區(qū)的中性區(qū)之外的、第二種導電類型的區(qū)，在源體區(qū)內(nèi)的源區(qū)是第一 種導電類型的區(qū)，所述場效應管的漏區(qū)是第一種導電類型的襯底；所述 場效應管的輸入端是所述場效應管的柵極，所述場效應管的輸出端是所 述場效應管的源極。
3、 根據(jù)權(quán)利要求1或2所述的半導體器件，其特征在于，所述第二種導電類型的第二區(qū)的中性區(qū)同時聯(lián)接到可控制的電流旁路上，所述 可控制的電流旁路用于改變所述第二種導電類型的第二區(qū)的中性區(qū)的電 位。
4、 根據(jù)權(quán)利要求1或2所述的半導體器件，其特征在于，所述半 導體器件為高壓半導體器件；所述第一種導電類型為N型、所述第二種 導電類型為P型；或者，所述第一種導電類型為P型、所述第二種導電 類型為N型。
5、 根據(jù)權(quán)利要求1所述的半導體器件，其特征在于，在所述低壓 電源的兩個輸出端之間串聯(lián)二極管和電容器，所述電容器的兩端用來供 給低壓集成電路所需的電流。
6、 根據(jù)權(quán)利要求1所述的半導體器件，其特征在于，所述第二種 導電類型的第二區(qū)內(nèi)有第一種導電類型的區(qū)，作為所述低壓電源的一個 輸出端；在所述低壓電源的兩個輸出端之間聯(lián)接電容器。
7、 根據(jù)權(quán)利要求1、 2、 3或6所述的半導體器件，其特征在于， 所述第二種導電類型的第二區(qū)為浮空場限環(huán)。
8、 —種如權(quán)利要求1至7中任意一項所述的半導體器件中提供的 低壓電源，用作控制所述半導體器件的低壓集成電路的電源。
9、 一種如權(quán)利要求1至7中任意一項所述的半導體器件中提供的 低壓電源，用作圖騰柱結(jié)法的第一種導電類型的高側(cè)高壓器件和低側(cè)高 壓器件各自的低壓驅(qū)動電路的兩個低壓電源；其中，所述低側(cè)高壓器件是在表面形成的并聯(lián)的半導體叉指條橫向 MOS單元，具有如權(quán)利要求1所述加有對襯底而言為電壓值最大的第 二種導電類型的第一區(qū)及對襯底而言電壓值可從零變到接近最大電壓的可浮動電壓的區(qū)域；所述低側(cè)高壓器件的低壓驅(qū)動電路的低壓電源來源 區(qū)被一圏第一種導電類型的半導體材料的襯底區(qū)所包圍，所述的包圍圏 又被一圏作為橫向MOS的源體區(qū)的、第二種導電類型的第一區(qū)所包 圍；所述的低側(cè)高壓器件有和源體區(qū)直接聯(lián)結(jié)的第二種導電類型的半導 體材料的第一層，第一層中單位面積內(nèi)有效的第二種導電類型的電離雜 質(zhì)數(shù)，即該層的雜質(zhì)密度，可以隨距離變化，但不超過2D。又不小于 D0，其中Do是同襯底所做單邊突變平行平面結(jié)在最大反偏壓下重摻區(qū) 一側(cè)的耗盡區(qū)內(nèi)的第二種導電類型的雜質(zhì)密度；第一層的上面還覆蓋有 第 一種導電類型的半導體材料的第偶數(shù)次層，此第偶數(shù)次層至少包括一 個第二層，還可有第二種導電類型的半導體材料的奇數(shù)次層，各層是按 從第一層向表面的數(shù)字次序設置；其中除第一層外的其它奇數(shù)次的層與 第二種導電類型的第一區(qū)直接聯(lián)接，或在叉指條的指端與第二種導電類 型的第一區(qū)聯(lián)接，或經(jīng)過能保證電壓降很小的元件與第二種導電類型的 第一區(qū)聯(lián)接；每層在靠近第二種導電類型的第一區(qū)處其電離雜質(zhì)密度不 超過2Dft，在靠近對襯底而言電壓值可從零變到接近最大電壓的可浮動 電壓的區(qū)域處其電離雜質(zhì)密度不超過1.8DQ;所述的低側(cè)高壓器件的總 的有效雜質(zhì)密度，即所有奇數(shù)層的有效雜質(zhì)密度之和減所有偶數(shù)層的有 效雜質(zhì)密度，隨離開第二種導電類型的第一區(qū)的表面距離的增加而從 Do逐漸或階梯式地減小，到對襯底而言電壓值可從零變到接近最大電壓 的可浮動電壓的區(qū)域處接近于零；所述雜質(zhì)密度是指在一個表面范圍 內(nèi)、尺度遠小于同襯底所做單邊突變平行平面結(jié)時在最大反偏壓下襯底 的耗盡區(qū)厚度內(nèi)、其電離雜質(zhì)總量被面積除所得之值；所有各層的厚度的總和小于同襯底所做單邊突變平行平面結(jié)時在最大反偏壓下襯底的耗盡區(qū)厚度；第二種導電類型的第一區(qū)的有效雜質(zhì)密度不小于D。；當所 述半導體叉指條橫向MOS的最大電壓區(qū)的電壓和最小電壓區(qū)的電壓相 接近時，除第一層外，其它各層只有對應于內(nèi)建電勢的微小部分耗盡， 其它大部分區(qū)域均為未耗盡的中性區(qū)；所述半導體叉指條橫向MOS的源區(qū)在第二種導電類型的第一區(qū)內(nèi)，漂移區(qū)為各偶數(shù)次的層，在接近于所述可浮動電壓的區(qū)域處各偶數(shù) 次的層均相互聯(lián)結(jié)并在表面有導體聯(lián)結(jié)構(gòu)成低側(cè)高壓器件的漏極，此漏極亦即盆的電極；所述半導體叉指條橫向MOS在漏極附近被一圏第二 種導電類型的半導體的區(qū)所包圍，所述的包圍圏又被一圏第一種導電類 型的半導體的區(qū)所包圍，然后又被第二種導電類型的半導體的區(qū)所包 圍；所述高側(cè)高壓器件是常規(guī)的縱向MOS,所述高側(cè)高壓器件的源體 區(qū)是與盆聯(lián)結(jié)的第二種導電類型的半導體的區(qū)；高側(cè)高壓器件的低壓驅(qū)動電路的低壓電源來源區(qū)除被一圏第一種導 電類型的半導體材料的襯底區(qū)所包圍外，所述的包圍圏又被縱向MOS 的各單元的源體區(qū)所包圍，或一部分被縱向MOS的一些單元的源體區(qū) 所包圍，剩余的部分被低側(cè)高壓器件在靠近高側(cè)高壓器件處的第一種導 電類型的半導體襯底區(qū)所包圍。
全文摘要
本發(fā)明公開了一種半導體器件及其提供的低壓電源的應用。在以第一種導電類型的半導體為襯底的含有高壓器件的芯片中，用在表面的第二種導電類型的半導體的孤立的區(qū)的電位直接作為低壓電源的一個輸出端，或作為一個晶體管的控制極的電壓間接地控制一個向低壓電源提供輸出電流的器件和方法。低壓電源的另一個輸出端可以是外加高電壓于高壓器件的兩端中的任一個端也可以是一個浮動端。此方法不僅可供低壓電源于只含一個高壓器件的功率集成電路中的低壓集成電路用，也可供低壓電源于含高側(cè)高壓器件和低側(cè)高壓器件的圖騰柱接法的功率集成電路或CMOS接法的功率集成電路中的低壓集成電路用。由于不需要制造耗盡型的器件，減少了工藝制造的成本。
文檔編號H01L27/04GK101281907SQ200810097388
公開日2008年10月8日 申請日期2008年5月14日 優(yōu)先權(quán)日2008年5月14日
發(fā)明者陳星弼 申請人:電子科技大學