專利名稱：芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種芯片封裝結(jié)構(gòu)；特別是一種應(yīng)用堆疊封裝(Package ON Package, POP)技術(shù)的芯片封裝結(jié)構(gòu)。
背景技術(shù)：
在各項電子產(chǎn)品的尺寸愈漸微型化的趨勢下，各項電子產(chǎn)品的內(nèi)部空間愈趨減 少。因此，各家廠商無不致力于壓縮電子產(chǎn)品內(nèi)部元件的尺寸。如何在更小的空間 內(nèi)設(shè)置更多芯片，已成為增加電子產(chǎn)品積集度的一項重要課題。堆疊封裝(Package on Package, PoP)技術(shù)是在芯片封裝結(jié)構(gòu)中疊置多個芯片，以在相同的面積下封 裝設(shè)置多個芯片。借助此種堆疊封裝技術(shù)，芯片封裝結(jié)構(gòu)僅以微幅增加厚度，便能 明顯減縮多個芯片所占據(jù)的面積。因此，堆疊封裝技術(shù)逐漸廣泛應(yīng)用于各項電子產(chǎn) 品中。
然而，于芯片封裝結(jié)構(gòu)中封裝多個芯片，勢必造成單一芯片封裝結(jié)構(gòu)用于連接 其它如印刷電路板(Printed Circuit Board, PCB)的電子元件的接腳數(shù)目大幅增 加。因此，如圖1所示的己知芯片封裝結(jié)構(gòu)1，便同時應(yīng)用了將多個導(dǎo)電球15直 接設(shè)置于基板101的表面上的球柵陣列(Ball Grid Array, BGA)封裝技術(shù)，以提 升用于電性連接的接腳(亦即導(dǎo)電球)數(shù)目。
已知的芯片封裝結(jié)構(gòu)1包含單一基板101、第一芯片111、第二芯片112、多 個導(dǎo)電球15、第一導(dǎo)線部分121、第二導(dǎo)線部分122、第一粘合層131、第二粘合 層132、塑料層141及外部塑料層144。第一芯片111的第一接合面llla部分利用 第一粘合層131黏合于基板101的第二表面101b，并利用第一導(dǎo)線部分121穿過 基板101的貫穿孔101c，以電性連接至基板101的第一表面101a。塑料層141形 成于貫穿孔101c中，并覆蓋部分基板101的第一表面101a，以保護第一導(dǎo)線部分 121與利于封裝制程。第二芯片112的第二相對面112b利用第二粘合層132粘合 于第一芯片的第一相對面lllb。第二芯片112的第二接合面112a利用第二導(dǎo)線部 分122電性連接至基板101的第二表面101b。最后，以外部塑料層144包覆上述結(jié)構(gòu)。
多個導(dǎo)電球15必須避開貫穿孔101c及塑料層141,僅能布置于基板101的第 一表面101a的剩余部分。為封裝多個芯片，基板101開設(shè)了貫穿孔101c，使第一 導(dǎo)線部分121穿過貫穿孔101以電性連接第一芯片111與基板101，避開用于電性 連接第二芯片112與基板101的第二導(dǎo)線部分122。因此，多個導(dǎo)電球15無法布 及基板101完整的第一表面101a，相應(yīng)地縮減了多個導(dǎo)電球15的數(shù)目上限。
綜上所述，現(xiàn)今用于球柵陣列封裝的堆疊封裝技術(shù)，并無法符合有效增加導(dǎo)電 球數(shù)目以增加接腳數(shù)目的需求。有鑒于此，提供一種可封裝多個芯片且可大幅增加 導(dǎo)電球數(shù)目的芯片封裝結(jié)構(gòu)，為此業(yè)界亟待解決的問題。

發(fā)明內(nèi)容
本發(fā)明的一個目的在于提供一種包含有多個芯片的芯片封裝結(jié)構(gòu)，達到同時封 裝多個芯片，且用以設(shè)置多個導(dǎo)電球的基板的表面不需開設(shè)貫穿孔等效益，以合乎 在一定面積下提升芯片封裝結(jié)構(gòu)接腳數(shù)目與疊置更多芯片的趨勢。
為達上述目的，本發(fā)明的芯片封裝結(jié)構(gòu)包含第一基板、第二基板及多個芯片。 利用此第一基板及第二基板，進行多個芯片的堆疊封裝(Package on Package, PoP)，將多個芯片其中之一接合于第一基板上，并通過第一基板的貫穿孔電性連 接第一基板；而多個芯片的其它芯片則接合于其它位置，以與第一基板及第二基板 電性連接。從而，第二基板便不需開設(shè)用于電性連接芯片的貫穿孔，而得以保持完 整表面，令導(dǎo)電球適可布滿上述完整表面，而不需避開如先前技術(shù)所述的貫穿孔。


為讓本發(fā)明的上述目的、技術(shù)特征、和優(yōu)點能更明顯易懂，下文將配合附圖對 本發(fā)明的較佳實施例進行詳細說明，其中
圖1是已知應(yīng)用堆疊封裝技術(shù)的芯片封裝結(jié)構(gòu)剖面示意圖2是本發(fā)明芯片封裝結(jié)構(gòu)第一實施例剖面示意圖3是本發(fā)明芯片封裝結(jié)構(gòu)第二實施例剖面示意圖4是本發(fā)明芯片封裝結(jié)構(gòu)第三實施例剖面示意圖5是本發(fā)明芯片封裝結(jié)構(gòu)第四實施例剖面示意圖；以及
圖6A至圖6H是本發(fā)明芯片封裝結(jié)構(gòu)部分制造流程剖面示意圖。
具體實施例方式
本發(fā)明的芯片封裝結(jié)構(gòu)的基本概念在于，利用二基板，進行多芯片的堆疊封裝 (Package on Package, PoP)，使此二基板的至少其中之一不需要開設(shè)用于電性 連接芯片的貫穿孔，而適可保持完整表面。從而，導(dǎo)電球適可布滿上述完整表面， 而不需避開上述貫穿孔，進行球柵陣列(Ball Grid Array, BGA)封裝，球柵的數(shù) 目量可大幅提升，以因應(yīng)在一定面積下提升芯片封裝結(jié)構(gòu)接腳數(shù)目的趨勢。
如圖2的部分所示，本發(fā)明的芯片封裝結(jié)構(gòu)2整體而言至少包含第一基板201、 第二基板202、多個芯片、第一導(dǎo)線部分22K第二導(dǎo)線部分222、第三導(dǎo)線部分 223、第四導(dǎo)線部分224、第一粘合層231、第二粘合層232、第三粘合層233、第 四粘合層234、第一塑料層241以及第二塑料層242。多個芯片包含第一芯片211、 第二芯片212、第三芯片213。第一基板201具有第一表面201a、第二表面201b 及貫穿孔201c。第二基板202則包含第三表面202a、第四表面202b及多個導(dǎo)電球 25。第一芯片211包含第一接合面211a、第一相對面211b。第二芯片212具有第 二接合面212a及第二相對面212b。第三芯片213具有第三接合面213a及第三相 對面213b。
整體而言，第一芯片211覆蓋第一基板201的貫穿孔201c，并利用導(dǎo)線穿過 貫穿孔201c，通過焊墊以與第一基板201的第一表面201a電性連接，且第一芯片 211利用粘合層接合于第一基板201的第二表面201b。第二基板201的第三表面 201a,其與第一基板201的第一表面201a及第二表面201b其中之一相對且相互接 合。而第一表面201a及第二表面201b的另一個再借助導(dǎo)線及焊墊電性連接第三表 面201a。因此，多個導(dǎo)電球25便可布滿設(shè)置于第二基板202的第四表面202b上， 從而提升接腳數(shù)目，進而避免如己知的芯片封裝結(jié)構(gòu)1中，為了遷就具有貫穿孔 101c的基板101，而減少導(dǎo)電球15的數(shù)量，如圖1所示。最后，芯片封裝結(jié)構(gòu)2 的第二基板202以上的各項元件再以塑料層包覆，以保護整個芯片封裝結(jié)構(gòu)2結(jié)構(gòu)。
本發(fā)明的第一實施例即如圖2所示。于本實施例的芯片封裝結(jié)構(gòu)2中，第一基 板201的第二表面201b與第二基板202的第三表面202a相對。第一芯片211的第 一接合面211a借助第一粘合層231接合于第一基板201的第二表面201b，且第一 接合面211a覆蓋第一基板201的貫穿孔201c。此外，第一導(dǎo)線部分221穿過貫穿 孔201c，電性連接第一芯片211的第一接合面211a與第一基板201的第一表面 201a。
第一塑料層241包覆第一芯片211，并設(shè)置于第二基板202的第三表面202a上的第二粘合層232及第一基板201間。第一塑料層241接合第二粘合層232與第 一基板201的第二表面201b。換言之，亦即借助第一塑料層241及第二粘合層232 接合第一基板201與第二基板202，以固定第一基板201與第二基板202。
第二塑料層242灌注并設(shè)置于貫穿孔201c中，局部覆蓋第一基板201的第一 表面201a。除第二塑料層242之外，第三粘合層233及第二芯片212亦先后設(shè)置 于第一基板201的上方。
更具體說，第三粘合層233適以粘合第一基板201上方的第二塑料層242與第 二芯片212的第二相對面212b。而另一方面，第二塑料層242至少設(shè)置于第三粘 合層233及第一基板201間，因此第二塑料層242適以接合第三粘合層233與第一 表面201a。借助第三粘合層233及第二塑料層242接合第二芯片212的第二相對 面212b與第一基板201的第一表面201a，進而便能使第二芯片212與第一基板201 接合。此外，第二芯片212并借助第三導(dǎo)線部分223，電性連接第二芯片212的第 二接合面212a與第一基板201的第一表面201a。
第三芯片213的第三相對面213b借助第四粘合層234與第一芯片211的第一 相對面211b相互接合；另一方面，第三芯片213的第三接合面213a與第一塑料層 241相鄰，受到第一塑料層241的包覆。此外，第三芯片213的第三接合面213a 還借助芯片封裝結(jié)構(gòu)2的第四導(dǎo)線部分224，電性連接至第一基板201的第二表面 201b。于本實施例中，芯片封裝結(jié)構(gòu)2包含第三芯片213。然而，于其它實施態(tài)樣 中，芯片封裝結(jié)構(gòu)2可不包含第三芯片213，甚至包含其它不同設(shè)置方式的芯片。
第一基板201與第二基板202間，除了上述借助第一塑料層241及第二粘合層 232連接粘合外，第一基板201的第一表面201a還借助第二導(dǎo)線部分222電性連 接至第二基板202的第三表面202a。至此，第二基板202的第三表面202a上方的 結(jié)構(gòu)(不含導(dǎo)線)，由上至下分別為第二芯片212、第三粘合層233、第二塑料層 242、第一基板201、第一粘合層231、第一芯片211、第四粘合層234、第三芯片 213、第一塑料層241、第二粘合層232，且第一塑料層241介于第一基板201、第 一粘合層231、第一芯片211、第四粘合層234、第三芯片213之下，第二粘合層 232之上。最后，以外部塑料層244包覆第二基板202的第三表面202a上方的結(jié) 構(gòu)，避免導(dǎo)線、芯片或基板外露，而形成完整的封裝。
多個導(dǎo)電球25設(shè)置于第二基板202的第四表面202b之下，第一芯片211通過 第一導(dǎo)線部分221、第一基板201、第二導(dǎo)線部分222及第二基板202電性連接至 相對應(yīng)的導(dǎo)電球25。相同地，第二芯片212通過第三導(dǎo)線部分223、第一基板201、第二導(dǎo)線部分222及第二基板202電性連接至相對應(yīng)的導(dǎo)電球25。同樣地，第三 芯片213通過第四導(dǎo)線部分224、第一基板201、第二導(dǎo)線部分222及第二基板202 電性連接至相對應(yīng)的導(dǎo)電球25。
本發(fā)明的第二實施例是如圖3所示。于本實施例的芯片封裝結(jié)構(gòu)3中，其具有 與第一實施例的芯片封裝結(jié)構(gòu)2相同的元件組成，然而不同于第一實施例的是部分 元件間的上下相對位置倒置。具體說，除了導(dǎo)線之外，本實施例的第三芯片213、 第四粘合層234、第一芯片211、第一粘合層231、第一基板201、第二塑料層242、 第三粘合層233、第二芯片212等元件設(shè)置順序，是為第一實施例中相同元件上下 倒置。
更具體說，本實施例中，芯片封裝結(jié)構(gòu)3的第二基板202的第三表面202a是 與第一基板201的第一表面201a相對(而非與第一基板201的第二表面201b相對)， 且第二表面201b借助第二導(dǎo)線部分222電性連接至第三表面202a(而非第一表面 201a借助第二導(dǎo)線部分222電性連接至第三表面202a)。
換言之，第一芯片211、第二芯片212、第三芯片213、第一導(dǎo)線部分221、第 三導(dǎo)線部分223、第四導(dǎo)線部分224、第一粘合層231、第三粘合層233、第四粘合 層234及第二塑料層242與第一基板201間的相對關(guān)系皆與第一實施例相同。多個 導(dǎo)電球25亦同樣設(shè)置于第二基板的第四表面202b上。
簡言之，第二實施例中，芯片封裝結(jié)構(gòu)3相對于第一實施例的芯片封裝結(jié)構(gòu)的 特征，是接合于第一基板201的各元件相對于第二基板202倒置，并接合于第二基 板202上。因此，第二導(dǎo)線部分222是電性連接第一基板201的上表面(即本實施 例的第二表面201b)與第二基板202。第一塑料層241同樣設(shè)置于第一基板201 與第二基板202間，第二粘合層232同樣粘合第一塑料層241與第二基板202的第 三表面202a，然而第一塑料層241是包覆第二芯片212，并借助第二粘合層232 接合第一基板201的第一表面201a與第二基板202的第三表面202a(而非接合第 二表面201b與第三表面202a)。
本實施例的其它結(jié)構(gòu)相同于第一實施例，在此不另贅述。因此，本實施例的芯 片封裝結(jié)構(gòu)3中，由上至下的結(jié)構(gòu)(不含導(dǎo)線)分別為外部塑料層244、第三芯片 213、第四粘合層234、第一芯片211、第一粘合層231、第一基板201、第二塑料 層242、第三粘合層233、第二芯片212、第一塑料層241、第二粘合層232、第二 基板202。
本發(fā)明的第三實施例請參考圖4，于此實施例中，芯片封裝結(jié)構(gòu)4至少包含第一基板201、第二基板202、多個芯片、第一導(dǎo)線部分221、第二導(dǎo)線部分222、第 三導(dǎo)線部分223、第五導(dǎo)線部分225、第一粘合層231、第二粘合層232、第三粘合 層233、第五粘合層235、第一塑料層241、第二塑料層242、第三塑料層243以及 外部塑料層244。多個芯片包含第一芯片211、第二芯片212、第四芯片214。第一 基板201具有第一表面201a、第二表面201b及貫穿孔201c。第二基板202則包含 第三表面202a、第四表面202b及多個導(dǎo)電球25。第一芯片211包含第一接合面 211a、第一相對面211b。第二芯片212具有第二接合面212a及第二相對面212b。 第四芯片214具有第四接合面214a及第四相對面214b。
亦即，芯片封裝結(jié)構(gòu)4相似于第一實施例的芯片封裝結(jié)構(gòu)2，但不包含第一實 施例的芯片封裝結(jié)構(gòu)2的第三芯片213、粘合第三芯片213與第一基板201的第四 粘合層234、電性連接第三芯片213與第一基板201的第四導(dǎo)線部分224。此外， 第三實施例的芯片封裝結(jié)構(gòu)4相較于第一實施例的芯片封裝結(jié)構(gòu)2另包含第四芯片 214、第五導(dǎo)線部分225、第五黏合層235及第三塑料層243。
其中，第一基板201、第一芯片211、第二芯片212、第一導(dǎo)線部分221、第二 導(dǎo)線部分222、第三導(dǎo)線部分223、第一粘合層231、第三粘合層233、第二塑料層 242等元件的相對連接位置是與第一實施例的芯片封裝結(jié)構(gòu)2相對應(yīng)的元件相同， 故在此不另贅述。
第四芯片214的第四相對面214b借助第五粘合層235與第二基板202的第三 表面202a相互接合；此外，第四芯片214的第四接合面214a還借助芯片封裝結(jié)構(gòu) 4的第五導(dǎo)線部分225，電性連接第四芯片214的第四接合面214a與第二基板202 的第三表面202a，使第四芯片214通過第五導(dǎo)線部分225及第二基板202，電性連 接設(shè)置于第二基板202的第四表面202b上的相對應(yīng)多個導(dǎo)電球25。
另一方面，第四芯片214的第四接合面214a與第三塑料層243相鄰。第三塑 料層243適以包覆上述第四芯片214、第五粘合層235及第五導(dǎo)線部分225。第二 粘合層232則設(shè)置于第三塑料層243之上，亦即第三塑料層243設(shè)置于第二粘合層 232及第二基板202間，并接合第二粘合層232與第二基板202的第三表面202a。
第三實施例的芯片封裝結(jié)構(gòu)4中，通過第二粘合層232，便能將相似于第一實 施例的第一基板201、第一芯片211、第二芯片212、第一導(dǎo)線部分221、第三導(dǎo)線 部分223、第一粘合層231、第三粘合層233及第二塑料層242所形成的結(jié)構(gòu)接合 于第三塑料層243上。
相似于第一實施例，第一基板201的第二表面201b是相對并接合于第二基板202的第三表面202a,且第一基板201的第一表面201a通過第二導(dǎo)線部分222電 性連接第二基板202的第三表面202a。至此，第二基板202的第三表面202a上方 的結(jié)構(gòu)(不含導(dǎo)線)，由上至下分別為第二芯片212、第三粘合層233、第二塑料 層242、第一基板201、第一粘合層231、第一芯片211、第一塑料層241、第二粘 合層232、第三塑料層243、第四芯片214以及第五粘合層235;且第一塑料層241 介于第一基板201、第一粘合層231、第一芯片211之下，第二粘合層232之上； 第三塑料層243則介于第二粘合層232之下，第四芯片214、第五粘合層235及第 二基板202之上。最后，以外部塑料層244包覆第二基板202的第三表面202a上 方的結(jié)構(gòu)，避免導(dǎo)線、芯片或基板外露，而形成完整的封裝。
本發(fā)明的第四實施例是芯片封裝結(jié)構(gòu)5，其剖面示意圖是如圖5所示。芯片封 裝結(jié)構(gòu)5具有與第三實施例的芯片封裝結(jié)構(gòu)3相同的元件組成，然而不同于第三實 施例的是，本實施例的第一芯片211、第一粘合層231、第一基板201、第二塑料 層242、第三粘合層233、第二芯片212等元件設(shè)置順序，是第三實施例相同元件 上下倒置。
以其它角度予以觀察，第一芯片211、第一粘合層231、第一基板201、第二 塑料層242、第三粘合層233以及第二芯片212間設(shè)置的相對關(guān)系皆相似于第二實 施例。再者，本實施例的芯片封裝結(jié)構(gòu)5中，第一基板201的第一表面201a是與 第二基板202的第三表面202a相對(而非第一基板201的第二表面201b與第三表 面202a相對)，且第一基板201的第二表面201b是借助第二導(dǎo)線部分222電性連 接第三表面202a(而非第一表面201a借助第二導(dǎo)線部分222電性連接第三表面 202a)。
相似于第三實施例且不同于第二實施例的是，第四實施例的芯片封裝結(jié)構(gòu)5 包含第四芯片214、第五導(dǎo)線部分225、第五粘合層235及第三塑料層243，且不 包含第三芯片213、第四導(dǎo)線部分224及第四粘合層234。
本實施例的芯片封裝結(jié)構(gòu)5中，第二粘合層232以上的各項元件及其相對關(guān)系 與第二實施例相同，且第三塑料層243以下的各項元件及其相對關(guān)系與第三實施例 相同，在此不另贅述。因此，本實施例的芯片封裝結(jié)構(gòu)5中，由上至下的結(jié)構(gòu)(不 含導(dǎo)線)分別為外部塑料層244、第一芯片211、第一粘合層231、第一基板201、 第二塑料層242、第三粘合層233、第二芯片212、第一塑料層241、第二粘合層 232、第三塑料層243、第四芯片214、第五粘合層235及第二基板202。
上述各實施例的各項元件的材料詳述如下導(dǎo)電球的材料較佳是包含錫，然而其它具有導(dǎo)電功能并且適于接合于第二基板的其它材料亦可應(yīng)用于本發(fā)明中。接合
第一芯片與第一基板的第一粘合層的材料較佳是具有B階特性(B-stage)的熱固 性混合物。其它粘合層(第二粘合層、第三粘合層、第四粘合層及第五粘合層)可 為粘合薄膜(Adhesive Film)或具有環(huán)氧樹脂(Epoxy Resin)的粘膠。
以本發(fā)明第一實施例的芯片封裝結(jié)構(gòu)2為例，其部分制造流程請參考圖6A至 圖6H的剖面示意圖。圖6A至圖6H例示了第一芯片211、第二芯片212、第一基板 201、第二基板202及多個導(dǎo)電球25相互接合及電性連接的制造流程。首先，如圖 6A所示，將第一芯片211的第一接合面211a通過第一粘合層231粘合于第一基板 201的第二表面201b上，第一芯片211適可覆蓋第一基板201的貫穿孔201c。接 著，如圖6B所示，將第一塑料層241形成于第二表面201b上，并包覆第一芯片 211。然后將前述步驟中所形成的結(jié)構(gòu)翻轉(zhuǎn)，使第一表面201a朝上，如圖6C所示。
如圖6D所示，將第一導(dǎo)線部分221穿過貫穿孔201c打線于第一芯片211的第 一接合面211a及第一基板201的第一表面201a，以電性連接第一接合面211a及 第一表面201a。接著，局部形成第二塑料層242于第一基板201的第一表面201a 上及第一基板201的貫穿孔201c中，如圖6E所示。然后如圖6F所示，利用第二 粘合層232將第一基板201下方的第一塑料層241粘合于第二基板202的第三表面 202a上。利用第三粘合層233，將第二芯片212的第二相對面212b粘合于第二塑 料層242上，以接合第二芯片212與第一基板201，如圖6G所示。最后，將第二 導(dǎo)線部分222打線于第一基板201的第一表面201a及第二基板202的第三表面 202a,以電性連接第一基板201與第二基板202;將第三導(dǎo)線部分223打線于第二 芯片212的第二接合面212a及第一基板201的第一表面201a，以電性連接第二芯 片212與第一基板201;再形成外部塑料層244包覆上述結(jié)構(gòu)，如圖6H所示。其 它元件如第三芯片213、第四芯片214的相關(guān)制造流程，于本領(lǐng)域熟知相關(guān)技藝者 應(yīng)可輕易推知。
上述各實施例中，部分結(jié)構(gòu)的組裝連接流程可為相同。舉例而言，第一實施例 至第四實施例的元件第一芯片211、第一粘合層231、第一基板201、第二塑料層 242、第三粘合層233、第二芯片212可先統(tǒng)一連接，再將其正擺或倒置以進行接 下來的粘合封裝步驟，以形成各實施例的芯片封裝結(jié)構(gòu)。
上述各實施例的芯片封裝結(jié)構(gòu)還可封裝有不同于上述各芯片的芯片，亦可于一 個實施樣態(tài)中包含第一芯片至第四芯片，或僅包含上述多個芯片中的第一芯片與剩 余的任一芯片。這種變化，熟知此領(lǐng)域的相關(guān)技術(shù)人員皆可輕易推知并作出相應(yīng)的設(shè)計。因此，上述變化皆于本發(fā)明所主張的權(quán)利范圍中。
上述的實施例僅用來例舉本發(fā)明的實施態(tài)樣，以及闡釋本發(fā)明的技術(shù)特征，并 非用來限制本發(fā)明的保護范疇。任何熟悉本技術(shù)的人員可輕易完成的改變或均等性 的安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利保護范圍應(yīng)以本申請的權(quán)利要求 范圍為準(zhǔn)。
權(quán)利要求
1.一種芯片封裝結(jié)構(gòu)，包含第一基板，具有第一表面、第二表面及貫穿孔；第二基板，具有第三表面，與第一表面及第二表面其中之一相對，第一表面及第二表面的另一個，電性連接至第三表面；以及多個芯片，至少其中之一接合于第二表面，且覆蓋貫穿孔，并通過貫穿孔，與第一表面電性連接。
2. 根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于多個芯片包含 第一芯片，包含第一接合面，接合于第二表面，且覆蓋貫穿孔； 芯片封裝結(jié)構(gòu)另包含第一導(dǎo)線部分，通過貫穿孔，電性連接第一芯片與第一表面；以及 第二導(dǎo)線部分，電性連接于第一表面及第二表面其中之一、與第三表面間。
3. 根據(jù)權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于第二基板還包含多個導(dǎo)電 球及第四表面，這些導(dǎo)電球是設(shè)置于第四表面上。
4. 根據(jù)權(quán)利要求3所述的芯片封裝結(jié)構(gòu)，其特征在于多個芯片還包含 第二芯片，具有第二接合面及第二相對面，第二相對面與第一表面相互接合；以及芯片封裝結(jié)構(gòu)另包含第三導(dǎo)線部分，電性連接第二接合面與第一表面。
5. 根據(jù)權(quán)利要求3所述的芯片封裝結(jié)構(gòu)，其特征在于多個芯片還包含 第三芯片，具有第三接合面及第三相對面，第一芯片還具有第一相對面，第三相對面與第一相對面相互接合；以及 芯片封裝結(jié)構(gòu)另包含第四導(dǎo)線部分，電性連接第三接合面與第二表面。
6. 根據(jù)權(quán)利要求3所述的芯片封裝結(jié)構(gòu)，其特征在于多個芯片還包含 第四芯片，具有第四接合面及第四相對面，第四相對面與第三表面相互接合;以及芯片封裝結(jié)構(gòu)另包含第五導(dǎo)線部分，電性連接第四接合面與第三表面。
7. 根據(jù)權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于還包含第一粘合層及第二 粘合層，第一粘合層適以接合第一接合面與第二表面，且第二粘合層適以接合第一 基板與第二基板。
8. 根據(jù)權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其特征在于還包含第一塑料層，設(shè)置 于第二粘合層及第一基板間，第一塑料層適以接合第二粘合層與第一表面及第二表 面其中之一。
9. 根據(jù)權(quán)利要求4所述的芯片封裝結(jié)構(gòu)，其特征在于還包含第三粘合層，適以 接合第二相對面與第一表面。
10. 根據(jù)權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其特征在于還包含第二塑料層，至 少設(shè)置于第三粘合層及第一基板間，第二塑料層適以接合第三粘合層與第一表面。
11. 根據(jù)權(quán)利要求10所述的芯片封裝結(jié)構(gòu)，其特征在于第二塑料層還設(shè)置于貫 穿孔中。
12. 根據(jù)權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其特征在于還包含第四粘合層，適 以接合第一相對面與第三相對面。
13. 根據(jù)權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于還包含 第一粘合層，適以接合第一接合面與第二表面； 第二粘合層，適以接合第一基板與第二基板；第一塑料層，設(shè)置于第二粘合層及第一基板間，第一塑料層適以接合第二粘合 層與第一表面及第二表面其中之一；以及第五粘合層，適以接合第四相對面及第三表面。
14. 根據(jù)權(quán)利要求13所述的芯片封裝結(jié)構(gòu)，其特征在于還包含第三塑料層，設(shè) 置于第二粘合層及第二基板間，第三塑料層適以接合第二粘合層與第三表面。
15. 根據(jù)權(quán)利要求3所述的芯片封裝結(jié)構(gòu)，其特征在于各導(dǎo)電球的材料包含錫。
16. 根據(jù)權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其特征在于第一粘合層的材料是具 有B階特性的熱固性混合物。
17. 根據(jù)權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其特征在于第二粘合層是粘合薄膜 或具有環(huán)氧樹脂的粘膠。
18. 根據(jù)權(quán)利要求9所述的芯片封裝結(jié)構(gòu)，其特征在于第三粘合層是粘合薄膜 或具有環(huán)氧樹脂的粘膠。
19. 根據(jù)權(quán)利要求12所述的芯片封裝結(jié)構(gòu)，其特征在于第四粘合層是粘合薄膜 或具有環(huán)氧樹脂的粘膠。
20.根據(jù)權(quán)利要求13所述的芯片封裝結(jié)構(gòu)，其特征在于第五粘合層是粘合薄膜 或具有環(huán)氧樹脂的粘膠。
全文摘要
本發(fā)明是一種芯片封裝結(jié)構(gòu)，包含第一基板、第二基板及多個芯片。其中，多個芯片其中之一接合于第一基板上，并通過第一基板的貫穿孔電性連接第一基板。從而，第二基板不需要開設(shè)用于電性連接芯片的貫穿孔，而適可保持完整表面，令導(dǎo)電球布滿上述完整表面。
文檔編號H01L23/488GK101577267SQ20081009588
公開日2009年11月11日 申請日期2008年5月7日 優(yōu)先權(quán)日2008年5月7日
發(fā)明者盧一成, 吳政庭, 張育誠, 王姿婷 申請人:南茂科技股份有限公司