專利名稱：具有雙柵電極的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有雙柵電極的半導(dǎo)體器件及其制造方法。更具體 地，本發(fā)明的實施例涉及用于形成半導(dǎo)體器件的雙柵電極的方法， 其改進了制造生產(chǎn)率以及半導(dǎo)體性能。
背景技術(shù)：
通常，在典型為半導(dǎo)體器件的MOSFET (金屬氧化物半導(dǎo)體場 效應(yīng)晶體管)中，在半導(dǎo)體村底中形成有器件絕緣層，而在相應(yīng)的 半導(dǎo)體襯底上形成有柵電才及，而且形成具有注入到位于4冊電極和器 件隔離層之間的半導(dǎo)體襯底中的摻雜離子的源極區(qū)/漏極區(qū)。
這類具有注入到源才及區(qū)/漏極區(qū)中的p-型摻雜離子的MOSFET 被稱為p-溝道MOSFET (即，PMOS晶體管)，而這類具有注入到 其中的n-型摻雜離子的MOSFET被稱為n-溝道MOSFET (即， NMOS晶體管)。
如上所述，由于具有PMOS和NMOS晶體管的半導(dǎo)體器件具 有兩個柵電極，所以該結(jié)構(gòu)被稱為雙4冊電極結(jié)構(gòu)。 一個4冊電極的作用可通過兩個柵電極來拓寬，并且一個片冊電才及可被其他j冊電極替 代。
此夕卜，相應(yīng)的4冊電才及應(yīng)該具有極好的導(dǎo)電性和高義容點，并且應(yīng) 該易于圖樣化，且因此它們由多晶硅材料形成，這種材料易于被摻 雜有處于較高濃度下的雜質(zhì)，并且能夠在于較高溫度下進行的后續(xù) 熱處理工藝中保持穩(wěn)定的形態(tài)。
圖la至圖lj相繼示出了用于形成半導(dǎo)體器件的雙柵電極的常 ^L方法的工藝4黃截面圖。
首先，如圖la中所示，通過一種方法，諸如沉積，在其上具 有4冊極絕緣層(未示出)的半導(dǎo)體襯底100的整個表面上形成用于 形成一個區(qū)&戈(例如，PMOS區(qū)域)的沖冊電才及的第一多晶^圭層110。
優(yōu)選地，可將LPCVD (低壓化學(xué)氣相沉積)用作相應(yīng)的沉積。
-接下來，如圖lb中所示，通過典型的光刻工藝形成第一光刻 月交圖樣120,以蓋住和限定相應(yīng)的PMOS區(qū)i^。相應(yīng)的光刻工藝可 由光刻膠溶液涂覆、曝光以及顯影的 一 系列工藝步驟組成。
接下來，如圖lc中所示，通過使用將相應(yīng)的第一光刻膠圖樣 120作為蝕刻掩模進行蝕刻來移除沒有被第一光刻膠圖樣120蓋住 而是露出的區(qū)i或的第一多晶《圭層110。
此后，如圖ld中所示，移除已用過的第一光刻月交圖才羊120,隨 之可使用等離子灰化方法。
因此，由剩下的第一多晶硅層在PMOS區(qū)域中形成第一柵電極
110'。接下來，如圖le中所示，通過光刻工藝形成第二光刻膠圖樣 130,以在頂部處蓋住已形成的第一柵電才及110'并對其進行保護。
此后，如圖lf中所示，在NMOS區(qū)域中形成用于形成柵電招_ 的第二多晶硅層140，該NMOS區(qū)域是通過諸如LPCVD的方法形 成在另一側(cè)上的另一區(qū)i或，且因此，形成第二多晶^圭層140，尤其 是在包括沒有被第二光刻膠圖樣130蓋住而是露出的NMOS區(qū)域的 部分中形成第二多晶硅層。
如接下來的圖lg中所示，通過諸如等離子灰化的方法來移除 第二光刻膠圖樣130。
接下來，如圖lh中所示，通過光刻工藝在第一4冊電4及110'和 第二多晶硅層140上形成第三光刻膠圖樣150,以使其彼此隔開， 進而^f又蓋^主和限定NMOS區(qū)i或和PMOS區(qū)i或的第一4冊電4及110'。
此后，如圖li中所示，在保護已形成的第一4冊電才及110'的同時， 通過使用將相應(yīng)的第三光刻月交圖樣150作為蝕刻掩模的RIE方法等 進行蝕刻來移除圍繞NMOS區(qū)域的第二多晶硅層140。
4妄下來，如圖lj中所示，通過諸如等離子灰化的方法移除已用 過的第三光刻月交圖樣150。
因此，由剩下的第二多晶石圭層在NMOS區(qū)i或中形成第二4冊電 極140'。
乂人而，完成雙4冊電4及的形成過禾呈。
然而，上述用于形成半導(dǎo)體器件的雙4冊電^^的傳統(tǒng)方法可能存 在"i午多問題。例如，由于制造工藝的復(fù)雜性降低了制造生產(chǎn)率，這是因為使
用了第一至第三光刻膠圖樣120、 130、 150的三個掩才莫步驟。
特別地，為了改進柵電極110'和140'的導(dǎo)電性，將p-型摻雜離 子注入到PMOS區(qū)域的4冊電才及110'中，并且將n-型摻雜離子注入到 NMOS區(qū)域的4冊電極140'中。但即使在這類離子注入的情形中也使 用了掩模技術(shù)，這部分地由于所執(zhí)行的掩模步驟的次數(shù)而引入了增 加的工藝復(fù)雜性。
此夕卜，PMOS和NMOS區(qū)域的才冊電才及110'和140'老卩是以相同
的方式形成的，且因此對通過每個區(qū)域的不同特性來獲得性能改進 產(chǎn)生了限制。

發(fā)明內(nèi)容
總的來說，本發(fā)明的示例性實施例涉及具有雙柵電極的半導(dǎo)體 器件以及用于形成半導(dǎo)體器件的雙柵電才及的方法。所4皮露的實施例 與現(xiàn)有技術(shù)相比提供了多個優(yōu)點，包括4旦并不限于，通過減少掩模 步驟來改進制造生產(chǎn)率，以及通過制造具有不同厚度和材料狀態(tài)的 PMOS和NMOS區(qū)i戈的斥冊電才及來改進性能。
根據(jù)一個示例性實施例，提出了一種用于形成半導(dǎo)體器件的雙 才冊電才及的方法，該方法包4舌以下步驟在半導(dǎo)體4于底的整個表面上 形成第 一 多晶硅層；在第 一 多晶硅層上形成第 一光刻膠圖樣以蓋住 第一區(qū)域，第一區(qū)域是PMOS區(qū)域和NMOS區(qū)域中的一個；通過 使用第一光刻膠圖樣的蝕刻來移除第一多晶硅層的露出部分，僅剩 下第一區(qū)域中的第一多晶硅層；移除第一光刻膠圖樣；在剩下的第 一多晶硅層和半導(dǎo)體襯底的整個表面上形成第二多晶>5圭層；在第二
多晶硅層上形成第二光刻膠圖樣，以蓋住第一區(qū)域并蓋住和限定與 第 一 區(qū)域不同的第二區(qū)域；通過使用第二光刻月交圖樣的蝕刻來移除
8第二多晶硅層的露出部分，以剩下堆疊在第一區(qū)域中的第一和第二
多晶硅層，并且剩下第二區(qū)域中的第二多晶硅層；以及移除第二光 刻月交圖樣。
在另一個示例性實施例中，提供了一種具有雙柵電極的半導(dǎo) 體。在所披露的實施例中，半導(dǎo)體器件包括堆疊在第一區(qū)域中的第 一和第二多晶硅層，以及堆疊在第二區(qū)域中的第二多晶珪層。通過 提供其中兩個4冊電才及中的 一個具有單層結(jié)構(gòu)而另 一個具有雙層結(jié) 構(gòu)的器件，實現(xiàn)了對半導(dǎo)體性能的改進。
提供本摘要以通過簡化的形式引入對構(gòu)思的選擇，在以下的詳 細描述中對這些構(gòu)思進行進一步描述。本摘要并非旨在確定所要求 保護的主題的主要特性或基本特征，也并非旨在用作幫助確定所要 求-f呆護的主題的范圍。
另外的特4正將在以下描述中闡明，并且部分地乂人該描述中將是 顯而易見的，或者可通過對在此的教導(dǎo)的實踐來獲知。本發(fā)明的特 征可通過在所附權(quán)利要求中具體指出的方法及組合來實現(xiàn)和獲得。 本發(fā)明的特征從以下描述和所附權(quán)利要求中將變得更完全地顯而 易見，或者可通過以下所闡述的本發(fā)明的實踐來獲知。


從結(jié)合附圖所給出的對示例性實施例的以下描述中，本發(fā)明的 示例性實施例的一些方面將變得顯而易見，在附圖中
圖la至lj相繼示出了用于形成半導(dǎo)體器件的雙柵電極的傳統(tǒng) 方法的工藝橫截面圖；以及圖2a至2h相繼示出了根據(jù)一個示例性實施例的用于形成半導(dǎo) 體器件的雙4冊電極的方法的工藝才黃截面圖。
具體實施例方式
在對實施例的以下詳細描述中，參照了附圖，這些附圖以示例 的方式示出了本發(fā)明的特定實施例。在附圖中，貫穿這多個4見圖相 似的標號表示基本相似的部件。對這些實施例進行足夠詳細地描 述，以使本領(lǐng)域技術(shù)人員能夠?qū)嵺`本發(fā)明。可采用其他實施例，并 且在不背離本發(fā)明的范圍的前提下可估文出結(jié)構(gòu)、邏輯和電的改變。 而且，應(yīng)該理解的是，本發(fā)明的各種實施例盡管是不同的，但未必 是相互排斥的。例如，在一個實施例中描述的特定特征、結(jié)構(gòu)或特 性可被包含在其他實施例內(nèi)。因此，以下的詳細描述并不應(yīng)^皮理解 成限制的意義，并且本發(fā)明的范圍僅由所附權(quán)利要求及這些權(quán)利要 求所授權(quán)的等同物的全部范圍來限定。
在分別在具有PMOS和NMOS晶體管的半導(dǎo)體器件中的 PMOS和NMOS區(qū)域中形成雙^冊極的過程中，制造生產(chǎn)率可通過減 少掩模步驟來改進，并且兩個柵電極可#:制造成具有不同的厚度和 材料特性，進而實現(xiàn)性能改進。
在傳統(tǒng)技術(shù)中，首先，通過使用第一掩模使一個區(qū)域的第一柵 電極圖樣化，形成具有由第二掩模蓋住和保護的相應(yīng)的第一柵電極 的第二多晶硅層，且此后，通過使用第三掩模使第二柵電極圖樣化。 相反地，在本發(fā)明的一個實施例中，可通過4吏用第一掩才套使第一才冊 電極圖樣化，可在已形成的第一柵電才及上形成第二多晶石圭層，且此 后，可通過使用用于蓋住和限定與每個柵電極相對應(yīng)的區(qū)域的第二 才務(wù)才莫的蝕刻來形成雙柵極。圖2a至2h相繼示出了才艮才居一個示例性實施例的用于形成半導(dǎo) 體器件的雙4冊電才及的方法的工藝4黃截面圖。
首先，如圖2a中所示，可在半導(dǎo)體4于底200的整個表面上的 一個區(qū)域(例如，PMOS區(qū)域)中形成用于形成4冊電極的第一多晶 石圭層210，其中，該半導(dǎo)體^)"底在一個表面上具有通過i者如LPCVD (低壓化學(xué)氣相沉積)的方法形成的棚4及絕緣層(未示出)。
4妄下來，如圖2b中所示，可通過典型的光刻工藝形成第一光 刻膠圖樣220以蓋住PMOS區(qū)域。相應(yīng)的光刻工藝可由光刻膠溶液 涂覆、曝光以及顯影的一系列工藝步-驟組成。
隨后，如圖2c中所示，可通過4吏用將相應(yīng)的第一光刻月交圖才羊 220作為蝕刻掩模的RIE (活性離子蝕刻)方法進行蝕刻來移除沒 有被第 一光刻膠圖樣220蓋住而是露出的區(qū)域的第 一多晶硅層210。
此后，如圖2d中所示，可通過諸如等離子灰化的方法來移除 已用過的第一光刻膠圖樣220。
因此，僅剩下PMOS區(qū)域中的第一4冊電極210'。
接下來，如圖2e中所示，可通過諸如LPCVD的方法在剩下的 第一多晶硅層210'以及露出的半導(dǎo)體襯底200的整個表面上形成第 二多晶硅層230。
此后，如圖2f中所示，可通過光刻工藝在第二多晶石圭層230 的側(cè)面部分上形成第二光刻月交圖樣240，以分別蓋住和限定PMOS 和NMOS區(qū)域。隨后，如圖2g中所示，通過使用將形成在側(cè)面部分上的第二 光刻膠圖樣240作為蝕刻掩4莫的RIE方法等進行蝕刻來移除所有沒 有被第二光刻膠圖樣240蓋住而是露出的區(qū)域的第二多晶硅層230。
第二多晶A圭230的露出部分的移除可直到位于底部處的半導(dǎo)體 200露出時才完成。
因此，可剩下堆疊在所限定的PMOS區(qū)i或中的第一多晶石圭層 210'和第二多晶硅層230',并且可僅剩下所限定的NMOS區(qū)域中的 第二多晶石圭層230'。
如圖2h中所示，此后可通過諸如等離子灰化的方法移除第二 光刻月交圖才羊240。
因此，可在剩余在PMOS區(qū)域中的第一多晶石圭層210'和第二多 晶石圭層230'的雙層結(jié)構(gòu)中形成第一4冊電極Gl,而可通過剩余在 NMOS區(qū)域中的第二多晶石圭層230'形成第二4冊電才及G2。
乂人而，完成雙4冊電纟及的形成過程。
除了已描述的實施例之外還設(shè)想了其他實施例。例如，盡管本 描述是關(guān)于其中PMOS區(qū)域的柵電才及G1形成為雙層結(jié)構(gòu)而NMOS 區(qū)域的柵電極G2形成為單層結(jié)構(gòu)的情況做出的，但反之亦然，柵 電才及也可以這樣形成，即，4冊電極Gl可形成為單層結(jié)構(gòu)，而才冊電 極G2可形成為雙層結(jié)構(gòu)。
根據(jù)上述實施例，可適當?shù)赝ㄟ^4吏用第 一 和第二光刻膠圖樣 220和240的兩個掩才莫步-驟來形成雙4冊電才及，并且與傳統(tǒng)的三個才奄 才莫步驟相比，這由于工藝步驟的減少可導(dǎo)致制造生產(chǎn)率的改進。此外，由于一個斥冊電才及可形成為雙層結(jié)構(gòu)而另 一個4冊電才及可形 成為單層結(jié)構(gòu)，故可通過由厚度的差異所造成的特性的改變來嘗試
改進性能。
而且，由于第一多晶硅層210和第二多晶娃層230形成為具有 相同或者不同的材料狀態(tài)或摻雜狀態(tài)，故可通過由第一和第二多晶 硅層之間的差異所造成的特性的改變來嘗試改進性能。
為此，可通過控制兩個多晶石圭層210和230的沉積和形成過程 中的工藝氣體等來實現(xiàn)不同的材料狀態(tài)和摻雜狀態(tài)。
此外，在形成第一光刻圖樣220以限定PMOS區(qū)域并通過4吏用 與圖2b和圖2c的上述步驟相同的步驟進行蝕刻的過程中，由于相 應(yīng)的PMOS區(qū)域可通過在圖2f和圖2g的后續(xù)步驟中^f吏用第二光刻 膠圖樣240而再次限定，故第一光刻膠圖樣220無需限定精確的區(qū) 域。因此，由第一光刻膠圖樣220限定的區(qū)域可大于或小于由第二 光刻膠圖樣240限定的區(qū)域。
此外，為了在通過于圖2g的步驟中使用第二光刻膠圖樣240 進4亍蝕刻時移除雙層結(jié)構(gòu)的最厚部分，相應(yīng)的第二光刻力交圖樣240 的厚度可大到足以承受其上的蝕刻(例如，厚于第一光刻月交圖樣 220)。然而，可能難于以足夠大的厚度形成第二光刻"交圖樣240, 且因此，可使用用于硬掩才莫的薄膜圖樣(未示出)來代替相應(yīng)的第 二光刻膠圖樣240。
在一個示例'性實施例中，可通過光刻工藝和后續(xù)的々蟲刻工藝的 組合來形成用于硬掩模的相應(yīng)的薄膜圖樣，并且其材料可以是氧化 物薄膜或氮化物薄膜。如上所述，與傳統(tǒng)的三個掩才莫步-驟相比，由于可通過但J吏用兩 個掩才莫步-驟來形成雙棚4及，故通過工藝步驟的減少可改進制造生產(chǎn) 率。此外，由于兩個柵電極可形成為具有不同的厚度和材料狀態(tài)， 故可實現(xiàn)半導(dǎo)體器件的性能改進。
盡管已關(guān)于某些實施例示出和描述了本發(fā)明，但本領(lǐng)域技術(shù)人 員應(yīng)該理解的是，在不背離如所附權(quán)利要求中所限定的本發(fā)明的精 一申和范圍的前4是下，可以估文出各種改變和修_改。
權(quán)利要求
1. 一種半導(dǎo)體器件，包括第一多晶硅層，堆疊在第一區(qū)域中； 第二多晶硅層，堆疊在所述第一區(qū)域中；以及第二多晶硅層，堆疊在第二區(qū)域中。
2. —種用于形成半導(dǎo)體器件的雙柵電極的方法，所述方法包括以 下步驟在半導(dǎo)體襯底的整個表面上形成第一多晶石圭層；在所述第 一多晶硅層上形成第 一光刻膠圖樣以蓋住第一 區(qū)域，所述第一區(qū)域是PMOS區(qū)域和NMOS區(qū)i或中的一個；通過使用所述第 一光刻膠圖樣進行蝕刻來移除所述第一 多晶硅層的露出部分，^"又剩下所述第 一 區(qū)域中的所述第 一多晶 硅層；移除所述第一光刻膠圖樣；在剩下的第一多晶硅層和所述半導(dǎo)體襯底的整個表面上 形成第二多晶硅層；在所述第二多晶石圭層上形成第二光刻膠圖^=羊，以蓋住所 述第 一 區(qū)域并且蓋住和限定與所述第 一 區(qū)域不同的第二區(qū)域；通過使用所述第二光刻膠圖樣進行蝕刻來移除所述第二 多晶硅層的露出部分，剩下堆疊在所述第一 區(qū)域中的所述第一 和第二多晶硅層，并且剩下所述第二區(qū)域中的所述第二多晶硅 層；以及移除所述第二光刻膠圖樣。
3. 根據(jù)權(quán)利要求1所述的器件，其中，所述第一多晶硅層和所述 第二多晶硅層以相同的材料狀態(tài)形成。
4. 根據(jù)權(quán)利要求2所述的方法，其中，以相同的材料狀態(tài)形成所 述第一多晶硅層和所述第二多晶硅層。
5. 根據(jù)權(quán)利要求1所述的器件，其中，所述第一多晶硅層和所述 第二多晶硅層以相同的摻雜狀態(tài)形成。
6. 根據(jù)權(quán)利要求2所述的方法，其中，以相同的摻雜狀態(tài)形成所述第一多晶硅層和所述第二多晶硅層。
7. 根據(jù)權(quán)利要求2所述的方法，其中，使用用于硬掩才莫的薄膜圖 樣來代替所述第二光刻膠圖樣。
8. 根據(jù)權(quán)利要求2所述的方法，其中，以單層結(jié)構(gòu)和雙層結(jié)構(gòu)中 的一種形成所述第一區(qū)i或。
9. 根據(jù)權(quán)利要求7所述的方法，其中，用于硬掩模的薄膜圖樣的 材料是氧化物薄膜或氮化物薄膜。
10. 根據(jù)權(quán)利要求9所述的方法，其中，用于硬掩模的薄膜圖樣通 過典型的光刻工藝和后續(xù)的蝕刻工藝的組合形成。
11. 根據(jù)權(quán)利要求1所述的器件，其中，所述第一多晶硅層和所述 第二多晶硅層具有不同的材料狀態(tài)。
12. 根據(jù)權(quán)利要求2所述的方法，其中，以不同的材料狀態(tài)形成所 述第一多晶硅層和所述第二多晶硅層。
13. 根據(jù)權(quán)利要求1所述的器件，其中，所述第一多晶硅層和所述 第二多晶硅層具有不同的摻雜狀態(tài)。
14. 才艮據(jù)斥又利要求2所述的方法，其中，以不同的摻雜狀態(tài)形成所 述第 一多晶硅層和所述第二多晶> 圭層。
15. 根據(jù)權(quán)利要求2所述的方法，其中，所述第二區(qū)域是PMOS 區(qū)i或和NMOS區(qū)i或中的一個，并以單層結(jié)構(gòu)和雙層結(jié)構(gòu)中的 一種形成。
全文摘要
本發(fā)明披露了一種用于形成半導(dǎo)體器件的雙柵電極的方法，本方法可通過簡化分別在PMOS區(qū)域和NMOS區(qū)域中形成柵電極的工藝來改進制造生產(chǎn)率，并可通過以下方式使兩個柵電極具有不同的厚度和材料狀態(tài)來提供性能的改進，即，兩個柵電極中的一個具有單層結(jié)構(gòu)而另一個具有雙層結(jié)構(gòu)的方式。
文檔編號H01L21/70GK101312195SQ20081009329
公開日2008年11月26日 申請日期2008年5月21日 優(yōu)先權(quán)日2007年5月21日
發(fā)明者趙殷相 申請人:東部高科股份有限公司