專利名稱：：存儲器單元陣列的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體裝置，特別是存儲器單元與陣列，更特別地涉及多次編程(MTP)存儲器單元與陣列的架構(gòu)與制造方法。
背景技術(shù)：
：一種多次編程(multiple-timesprogramming,MTP)存儲器單元與陣列，用以保持儲存于存儲器單元的資訊，即使于電力關(guān)閉時(shí)。設(shè)計(jì)多次編程(MTP)存儲器單元與陣列時(shí)，開始通常根據(jù)標(biāo)準(zhǔn)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)為基礎(chǔ)的邏輯程序。然后，于邏輯程序流程中，加上額外的程序步驟，以設(shè)計(jì)該多次編程存儲器單元。舉例而言，此額外程序步驟包含第二多晶硅$冗積(polysilicondeposition)、結(jié)雜質(zhì)最佳化(junctiondopantoptimization)等。將多次編程特有的程序步驟，整合于標(biāo)準(zhǔn)互補(bǔ)式金屬氧化物半導(dǎo)體為基礎(chǔ)的邏輯程序，將導(dǎo)致復(fù)雜化。因此，嵌入式整合多次編程存儲器的技術(shù)，通常比先進(jìn)邏輯制造程序落后幾個(gè)世代。對于需要嵌入多次編程存儲器的芯片系統(tǒng)方法(system-on-chip，SOC)，設(shè)計(jì)團(tuán)隊(duì)通常沒有選擇而需接受邏輯流程程序，落后于當(dāng)前先進(jìn)邏輯制造程序二到三世代，除此之外，還需增加額外的七到八層光刻掩模(lithographicmasks)。此己知技術(shù)不僅增加晶圓成本，且亦未達(dá)到大多數(shù)先進(jìn)邏輯制造程序所能實(shí)現(xiàn)的性能高峰。因此，為解決上述問題，已探究許多架構(gòu)與制造方法。圖1顯示已知多次編程存儲器單元100的透視圖，其中，包含晶體管102、第一電容104、第二電容106及第三電容108。第一電容104、第二電容106及第三電容108，共同使用共用浮接?xùn)?10。晶體管102，由字線120控制，并判斷是否可將位線122的電壓提供至存儲器單元100。源極線124連接晶體管102。于一個(gè)實(shí)施例中，通過穿隧電子進(jìn)入或流出浮接?xùn)?10，而執(zhí)行該多次編程存儲器單元100的編程與擦除操作。例如為了編程該多次編程存儲器單元100，將一高電平電壓提供至該編程柵112，而該擦除柵114系接地。因?yàn)轳詈想娙?06與108的電容性耦合，橫跨穿隧電容108的兩金屬板將產(chǎn)生巨大電壓壓降，而于兩金屬板之間產(chǎn)生高電平電場。當(dāng)該電場足夠高到發(fā)生FowlerNordheim穿隧效應(yīng)時(shí)，浮接?xùn)?10的電子穿隧通過絕緣物質(zhì)，其介于浮接?xùn)?10及連接阱區(qū)(well)116之間。相反地，通過將高電平電壓提供至擦除柵114與編程柵112，電子將由源極線124穿隧至浮接?xùn)?10，因而增加該浮動?xùn)诺呢?fù)電荷。然而，如圖1所示的該多次編程存儲器單元100仍有缺點(diǎn)。因?yàn)橛谕涣兄?，所有存儲器單元的擦除柵為相互連接，而于同一行中，所有存儲器單元的編程柵為相互連接，為了擦除選擇的存儲器，需要將高電平電壓各自提供至該選擇存儲器單元的行與列。于是，需要擦除該選擇的存儲器單元所在的所有陣列。除此外，高電平電壓相反地會引起編程的擾動，而影響其他的行與列。再者，擦除柵由大阱區(qū)形成。于同一行中，存儲器單元的擦除柵阱區(qū)118，需要為電性斷開，因此需連接至不同的電壓。于一行中，該鄰近阱區(qū)118亦需有適當(dāng)?shù)内彘g隔。這樣將使得該存儲器單元的面積增加。有鑒于此，需要一種改進(jìn)的多次編程存儲器單元與陣列架構(gòu)，用以減少編程擾動，并具有較少的芯片面積。
發(fā)明內(nèi)容根據(jù)本發(fā)明的觀點(diǎn)，一種存儲器單元陣列，以多行及多列排列，包括第一方向的第一編程線，其中，該第一編程線連接該陣列的第一行的存儲器單元的編程柵；該第一方向的第一擦除線，其中，該第一擦除線連接該陣列第一行存儲器單元的擦除柵；以及，該第一方向的第一字線，其中，該第一字線連接該陣列第一行存儲器單元的字線節(jié)點(diǎn)。根據(jù)本發(fā)明的另一觀點(diǎn)，一種存儲器單元陣列，以多行及多列排列，包括多頁。每一頁包括存儲器單元的第一行；存儲器單元的第二行，其中，該第一行與該第二行相鄰；編程線，沿一行方向，其中，該編程線連接該第一與第二行存儲器單元的編程柵，而該編程線與其他頁的編程線斷開；擦除線，沿該列方向，其中，該擦除線連接該第一與第二行存儲器單元的擦除柵，而該編程線與其他頁的擦除線斷開；第一字線，沿該列方向，其中，該第一字線連接第一行的存儲器單元的字線節(jié)點(diǎn)；以及第二字線，沿該列方向，其中，該第二字線連接該第二行存儲器單元的字線節(jié)點(diǎn)。該陣列還包括多位線，沿行方向，其中，每一位線連接同一列存儲器單元的位線節(jié)點(diǎn)，且每頁具有相同列號碼，且其中所述多條位線彼此斷開。進(jìn)一步，根據(jù)本發(fā)明的另一觀點(diǎn)，一種存儲器單元陣列，以多行及多列排列，包括多頁，其中，每頁僅包含存儲器單元的列；編程線，沿列方向，其中，該編程線連接至該列的存儲器單元的編程柵，以及該編程線與其他頁的編程線斷開；擦除線，沿該列方向，其中，該擦除線連接至該列的存儲器單元的擦除柵，以及該擦除線與其他頁的擦除線斷開；字線，沿該列方向，其中，該字線連接該列的存儲器單元的字線節(jié)點(diǎn)。該陣列還包括多位線，沿行方向，其中，每一位線連接同一列存儲器單元的位線節(jié)點(diǎn)，且所述多條位線彼此斷開。還根據(jù)本發(fā)明的另一觀點(diǎn)，形成及操作存儲器單元陣列的方法，其步驟包括以多行與多列形成的存儲器單元陣列；沿第一方向，形成第一編程線，且將該第一編程線連接至一第一行的存儲器單元的編程線；沿該第一方向，形成第一擦除線，且將該第一擦除線連接至該第一行的存儲器單元擦除線；以及沿該第一方向，形成第一字線，以及將該第一字線連接至該第一行存儲器單元的字線節(jié)點(diǎn)。再根據(jù)本發(fā)明的另一觀點(diǎn)，形成與操作存儲器單元陣列的方法，其步驟包括以多行與多列形成的存儲器單元陣列，將多行聚集成為多頁。形成存儲器單元與聚集的步驟，包括形成存儲器單元的第一行；形成存儲器單元的第二行，其中，該第二行與該第一行相鄰；形成一行方向的一編程線，及將該編程線連接該第一與第二行存儲器單元的編程柵；形成該行方向的擦除線，以及將該擦除線連接該第一與第二行存儲器單元的擦除柵；形成該行方向的第一字線，其中，該第一字線連接該第一行存儲器單元的字線節(jié)點(diǎn)；以及形成該行方向的第二字線，其中，該第二字線連接該第二行存儲器單元的字線節(jié)點(diǎn)。該方法的步驟還包括沿列方向，連接多位線，其中，每一位線連接同一列存儲器單元的位線節(jié)點(diǎn)，而每頁具有相同行號碼，且其中，所述多條位線彼此斷開。更進(jìn)一步，根據(jù)本發(fā)明的另一觀點(diǎn)，操作存儲器單元陣列的方法，其步驟包括將第一擦除電壓提供至存儲器單元第一行的擦除柵；將第二擦除電壓提供至存儲器單元第二行的擦除柵，其中，第一與第二擦除電壓，相異且同時(shí)提供；將第一編程電壓提供至以編程存儲器單元第一行的編程柵；以及將第二編程電壓提供至存儲器單元第二行的編程柵，其中，該第一與第二編程電壓，為相異且同時(shí)提供。本發(fā)明的優(yōu)點(diǎn)在于減少存儲器單元的大小、減低編程擾動、以及按頁擦除的能力。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖，詳細(xì)說明如下。圖1顯示已知的多次編程(MTP)存儲器單元，其中，位線節(jié)點(diǎn)與字線相鄰；圖2顯示根據(jù)本發(fā)明實(shí)施例的多次編程(MTP)存儲器單元，其中，源極線節(jié)點(diǎn)與字線相鄰；圖3顯示圖2的多次編程(MTP)存儲器單元的符號；圖4顯示每頁兩行存儲器陣列的部分方塊圖，其中，一頁包含存儲器單元的兩行；圖5顯示每頁四行存儲器陣列的部分方塊圖，其中，一頁包含存儲器單元的四行；以及圖6顯示每頁一行存儲器陣列的部分方塊圖，其中，一頁包含存儲器單元的一行。其中，附圖標(biāo)記說明如下FG、110共用浮接?xùn)牛?0、100多次編程(MTP)存儲器單元；102、22晶體管；104、24第一電容；106、26第二電容；108、28第三電容；112編程柵；114擦除柵；116連接阱區(qū)；118、37擦除柵阱區(qū)；120、WL、WL-WL[3]字線；122、BL、BL-BL[3]位線；124、SL及SL源極線；30~基底；36編程柵阱區(qū)；PG、PG及PG[1]編程線；及EG、EG及EG[1]擦除線。具體實(shí)施例方式本發(fā)明目前較佳實(shí)施例的形成與使用將仔細(xì)討論如下。然而，值得注意的是，本發(fā)明所提供的許多可實(shí)施有創(chuàng)造力的概念，可以以各種不同具體方式實(shí)施。所敘述特定的實(shí)施例僅為說明本發(fā)明的形成與使用，并非用以限定本發(fā)明的范疇。圖2顯示多次編程(MTP)存儲器單元10的透視圖，其中，包括晶體管22、第一電容24、第二電容(亦可視為耦合電容)26、以及第三電容28。第一電容24、第二電容26與第三電容28共同使用共用浮接?xùn)臚G。晶體管22由字線WL控制，控制目前存儲器單元10的選取。位線BL連接晶體管22。應(yīng)注意到，相較于已知的連接方式，源極線SL與位線Bl互相交換。浮接?xùn)臚G與擦除柵阱區(qū)37形成該耦合電容26，作為電容金屬板。擦除柵阱區(qū)37，相較于其他阱區(qū)，例如編程柵阱區(qū)36，通常具有相當(dāng)大的面積。表1顯示執(zhí)行存儲器單元10的讀取、編程與擦除操作時(shí)，所需的示范電壓，其中，VPG、VEG、VWL、VBL、VSL與VB系各自為編程柵PG、除柵EG、字線WL、位線BL、源極線SL與基底30的較佳電壓。需注意，表l所提供的電壓僅為示范例，亦可提供不同的電壓、甚至不同的編程與擦除結(jié)構(gòu)。<table>tableseeoriginaldocumentpage10</column></row><table><table>tableseeoriginaldocumentpage11</column></row><table>表l表1的每一格顯示一個(gè)或兩個(gè)電壓。若顯示兩個(gè)電壓，當(dāng)存儲器單元被選取以執(zhí)行某一操作，將提供該第一電壓，而將該第二電壓提供至未被選取的存儲器單元。若僅顯示一個(gè)電壓，則不管存儲器單元有無被選取，都將提供該相同電壓。通過該說明，當(dāng)存儲器單元被選取時(shí)，該選取的存儲器單元所在的對應(yīng)行，即所謂的該選取行，而該選取的存儲器單元所在的對應(yīng)列，即所謂的該選取列。因此，不同于該選取行與選取列的列與行，分別為稱為未選取行與未選取列。表l所提供的實(shí)施例，當(dāng)執(zhí)行編程操作于選取存儲器單元時(shí)，將高壓，例如IO伏特，提供至該選取存儲器單元的編程柵PG與擦除柵EG,此時(shí)，將低電平電壓，0伏特，提供至位線BL。于是，高電平電壓耦接浮接?xùn)臚G，因而，電子被編程進(jìn)入浮接?xùn)臚G，如圖2所標(biāo)示的箭號40。于較佳實(shí)施例中，同一行存儲器單元的擦除柵相互連接，且同一行存儲器單元的編程柵亦為相互連接。因此，于該選取行中，將同樣的高電平擦除柵電壓與高電平編程柵電壓提供至該未選取存儲器單元與該選取存儲器單元。接著，將禁止電壓，例如約4伏特，提供至該未選取存儲器單元的位線。該禁止電壓用以各自減低該未選取存儲器單元的位線BL與浮接?xùn)臚G間的電壓差，因此編程作用不會發(fā)生于該選取行的未選取存儲器單元。交換位線BL與源極線SL有助于可將該禁止電壓直接提供至第一耦合電容24的金屬板。值得注意地，若位線BL位于該源極線SL的位置，則該對應(yīng)的字線WL需要高于該禁止電壓的電壓，用以打開晶體管22的通道。該禁止電壓盡可能地介于O伏特與提供給編程柵PG的電壓。于該選取行中，該禁止電壓更盡可能地接近未選取存儲器單元的浮接?xùn)臚G電壓的一半。于該選取存儲器單元編程操作期間，將低電平電壓提供至未選取行的擦除柵與編程柵，例如2伏特。于未選取行中，此具備減低存儲器單元位線BL與浮接?xùn)臚G之間電壓差的優(yōu)點(diǎn)，因?qū)⒔闺妷禾峁┲聊承┐鎯ζ鲉卧奈痪€。于選取存儲器單元中，當(dāng)執(zhí)行擦除操作時(shí)，將10伏特的高電平電壓提供至該編程柵PG，此時(shí)，將O伏特的低電平電壓提供至擦除柵EG與位線BL。因此，低電平電壓耦接浮接?xùn)臚G，于浮接?xùn)臚G與編程柵PG之間產(chǎn)生高電壓差，因而電子將自浮接?xùn)臚G擦除，如圖2的箭號42所示。該擦除操作盡可能以按行或按頁方式執(zhí)行，因此，可同時(shí)選取一行或一頁的所有存儲器單元。按行或按頁擦除的詳細(xì)說明將于隨后的段落加以討論。所以，對于未選取行或頁的存儲器單元，將低電平電壓提供至擦除柵與編程柵，例如0伏特。當(dāng)執(zhí)行讀取操作于選取存儲器單元時(shí)，其編程柵PG與擦除柵EG將同時(shí)使用O伏特的低電平電壓。其字線WL使用1.2伏特的電壓，用以分別打開晶體管22。該選取存儲器單元的位線BL使用0.8伏特的低電平電壓。所以，浮接?xùn)臚G的狀態(tài)將分別決定晶體管24的操作狀態(tài)，且因此判斷浮接?xùn)臚G的狀態(tài)。圖3顯示圖2存儲器單元的符號，其中，于圖3中，以圖2的參考符號標(biāo)記。圖4顯示依據(jù)本發(fā)明實(shí)施例的陣列，由存儲器單元連接而成，包括以列與行排列的多存儲器單元。為簡化說明，僅利用四列與四行的部分加以說明。該說明的列與行分別被稱為第0列至第3列、與第0行至第3行。于此較佳實(shí)施例中，編程線PG[O]與PG[l]、擦除線EG[O]與EG[l]、與字線WL[O]與WL[l]，為相同方向，且各自連接一行的存儲器單元。于同一列中，存儲器單元的源極線，連接源極線SL與SL[1]其中之一。行盡可能地聚集為頁，其中，每一頁包含選取數(shù)目行，例如2、4或8等。同一頁的行，共同使用共用編程線PG與共用擦除線EG。于圖4所示的實(shí)施例中，每一頁包含兩行。第0行與第1行位于第一頁，且因此共同使用擦除線EG[O]與編程線PG[O]。第2行與第3行位于第二頁，且因此共同使用擦除線EG[1]與編程線PG[l]。每一頁的存儲器單元，盡可能地與其他頁具有相同行號碼與列號碼的存儲器單元共同使用一共用位線，然而，同一列同一頁但不同行的存儲器單元，連接不同位線。所以，該存儲器單元的每一列連接至兩位線。例如位線BL與BL[1]連接至第0列，以及位線BL[2]與BL[3]連接至第1歹i」。因此，每一列的位線號碼盡量與每一頁行的號碼相同。該位線盡量彼此斷開。于一行中，因?yàn)樵摯鎯ζ鲉卧牟脸龞排c編程柵為相互連接，因此按頁擦除是可行的，僅存儲器單元的一頁可同時(shí)擦除。按頁擦除較已知的按陣列擦除具有優(yōu)勢，其中，陣列的所有存儲器單元可同時(shí)擦除。于擦除操作中，假定擦除該第一頁，包含第0行與第1行，將0伏特提供至擦除線EG[O]，將高電平電壓提供至編程線PG[O]。因此，第0行與第1行將同時(shí)擦除。此時(shí)，該第二頁，包含第2行與第3行，并沒有被擦除。因此，將O伏特的低電平電壓提供至擦除線EG[l]與編程線PG[l]。應(yīng)注意到，所提供的電壓亦為范例，而可具有不同數(shù)值。于該編程操作中，假定對位于第0行與第0列的存儲器單元進(jìn)行編程，因此即為選取的存儲器單元。將高電平電壓，例如IO伏特，提供至連接第一頁的擦除線EG與編程線PG[O]，此時(shí)，將0伏特的低電平電壓提供至位線BL[O]。以此方式對該選取的存儲器進(jìn)行編程。于該選取頁(該第一頁)中，該未選取存儲器應(yīng)盡可能不進(jìn)行編程。因此，將禁止電壓，例如4伏特，提供至位線BL[l]、BL[2]、BL[3]、BL[4]、BL[5]、BL[6]、及BL[7]。于是，于該選取頁中，未選取的存儲器單元為禁止進(jìn)行編程。此時(shí)，對于該未選取頁，將低電平電壓，例如0伏特，提供給連接至該第二頁的擦除線EG[l]與編程線PG[l]。本發(fā)明的優(yōu)點(diǎn)特征，為陣列的行方向，與字線(例如圖4的WL)同方向，且具有適當(dāng)空間，用以容納更多位線。因此，可用以變化本發(fā)明的較佳實(shí)施例。圖5顯示依據(jù)本發(fā)明實(shí)施例的行方向上空間的優(yōu)勢。如圖5所示，存儲器陣列中，同一頁包含4行，其中，所有4行共同使用一共用擦除線EG[O]與一共用編程線PG[O]。如先前段落所討論，每一頁的存儲器單元，與其他頁具有相同行號碼與列號碼的存儲器單元，盡量同使用共用位線。因此，位線BL[O]連接至第O行與第O列的存儲器單元，以及，其他頁的第0行與第O列的其他存儲器單元。同一頁同一列，但不同列的存儲器單元，連接不同位線。例如于四行與四位線的每一頁中，每一列需要位線BL[O]至BL[3]。于該頁的擦除操作中，通過將高電平電壓提供至擦除線EG[O]與低電平電壓提供至編程線PG[O]，可擦除整頁。于選取單元的編程操作中，連接該選取存儲器單元的位線使用O伏特，此時(shí)，連接于該未選取存儲器單元的其他位線使用該禁止電壓。若一頁中需要包含更多行，例如8行、16行等，則將形成更多位線，以連接同一頁同一列的不同行。依據(jù)本發(fā)明的其他實(shí)施例，每頁可僅包含一行，因而一行的存儲器單元僅使用擦除線與編程線。圖6顯示每頁一行的陣列實(shí)施例，其中，標(biāo)示位線BL、源極線SL、編程線PG[O]與PG[l]、擦除線EG[O]與EG[l]、以及字線WL與WL[l]。本發(fā)明的實(shí)施例具備多種優(yōu)勢特征。由于擦除線與編程線排列于同一方向，擦除線與編程線使用的高電平電壓將局限于一頁，至少因此減少或消除影響其他頁的編程擾動。該擦除操作按頁執(zhí)行，相對于己知的按陣列擦除，效率因而改善。進(jìn)一步，更具大幅度減小存儲器單元的大小的優(yōu)勢特征。于已知的設(shè)計(jì)中，擦除線與編程線垂直，同一行相鄰的存儲器單元需要具備電性分離的擦除柵阱區(qū)，因而產(chǎn)生大存儲器單元。舉例而言，已知單一單元需要約23微米平方的芯片面積，而已知雙單元需要約46微米平方。依據(jù)本發(fā)明的實(shí)施例，由于相同行的存儲器單元共同使用一共用擦除線，該鄰近存儲器單元可共同使用共用阱區(qū)作為其擦除柵。因此，單一單元可小至約9.2微米平方，而雙單元可小至18.4微米平方，兩者較己知的存儲器單元減小60/b。雖然已詳細(xì)說明本發(fā)明與其優(yōu)點(diǎn)，應(yīng)注意的是，在不脫離本發(fā)明的精神與范疇下，如同權(quán)利要求所界定，能夠進(jìn)行各種改變、替代與修改。除此外，包括程序、機(jī)器及制造，以及說明書所述事件、工具、方法與步驟組合的特定實(shí)施例，并非用以限定本發(fā)明。本領(lǐng)域技術(shù)人員可了解，依據(jù)本發(fā)朋所述的實(shí)施例，利用程序、機(jī)器、制造、以及事件、工具、方法與步驟的組合，可執(zhí)行相同功能與達(dá)到相同結(jié)果。所以后附的權(quán)利要求意指包含于本發(fā)明的范疇，例如程序、機(jī)器、制造、以及事件、工具、方法與步驟的組合。因此，本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。權(quán)利要求1、一種存儲器單元陣列，以多行及多列排列，所述存儲器單元陣列包括第一方向的第一編程線，其中，所述第一編程線連接于所述陣列的第一行的存儲器單元的編程柵；所述第一方向的第一擦除線，其中，所述第一擦除線連接于所述陣列的所述第一行的存儲器單元的擦除線；以及所述第一方向的第一字線，其中，所述第一字線連接于所述陣列的所述第一行的存儲器單元的字線節(jié)點(diǎn)。2、如權(quán)利要求1所述的存儲器單元陣列，其中，所述陣列的每個(gè)存儲器單元包括半導(dǎo)體基底；浮接?xùn)?，位于所述半?dǎo)體基底的上方；第一電容，包括第一金屬板、所述浮接?xùn)偶半娊橘|(zhì)；第二電容，包括第二金屬板、所述浮接?xùn)偶半娊橘|(zhì)，其中，所述第一金屬板包括第一摻雜區(qū)及第二摻雜區(qū)，于所述半導(dǎo)體基底中；第三電容，包括第三金屬板、所述浮接?xùn)偶半娊橘|(zhì)；以及晶體管，包括柵電極，位于所述半導(dǎo)體基底上方，其中，所述柵電極連接所述陣列的字線；第一及第二源極/漏極區(qū)，對齊于所述柵電極的相反邊壁，其中，所述第二源極/漏極區(qū)連接所述第一電容的第一摻雜區(qū)，且其中所述第一源極/漏極區(qū)連接所述陣列的源極線，且其中所述第二慘雜區(qū)連接所述陣列的位線。3、如權(quán)利要求l所述的存儲器單元陣列，還包括第二方向的位線，所述第二方向垂直于所述第一方向，其中，所述位線，與同列的存儲器單元中，至少一部分的位線節(jié)點(diǎn)相連接。4、如權(quán)利要求l所述的存儲器單元陣列，進(jìn)一步包括存儲器單元的第二行，其中，所述第二行與所述第一行相鄰；以及第二字線，連接所述第二行的存儲器單元的字線節(jié)點(diǎn)，其中，所述第二字線平行于所述第一字線，且其中所述第二行存儲器單元的編程柵連接所述第一編程線，而所述第二行存儲器單元的擦除線連接所述第一擦除線。5、如權(quán)利要求4所述的存儲器單元陣列，還包括存儲器單元的第三行；存儲器單元的第四行，其中，所述第三行連接所述第四行；所述第一方向的第二編程線，其中，所述第二編程線連接所述第三及所述第四行的存儲器單元編程柵；所述第一方向的第二擦除線，其中，所述第二擦除線連接所述第三及所述第四行的存儲器單元擦除柵；所述第一方向的第三字線，其中，所述第三字線連接所述第三行存儲器單元的字線節(jié)點(diǎn)；所述第一方向的第四字線，其中，所述第四字線連接所述第四行存儲器單元的字線節(jié)點(diǎn)；第二方向的第一位線，所述第二方向垂直于所述第一方向，其中，所述第一位線連接所述第一行的存儲器單元的位線節(jié)點(diǎn)、及所述第三行的存儲器單元；以及所述第二方向的第二位線，其中，所述第二位線連接所述第二方向的存儲器單元的位線節(jié)點(diǎn)、及所述第四行的存儲器單元，且其中，所述第一及所述第二位線彼此為斷開。6、如權(quán)利要求5所述的存儲器單元陣列，其中，所述第一及所述第二位線為相異的電壓電平。7、如權(quán)利要求5所述的存儲器單元陣列，其中，所述第一及所述第二編程線為相異的電壓電平。8、如權(quán)利要求5所述的存儲器單元陣列，其中，所述第一及所述第二擦除線為相異的電壓電平。9、如權(quán)利要求l所述的存儲器單元陣列，進(jìn)一步包括多條源極線，各自連接同一列存儲器單元的源極線節(jié)點(diǎn)。10、如權(quán)利要求9所述的存儲器單元陣列，其中，所述多條源極線各自連接相鄰兩列存儲器單元的源極線節(jié)點(diǎn)。11、一種存儲器單元陣列，以多行及多列排列，所述存儲器單元陣列包括多頁，每一頁包括存儲器單元的第一行；存儲器單元的第二行，其中，所述第一行與所述第二行相鄰；編程線，沿一行方向，其中，所述編程線連接所述第一及所述第二行存儲器單元的編程柵，且其中，所述編程線與其他頁的編程線斷開；擦除線，沿所述列方向，其中，所述擦除線連接所述第一及所述第二行存儲器單元的擦除柵，且其中，所述擦除線與其他頁的擦除線斷開；第一字線，沿所述行方向，其中，所述第一字線連接所述第一行存儲器單元的字線節(jié)點(diǎn)；第二字線，沿所述行方向，其中，所述第二字線連接所述第二行存儲器單元的字線節(jié)點(diǎn)；以及多條位線，沿一列方向，其中，每一位線連接同一列存儲器單元的位線節(jié)點(diǎn)，且每頁具有相同行號碼，且其中，所述多條位線彼此斷開。12.如權(quán)利要求ll所述的存儲器單元陣列，還包括每一頁的額外行，其中，每一頁的所述額外行共用一共用編程線及一共用擦除線。13.如權(quán)利要求ll所述的存儲器單元陣列，其中，每頁僅包括兩行。14.如權(quán)利要求ll所述的存儲器單元陣列，其中，每頁包括四行。15.如權(quán)利要求ll所述的存儲器單元陣列，還包括多條源極線，各自連接同一列存儲器單元的源極線節(jié)點(diǎn)。16.如權(quán)利要求15所述的存儲器單元陣列，其中，每一源極線僅連接于相鄰兩列存儲器單元的源極線節(jié)點(diǎn)。17.一種存儲器單元陣列，以多行及多列排列，所述存儲器單元陣列包括多頁，其中，每一頁包括存儲器單元的一行；編程線，沿一行方向，其中，所述編程線連接所述行的存儲器單元的編程柵，且其中，所述編程線與其他頁的編程線斷開；擦除線，沿所述行方向，其中，所述擦除線連接所述行的存儲器單元的擦除柵，且其中，所述擦除線與其他頁的擦除線斷開；字線，沿所述行方向，其中，所述字線連接所述行的所述存儲器單元的字線節(jié)點(diǎn)；以及多條位線，沿一列方向，其中，每一位線連接同一列存儲器單元的位線節(jié)點(diǎn)，且其中，所述多條位線彼此斷開。18、如權(quán)利要求17所述的存儲器單元陣列，進(jìn)一步包括多條源極線，各自連接同一列存儲器單元的源極線節(jié)點(diǎn)。全文摘要本發(fā)明公開了存儲器單元陣列，以多行與多列排列。該陣列包括第一方向的第一編程線，其中，該第一編程線連接于該陣列第一行的存儲器單元的編程柵；該第一方向的第一擦除線，其中，該第一擦除線連接于該陣列第一行的該存儲器單元的擦除柵；以及，該第一方向的第一字線，其中，該第一字線連接于該陣列第一行的該存儲器單元的字線節(jié)點(diǎn)。本發(fā)明的優(yōu)點(diǎn)在于減少存儲器單元的大小、減低編程擾動、以及按頁擦除的能力。文檔編號H01L27/115GK101290801SQ20081009303公開日2008年10月22日申請日期2008年4月15日優(yōu)先權(quán)日2007年4月16日發(fā)明者徐德訓(xùn),池育德申請人:臺灣積體電路制造股份有限公司