專利名稱：集成電路結(jié)構(gòu)的制作方法
技術(shù)領域：
本發(fā)明涉及集成電路，且特別涉及密封環(huán)的結(jié)構(gòu)與形成方法。
背景技術(shù)：
密封環(huán)的形成為半導體后段工藝的一重要部分。密封環(huán)為環(huán)繞集成電路 的應力保護結(jié)構(gòu)，其可保護半導體芯片的內(nèi)部電路免于在晶片切割時受到傷 害。
傳統(tǒng)密封環(huán)通常由互相連接的金屬線與連接導孔形成。圖1為密封環(huán)10 的一部分的附圖，其形成在切割線12 (有時稱為晶粒切割線12)的內(nèi)側(cè)， 一般而言，在附圖的左側(cè)有一電路區(qū)(未顯示)。
密封環(huán)10包括互相連接的金屬元件，其由金屬線14與導孔18形成， 而金屬線14與導孔18都形成于介電層16中。金屬線14與導孔18為實體 連接。此外，在密封環(huán)10的上層形成保護膜20。
由于提供了密封環(huán)10與保護膜20的保護，在密封環(huán)10內(nèi)側(cè)的電路區(qū) 可免于受到外部環(huán)境的影響，而此外部影響可導致半導體芯片的破裂，因此 提供密封環(huán)10與保護膜20可確保長時間半導體芯片性能的穩(wěn)定。通常密封 環(huán)為電性接地。為了具有較大的強度，如圖2所示，導孔18優(yōu)選為互相連 接，形成一連續(xù)的導孔條。
密封環(huán)IO進一步的功能為保護在密封環(huán)10內(nèi)側(cè)的保護集成電路免于受 到濕氣引起的劣化。介電層16 —般由多孔低介電常數(shù)材料形成，濕氣可輕 易地滲透低介電常數(shù)介電層16而到達集成電路。密封環(huán)IO則由金屬形成， 其封鎖了濕氣滲透途徑，且可實質(zhì)上排除任何濕氣滲透。
雖然導孔條18與金屬線14的結(jié)合可避免破裂延伸進入電路區(qū)，但常見 的密封環(huán)具有一些缺點。首先， 一般只形成一個密封環(huán)。若此密封環(huán)受損， 就可能會沒有結(jié)構(gòu)可避免破裂延伸進入個別的半導體芯片中。第二，連續(xù)的 導孔條的寬度實質(zhì)上小于各別位于其上的金屬線的寬度，因此于晶粒切割時其不具足夠的效能以阻止破裂傳播。第三，破裂可延伸穿過介于保護膜20 與其下層的分界面22并進入電路區(qū)。所以目前業(yè)界急需新的密封環(huán)結(jié)構(gòu)與 其形成方法。

發(fā)明內(nèi)容
本發(fā)明提供一種集成電路結(jié)構(gòu)，包括 一下介電層； 一上介電層于該下 介電層之上；以及一密封環(huán)。密封環(huán)包括一上金屬線于該上介電層中； 一連 續(xù)導孔條于該上金屬線之下且與其鄰接，其中該連續(xù)導孔條的寬度實質(zhì)上與 該上金屬線的寬度相同； 一下金屬線于該下介電層中；以及一導孔條于該下 金屬線之下且與其鄰接。該導孔的寬度實質(zhì)上小于該下金屬線的寬度的一 半。
本發(fā)明提供另一種集成電路結(jié)構(gòu)，包括 一半導體芯片包括多個介電層， 其中該多個介電層包括多個低介電常數(shù)介電層；以及一頂層介電層于該多個 低介電常數(shù)介電層之上。該頂層介電層的介電常數(shù)大于該多個低介電常數(shù)介 電層的介電常數(shù)。該集成電路還包括一密封環(huán)與該半導體芯片的邊緣鄰接， 其中該密封環(huán)包括一第一頂部金屬線于該頂層介電層中； 一第一連續(xù)導孔條 于該第一頂部金屬線之下且與其鄰接，其中該第一連續(xù)導孔條的寬度實質(zhì)上 與該第一頂部金屬線的寬度相同；多個金屬線實質(zhì)上互相對準，其中每一金 屬線于每一低介電常數(shù)介電層之一中；以及多個導孔于每一金屬線之下且與 其相接。該多個導孔包括一第一與一第二導孔條，各形成一環(huán)；以及一低介 電常數(shù)材料介于該第一與第二導孔條之間。
本發(fā)明又提供另一種集成電路結(jié)構(gòu)，包括 一下介電層； 一上介電層于 該下介電層之上，其中該上介電層的介電常數(shù)大于該下介電層的介電常數(shù)； 以及一密封環(huán)。該密封環(huán)包括 一上金屬線于該上介電層中； 一連續(xù)導孔條 于該上金屬線之下且與其鄰接，其中該連續(xù)導孔條的寬度實質(zhì)上與該上金屬 線的寬度相同； 一下金屬線于該下介電層中；以及多個導孔于該下金屬線之 下且與其鄰接。該多個導孔包括 一導孔條，其寬度實質(zhì)上小于該下金屬線
的寬度的一半；以及多個分離的導孔彼此互相分離，其中該多個分離的導孔 形成一線與該導孔條平行。
有利的是，通過使用本發(fā)明實施例，減少了由于晶粒切割所引起的破裂傳播并解決了由于在低介電常數(shù)介電材料中形成大導孔開口所引起的蝕刻 問題。
為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特 舉優(yōu)選實施例，并配合所附附圖，作詳細說明如下。


圖l與2顯示傳統(tǒng)密封環(huán)。
圖3A-4B與圖6為本發(fā)明的雙保護層實施例的剖面圖，其中形成一溝槽 接近于兩個密封環(huán)。
圖5為本發(fā)明的一實施例，其中只形成一密封環(huán)，并形成一溝槽在其附近。
圖7-8B為本發(fā)明的單保護層實施例的剖面圖，其中形成兩個密封環(huán)， 并形成一溝槽在兩密封環(huán)附近。
圖9A與9B為本發(fā)明的單保護層實施例的剖面圖，其中將一頂層介電層 的上表面凹陷，以低于頂層金屬線的上表面。
圖IOA與10B顯示密封環(huán)在較高層與較低層中具有混合的設計，其中較 高層包括連續(xù)的導孔條而較低層包括細導孔條與分離的導孔。
圖IIA與11B顯示密封環(huán)在較高層與較低層中具有混合的設計，其中較 高層包括連續(xù)的導孔條而較低層包括細導孔條。
圖12顯示密封環(huán)在較高層與較低層中具有混合的設計，其中較高層包 括連續(xù)的導孔條而較低層包括通過導孔支撐物內(nèi)連接的細導孔條。
其中，附圖標記說明如下
10 密封環(huán)
12 切割線
14 金屬線
16 介電層
1S 導孔
20 保護膜
22 保護膜20與其下層的分界面 30 半導體基底32 重摻雜p型(p+)區(qū)
34 層間介電層
36 接觸孔
38 切割線
40 切割線界線
42 第一密封環(huán)
44 第二密封環(huán)
46、 54、 58 金屬線
48、 56、 60 導孔
50 低介電常數(shù)介電層
52 頂層介電層(未摻雜硅酸鹽玻璃)
Pass-1 第一保護層
AP 鋁環(huán)(鋁焊墊)
Pass-1 第二保護層
Wl 導孔48的寬度
W2 金屬線46的寬度
W， 金屬線(46、 54或58)、導孔(48、 56或60)及/或鋁環(huán)AP的上
寬度
W" 金屬線(46、 54或58)、導孔(48、 56或60)及/或鋁環(huán)AP的 下寬度
a 金屬線46、 54與58的傾斜角 卩 導孔48、 56與60的傾斜角
62 未摻雜硅酸鹽玻璃52與第一保護層Pass-l的分界面(未摻雜硅酸 鹽玻璃52的上表面)
64 第一保護層Pass-l與第二保護層Pass-2的分界面 66 溝槽
68 溝槽66的底部
W3 溝槽66的寬度
d 密封環(huán)44與切割線38隔開的距離
70 細導孔條W4 細導孔條70的寬度
D 溝槽66的底部68與金屬線54的上表面的差距距離 D， 溝槽66的底部68與未摻雜硅酸鹽玻璃52與第一保護層pass-l的 分界面62的差距距離
D" 未摻雜硅酸鹽玻璃52的上表面62的凹陷距離
W5 金屬線58的寬度
W6 導孔60的寬度
A-A，、 B畫B,、 C畫C， 線
80、 84 導孔條
82、 86 分離的導孔
W9 分離的導孔82與86的寬度
L9 分離的導孔82與86的長度
88 導孔支撐物
Dl 介于導孔支撐物88之間的距離 D2 介于導孔條80 (及/或?qū)Э讞l84)之間的距離 W7 導孔支撐物88的寬度 W8 導孔條84的寬度
具體實施例方式
本發(fā)明提供不易破裂的密封環(huán)，以及其形成方法。以下將討論各種優(yōu)選 實施例。在本發(fā)明的多個附圖實施例中，相同的符號代表相同的元件。
圖3A顯示本發(fā)明的第一實施例。 一半導體晶片的一部分包括半導體基
底30，其優(yōu)選由硅或其他第m族、第iv族及/或第v族元素形成。半導體
基底30以p型不純物輕摻雜優(yōu)選。在半導體基底30的上表面形成重摻雜p 型(p+)區(qū)32。層間介電層(inter-layer dielectric, ILD)34形成于半導體基底30 之上。層間介電層34可由磷硼硅酸玻璃(phosphoborosilicate glass, PBGS)或 其他一般常用材料來形成。
在一實施例中，層間介電層34中形成接觸孔36，且其與重摻雜p型(p+) 區(qū)32電性連接。接觸孔36連接至一電性接地(未顯示)。顯示出切割線界界線40的左側(cè)，而一半導體芯片則位于切 割線界線40的右側(cè)。
形成兩個密封環(huán)42與44。在一優(yōu)選實施例中，第一密封環(huán)(或者稱為 犧牲密封環(huán))，其較接近切割線38且優(yōu)選為比第二密封環(huán)44窄(主密封環(huán))。 密封環(huán)42與44包括多個形成于低介電常數(shù)介電層50中的金屬線46與導孔 48。低介電常數(shù)介電層50的介電常數(shù)優(yōu)選低于3.0且更佳低于約2.5，因此 在說明書中也指極低介電常數(shù)(extremelow-k,ELK)介電層50。如本技術(shù)領域 所熟知，可使用單鑲嵌工藝來形成下層金屬線46，而上層金屬線46可使用 雙鑲嵌工藝與下方的導孔48 —起形成。
在介電層50之上形成頂層介電層52，而在頂層介電層52中形成金屬線 54與58以及導孔56與60。頂層介電層52可由未摻雜硅酸鹽玻璃(un-doped silicate glass, USG)來形成以改善機械特性與避免濕氣滲透，因此在說明書中 以未摻雜硅酸鹽玻璃52進行說明，雖然頂層介電層52也有可能由其他材料 形成。金屬線46、 54與58以及導孔48、 56與60優(yōu)選包含銅或銅合金。在 頂層介電層52之上形成一第一保護層Pass-l。第一保護層Pass-l優(yōu)選包括 介電材料，例如氧化物或氮化物。
第一密封環(huán)44包括一鋁環(huán)(或者在說明書中也稱為鋁焊墊或AP)在金 屬線58之上，并與其實體連接。鋁環(huán)AP包括一部分位于第一保護層Pass-l 之上，且上述部分穿透第一保護層Pass-l。在第一保護層Pass-l與鋁環(huán)AP 上形成第二保護層Pass-2。保護層Pass-l與Pass-2可由氧化物、氮化物與上 述的組合來形成，且保護層Pass-l與Pass-2可由相同或不同的材料來形成。
在優(yōu)選實施例中，導孔48、 56與60為導孔條，且其寬度優(yōu)選為大于各 別位于其上的金屬線46、 54與58的寬度約70%。在說明書中，此種形式的 導孔條也指連續(xù)的導孔條，因為其與在連續(xù)方式中互相鄰接的細導孔條的集 合相似。更佳為導孔48的寬度Wl與金屬線46的寬度W2實質(zhì)上彼此相等。 在另一實施例中，導孔48、 56與60為一導孔條群組，其包括兩個或更多的 平行細導孔條(以圖9B的導孔56的導孔條群組為例)。需注意的是第一密 封環(huán)42與第二密封環(huán)44為形成于接近各別的半導體芯片邊緣的環(huán)。因此金 屬線46、 54與58和導孔48、 56與60和鋁環(huán)AP各形成一環(huán)。且每個環(huán)具 有四個邊緣，每個邊緣接近半導體芯片各別的邊緣，且每個邊緣至各別側(cè)的切割線的距離優(yōu)選為10pm或更小。
在優(yōu)選實施例中，金屬線46、 54與58和導孔48、 56與60以及鋁環(huán) AP優(yōu)選為具有錐狀輪廓，其具有傾斜邊緣，且因此金屬線46、 54與58具 有傾斜角a以及導孔48、 56與60具有傾斜角P。因此錐狀金屬線(46、 54 或58)、錐狀導孔(48、 56或60)及/或鋁環(huán)AP之上寬度W'大于下寬度W"， 如附圖的上寬度W，與下寬度W"。傾斜角a與卩優(yōu)選為約84-87。。更佳為傾 斜角a與(3為約86°。當傾斜角a與(3小于90°，金屬線46、 54與58和導孔 48、 56與60以及鋁環(huán)AP對于傳播向下的應力更有效。因此由于晶粒切割 所產(chǎn)生的應力更容易通過健全的密封環(huán)吸收?？赏ㄟ^調(diào)整工藝條件來達到形 成金屬線46、 54與58和導孔48、 56與60以及鋁環(huán)的傾斜角，例如增加蝕 刻氣體如C4F8、 CHF的百分比、降低包含氧與氮的氣體的百分比及/或減少 偏壓(bias power)等。
圖3B顯示本發(fā)明的其他實施例，其中金屬線46、 54與58和導孔48、 56與60以及鋁環(huán)實質(zhì)上具有垂直的邊緣。在接下的附圖中討論各個實施例， 金屬線46、 54與58和導孔48、 56與60以及鋁環(huán)可各具有實質(zhì)上垂直的邊 緣，其以實線顯示，或者是具有傾斜角，其以虛線顯示。
可以了解的是，在先前討論的附圖也可使用于本發(fā)明的其他實施例，除 非是有特別說明不適用。為了簡化，結(jié)構(gòu)與材料的細部將不再于接下來討論 的實施例中重復。
由于切割晶片，破裂可能發(fā)生在切割線且傳播進入半導體芯片中。發(fā)明 人的實驗顯示，半導體芯片的頂部發(fā)生破裂的顯著百分比，有時甚至高于50 % ，例如發(fā)生在未摻雜硅酸鹽玻璃52、第一保護層Pass-l與第二保護層Pass-2 中。特別是在未摻雜硅酸鹽玻璃52與第一保護層Pass-l的分界面62，與第 一保護層Pass-l與第二保護層Pass-2的分界面64中容易受到破裂的傷害， 且破裂沿著分界面62與64傳播至半導體芯片中。本發(fā)明的實施例是根據(jù)上 述發(fā)現(xiàn)而提出。
在顯示于圖3A與3B的實施例中，第一密封環(huán)42與切割線38相鄰，且 優(yōu)選為實質(zhì)上與切割線38鄰接。在晶片的晶粒切割前，在犧牲密封環(huán)42之 上形成溝槽66。若從上往下看，溝槽66也形成一溝槽環(huán)，其具有四個邊緣， 每個與半導體芯片各別的邊緣接近。溝槽66的底部68優(yōu)選至少與第一保護層Pass-l與第二保護層pasS-2的分界面64齊平。更佳為，溝槽66的底部 68延伸低于第一保護層Pass-l與第二保護層Pass-2的分界面64，例如大于 約200 A。然而，第一保護層Pass-l的材料需要維持在金屬線54上以避免金 屬線54露出。溝槽66的優(yōu)點為若在晶粒切割時發(fā)生破裂且破裂沿著第二保 護層Pass-2的分界面64傳播，則此破裂將由于溝槽66而停止。即使破裂傳 播穿過溝槽66，破裂的應力也實質(zhì)上通過溝槽66而釋放，且第二密封環(huán)44 將有效地避免破裂任何更進一步的傳播。此對避免破裂提供了雙重保險。可 以了解的是，發(fā)生在高于溝槽66的底部68的任何破裂將被停止，包括發(fā)生 在第二保護層Pass-2中的破裂。溝槽66的寬度W3優(yōu)選大于約2 pm。
圖4A顯示本發(fā)明的第二實施例，其中第一密封環(huán)42與切割線38遠離。 溝槽66包括至少一部分水平介于第一密封環(huán)42與切割線38之間。更進一 步而言，整個溝槽66可介于第一密封環(huán)42與切割線38之間。在此實施例 中，溝槽66的底部68可延伸低于未摻雜硅酸鹽玻璃52與第一保護層Pass-l 的分界面62，其中，溝槽66的底部68的相對應位置以虛線顯示?；蛘?，溝 槽66的底部68可實質(zhì)上與第一保護層Pass-l與第二保護層Pass-2的分界面 64齊平或介于未摻雜硅酸鹽玻璃52與第一保護層Pass-l的分界面62以及第 一保護層Pass-l與第二保護層Pass-2的分界面64之間。然而，若溝槽66包 括一部分直接位于第一密封環(huán)42之上，則溝槽66的底部68優(yōu)選高于未摻 雜硅酸鹽玻璃52與第一保護層Pass-l的分界面62，以使至少一薄的第一保 護層Pass-l維持在金屬線54之上。
溝槽66可位于任何介于切割線38與主密封環(huán)44之間的地方。圖4B顯 示另一實施例，其中溝槽66介于第一密封環(huán)42與第二密封環(huán)44之間。在 此實施例中，溝槽66的底部68也可低于未摻雜硅酸鹽玻璃52與第一保護 層Pass-l的分界面62，或在其他虛線所示的位置。有利的是，溝槽66的底 部68低于未摻雜硅酸鹽玻璃52與第一保護層Pass-l的分界面62，可停止沿 著未摻雜硅酸鹽玻璃52與第一保護層Pass-l的分界面62傳播的破裂。
圖5顯示本發(fā)明的第三實施例，而其中并沒有形成犧牲密封環(huán)42。密封 環(huán)44與切割線38隔開。密封環(huán)44與切割線38隔開的距離d至少要夠大以 容納溝槽66。在一實施例中，距離d大于約2pm。溝槽66實質(zhì)上與切割線 38相鄰，但在切割線38的外面，而此優(yōu)選是因在晶粒切割時，切口不會切穿溝槽66。溝槽66的底部68優(yōu)選至少與第一保護層Pass-l與第二保護層 Pass-2的分界面64齊平，且更佳為介于未摻雜硅酸鹽玻璃52與第一保護層 Pass-l的分界面62以及第一保護層Pass-l與第二保護層Pass-2的分界面64 之間，甚至更佳為低于分界面62。溝槽66的底部68可甚至延伸低于金屬線 58，但高于上低介電常數(shù)介電層50。虛線顯示幾個溝槽66的底部68的可能 位置。有利的是，在未摻雜硅酸鹽玻璃52或其上的破裂傳播將可通過溝槽 66來停止，而密封環(huán)44則提供額外的保護。
圖6顯示本發(fā)明的第四實施例，其中鋁環(huán)AP形成在密封環(huán)42之上，取 代形成在密封環(huán)44之上。因此溝槽66可形成任何在切割線38與密封環(huán)44 的右邊邊界之間的地方溝槽66與其底部68的位置以虛線顯示。此外，根據(jù) 溝槽66的位置，其底部68可在第二保護層Pass-2、第一保護層Pass-l、未 摻雜硅酸鹽玻璃52或在上述的分界面中。
先前討論的附圖的實施例顯示雙保護層，包括第一保護層Pass-l與第二 保護層Pass-2。圖7-9B顯示單保護層，其中只形成一個保護層。因此沒有形 成鋁焊墊AP。此形式的密封環(huán)可使用于直接焊接于銅(direct-bump-on)的應 用。在圖7中，在未摻雜硅酸鹽玻璃52以及金屬線54與58之上形成保護 層Pass-l 。優(yōu)選在密封環(huán)42與切割線38之間形成溝槽66。因此在破裂到達 密封環(huán)42之前就已被封鎖住?；蛘邷喜?6可形成在任何切割線38與第二 密封環(huán)44的右緣(內(nèi)緣)之間的地方。根據(jù)溝槽66的位置，溝槽66的底 部68也可形成在不同位置，如虛線所示。
在圖8A與8B中，導孔56包括至少兩個或者更多的細導孔條70來取代 一單一的寬導孔條?？赏ㄟ^與形成介電層52相同的材料來分隔細導孔條70， 分隔材料優(yōu)選為未摻雜硅酸鹽玻璃。各細導孔條70也形成一環(huán)。細導孔條 70的寬度W4優(yōu)選小于約0.4 pm。另寬度W4優(yōu)選小于金屬線54的寬度W2 的約20°%?？闪私獾氖?，在晶粒切割之后，且在接著的凸塊底金屬層 (under-bump-metallurgy， UBM)蝕刻工藝中，若酸與金屬線54接觸，則金屬 線54可能會被蝕刻。然而因細導孔條70非常細，所以細導孔條70的蝕刻 明顯較慢，而也因此在細導孔條70下的密封環(huán)42的部分免于受到蝕刻。由 于細導孔條70的優(yōu)點，溝槽66可直接形成在密封環(huán)42之上而露出金屬線 54的一部分或全部。優(yōu)選為，溝槽66的底部68低于金屬線54的上表面，且具有大于約200 A的差距距離D。有利的是，溝槽66與金屬線54的重疊， 封鎖了沿著未摻雜硅酸鹽玻璃52與第一保護層pass-l的分界面62的破裂途 徑，與任何其他高于分界面62的破裂途徑。
在圖8B中，溝槽66至少一部分位于密封環(huán)42與切割線38之間?；蛘?， 整個溝槽66可介于密封環(huán)42與切割線38之間。此外溝槽66的底部68優(yōu) 選與未摻雜硅酸鹽玻璃52與第一保護層Pass-l的分界面62齊平，更佳為低 于分界面62，且具有大于約200 A的差距距離D，。圖8B也顯示其他溝槽 66與其底部68的可能位置。
圖9A也顯示另一個具有單保護層的實施例。在此實施例中，在介電層 50中形成金屬線46與48之后形成未摻雜硅酸鹽玻璃52。之后通過于未摻 雜硅酸鹽玻璃52中形成開口、填滿開口與執(zhí)行一化學機械研磨以移除超出 的填充材料，留下金屬線54與58以及導孔56與60，以形成金屬線54與 58以及導孔56與60。之后執(zhí)行一干蝕刻或濕蝕刻以凹陷未摻雜硅酸鹽玻璃 52的上表面62。此凹陷距離D"優(yōu)選大于約200 A。有利的是，若破裂沿著 未摻雜硅酸鹽玻璃52與第一保護層Pass-l的分界面62傳播，則其將遇到金 屬線54的突出部分而被停止。
在圖9B中，溝槽66更進一步形成在切割線38與密封環(huán)42之間。溝槽 66的底部68優(yōu)選至少低于金屬線54的上表面，且更佳與未摻雜硅酸鹽玻璃 52與第一保護層Pass-l的分界面62水平。底部68也可在任何低于分界面 62但高于未摻雜硅酸鹽玻璃52的下表面的地方。優(yōu)選為導孔56包括至少兩 個細導孔條70，其實質(zhì)上與圖8A與8B相同。因此，即使晶粒切割造成的 破裂導致金屬線54穿過溝槽66而露出，細導孔條70將在接下來的凸塊底 金屬層蝕刻中保護密封環(huán)42免于受到蝕刻。
需注意的是，在顯示于圖3-8B的各實施例中，可使用實質(zhì)上與圖9A與 9B相同的方法來凹蝕分界面62。因此溝槽66與分界面62的凹陷結(jié)合可使 破裂更不容易穿透進入集成電路。
在晶粒切割后的半導體芯片封裝中，依照封裝工藝，溝槽66可使用底 部填充或成型化合物來填滿。
在先前附圖中所討論的實施例(例如顯示于圖3A與3B中的實施例)中， 第一密封環(huán)42與第二密封環(huán)44各包括金屬線46與54/58與連續(xù)的導孔條48與56/60。先前附圖中所討論，連續(xù)的導孔條48與56/60的寬度大于為于 其上方的金屬線46與54/58的寬度的70%優(yōu)選，甚至更接近或?qū)嵸|(zhì)上等于 各別的金屬線46與54/58的寬度。實驗顯示，當蝕刻介電層以形成連續(xù)導孔 條48的導孔開口時，導孔開口寬度較窄會導致蝕刻不易，特別是對于卯nm 技術(shù)與90nm以下的技術(shù)。因此提供優(yōu)選實施例的變化以解決此問題。需注 意的是，顯示于圖IOA至12的實施例可與先前附圖中的實施例結(jié)合以達到 較堅固的密封環(huán)結(jié)構(gòu)與優(yōu)選的避免破裂能力而不需導致顯著的工藝困難。于 圖10A至12中，金屬線46、 54與58可具有傾斜的邊緣，與顯示于圖3A 的實施例相似。
在10A中，密封環(huán)42與44各包括部分于頂層介電層52中且部分 于低介電常數(shù)介電層50中。如先前附圖中所討論，頂層介電層52優(yōu)選由未 摻雜硅酸鹽玻璃所形成，然而它們也可由其他材料所形成，其密度、機械性 高于低介電常數(shù)介電層50中的低介電常數(shù)材料。在頂層介電層52中，導孔 60優(yōu)選為連續(xù)的導孔條其寬度W6大于各別的為于其上的金屬線58的寬度 W5的70%。寬度W6可甚至等于各別為于其上的金屬線58的寬度W5。
圖10B顯示圖10A的俯視圖，其中該剖面圖為沿著圖10中的線A-A' 所取得。導孔連接密封環(huán)42的兩層包括導孔條80與導孔82 (之后也指分離 的導孔)。導孔條80形成一環(huán)沿著各別的半導體芯片的邊界延伸。分離的 導孔82形成一線與導孔條80平行。相似地，由分離的導孔82所形成的線 沿著各別的半導體芯片的四個邊緣延伸，且也具有一似環(huán)的形狀。
密封環(huán)44包括導孔條84與分離導孔86。分離的導孔86優(yōu)選形成一陣 列，且此陣列沿著各別的芯片的邊緣延伸以形成一似環(huán)結(jié)構(gòu)。在一優(yōu)選實施 例中，導孔條84之一為位于導孔86的內(nèi)側(cè)，而其他的則位于分離的導孔86 的外側(cè)(該側(cè)接近各別的半導體芯片的邊緣)。在其他實施例中，導孔條84 可在分離的導孔86之間形成。又在另一實施例中，額外的連續(xù)導孔條其與 導孔條84相似，可在可分離的導孔86之間形成。分離的導孔82與86的寬 度W9等于其長度L9。或者，長度L9與寬度W9不同，但長度比寬度的比 值小于約2?？梢岳斫獾氖?，若密封環(huán)42的寬度夠大，可加入更多分離的導 孔82以形成一與分離的導孔86相似的導孔陣列。有利的是，通過形成分離 的導孔與細導孔條，可減少在低介電常數(shù)介電材料中形成大導孔開口所引起的蝕刻問題。
圖11A與11B分別顯示在圖10A與10B所示的實施例的變化型的剖面 圖與俯視圖，其中密封環(huán)42與44在低介電常數(shù)介電層50中只包括導孔條。 在圖11A中，形成在頂層介電層50中的金屬線58與連續(xù)的導孔條60，實 質(zhì)上與圖10A所示相同。于低介電常數(shù)介電層50中，導孔條80與84各形 成一環(huán)連接分別位于其上或其下的金屬線46。導孔條80與84的寬度實質(zhì)上 小于位于其上/下的金屬線46的寬度的一半。低介電常數(shù)材料填滿介于導孔 條80之間的空間與介于導孔條84之間的空間。在一實施例中，在各金屬化 層中具有兩個導孔條80，每個連接至金屬線46的一邊緣部分。導孔條80與 84的最理想數(shù)目取決于金屬線46的寬度，且可通過實驗以滿足改善密封環(huán) 44的機械強度與與導孔開口形成的要求來決定。
圖11A與11B的結(jié)構(gòu)可進一步強化，如圖12所示。此實施例的剖面圖 與圖IIA所示相似。在此實施例中，金屬線58與連續(xù)的導孔條60與顯示于 圖10A與10B所示相同。與顯示于圖IIA與IIB的結(jié)構(gòu)相似，在低介電常 數(shù)介電層50中，形成導孔條80與84以連接各別位于其上與其下的金屬線 46。圖12為一俯視圖，其顯示導孔支撐物88形成于導孔條80與84之間。 導孔支撐物88與導孔條80與84同時形成且無縫地連接至導孔條80與84。 在一實施例中，導孔支撐物88的寬度W7與導孔條84的寬度W8的比值為 約0.8-0.9，且更佳為約等于l。介于導孔支撐物88之間的距離D1與介于導 孔條80 (及/或?qū)Э讞l84)之間的距離D2的比值為約4-5。雖然導孔支撐物 88的總面積相較于導孔條80與84的總面積并未特別顯著，但導孔支撐物 88連接導孔條80與84兩者為一整體的結(jié)構(gòu)，且因此在密封環(huán)42與44的機 械強度中產(chǎn)生了顯著的改善。
需注意的是，在圖12中沿一平面橫越過線B-B'所得的剖面圖會與圖11A 所示相似。然而，若是在圖12中沿平面橫越過線C-C'所得的剖面圖，則導 孔支撐物88與導孔條80與84會顯現(xiàn)如一連續(xù)的導孔條如圖3A與3B中所
不o
在本發(fā)明的替代實施例中，除了可具有兩層頂層介電層52之外，半導 體芯片也可只具有一層介電層52。因此，優(yōu)選為只有介電層52包括連續(xù)的 導孔條，而位于其下的低介電常數(shù)介電層都包括細導孔條，細導孔條可與分離的導孔或?qū)Э字挝锝Y(jié)合，可使用具有分離的導孔條或?qū)Э字挝锱c連續(xù)
的導孔條的結(jié)構(gòu)于任何頂層介電層52與低介電常數(shù)介電層50中，以任何方
式結(jié)合。
本發(fā)明的實施例具有避免傳播破裂進入電路區(qū)的能力。特別是增強的保 護結(jié)構(gòu)提供雙重保護， 一為具有溝槽，而一為具有固體密封環(huán)。因此破裂傳 播進入電路區(qū)的可能顯著地減低。
雖然本發(fā)明己以優(yōu)選實施例揭示如上，然而其并非用以限定本發(fā)明，任 何熟悉此技術(shù)領域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些 許的變動與潤飾，因此本發(fā)明的保護范圍應當視后附的權(quán)利要求所限定的范 圍為準。
權(quán)利要求
1. 一種集成電路結(jié)構(gòu)，包括一下介電層；一上介電層，于該下介電層之上；以及一第一密封環(huán)，包括一第一上金屬線，于該上介電層中；一第一連續(xù)導孔條，于該第一上金屬線之下且與其鄰接，其中該第一連續(xù)導孔條的寬度實質(zhì)上與該第一上金屬線相同；一第一下金屬線，于該下介電層中；以及一第一導孔條，于該第一下金屬線之下且與其鄰接。
2. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該上介電層直接位于該下介 電層之上，且該第一密封環(huán)包括一第一部分于該上介電層之上與一第二部分 于該下介電層之下，且該第一部分中具有連續(xù)的導孔條，而該第二部分則不 具連續(xù)的導孔條。
3. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包括多個分離的導孔，于該第 一下金屬線的下且與其鄰接，其中該第一上金屬線不與其下的分離的導孔連 接。
4. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包括一第二導孔條，于該第一下金屬線之下且與其鄰接，其中該第一與第二 導孔條為互相平行；以及多個導孔支撐物，彼此互相分離，其中該導孔支撐物與該第一與第二導 孔條實體連接。
5. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包括一額外的密封環(huán)，包括 一第二上金屬線，于該上介電層中； 一第二連 續(xù)導孔條，于該第二上金屬線之下且與其相鄰接，其中該第二連續(xù)導孔條的 寬度實質(zhì)上與該第二上金屬線相同； 一第二下金屬線，于該下介電層中；以 及一第二導孔條，于該第二下金屬線之下且與其鄰接。
6. 如權(quán)利要求5所述的集成電路結(jié)構(gòu)，還包括多個分離的導孔，于該第 二下金屬線之下且與其鄰接，其中該多個分離的導孔形成一線與該第二導孔 條的長度方向平行。
7. 如權(quán)利要求5所述的集成電路結(jié)構(gòu)，還包括 一第三導孔條，于該第二下金屬線之下且與其鄰接；以及多個導孔支撐物，以垂直于第三導孔條的長度方向延伸，其中該多個導 孔支撐物與該第二與第三導孔條實體連接。
8. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包括 一第一保護層，于該上介電層之上； 一第二保護層，于該第一保護層之上且與其鄰接；以及一溝槽，自該第二保護層的一頂部表面延伸進入該第二保護層中，其中 該溝槽實質(zhì)上形成一環(huán)。
9. 如權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該上介電層的頂部表面低于 該第一上金屬線的頂部表面，且該基底電路結(jié)構(gòu)還包括一保護層于該上介電 層上且與其實體接觸。
10. —種集成電路結(jié)構(gòu)，包括一半導體芯片，包括多個介電層，其中該多個介電層包括多個低介電 常數(shù)介電層；以及一頂層介電層于該多個低介電常數(shù)介電層之上，其中該頂 層介電層的介電常數(shù)大于該多個低介電常數(shù)介電層的介電常數(shù)；以及一第一密封環(huán)，包括 一第一頂部金屬線，于該頂層介電層中； 一第一 連續(xù)導孔條，于該第一頂部金屬線之下且與其鄰接，其中該第一連續(xù)導孔條 的寬度實質(zhì)上與該第一頂部金屬線相同；多個金屬線，實質(zhì)上互相對準，其 中每一金屬線于每一低介電常數(shù)介電層之一中；以及多個導孔，于每一金屬 線之下且與其相接，其中該多個導孔包括 一第一與一第二導孔條，各形成 一環(huán)；以及一低介電常數(shù)材料，介于該第一與第二導孔條之間。
11. 如權(quán)利要求10所述的集成電路結(jié)構(gòu)，還包括一額外的頂層介電層，介于該頂層介電層與該多個低介電常數(shù)介電層之 間，其中該第一密封環(huán)還包括 一額外的頂部金屬線，于該額外的頂層介電 層； 一額外的連續(xù)導孔條，于該額外的金屬線之下且與其鄰接，其中該額外 的連續(xù)導孔條的寬度大于該額外的金屬線的70%。
12. 如權(quán)利要求IO所述的集成電路結(jié)構(gòu)，其中該多個導孔還包括多個分 離的導孔，彼此互相分離。
13. 如權(quán)利要求IO所述的集成電路結(jié)構(gòu)，其中該多個導孔還包括多個導 孔支撐物，且每一導孔支撐物與將第一與第二導孔條的一實體連接至一鄰近 的導孔條。
14. 如權(quán)利要求10所述的集成電路結(jié)構(gòu)，還包括 一第一保護層，于該頂層介電層之上； 一第二保護層，于該第一保護層之上且與其鄰接；以及一溝槽，自該第二保護層的一頂部表面延伸進入該第二保護層中，其中 該溝槽實質(zhì)上形成一環(huán)。
15. 如權(quán)利要求IO所述的集成電路結(jié)構(gòu)，其中該上介電層的頂部表面低 于該頂部金屬線的頂部表面，且該基底電路結(jié)構(gòu)還包括一保護層于該頂層介 電層與該頂部金屬線之上且與該頂層介電層與該頂部金屬線實體接觸。
全文摘要
一種集成電路結(jié)構(gòu)包括一下介電層；一上介電層于該下介電層之上；以及一密封環(huán)。密封環(huán)包括一上金屬線于該上介電層中；一連續(xù)導孔條于該第一上金屬線之下且與其鄰接，其中該連續(xù)導孔條的寬度大于該上金屬線寬度的約70％；一下金屬線于該下介電層中；以及一導孔條于該下金屬線之下且與其鄰接。該導孔的寬度實質(zhì)上小于該下金屬線的寬度的一半。
文檔編號H01L23/00GK101425483SQ20081008630
公開日2009年5月6日 申請日期2008年3月25日 優(yōu)先權(quán)日2007年11月1日
發(fā)明者余振華, 侯上勇, 蔡豪益, 許仕勛, 鄭心圃 申請人:臺灣積體電路制造股份有限公司