專利名稱：：基于氧化鋅的低壓薄膜壓敏電阻器的制作方法
技術領域：
：本發(fā)明涉及低壓電子線路的保護元件，特別地，涉及一種基于氧化鋅的低壓薄膜壓敏電阻器。
背景技術：
：氧化鋅壓敏電阻器是一種以氧化鋅為主體的多晶半導體陶瓷元件，具有通流容量大、響應速度快、無續(xù)流、無極性等優(yōu)點。但是目前商用的壓敏電阻的閾值電壓都是固定的，例如AVX公司的0402型片式壓敏電阻器有5.6V、9V、14V和18V等規(guī)格。不同的電路往往需要不同的壓敏電阻器進行保護，給實際使用帶來不便。目前還沒有研制出閾值電壓可調(diào)的氧化鋅低壓壓敏電阻器。
發(fā)明內(nèi)容本發(fā)明的目的是針對現(xiàn)有技術的不足，提供一種基于氧化鋅的低壓薄膜壓敏電阻器。本發(fā)明可以通過選擇不同的電極(即引腳)獲得不同的閾值電壓，以適應不同保護電壓的需要。本發(fā)明的目的是通過以下技術方案來實現(xiàn)的一種基于氧化鋅的低壓薄膜壓敏電阻器，該壓敏電阻器由兩個或多個由金屬電極一氧化鋅薄膜一金屬電極構(gòu)成的基本單元串連而成。此外，還包括分別與各金屬電極相連的引腳。所述柱狀氧化鋅薄膜為高度c軸取向的柱狀晶體薄膜；所述金屬電極為金屬鋁膜。本發(fā)明的有益效果是本發(fā)明只要簡單地控制單元內(nèi)薄膜的厚度，使得厚度小于特定制備條件下氧化鋅的晶粒尺寸就可以了，而整個壓敏電阻的閾值電壓的可由串連單元的數(shù)目進行簡單控制。圖1是本發(fā)明基于氧化鋅的低壓薄膜壓敏電阻器的基本單元的剖視圖；圖2是本發(fā)明實施例由四個基本單元串連構(gòu)成的基于氧化鋅的低壓薄膜壓敏電阻器的剖視圖；圖3是圖2所示基于氧化鋅的低壓薄膜壓敏電阻器的閾值電壓與層數(shù)之間的關系圖。具體實施方式本發(fā)明的氧化鋅低壓壓敏電阻器由兩個或多個金屬電極一氧化鋅薄膜一金屬電極組成的基本單元串連而成，其中的氧化鋅薄膜為高度c軸取向的柱狀晶體薄膜。一個金屬電極一氧化鋅薄膜一金屬電極的基本單元如圖l所示，由上電極l、柱狀氧化鋅薄膜2、下電極3構(gòu)成。一般的氧化鋅壓敏電阻由金屬一氧化鋅一金屬構(gòu)成。氧化鋅晶粒與晶粒之間存在晶界。由于表面能帶彎曲，導致晶粒界面處形成一個背靠背的肖特基勢壘對，勢壘擊穿即導致壓敏電阻現(xiàn)象。普通的壓敏電阻器中氧化鋅層的厚度較大，因此氧化鋅薄膜厚度方向上可以看成許多晶粒的串聯(lián)，因此壓敏電阻器的閾值電壓較高。但是如果其中的氧化鋅薄膜為C軸取向的柱狀薄膜，那么厚度方向內(nèi)只有一個晶粒，由此可以得到很低的閾值電壓。假定這樣一個基本單元的壓敏閾值電壓為Vm，那么，如果把兩個這樣的單元串連，就可以獲得閾值電壓2倍于人的壓敏電阻，依此類推，如果把N個這樣的單元串連，就可以獲得閾值電壓N倍于V,的壓敏電阻。實施例參照附圖2，我們制作了一個4單元的氧化鋅薄膜壓敏電阻器。氧化鋅薄膜通過反應直流磁控濺射法制備，沉積時襯底溫度為400°C，XRD測試顯示此沉積條件下的氧化鋅薄膜為柱狀膜，膜厚為80nm。上、下電極為直流磁控濺射沉積的金屬鋁膜，厚度各為50mn，每個金屬電極上分別連接一個引腳4、5、6、7、8。不同電極對之間測試得到的閾值電壓如表1所示?？梢婇撝惦妷号c電極之間的單元數(shù)目有簡單的線性關系。擬合結(jié)果表明每增加一個單元，，閾值電壓約增加3.3伏，見圖3。表1<table>tableseeoriginaldocumentpage5</column></row><table>權(quán)利要求1.一種基于氧化鋅的低壓薄膜壓敏電阻器，其特征在于，它主要由兩個或多個由金屬電極一氧化鋅薄膜一金屬電極構(gòu)成的基本單元串連而成。2.根據(jù)權(quán)利要求1所述的基于氧化鋅的低壓薄膜壓敏電阻器，其特征在于，所述柱狀氧化鋅薄膜為高度c軸取向的柱狀晶體薄膜。3.根據(jù)權(quán)利要求1所述的基于氧化鋅的低壓薄膜壓敏電阻器，其特征在于，所述金屬電極為金屬鋁膜。4.根據(jù)權(quán)利要求1所述的基于氧化鋅的低壓薄膜壓敏電阻器，其特征在于，還包括分別與各金屬電極相連的引腳。全文摘要本發(fā)明公開了一種基于氧化鋅的低壓薄膜壓敏電阻器，它由絕緣基底上面沉積的兩個或多個由金屬電極-氧化鋅薄膜-金屬電極構(gòu)成的基本單元串連而成，其中氧化鋅薄膜為高度c軸取向的柱狀晶體薄膜；本發(fā)明的閾值電壓可調(diào)，制作工藝簡單，適應性較強。文檔編號H01C7/105GK101261892SQ200810061440公開日2008年9月10日申請日期2008年4月30日優(yōu)先權(quán)日2008年4月30日發(fā)明者季振國,席俊華,東黃申請人:杭州電子科技大學