專(zhuān)利名稱：半導(dǎo)體熔絲結(jié)構(gòu)及制造半導(dǎo)體熔絲結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體熔絲結(jié)構(gòu)，該熔絲結(jié)構(gòu)包括具有表面的襯底，該襯底在表面處具有場(chǎng)氧化物區(qū)，該熔絲結(jié)構(gòu)還包括熔絲本體，熔絲本體包括多晶硅，熔絲本體位于場(chǎng)氧化物區(qū)上方并沿著電流流動(dòng)方向延伸，其中該熔絲結(jié)構(gòu)可通過(guò)使電流流經(jīng)熔絲本體而編程。
本發(fā)明還涉及包括這種半導(dǎo)體熔絲結(jié)構(gòu)的集成電路。
本發(fā)明還涉及制造半導(dǎo)體熔絲結(jié)構(gòu)的方法。
背景技術(shù)：
用于半導(dǎo)體的熔絲具有廣泛的應(yīng)用，如管芯ID、存儲(chǔ)器中的冗余、加密等。因?yàn)槎嗑Ч枞劢z可以電編程，這減小了編程成本并提高了靈活性，多晶硅熔絲快速替代了激光熔絲。多晶硅熔絲目前正在被硅化多晶硅熔絲替代，以便減小其不可編程電阻。使用標(biāo)準(zhǔn)的CMOS工藝制造這些硅化多晶硅熔絲。對(duì)于容易進(jìn)行狀態(tài)檢測(cè)而言，編程后的大電阻是所需的，而對(duì)于短的測(cè)試和修復(fù)時(shí)間而言，快速編程是必需的。并且，期望多晶硅熔絲的編程電壓盡可能地低，從而不必采用特殊的措施來(lái)將這些烙絲集成在集成電路中。通常，當(dāng)編程電壓減小時(shí)，編程時(shí)間增加。
已知多晶硅瑢絲的一個(gè)缺點(diǎn)是其編程電壓仍然較高。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種具有低編程電壓同時(shí)仍然維持相同編程時(shí)間的半導(dǎo)體熔絲結(jié)構(gòu)，或者具有更短的編程時(shí)間同時(shí)維持相同編程電壓的半導(dǎo)體熔絲結(jié)構(gòu)。
本發(fā)明由獨(dú)立權(quán)利要求限定。從屬權(quán)利要求限定有利的實(shí)施方式。本發(fā)明的目的實(shí)現(xiàn)在于熔絲本體具有沿著電流流動(dòng)方向的拉伸應(yīng)變和沿著與襯底的所述表面垂直的方向的壓縮應(yīng)變。由于沿著電流流動(dòng)方向的拉伸應(yīng)變和沿著與襯底表面垂直方向的壓縮應(yīng)變，電子遷移率增加。增加的電子遷移率導(dǎo)致增加的電遷移，從而導(dǎo)致更快的熔絲斷裂。從而可利用更快的熔絲斷裂來(lái)減小編程電壓。替代地，當(dāng)編程電壓保持相同時(shí)，減少了編程時(shí)間。
根據(jù)本發(fā)明的半導(dǎo)體器件提供了額外的優(yōu)點(diǎn)?，F(xiàn)在利用由工藝引入
應(yīng)變的技術(shù)來(lái)增強(qiáng)MOSFET器件中的載流子遷移率從而提高器件性能。因而，在多晶硅熔絲中實(shí)現(xiàn)由工藝引入應(yīng)變的技術(shù)很可能與未來(lái)的CMOS工藝兼容。
在根據(jù)本發(fā)明的熔絲結(jié)構(gòu)的有利實(shí)施方式中，熔絲本體包括第一子層和第二子層，第一子層包括多晶硅，第一子層位于場(chǎng)氧化物區(qū)上方，第二子層包括硅化物，第二子層位于第一子層上方。該熔絲結(jié)構(gòu)具有雙層結(jié)構(gòu)，并且由于在編程之前具有較低的電阻(由于低電阻的硅化物)而減小所需的編程電壓，因,而是有利的。
在根據(jù)本發(fā)明的熔絲結(jié)構(gòu)的另一個(gè)實(shí)施例中，拉伸應(yīng)變層至少覆蓋熔絲本體和一部分襯底，從而沿著與所述表面垂直的方向在熔絲本體中
形成壓縮應(yīng)變。該應(yīng)變層的存在確保較好地維持熔絲本體中的應(yīng)變。此外，在制造熔絲結(jié)構(gòu)期間，可以將該應(yīng)變層用作接觸蝕刻停止層(CESL)。
本發(fā)明也涉及包括這種半導(dǎo)體熔絲結(jié)構(gòu)的集成電路。CMOS工藝的縮放(scaling)也意味著減小的電源電壓和減小的I/O電壓。因而，根據(jù)本發(fā)明的熔絲結(jié)構(gòu)的較低編程電壓提供了在未來(lái)的CMOS工藝中的較佳集成可能性。因而，按照這些工藝制造的集成電路可以從熔絲結(jié)構(gòu)的減小的編程電壓中極大地獲益。較低的編程電壓減少了對(duì)特殊措施的需求，所述措施使得有可能對(duì)熔絲結(jié)構(gòu)編程(比如引入特殊的高電壓晶體管)，從而降低集成電路的復(fù)雜程度。
本發(fā)明還涉及制造半導(dǎo)體熔絲結(jié)構(gòu)的方法。根據(jù)本發(fā)明的第一方法包括以下步驟
提供具有表面的襯底，該襯底包括位于表面處的場(chǎng)氧化物區(qū)；提供第一層，該第一層至少包括位于場(chǎng)氧化物區(qū)上的多晶硅；對(duì)第一層形成圖案，從而在場(chǎng)氧化物區(qū)上至少形成熔絲本體，該熔絲本體沿著電流流動(dòng)的方向延伸；
5對(duì)第一層執(zhí)行非晶化注入，從而將至少熔絲本體的多晶硅轉(zhuǎn)變成非 晶硅5
采用應(yīng)變層覆蓋襯底和熔絲本體，其中應(yīng)變層是低應(yīng)變或拉伸應(yīng)變 層，沿著與表面垂直的方向在熔絲本體中產(chǎn)生壓縮應(yīng)變，并進(jìn)而沿著電
流流動(dòng)的方向在熔絲本體中產(chǎn)生拉伸應(yīng)變；
執(zhí)行尖峰脈沖退火(spike-anneal),使得熔絲本體中的非晶硅再
結(jié)晶成保持至少一部分應(yīng)變的多晶硅；以及 在熔絲本體的兩個(gè)側(cè)壁上提供間隔物。
根據(jù)本發(fā)明的制造方法提供了形成根據(jù)本發(fā)明的半導(dǎo)體熔絲結(jié)構(gòu) 的便利方法。低應(yīng)變層典型地在-200至200MPa范圍內(nèi)?？梢允堑屠?應(yīng)變或低壓縮應(yīng)變。由于任何氮化物層在退火時(shí)變?yōu)槔鞈?yīng)變，低應(yīng)變 層也是合適的。因而，低應(yīng)變層將在隨后的CMOS工藝步驟的熱預(yù)算 (thermal budget)期間轉(zhuǎn)變成拉伸應(yīng)變層。非晶化之后是產(chǎn)生應(yīng)變和 保持應(yīng)變的再結(jié)晶，該非晶化的技術(shù)也稱作"應(yīng)力記憶技術(shù)"。
根據(jù)本發(fā)明的方法的一種實(shí)施方式的特征在于在提供間隔物的步 驟之前去除應(yīng)變層。該步驟使得可能以更為便利的方式形成間隔物。
在根據(jù)本發(fā)明的方法的有利變型中，該方法包括在采用應(yīng)變層覆蓋 襯底和熔絲本體的步驟之前或在去除應(yīng)變層之后，在熔絲本體上形成硅 化物的步驟。所獲得的熔絲結(jié)構(gòu)為雙層結(jié)構(gòu)，并且由于在編程之前其具 有較低的電阻(由于低電阻的硅化物)從而減小所需的編程電壓所以是 有利的，因而該變型是有利的。
根據(jù)本發(fā)明的第二方法包括以下步驟
提供具有表面的襯底，該襯底包括位于表面處的場(chǎng)氧化物區(qū)；
提供第一層，該第一層至少包括位于場(chǎng)氧化物區(qū)中的多晶硅；
對(duì)第一層形成圖案，從而在場(chǎng)氧化物區(qū)中至少形成熔絲本體，該熔
絲本體沿著電流流動(dòng)的方向延伸；
在熔絲本體的兩個(gè)側(cè)壁上提供間隔物；以及
采用應(yīng)變層覆蓋襯底、熔絲本體和間隔物，其中應(yīng)變層是拉伸應(yīng)變 層，沿著與表面垂直的方向在熔絲本體中產(chǎn)生壓縮應(yīng)變，并進(jìn)而沿著電 流流動(dòng)的方向在熔絲本體中產(chǎn)生拉伸應(yīng)變。根據(jù)本發(fā)明的制造方法提供了形成根據(jù)本發(fā)明的半導(dǎo)體熔絲結(jié)構(gòu) 的替代方法。第二方法的優(yōu)點(diǎn)是較簡(jiǎn)單(需要較少的工藝步驟)。
優(yōu)選地，該方法包括在采用應(yīng)變層覆蓋襯底、熔絲本體和間隔物的 步驟之前的在熔絲本體上形成硅化物的步驟。所獲得的熔絲結(jié)構(gòu)為雙層 結(jié)構(gòu)，并且由于在編程之前其具有較低的電阻(由于低電阻的硅化物) 從而減小所需的編程電壓所以是有利的，因而該方法的變型是有利的。
任何附加的特征可以組合在一起，并可以與任何方面組合。其它優(yōu) 點(diǎn)對(duì)于本領(lǐng)域的技術(shù)人員是明顯的。在不背離本發(fā)明的權(quán)利要求的范圍 的情形下可以實(shí)現(xiàn)許多變型和修改。因此，應(yīng)當(dāng)清楚地理解，本說(shuō)明書(shū) 只是示例說(shuō)明，而不希望限制本發(fā)明的范圍。


現(xiàn)在將參照附圖以示例的方式描述如何將本發(fā)明付諸實(shí)施，其中-
圖la-li說(shuō)明根據(jù)本發(fā)明制造熔絲結(jié)構(gòu)的第一方法的不同階段； 圖2a-2f說(shuō)明根據(jù)本發(fā)明制造熔絲結(jié)構(gòu)的第二方法的不同階段； 圖3說(shuō)明具有觸點(diǎn)的硅化多晶硅熔絲結(jié)構(gòu)的示意性截面圖；以及 圖4說(shuō)明根據(jù)本發(fā)明的熔絲結(jié)構(gòu)的兩種不同形狀。
具體實(shí)施例方式
參見(jiàn)圖la-li，這些圖說(shuō)明根據(jù)本發(fā)明制造熔絲結(jié)構(gòu)的第一方法的 不同階段。在圖la所示的階段中，提供襯底l。該襯底包括場(chǎng)氧化物區(qū) 3。場(chǎng)氧化物區(qū)限定了襯底上不應(yīng)當(dāng)產(chǎn)生晶體管的那些區(qū)域。或者換句話 說(shuō)，場(chǎng)氧化物區(qū)將各個(gè)晶體管(圖中未示出)彼此隔開(kāi)。該襯底包括各 種材料(硅、鍺、III-V化合物等)，并且可以是任何類(lèi)型。例如塊材 襯底、絕緣體上硅襯底(SOI)。該場(chǎng)氧化物區(qū)3可以是所謂的淺溝槽隔 離區(qū)(STI區(qū))、所謂的L0C0S區(qū)、或任何其他類(lèi)型的絕緣區(qū)。
在第一方法的另一階段(圖lb)中，至少在場(chǎng)氧化物區(qū)3中沉積包 括多晶硅的第一層5。層沉積技術(shù)是本領(lǐng)域的技術(shù)人員的公知常識(shí)。
在第一方法的進(jìn)一步的階段(圖lc)中，對(duì)第一層5形成圖案(使 用已知的光刻技術(shù))，從而形成熔絲本體FB。在該特定示例中，熔絲本
7體FB包括多晶硅PLY。該熔絲本體FB沿著電流流動(dòng)的方向CF延伸。該 電流流動(dòng)的方向CF由熔絲結(jié)構(gòu)被編程時(shí)電流流動(dòng)的方向來(lái)限定(忽略熔 絲本體的可能截面變化，如凹口、孔洞等)。熔絲本體FB可以連接到熔
絲頭(未示出)，熔絲頭可以通過(guò)互連而連接到電路(未示出)。在技術(shù) 上，有可能連同位于場(chǎng)氧化物區(qū)外部的晶體管柵極(未示出) 一起形成 熔絲本體。
在第一方法的進(jìn)一步的階段(圖ld)中，執(zhí)行非晶化注入20以使 熔絲本體的多晶硅非晶化。非晶化技術(shù)對(duì)于本領(lǐng)域的技術(shù)人員而言是已 知的，例如在〃Silicon Processing for the VLSI Area〃， Vol. 1 — Process Technology, p. 390中公開(kāi)。對(duì)于非晶化，可以使用諸如砷(As)和鍺 (Ge)的離子20。在非晶化注入20期間，熔絲本體FB中的多晶硅PLY
轉(zhuǎn)變?yōu)榉蔷Ч鐰M。
在第一方法的進(jìn)一步的階段(圖le)中，提供薄氧化物層(未示出) (例如使用沉積技術(shù))。該薄氧化物層可以包括例如氧化硅。沉積氧化物 層是可選的。然而，在該方法的隨后階段中去除應(yīng)變層時(shí)可能使得蝕刻 的選擇性劣化。在該示例中，薄氧化物層的厚度在1-10nm之間，但其他 的厚度也是可能的。在沉積薄氧化物層之后，沉積低應(yīng)變或拉伸應(yīng)變層 7。低應(yīng)變層典型地在-200至200 MPa范圍內(nèi)?？梢允堑屠鞈?yīng)變或低
壓縮應(yīng)變。由于任何氮化物層在退火時(shí)變?yōu)槔鞈?yīng)變，低應(yīng)變層也是合 適的。因而，低應(yīng)變層將在隨后的CMOS工藝步驟的熱預(yù)算期間轉(zhuǎn)變成拉 伸應(yīng)變層。應(yīng)變層7可以是氮化硅層，并且應(yīng)變可以大于500 Mpa。例 如，在該示例中，應(yīng)變層7的厚度可以為大約50nm，但其他的厚度也是 可能的。該層應(yīng)當(dāng)在低溫下沉積，以避免沉積期間的多晶再結(jié)晶，優(yōu)選 地在低于5(XTC的溫度下。例如，可以是PECVD沉積。應(yīng)變層7包括沿 著與襯底1垂直的垂直方向Z的壓縮應(yīng)變，以及沿著與熔絲本體平行的 方向的拉伸應(yīng)變，現(xiàn)在稱其為電流流動(dòng)的方向CF。也即，非晶硅AM變 成應(yīng)變的非晶硅AMS。熔絲本體FB中的應(yīng)變對(duì)于電子遷移率是有益的， 參見(jiàn)H. Irie等人，〃In-plane mobility anisotropy and universality under uni-axial strains in n- and p-MOS inversion layers on (100)， (110) and (111) Si〃， IEDM Tech. Dig., 2004，第225-228頁(yè)。在第一方法的進(jìn)一步的階段(圖If)中，執(zhí)行尖峰脈沖退火。這可
以在ioocrc的溫度進(jìn)行很短時(shí)間來(lái)實(shí)現(xiàn)，優(yōu)選地，非常接近o秒。在示
例的退火步驟中，溫度在IOOO'C和120(TC之間選擇，時(shí)間為0至2秒。 替代地，在95(TC迸行30秒的退火步驟也可行。對(duì)于本領(lǐng)域的技術(shù)人員 而言，找到尖峰脈沖退火步驟的理想條件是普通的技術(shù)。在尖峰脈沖退 火期間，多晶硅在原始的應(yīng)變狀態(tài)下再結(jié)晶。也即，沿著垂直方向Z的 壓縮應(yīng)變和沿著電流流動(dòng)的方向CF的拉伸應(yīng)變至少部分維持。應(yīng)變的非 晶硅旭S己經(jīng)轉(zhuǎn)變?yōu)閼?yīng)變的多晶硅PLYS。
在第一方法的隨后階段(圖lg)中，去除應(yīng)變層7。在應(yīng)變層下方 存在薄氧化物層(參見(jiàn)對(duì)圖le的描述)的情形下，可以容易地選擇性實(shí) 現(xiàn)去除。在該情形下，例如，可以相對(duì)于下面的氧化物選擇性地去除包 括氮化物的應(yīng)變層7。最后，例如，可以采用氟化碳蝕刻劑(HF)去除 薄氧化物層。如果在應(yīng)變層7下方?jīng)]有沉積氧化物層，去除應(yīng)變層7將 更加困難，因?yàn)樵撊コ髮?duì)氧化物、聚合物和硅的良好選擇性。
在第一方法的進(jìn)一步的階段(圖lh)中，在熔絲本體FB的側(cè)壁上 形成間隔物9。該間隔物9可以由氧化硅、氮化硅、聚合物或其他絕緣 材料制成。提供間隔物是本領(lǐng)域的技術(shù)人員己知的。
代替圖lg和lh的步驟，也可以通過(guò)對(duì)應(yīng)變層7的干法蝕刻或各向 異性蝕刻直接從應(yīng)變層形成間隔物9。
然而，在第一方法的另一階段(圖li)中，多晶硅熔絲的熔絲本體 FB提供有硅化物ll，也稱作硅化。例如，該硅化物ll可以是硅化鈷、 硅化鈦、硅化鎳、硅化鎳鉑或其他硅化物。在熔絲本體FB上形成硅化物 11產(chǎn)生所謂的雙層或兩層熔絲，在該特定示例中，產(chǎn)生硅化多晶硅熔絲。 當(dāng)不考慮硅化物11時(shí)，形成單層多晶硅熔絲。提供硅化物是本領(lǐng)域的技 術(shù)人員已知的。必須注意，在該方法中，形成硅化物的時(shí)刻不限于一處。
圖la至li說(shuō)明的技術(shù)也稱作應(yīng)力記憶技術(shù)。相對(duì)于傳統(tǒng)的處理， 該技術(shù)要求四個(gè)附加的步驟(圖ld-lg)。不過(guò)，該應(yīng)力記憶技術(shù)可能在 晶體管的先進(jìn)CMOS技術(shù)中引入。在該情形下，硅化多晶硅熔絲將從該技 術(shù)中執(zhí)行的應(yīng)變工程獲益，從而需要更少的步驟，或沒(méi)有額外的步驟。
參見(jiàn)圖2a-2f，這些圖說(shuō)明根據(jù)本發(fā)明制造熔絲結(jié)構(gòu)的第二方法。圖2a-2c說(shuō)明的該方法的第一階段與第一方法完全相同。
圖2d涉及第二方法的進(jìn)一步的階段。在該階段中，類(lèi)似于第一方 法，在熔絲本體的側(cè)壁上形成間隔物9。在第二方法的另一個(gè)進(jìn)一步的 階段(圖2e)中，類(lèi)似于第一方法，在熔絲本體FB上形成硅化物ll。 在第二方法的進(jìn)一步的階段中，提供拉伸應(yīng)變層7，覆蓋熔絲本體FB、 間隔物9和場(chǎng)氧化物區(qū)9。應(yīng)變層7包括沿著與襯底1垂直的垂直方向Z 的壓縮應(yīng)變，以及沿著電流流動(dòng)的方向CF的拉伸應(yīng)變。也即，多晶硅 PLY變?yōu)閼?yīng)變的多晶硅PLYS。熔絲本體FB中的應(yīng)變對(duì)于電子遷移率是有 益的。應(yīng)變層7優(yōu)選地是包括氮化物的高拉伸應(yīng)變層。在該情形下，相 對(duì)于傳統(tǒng)的處理，其實(shí)現(xiàn)僅需要一個(gè)附加的步驟。并且，氮化物層可以 用作觸點(diǎn)蝕刻停止層(CESL)。
圖2a至2f說(shuō)明的技術(shù)也稱作氮化物應(yīng)力源(stressor)技術(shù)。該 技術(shù)可以引入到晶體管的先進(jìn)CMOS技術(shù)中。在該情形下，類(lèi)似于第一方 法，硅化多晶硅熔絲將從該技術(shù)中已經(jīng)執(zhí)行的應(yīng)變工程獲益，從而需要 更少的步驟，或沒(méi)有額外的步驟。
參見(jiàn)圖3，該圖說(shuō)明具有觸點(diǎn)的硅化多晶硅熔絲結(jié)構(gòu)的示意性截面圖。 已經(jīng)采用根據(jù)本發(fā)明的第二方法制造硅化多晶硅熔絲結(jié)構(gòu)F。重要的是在 根據(jù)本發(fā)明的熔絲結(jié)構(gòu)中，至少熔絲本體是有應(yīng)變的。必須注意，不僅在 熔絲本體上，而且在熔絲結(jié)構(gòu)F的觸點(diǎn)區(qū)上，設(shè)計(jì)者可以自由實(shí)現(xiàn)該應(yīng)變 層7，因?yàn)楦采w熔絲觸點(diǎn)區(qū)對(duì)于熔絲結(jié)構(gòu)F的操作無(wú)害。在圖3中，應(yīng)變 層7仍然存在于熔絲結(jié)構(gòu)中。在完成的熔絲結(jié)構(gòu)F上方提供應(yīng)變層7的情 形下，可以在制作觸點(diǎn)CO期間將其用作觸點(diǎn)蝕刻停止層(CESL)。例如， 觸點(diǎn)可以由鎢制成，但其他材料也是可能的。觸點(diǎn)C0將熔絲結(jié)構(gòu)F的應(yīng) 變多晶硅層材料PLYS連接到第一互連層Ml 。該互連層Ml例如可以包括鋁。
參見(jiàn)圖4，該圖說(shuō)明根據(jù)本發(fā)明的熔絲結(jié)構(gòu)的兩種不同形狀。圖4 僅說(shuō)明包括多晶硅5的層。為了簡(jiǎn)明，不考慮所有其他層。圖4中的上 部熔絲結(jié)構(gòu)20說(shuō)明具有直線形熔絲本體FB和方形/矩形熔絲頭FH的熔 絲結(jié)構(gòu)。圖4中的下部熔絲結(jié)構(gòu)30說(shuō)明具有直線形熔絲本體FB和錐形 熔絲頭FH的熔絲結(jié)構(gòu)。熔絲結(jié)構(gòu)20、 30的觸點(diǎn)區(qū)(未示出)通常位于 熔絲頭ra上。在圖4中的熔絲結(jié)構(gòu)示例中，熔絲本體FB是直線形的，但它們也可以包括彎折、凹口、孔洞等，以便增強(qiáng)其性能。所有這些變型均在由權(quán)利要求限定的本發(fā)明的范圍內(nèi)。
熔斷對(duì)于本領(lǐng)域的技術(shù)人員而言是已知的。這方面有各種公開(kāi)出版物。在對(duì)半導(dǎo)體多晶硅熔絲編程期間，電阻從較低的第一值增加到較高的第二值?？梢詸z測(cè)到電阻差，使得可以實(shí)現(xiàn)例如可編程的存儲(chǔ)器。在過(guò)度的編程期間發(fā)生的物理現(xiàn)象取決于各種條件。最佳地解釋熔斷機(jī)制
的最近公開(kāi)文獻(xiàn)是T. S. Doom、M. Altheimer的〃Ultra-fast programmingof silicided poly silicon fuses based on new insights in theprogramming physics"， IEDM Techn. Digest, 第667-670頁(yè)，2005。
由于本發(fā)明通過(guò)應(yīng)變?cè)鰪?qiáng)了熔絲本體中的電子遷移率，因而改善了已知的熔絲結(jié)構(gòu)。由于該措施，熔絲在相同的編程電壓下將較快地編程，或在相同的編程時(shí)間以較低的編程電壓編程。
因而，本發(fā)明提供了比已知熔絲結(jié)構(gòu)性能更好的有吸引力的半導(dǎo)體熔絲結(jié)構(gòu)。
本發(fā)明還提供了制造這種熔絲結(jié)構(gòu)的方法。
在說(shuō)明書(shū)全文中，已經(jīng)提及在熔絲本體中使用多晶硅材料。然而，技術(shù)人員將來(lái)可以找到替代的材料，這些材料同樣適合于半導(dǎo)體熔絲結(jié)構(gòu)。因此，這種變型被認(rèn)為是多晶硅的等同物，沒(méi)有背離由權(quán)利要求限定的本發(fā)明的范圍。
已經(jīng)參照特定實(shí)施方式和某些附圖描述了本發(fā)明，但本發(fā)明不限于此，而僅由權(quán)利要求限定。權(quán)利要求中的任何附圖標(biāo)記不應(yīng)理解成限制范圍。所述的附圖僅是示意性的，而非限制性的。在附圖中，為了示例說(shuō)明的目的，可以放大某些元件的尺寸，而沒(méi)有按比例繪制。在本說(shuō)明書(shū)和權(quán)利要求書(shū)中使用術(shù)語(yǔ)"包括"時(shí)，不排除其他元件或步驟。在提及單數(shù)名詞使用不定冠詞和定冠詞時(shí)，例如"一個(gè)"、"該"，這包括該名詞的復(fù)數(shù)形式，除非特地另外指出。
并且，說(shuō)明書(shū)和權(quán)利要求書(shū)中的術(shù)語(yǔ)第一、第二、第三等用于區(qū)分類(lèi)似的元件，而不必描述先后或時(shí)間順序。應(yīng)當(dāng)理解，這樣使用的術(shù)語(yǔ)在適當(dāng)?shù)那樾蜗率强苫Q地，并且本文所述的本發(fā)明的實(shí)施方式能夠以不同于本文所述或所說(shuō)明的順序而操作。
權(quán)利要求
1. 一種半導(dǎo)體熔絲結(jié)構(gòu)，包括具有表面的襯底(1)，該襯底(1)在表面處具有場(chǎng)氧化物區(qū)(3)，該熔絲結(jié)構(gòu)還包括熔絲本體(5)，熔絲本體(FB)包括多晶硅(PLY，PLYS)，熔絲本體(FB)位于場(chǎng)氧化物區(qū)(3)上方并且沿著電流流動(dòng)的方向(CF)延伸，其中通過(guò)使電流流經(jīng)熔絲本體(FB)而使熔絲結(jié)構(gòu)可編程，其特征在于所述熔絲本體(FB)沿著電流流動(dòng)的方向(CF)具有拉伸應(yīng)變，并且沿著與襯底的所述表面垂直的方向(Z)具有壓縮應(yīng)變。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體熔絲結(jié)構(gòu)，其特征在于所述熔絲 本體(FB)包括第一子層和第二子層(11)，第一子層包括多晶硅(PLY， PLYS)，第一子層位于場(chǎng)氧化物區(qū)(3)上方，第二子層(11)包括硅化 物，第二子層(11)位于第一子層上方。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體熔絲結(jié)構(gòu)，其特征在于拉伸 應(yīng)變層(7)至少覆蓋熔絲本體(FB)、以及襯底(1， 3)的一部分，以 便沿著與所述表面垂直的方向(Z)在熔絲本體(FB)中形成壓縮應(yīng)變。
4. 一種包括根據(jù)權(quán)利要求1所述的半導(dǎo)體熔絲結(jié)構(gòu)的集成電路。
5. —種制造熔絲結(jié)構(gòu)的方法，該熔絲結(jié)構(gòu)包括熔絲本體，所述方 法包括以下步驟提供具有表面的襯底(1)，該襯底(1)包括位于表面處的場(chǎng)氧化 物區(qū)(3);設(shè)置第一層(5)，該第一層包括至少位于場(chǎng)氧化物區(qū)(3)中的多 晶硅(PLY);對(duì)第一層(5)形成圖案，從而在場(chǎng)氧化物區(qū)(3)中至少形成熔絲 本體(FB)，該熔絲本體(FB)沿著電流流動(dòng)的方向(CF)延伸；對(duì)第一層(5)執(zhí)行非晶化注入(20)，從而將至少熔絲本體的多晶 硅(PLY)轉(zhuǎn)變成非晶硅(AM);采用應(yīng)變層(7)覆蓋襯底(1)和熔絲本體(FB)，其中應(yīng)變層(7) 是低應(yīng)變或拉伸應(yīng)變層，沿著與表面垂直的方向(Z)在熔絲本體(FB) 中產(chǎn)生壓縮應(yīng)變，并進(jìn)而沿著電流流動(dòng)的方向(CF)在熔絲本體中產(chǎn)生拉伸應(yīng)變；執(zhí)行尖峰脈沖退火，使得熔絲本體(FB)中的非晶硅(AMS)再結(jié) 晶成保持至少一部分應(yīng)變的多晶硅(PLYS);以及在瑢絲本體(FB)的兩個(gè)側(cè)壁上設(shè)置間隔物(9)。
6. 根據(jù)權(quán)利要求5所述的制造熔絲結(jié)構(gòu)的方法，其特征在于在設(shè) 置間隔物(9)的步驟之前，去除應(yīng)變層(7)。
7. 根據(jù)權(quán)利要求5或6所述的制造熔絲結(jié)構(gòu)的方法，其特征在于 所述方法包括在采用應(yīng)變層(7)覆蓋襯底和熔絲本體(FB)的步驟之前， 或者在去除應(yīng)變層(7)之后，在熔絲本體(FB)上形成硅化物(11)的 步驟。
8. —種制造包括熔絲本體的熔絲結(jié)構(gòu)的方法，所述方法包括以下 步驟提供具有表面的襯底(1)，該襯底(1)包括位于表面處的場(chǎng)氧化 物區(qū)(3);提供第一層(5)，該第一層包括至少位于場(chǎng)氧化物區(qū)(3)中的多 晶硅(PLY);對(duì)第一層(5)形成圖案，從而在場(chǎng)氧化物區(qū)(3)中至少形成熔絲 本體(FB)，該熔絲本體(FB)沿著電流流動(dòng)的方向(CF)延伸； 在熔絲本體(FB)的兩個(gè)側(cè)壁上提供間隔物(9);以及 采用應(yīng)變層(7)覆蓋襯底、熔絲本體(FB)和間隔物(9)，其中 應(yīng)變層(7)是拉伸應(yīng)變層，沿著與表面垂直的方向(Z)在熔絲本體(FB) 中產(chǎn)生壓縮應(yīng)變，并進(jìn)而沿著電流流動(dòng)的方向(CF)在熔絲本體(FB) 中產(chǎn)生拉伸應(yīng)變。
9. 根據(jù)權(quán)利要求8所述的制造熔絲結(jié)構(gòu)的方法，其特征在于所述 方法包括在采用應(yīng)變層(7)覆蓋襯底(1)、熔絲本體(FB)和間隔物(9) 的步驟之前，在熔絲本體(FB)上形成硅化物(11)的步驟。
全文摘要
本發(fā)明涉及一種半導(dǎo)體熔絲結(jié)構(gòu)，包括具有表面的襯底(1)，該襯底(1)在表面處具有場(chǎng)氧化物區(qū)(3)，該熔絲結(jié)構(gòu)還包括熔絲本體(FB)，熔絲本體(FB)包括多晶硅(PLY)，熔絲本體(FB)位于場(chǎng)氧化物區(qū)(3)上方并且沿著電流流動(dòng)的方向(CF)延伸，其中通過(guò)使電流流經(jīng)熔絲本體(FB)而使熔絲結(jié)構(gòu)可編程，其中所述熔絲本體(FB)沿著電流流動(dòng)的方向(CF)具有拉伸應(yīng)變，并且沿著與襯底的所述表面垂直的方向(Z)具有壓縮應(yīng)變。本發(fā)明還涉及制造這種半導(dǎo)體熔絲的方法。
文檔編號(hào)H01L23/525GK101467250SQ200780021211
公開(kāi)日2009年6月24日 申請(qǐng)日期2007年6月6日 優(yōu)先權(quán)日2006年6月9日
發(fā)明者克萊爾·雷蒙特, 托比亞斯·S·多恩 申請(qǐng)人:Nxp股份有限公司