專利名稱：在晶體管器件中利用反向短溝道效應(yīng)的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及晶體管器件，尤其涉及在這種器件中利用反向短溝道效應(yīng)。
背景技術(shù)：
在大多數(shù)通信電路中，線性信號(hào)放大代表了核心使能功能。例如，無線通信收發(fā)信機(jī)在它們發(fā)射和接收信號(hào)處理路徑中的各個(gè)級(jí)上采用線
性信號(hào)放大。更特別地，基于射頻(RF)的通信系統(tǒng)依賴頻率混合電路、低噪聲放大電路、功率放大電路等等中的線性放大，來保持信號(hào)保真度和限制不希望的諧波頻率產(chǎn)生。然而，諸如雙極或MOS晶體管的半導(dǎo)體晶體管的非線性電流-電壓(IV)特性，代表了通信電路中信號(hào)非線性的基本來源，其嚴(yán)重依賴于這些晶體管的使用。
用于大多數(shù)模擬RF構(gòu)件塊的與晶體管相關(guān)的重要參數(shù)包括跨導(dǎo)、噪聲和輸出電導(dǎo)。特別地，晶體管跨導(dǎo)，其是漏極/集電極電流關(guān)于柵極-源極/基極-射極電壓的導(dǎo)數(shù)，代表了晶體管線性的基本測量。由于跨導(dǎo)直接依賴于晶體管閾值電壓，即"導(dǎo)通"電壓，晶體管閣值電壓中的非線性造成信號(hào)放大非線性。
各種電路技術(shù)提供了對晶體管器件非線性的補(bǔ)償。例如，負(fù)反饋環(huán)以減小帶寬和增加電路復(fù)雜度為代價(jià)提供了補(bǔ)償。"預(yù)失真，，技術(shù)提供了另 一種補(bǔ)償機(jī)制，其中被施加到有關(guān)信號(hào)的偏置失真趨向于消除由晶體管器件非線性引起的預(yù)期的非線性失真。當(dāng)然，預(yù)失真增加了電路復(fù)雜度，并依賴于非線性失真的精確描述。
存在更多與上述補(bǔ)償技術(shù)無關(guān)或與其結(jié)合的更多基本非線性補(bǔ)償機(jī)制。例如，更線性的復(fù)合晶體管器件可通過將兩個(gè)或更多具有不同閾值電壓的晶體管并聯(lián)放置而構(gòu)成。當(dāng)然，使復(fù)合晶體管器件呈現(xiàn)更好的線性依賴于在絕對的和相對的意義上為并聯(lián)器件選擇合適的電壓闊值。
存在各種使不同的并聯(lián)晶體管元件具有不同閾值的技術(shù)。例如，對不同并聯(lián)晶體管的不同偏置電平造成不同的閾值電壓。更基本地，對不同并聯(lián)晶體管的不同晶體管尺寸和/或不同摻雜濃度和分布圖(profile)
6導(dǎo)致不同的閾值電壓。在某些方面，使用不同晶體管尺寸獲得不同閾值電壓代表優(yōu)選方法，特別是在集成電路應(yīng)用中。
作為 一個(gè)例子，可將給定工藝技術(shù)中相同的基本晶體管布局按比例調(diào)整成兩種不同幾何形狀，導(dǎo)致不同尺寸的并聯(lián)晶體管由于它們的不同尺寸而具有不同的閾值電壓。更特別地，對于給定工藝技術(shù)，晶體管閾值電壓作為晶體管溝道長度的函數(shù)而變化。因此，不同(擴(kuò)散)溝道長度的并聯(lián)晶體管代表了 一種用以實(shí)現(xiàn)具有改善線性的復(fù)合晶體管器件的方法。
在縮短溝道長度的情況下復(fù)雜度增加。例如，晶體管閾值電壓趨向于隨著晶體管溝道長度的減小而逐漸減小，但是低于某一最小溝道長度時(shí)開始快速下降?？焖匍撝惦妷合陆凳峭ǔ１环Q作"短溝道效應(yīng)"的若干晶體管特性變化中的其中一種。由于閾值電壓函數(shù)在處于或低于最小溝道長度時(shí)具有相對較陡的斜率，因此具有小于最小溝道長度的晶體管的閾值電壓呈現(xiàn)出對于制造過程中固有溝道長度變化的極高敏感度。
所謂的"反向短溝道效應(yīng)，，(RSCE)使短溝道晶體管的使用進(jìn)一步復(fù)雜。在晶體管閾值電壓的上下文中，RSCE本身體現(xiàn)在閾值電壓隨溝道長度的減小其下降會(huì)反向。更特別地，在某些晶體管工藝技術(shù)中，諸如在0. 1微米或更小的溝道長度上實(shí)現(xiàn)的深次微米MOS晶體管，閾值電壓隨溝道長度朝最小溝道長度減小而增大，但是在最小溝道長度處或者在其附近開始減小。因此，該RSCE特性導(dǎo)致在最小溝道長度處或者其附近產(chǎn)生峰值(最大)閾值，峰值左邊通常急劇滾降至零，而峰值右邊下降過渡為通常的漸進(jìn)趨勢線。
牢記上述復(fù)雜情況，實(shí)施短溝道晶體管電路(包括線性化并聯(lián)晶體管元件)的常規(guī)方法，將溝道長度保持在最小值以上，由此避免明顯的短溝道和反向溝道效應(yīng)。另 一種公知的可替換短溝道晶體管設(shè)計(jì)方法依賴于可最小化或至少減小短溝道和反向短溝道效應(yīng)的制造技術(shù)。例如，由于短溝道現(xiàn)象部分是由深次微米溝道中的摻雜分布缺陷的明顯影響引起的，所以可使用某些摻雜分布技術(shù)來補(bǔ)償短溝道效應(yīng)。

發(fā)明內(nèi)容
在一個(gè)實(shí)施例中，晶體管電路包括并聯(lián)第一和第二晶體管，其具有基本相同的作為晶體管溝道長度函數(shù)的閾值電壓曲線。第一晶體管被配置
7為具有第一晶體管溝道長度，所述第一晶體管溝道長度與由反向短溝道效應(yīng)引起的閾值電壓曲線中的閾值電壓峰值相匹配，而第二晶體管被配置為具有大于第一溝道長度的第二晶體管溝道長度。該配置使得第二晶體管具有低于第一晶體管閾值電壓的閾值電壓，因此改善了晶體管電路在給定操作條件范圍上的線性。
實(shí)現(xiàn)晶體管電路的相應(yīng)方法包括將第一和第二晶體管以并聯(lián)方式耦合，所述第一和第二晶體管具有基本相同的作為晶體管溝道長度函數(shù)的閾值電壓曲線。該方法包括將第一晶體管配置為具有第一晶體管溝道長度，所述第 一 晶體管溝道長度與由反向短溝道效應(yīng)引起的閾值電壓曲線中的閾值電壓峰值相匹配，而將第二晶體管配置為具有大于第一溝道長度的笫二晶體管溝道長度。通過這種配置，第二晶體管的閾值電壓低于笫 一 晶體管的閾值電壓，因此改善了晶體管電路在給定操作條件上的線性。
作為非限制性例子，以這里的教導(dǎo)所實(shí)施的晶體管電路提供了在無需添加諸如電阻器的線性化電路元件的情況下改善線性的優(yōu)點(diǎn)，添加線性化電路元件會(huì)增加成本、增大電路尺寸并使噪聲性能惡化。并且，由于如這里教導(dǎo)所改善的線性是由于在并聯(lián)晶體管元件中利用反向短溝道效應(yīng)而有效，這種實(shí)現(xiàn)方式不會(huì)增加偏壓電路的復(fù)雜度，也不會(huì)使制造過程復(fù)雜化。并且，這種實(shí)現(xiàn)方式提供了對工藝變化的相對較低的敏感度，尤其是在晶體管制造過程生產(chǎn)的晶體管在最小溝道長度處或者其附近呈現(xiàn)相對較寬閾值電壓峰值的情況下。
當(dāng)然，本發(fā)明不限于上述特征和優(yōu)點(diǎn)。事實(shí)上，本領(lǐng)域技術(shù)人員閱讀如下詳細(xì)說明并參見附圖后，便會(huì)認(rèn)識(shí)到其它特征和優(yōu)點(diǎn)。


圖1是晶體管電路的一個(gè)實(shí)施例的框圖。
圖2是低噪聲放大電路的一個(gè)實(shí)施例的框圖。圖3是混合器電路的一個(gè)實(shí)施例的框圖。圖4是示例性晶體管閾值電壓曲線圖。
圖5是用于N溝道和P溝道晶體管的一個(gè)實(shí)施例的由反向短溝道效應(yīng)引起的相對平坦的閾值電壓峰值圖。
圖6是示例性的單獨(dú)晶體管和復(fù)合晶體管跨導(dǎo)曲線圖。
8圖7是單獨(dú)和復(fù)合晶體管的跨導(dǎo)導(dǎo)數(shù)曲線圖。圖8是晶體管偏壓電路的一個(gè)實(shí)施例的框圖。
具體實(shí)施例方式
圖l示出了 "復(fù)合"晶體管電路IO，其通過將第一晶體管IO與第二晶體管14以并聯(lián)方式耦合形成，使得兩個(gè)晶體管12和14共享柵極連接16、漏極連接18和源極連接20。(對于晶體管電路10的雙極實(shí)施方式，這些連接分別對應(yīng)于基極、集電極和發(fā)射極連接)。注意到，在一種或更多實(shí)施例中，晶體管電路10在集成電路過程中實(shí)現(xiàn)，其中第一晶體管12包括兩個(gè)或更多被配置為具有笫一晶體管溝道長度的集成電路晶體管元件，而第二晶體管14包括兩個(gè)或更多被配置為具有第二晶體管溝道長度的集成電路晶體管元件。
在一個(gè)或更多實(shí)施例中，第一和第二晶體管12和14具有基本相同的作為晶體管溝道長度函數(shù)的闊值電壓曲線，但是被配置為具有不同的溝道長度，使得這兩個(gè)晶體管12和14呈現(xiàn)不同的闊值電壓。更特殊地，第一晶體管12被配置為具有第一晶體管溝道長度，所述第一晶體管溝
匹配，入:第二:體管14被@己置為具有大于笫一l勾道長度的第二晶體管溝道長度。
通過上述配置，第二晶體管14的閾值電壓低于第一晶體管12的閾值電壓。正如后面將會(huì)詳細(xì)解釋的，利用反向短溝道效應(yīng)為并耳關(guān)的第一和第二晶體管12和14獲得不同閾值電壓導(dǎo)致晶體管電路10與單獨(dú)使用的晶體管12和14的線性相比具有改善的線性。并且，如這里教導(dǎo)的，利用反向短溝道效應(yīng)導(dǎo)致對與制造容限相關(guān)聯(lián)的溝道長度變化來說良好的閾值電壓不敏感性。
晶體管電路10的改善的線性和良好的可制造性使其成為各種廣泛電路應(yīng)用(包括廣泛的射頻通信電路)中理想的構(gòu)件塊。通過非限制性例子，圖2示出了包括晶體管電路10實(shí)施例的射頻低噪聲放大器電路30。在操作中，射頻(RF)輸入信號(hào)(RF IN)驅(qū)動(dòng)?xùn)艠O連接16,而漏極連接18通過漏極負(fù)載電阻器Rl耦合到電源電壓軌(VDD)，由此提供射頻輸出信號(hào)RFOUT。最后，源極連接20通過發(fā)射極簡并(degeneration)電感器Ll耦合到例如VSS的參考電壓，該電感器L1提供對RF IN驅(qū)動(dòng)電路的阻，阮匹配。
作為另一個(gè)非限制性例子，圖3示出了包括晶體管電路10的實(shí)施例 的RF混合器電路40。所示混合器電路4(M皮配置為正交混合器，其中混 合器核心晶體管對10-1/10-2和10-3/10-4通過并聯(lián)RC電路(R2和Cl 元件)耦合到VDD電源軌?；旌掀麟娐?0響應(yīng)于本地振蕩器輸入信號(hào) LO,和IA和RF輸入信號(hào)(RFIN),提供中頻正交輸出IF,和IF。，其中 所述RF輸入信號(hào)被施加給將每個(gè)混合器核心晶體管對的源極連接20耦 合到地或VSS的源^^電阻器R4。
當(dāng)然，晶體管電路10可應(yīng)用到廣泛范圍的電路和器件中。例如，晶 體管電路10能夠被包括在射頻功率放大器中。然而，這里給出的這些 和其它例子均不是限制性的。
回到晶體管電路10的細(xì)節(jié)，圖4中的虛線曲線示出了對具有大約0. 1 jum "最小"溝道長度的示例性半導(dǎo)體工藝的"標(biāo)稱"閾值電壓曲線， 其中術(shù)語"最小"溝道長度被定義為這樣的溝道長度，低于該這樣的溝 道長度，短溝道效應(yīng)變得明顯。在大約0. ljum處，標(biāo)稱閾值電壓曲線 開始快速下降，而當(dāng)溝道長度增加到大約0. 1 jum以上時(shí)，其漸進(jìn)地達(dá) 到最大值。給定標(biāo)稱閾值電壓曲線在大約0.1 jum以下的陡度，可以合 理推測到，以所示工藝方式實(shí)現(xiàn)的具有次最小溝道長度的任何晶體管都 能呈現(xiàn)對溝道長度制造變化的高閾值電壓靈敏度。
牢記這一點(diǎn)，圖4中的實(shí)線曲線代表了如給定半導(dǎo)體工藝中實(shí)現(xiàn)的第 一和第二晶體管12和14的N溝道和P溝道實(shí)施例的實(shí)際閾值電壓曲線。 更特殊地，這些曲線示出了反向短溝道效應(yīng)的例子，其中在0.6jam處 或者在其附近，闊值電壓開始隨著晶體管溝道長度的減小而增大，最終 在0. 1 Mfli處或者其附近達(dá)到峰值，然后快速下降到0. 1 jum以下。如這 里所教導(dǎo)的晶體管電路10利用該種類型的反向短溝道效應(yīng)來為第一和 第二晶體管12和14獲得不同但穩(wěn)定的閾值電壓。
例如，在圖4的N或P溝道曲線情況下提出的實(shí)現(xiàn)方法的一個(gè)實(shí)施例 包括，將第一晶體管電路12配置為具有與由于反向短溝道效應(yīng)引起的 閾值電壓曲線中的閾值電壓峰值相匹配的第 一 晶體管溝道長度，例如為 0. 1 pm或大約為0. 1 um。通過對第一晶體管12的選擇，該實(shí)現(xiàn)方法進(jìn) 一步包括將第二晶體管14配置為具有大于第一晶體管溝道長度，即大 于0. 1 m m的第二晶體管溝道長度。
10在至少 一個(gè)實(shí)施例中，第二晶體管溝道長度被配置為至少是第 一 晶體 管溝道長度的大約2倍，并優(yōu)選地被配置為至少是第一晶體管溝道長度
的3倍。在另一實(shí)施例中，第一晶體管溝道長度為大約0. 1 第二晶 體管溝道長度凈皮配置為大于0. 1 jum，優(yōu)選地在0. 3jum到0, 6jum的范圍 內(nèi)。當(dāng)然，所有這些值都代表在所示曲線特定情況下所設(shè)置的例子，本 領(lǐng)域技術(shù)人員將會(huì)意識(shí)到，所有這些例子都是非限制性的，可以隨著半 導(dǎo)體工藝特性的變化而變化。
在任何情況下，在閾值電壓峰值上固定第一晶體管12的溝道長度， 而在某些更大的值上固定第二晶體管的溝道長度，提供了用于獲得兩個(gè) 晶體管12和14的閾值電壓之間明顯分離的方便且可重復(fù)機(jī)制。并且， 這種配置的穩(wěn)定性，即這種配置制造過程的不靈敏性，能夠通過定制半 導(dǎo)體工藝以呈現(xiàn)相對較寬的閾值電壓峰值來改善。利用寬峰值，由工藝 制造容限引起的晶體管溝道長度的微小變化將不會(huì)引起第一晶體管12 的閾值電壓中的明顯偏差，其中所述第一晶體管12的溝道長度在對應(yīng) 于標(biāo)稱閾值電壓峰值的長度處或者在其附近。圖5示出了圖4中給出的 N和P溝道器件曲線的閾值電壓峰值的放大圖，并且呈現(xiàn)出想要的寬峰 值表現(xiàn)。
圖6和7提供了進(jìn)一步的特性說明。特別地，這兩個(gè)圖示出了晶體管 電路10通過利用反向溝道效應(yīng)而獲得的在線性方面的示例性改善。更 特殊地，圖6示出了用于單獨(dú)晶體管12和14 (分別是0. 1微米和0. 5 微米溝道長度)，和用于晶體管12和14的并聯(lián)耦合組合的示例性實(shí)施 例的跨導(dǎo)曲線(gm)，正如在晶體管電路10的相應(yīng)實(shí)施例中實(shí)現(xiàn)。
跨導(dǎo)、噪聲和輸出電導(dǎo)代表了用于考慮將晶體管電路10用作RF電路 中構(gòu)件塊的至少某些重要參數(shù)。漏極-源極電流可表示為
&=，(^-< 方程(l)
其中(L是將柵極與溝道分隔的氧化層電容(每單位面積)，W是溝道 寬度，L是溝道長度，Vp是柵極-源極電壓，且Vt是閾值電壓。如前面 注意到的，^爭導(dǎo)表示漏極-源極電流相對于柵極-源極電壓的導(dǎo)數(shù)。因此， 利用方程(1)中對U的表示，跨導(dǎo)可表示為 gw 方程(2)
ii并且，根據(jù)對CMOS晶體管的一階近似，給出閃爍噪聲為 S 方程(3)
其中K是由所涉及的半導(dǎo)體工藝技術(shù)所確定的常數(shù)。
根據(jù)以上內(nèi)容可以明白，跨導(dǎo)是晶體管線性的量度，并且至少到第一 近似，更高的線性通過使跨導(dǎo)隨所施加的柵極偏壓較少變化來實(shí)現(xiàn)。就 這一點(diǎn)而言，能夠明白復(fù)合晶體管電路10的跨導(dǎo)曲線肯定比任一單獨(dú) 跨導(dǎo)曲線更線性。同樣地，圖7示出了表示圖6中所示跨導(dǎo)導(dǎo)數(shù)的單獨(dú) 和復(fù)合的曲線。同樣地，能夠明白，復(fù)合曲線確實(shí)具有改善的線性。
例如基于根據(jù)相同的多項(xiàng)式函數(shù)但利用可能不同的系數(shù)說明兩個(gè)晶 體管12和14之間的任何幾何形狀差別來建模晶體管12和14,可更好 地了解例如如圖6和7所示的晶體管電路10改善的線性。對于M0S晶 體管來說，多項(xiàng)式系數(shù)與溝道寬度W成比例，并一般以非線性方式依賴 于溝道長度L。因此，對于所并聯(lián)的晶體管12和14具有不同溝道長度 和寬度以及不同閾值電壓Vt的一般情況來說，對于第一和第二晶體管12 和14的漏極到源極晶體管電流分別為
^r。i+^(^-K") + q(Kg廣^f+^(^-方程(4)
和
="2 +~(^ -&) + c2(^ -+^(^ -方程(5 )
利用上述單獨(dú)的晶體管電流，并聯(lián)晶體管對12和14的復(fù)合電流為
^"A1+^M 方程(6 )
在失真分析方面，能夠以柵極電壓的冪的形式將電流表示為
"2 -2c^ -2c2^2 +3^&2 +3^R22)^ 方程(7 )
+c2 -3《n -+
方程(7)中的二次項(xiàng)特別值得注意，因?yàn)樗鼪Q定了二階截點(diǎn)(IP2)。
根據(jù)該理解，在晶體管電路10的至少一個(gè)實(shí)施例中，晶體管12和14
的閾值電壓被配置為使得q+C2-3#^-3"2&=0,其消除了方程(7)中的 二次項(xiàng)。注意到在實(shí)際中，由于工藝容限的變化，二次項(xiàng)可能不會(huì)被完 全消除，但是二次項(xiàng)和其它更高階項(xiàng)的任何實(shí)質(zhì)性減少都是有益的。例如，如在此在圖6的上下文中先前所述的，配置晶體管U和M具 有不同的閾值電壓可用于使跨導(dǎo)在柵極偏壓范圍上的變化最小化。這種
最小化的一種方法考慮跨導(dǎo)的導(dǎo)數(shù)，參見圖7,用&2表示。關(guān)于方程(7)， 可以忽略三階以上的項(xiàng)，使得g m 2項(xiàng)與方程中二階項(xiàng)的系數(shù)相匹配。
牢記上述配置細(xì)節(jié)，晶體管電路10 —般被配置有第一和第二晶體管 溝道長度，使得第一晶體管12與第二晶體管14之間的閾值電壓之差減 小晶體管電路跨導(dǎo)中的非線性。在該情況下，第一和第二晶體管12和 14的閾值電壓之差可操作用于平衡第一和第二晶體管的導(dǎo)通電流作用。
并且，根據(jù)這里的教導(dǎo)，晶體管電路10的偏壓被用于為第一和第二 晶體管12和14設(shè)置基本相同的跨導(dǎo)和閃爍噪聲值。導(dǎo)致晶體管12和 14具有相同的操作跨導(dǎo)和閃爍噪聲行為的要施加到晶體管電路10的柵 極輸入16的柵極偏壓值可計(jì)算為第一和第二晶體管12和14的第一和 第二晶體管溝道長度(L!，LJ和闊值電壓(Vtl，Vt2)的函數(shù)。圖8示出 了偏壓電路50的一個(gè)實(shí)施例，其可用于為晶體管電路IO提供準(zhǔn)確計(jì)算 的偏壓。
為晶體管電路IO計(jì)算有益的偏壓值依賴于對于為改善晶體管電路10 線性性能基礎(chǔ)的幾何形狀晶體管比例關(guān)系的了解。在傳統(tǒng)的超大規(guī)模集 成(VLSI)電路設(shè)計(jì)中，晶體管長度和寬度減小因子s<l,使得
^ =>w2 方程(8 )
和
然而，為了將晶體管電路10用作RF構(gòu)件塊，使用保存跨導(dǎo)、閃爍噪 聲和可能輸出電導(dǎo)的縮放比例方法是有益的，使得將較短晶體管12的 幾何形狀從較長晶體管14的幾何形狀按比例縮小為
<formula>formula see original document page 13</formula>方程(10)
和
<formula>formula see original document page 13</formula>方程(11 )
使得
<formula>formula see original document page 13</formula>方程(12)因此，笫一晶體管12的寬度可按比例增大，而其溝道長度按比例縮 小。也就是說，根據(jù)這里教導(dǎo)的晶體管電路實(shí)現(xiàn)方法的一個(gè)實(shí)施例，溝
道長度和寬度在并聯(lián)晶體管12和14之間變化，以保持搭 和面積為常數(shù)。 對于給定的實(shí)施方式，為晶體管12和14產(chǎn)生相同跨導(dǎo)和閃爍噪聲的 柵極偏壓可按如下方式計(jì)算
方程(13)
_ //C。w f 、2 — ~l 一 K" J
2丄，
《『2 2^2
^一K
,2 ,
假設(shè)^1=^2,得到 用/ 、 『，
方程(14) 方程(15) 方程(16)
方程(17) 方程(18)
根據(jù)以上關(guān)系，且具有相同的面積^ =『^1=『2",且
廣&
V2
廣^
K =
<2
V-丄l
方程(19)
方程(20)
因此，方程(20)代表柵極偏壓解決方案，其可操作地為晶體管12 和14產(chǎn)生相同的跨導(dǎo)和閃爍噪聲。
為進(jìn)一步定制晶體管電路IO以便用作RF構(gòu)件塊，應(yīng)當(dāng)注意到，無線 電電路設(shè)計(jì)者有時(shí)關(guān)心參數(shù)gm/gds,該參數(shù)可被看作放大的測量，其中 gds代表漏極-源極電導(dǎo)。該參數(shù)受晶體管溝道中摻雜濃度再分布的影響， 起因于由于機(jī)械應(yīng)力而在源極/漏極區(qū)域中形成的填隙 (interstitial )。根據(jù)眾所周知的CMOS設(shè)計(jì)理論，gas依賴于夾斷操 作區(qū)域中的溝道長度調(diào)整。因此，晶體管12和14溝道中的高摻雜導(dǎo)致 較低的漏極-源極電導(dǎo)，這在RF應(yīng)用中是有益的。
14當(dāng)然，本發(fā)明不限于前面的討論，也不限于附圖。事實(shí)上，本發(fā)明 由后面的權(quán)利要求及其合法等同方式來限制。
權(quán)利要求
1、一種晶體管電路，其包括并聯(lián)的第一和第二晶體管，它們具有基本相同的作為晶體管溝道長度函數(shù)的閾值電壓曲線；所述第一晶體管被配置為具有第一晶體管溝道長度，所述第一晶體管溝道長度與由反向短溝道效應(yīng)引起的閾值電壓曲線中的閾值電壓峰值相匹配；和所述第二晶體管被配置為具有大于第一溝道長度的第二晶體管溝道長度，使得第二晶體管的閾值電壓低于第一晶體管的閾值電壓，因此改善晶體管電路在給定操作條件范圍上的線性。
2、 根據(jù)權(quán)利要求1所述的晶體管電路，其中第二晶體管溝道長度被 配置為是第 一晶體管溝道長度的至少大約兩倍，優(yōu)選地被配置為是第一 晶體管溝道長度的至少三倍。
3、 根據(jù)權(quán)利要求1所述的晶體管電路，其中晶體管電路在金屬氧化 物半導(dǎo)體(M0S)工藝中實(shí)現(xiàn)，并且其中第一晶體管溝道長度為0.1 Mm 或大約為0. 1 Mm,第二晶體管溝道長度大于0. 1 ym并優(yōu)選地在大約0. 3 jum到大約0. 6pm的范圍內(nèi)。
4、 根據(jù)權(quán)利要求1所述的晶體管電路，其中第一和第二晶體管溝道 長度被配置使得第一晶體管和第二晶體管之間的閾值電壓之差減小晶 體管電路跨導(dǎo)中的非線性。
5、 根據(jù)權(quán)利要求1所述的晶體管電路，其中笫二晶體管溝道長度被 設(shè)置為這樣的長度，該長度導(dǎo)致第一和第二晶體管的閾值電壓之差，該 差平衡第一和第二晶體管的導(dǎo)通電流作用。
6、 根據(jù)權(quán)利要求1所述的晶體管電路，其中第一晶體管溝道的寬度 被配置為使得第 一 晶體管溝道的面積基本上與第二晶體管溝道的面積 相匹配。
7、 根據(jù)權(quán)利要求1所述的晶體管電路，其中第一晶體管包括兩個(gè)或 更多被配置為具有第一晶體管溝道長度的集成電路晶體管元件，并且第 二晶體管包括兩個(gè)或更多被配置為具有第二晶體管溝道長度的集成電 路晶體管元件。
8、 根據(jù)權(quán)利要求1所述的晶體管電路，其中晶體管電路包括射頻混 合器電路的部分。
9、 根據(jù)權(quán)利要求1所述的晶體管電路，其中晶體管電路包括射頻低 噪放大器電路的部分。
10、 根據(jù)權(quán)利要求1所述的晶體管電路，其中晶體管電路包括射頻功 率放大器電路的部分。
11、 一種實(shí)現(xiàn)晶體管電路的方法，其包括將第一和第二晶體管以并聯(lián)方式耦合，所述第一和第二晶體管具有基 本相同的作為晶體管溝道長度函數(shù)的閾值電壓曲線；將第一晶體管配置為具有第一晶體管溝道長度，所述第一晶體管溝道長度與由反向短溝道效應(yīng)引起的閾值電壓曲線中的閾值電壓峰值相匹 配；和將第二晶體管配置為具有大于第一晶體管溝道長度的第二晶體管溝 道長度，使得第二晶體管的閾值電壓低于第一晶體管的閾值電壓，因此 改善晶體管電路在給定操作條件范圍上的線性。
12、 根據(jù)權(quán)利要求11所述的方法，其中將第二晶體管配置為具有大 于第 一溝道長度的第二晶體管溝道長度包括，將第二晶體管溝道長度配 置為是第 一晶體管溝道長度的至少大約兩倍，并且優(yōu)選地將第二晶體管 溝道長度配置為是第 一 晶體管溝道長度的至少三倍。
13、 根據(jù)權(quán)利要求11所述的方法，其中晶體管電路在金屬氧化物半 導(dǎo)體(M0S)工藝中實(shí)現(xiàn)，并且其中配置第一晶體管包括將第一晶體管 溝道長度配置. 1 Mm或大約為0. 1 jum,并且其中配置第二晶體管包括將第二晶體管溝道長度配置為大于0. 1 jum并優(yōu)選地在大約0. 3pm到 大約0. 6Mm的范圍內(nèi)。
14、 根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括配置第一和第二晶體 管溝道長度，使得第 一 晶體管和第二晶體管之間的閾值電壓之差減小晶 體管電路跨導(dǎo)中的非線性。
15、 根據(jù)權(quán)利要求U所述的方法，進(jìn)一步包括配置第一和第二晶體管溝道長度，使得第一和第二晶體管的閾值電壓之差可操作地平衡第一 和第二晶體管的導(dǎo)通電流作用。
16、 根據(jù)權(quán)利要求11所述的方法，其中第一晶體管包括兩個(gè)或更多 被配置為具有笫一晶體管溝道長度的集成電路晶體管元件，并且第二晶 體管包括兩個(gè)或更多被配置為具有笫二晶體管溝道長度的集成電路晶 體管元件。
17、 根據(jù)權(quán)利要求11所述的方法，其中晶體管電路包括射頻混合器 電路的部分。
18、 根據(jù)權(quán)利要求11所述的方法，其中晶體管電路包括射頻低噪放 大器電路的部分。
19、 根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括以導(dǎo)致用于第一和第 二晶體管的基本相同跨導(dǎo)和閃爍噪聲值的柵極偏壓值對晶體管電路偏 壓。
20、 根據(jù)權(quán)利要求19所述的方法，進(jìn)一步包括計(jì)算作為第一和第二 晶體管溝道長度和第一和第二晶體管的閾值電壓函數(shù)的柵極偏壓值。
21、 根據(jù)權(quán)利要求11所述的方法，進(jìn)一步在呈現(xiàn)相對較寬電壓閾值 峰值的半導(dǎo)體工藝中實(shí)現(xiàn)第一和笫二晶體管，由此減小第一晶體管對于 第 一 晶體管溝道長度制造變化的電壓閾值靈敏度。
22、根據(jù)權(quán)利要求11所述的方法，進(jìn)一步包括將第一和第二晶體管溝道配置為具有基本相同的溝道面積。
全文摘要
實(shí)現(xiàn)晶體管電路的方法包括將第一和第二晶體管以并聯(lián)方式耦合，其中第一晶體管具有對應(yīng)于由反向短溝道效應(yīng)引起的晶體管電壓閾值曲線中的峰值的溝道長度，而第二晶體管具有較長的溝道長度并因此具有較低的閾值電壓。以這種方式利用反向短溝道效應(yīng)使得能夠?qū)崿F(xiàn)呈現(xiàn)改善線性的“復(fù)合”晶體管電路。
文檔編號(hào)H01L27/088GK101467255SQ200780021117
公開日2009年6月24日 申請日期2007年6月5日 優(yōu)先權(quán)日2006年6月8日
發(fā)明者T·亞倫伯 申請人:艾利森電話股份有限公司