專(zhuān)利名稱(chēng)：一種體硅納米線(xiàn)晶體管器件的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于CMOS超大規(guī)模集成電路(ULSI)制造技術(shù)領(lǐng)域，尤其涉及其 中的場(chǎng)效應(yīng)晶體管(Meta卜Oxide-Silicon Field Effect Transistor, MOSFET ) 的制備方法。
背景技術(shù)：
超大規(guī)模集成電路為了不斷降低成本，增加集成度，提高性能，CMOS器 件特征尺寸不斷縮小。但是，當(dāng)器件尺寸縮小到深亞微米領(lǐng)域，器件的泄漏 電流不斷增加，漏致勢(shì)壘降低(DIBL)效應(yīng)、短溝效應(yīng)表現(xiàn)得越來(lái)越為明顯， 已經(jīng)成為阻礙器件尺寸縮小的主要問(wèn)題。為了克服這些問(wèn)題，其中的一個(gè)有 效途徑就是提出新的器件結(jié)構(gòu)來(lái)提高器件的柵控能力，改善器件特性，能更 好地適應(yīng)小尺寸領(lǐng)域工作。
造成器件尺寸不斷縮小泄漏電流的增加、短溝效應(yīng)的不斷惡化的主要原 因是由于柵控能力降低，柵和源漏區(qū)竟?fàn)幙刂茰系离妱?shì)，表現(xiàn)源漏結(jié)的穿通 和電荷共享效應(yīng)。因此，如果有效增加?xùn)趴啬芰?，降低源漏區(qū)對(duì)溝道電勢(shì)的 耦合作用，這樣就可以有效抑制各種短溝效應(yīng)，并且降低器件的泄漏電流， 大大減小功耗。傳統(tǒng)的單柵結(jié)構(gòu)主要通過(guò)溝道的高摻雜、減小柵氧厚度和淺 結(jié)工藝來(lái)提高器件的柵控能力，減小源漏電勢(shì)對(duì)溝道的耦合作用。但是隨著 溝道長(zhǎng)度縮小到納米尺度下，溝道高濃度的摻雜不僅由于雜質(zhì)散射作用大大 降低的載流子的遷移率從而減d、器件的開(kāi)態(tài)電流影響電路性能，而且高摻雜 濃度會(huì)增加結(jié)泄漏電流使器件功耗上升，還會(huì)帶來(lái)各種可靠性問(wèn)題。單柵結(jié)構(gòu)隨著器件特征尺寸進(jìn)入幾十納米領(lǐng)域，要求柵氧厚度幾納米甚至小于一納 米，如此薄的柵氧厚度會(huì)帶來(lái)柵泄漏電流的指數(shù)增加，從而惡化器件的性能、 可靠性以及大幅度增加器件的功耗。如果通過(guò)工藝技術(shù)來(lái)減小結(jié)深，不僅會(huì) 給工藝實(shí)現(xiàn)方面帶來(lái)巨大的挑戰(zhàn)，另一方面，由于在器件制備的整個(gè)過(guò)程中，
將不可避免地經(jīng)歷許多熱過(guò)程源漏雜質(zhì)激活、硅化物的形成等，在經(jīng)歷許
多熱過(guò)程時(shí)，源漏雜質(zhì)不可避免進(jìn)行再分布，這樣更加為形成淺結(jié)帶來(lái)很多 的困難。
為了解決上述一系列問(wèn)題，多柵器件結(jié)構(gòu)例如雙沖冊(cè)FinFET (Fin Field Effect Transistor)、三柵和圍柵晶體管器件來(lái)提高器件的柵控能力。在這 些多柵器件結(jié)構(gòu)中，圍柵結(jié)構(gòu)具有最強(qiáng)的柵控能力，因?yàn)檎麄€(gè)溝道區(qū)將被柵 所包圍。當(dāng)溝道長(zhǎng)度持續(xù)縮小到納米尺度時(shí)，圍柵結(jié)構(gòu)中的硅納米線(xiàn)結(jié)構(gòu)成 為最有潛力的器件結(jié)構(gòu)，因?yàn)檫@種圍柵結(jié)構(gòu)作為溝道區(qū)的硅膜呈圓柱形結(jié)構(gòu)， 圖1所示為硅納米線(xiàn)的剖面結(jié)構(gòu)，因此消除了拐角效應(yīng)，有利于遷移率的提 高和提高器件的可靠性。這種器件結(jié)構(gòu)將成為集成電路中的場(chǎng)效應(yīng)晶體管特 征尺寸縮小到納米尺度下最為理想的器件結(jié)構(gòu)。但是，制備實(shí)現(xiàn)這種硅納米 線(xiàn)結(jié)構(gòu)主要通過(guò)兩種途徑實(shí)現(xiàn)， 一種是自下而上的(bottom-up)方式，就是 通過(guò)催化劑生長(zhǎng)硅納米線(xiàn)的方法，但是這種途徑一方面很難實(shí)現(xiàn)定位生長(zhǎng)， 另一方面與傳統(tǒng)的集成電路工藝不兼容，因此很難被集成電路工藝實(shí)現(xiàn)。而 另一種途徑是自上而下的(top-down)方式，這種途徑就是傳統(tǒng)的器件特征 尺寸不斷縮小的方式，利用傳統(tǒng)的制備工藝實(shí)現(xiàn)類(lèi)似與硅納米線(xiàn)的器件結(jié)構(gòu)。 由于這種方式的最大優(yōu)勢(shì)就是與傳統(tǒng)工藝兼容，因此更具有發(fā)展?jié)摿Α，F(xiàn)在 利用自上而下的(t叩-down)方式實(shí)現(xiàn)硅納米線(xiàn)結(jié)構(gòu)，主要是在SOI( Silicon on Insulator)硅片上實(shí)現(xiàn)的，圖2描述了這種方法制備的硅納米線(xiàn)的結(jié)剖面圖，從圖中可以看到由于整個(gè)器件在氧化硅層上制備而成，氧化硅的散 熱系數(shù)約為硅的百分之一 ，因此器件工作過(guò)程中產(chǎn)生的大量熱無(wú)法通過(guò)襯底 散出，自熱效應(yīng)嚴(yán)重，從而加劇栽流子散射，降低遷移率，減小器件的驅(qū)動(dòng) 電流，從而影響電路和器件特性，甚至?xí)斐呻娐返目煽啃詥?wèn)題。另一方面， 在SOI襯底上制備的硅納米線(xiàn)，由于源漏區(qū)和溝道區(qū)都是納米線(xiàn)結(jié)構(gòu)，這種 由直徑為幾十納米甚至幾納米的圓柱形組成的溝道和源漏區(qū)，使得源漏區(qū)橫 截面小，會(huì)引入非常大的寄生源漏串聯(lián)電阻，在小尺寸器件中，這種寄生電 阻更為顯著的影響器件的性能，從而使驅(qū)動(dòng)能力顯著退化。并且SOI硅片相
比較常規(guī)的體硅硅片成本很高，因此現(xiàn)有的利用自上而下的(top-down)方 式實(shí)現(xiàn)的硅納米線(xiàn)圍柵器件結(jié)構(gòu)由于自熱效應(yīng)明顯，寄生串聯(lián)電阻大等問(wèn)題 使得這種器件結(jié)構(gòu)的優(yōu)勢(shì)大大降低，因此這種器件的制備方法一直都沒(méi)有得 到很好的解決，工藝的復(fù)雜性、不可控性以及與傳統(tǒng)工藝的不兼容、成本高 等問(wèn)題將會(huì)嚴(yán)重影響這種器件結(jié)構(gòu)的發(fā)展和實(shí)現(xiàn)。

發(fā)明內(nèi)容
為了充分發(fā)揮硅納米線(xiàn)器件結(jié)構(gòu)的優(yōu)越性，使其結(jié)構(gòu)能在超深亞微米集 成電路中能夠得以實(shí)現(xiàn)，本發(fā)明的目的是提出一種與傳統(tǒng)CMOS器件工藝方法 兼容的在體硅硅片上制備硅納米線(xiàn)器件的方法。
本發(fā)明的上述目的是通過(guò)如下的技術(shù)方案予以實(shí)現(xiàn)的
一種體硅納米線(xiàn)晶體管器件的制備方法，包括
1) 進(jìn)行淺槽隔離；
2) 淀積硬掩膜，用于定義納米線(xiàn)；
3) 光刻定義納米線(xiàn)，其寬度為后續(xù)形成器件的溝道區(qū)寬度；4) 刻蝕硬掩膜；
5) 淀積氧化層刻蝕形成側(cè)墻，進(jìn)行源漏注入；
6) 淀積厚氧化層，用于后續(xù)定義犧牲柵；
7) 光刻槽結(jié)構(gòu)，寬度定義后續(xù)形成納米線(xiàn)器件的溝道長(zhǎng)度；
8) 刻蝕氧化層，再以前面形成的硬掩膜作為阻擋層，刻蝕硅，其厚度決 定后續(xù)形成溝道線(xiàn)條的高度；
9) 形成側(cè)墻保護(hù)溝道區(qū)，繼續(xù)刻蝕硅襯底，其高度決定納米線(xiàn)器件底柵
高度；
10) 各項(xiàng)同性腐蝕，以上方硬掩膜和側(cè)面?zhèn)葔Φ谋Ｗo(hù)去除溝道下方的硅； 去除上方硬掩膜和側(cè)面?zhèn)葔?，通過(guò)氧化的方法縮小充當(dāng)溝道區(qū)硅線(xiàn)條直徑；
11) 形成柵氧化層，淀積多晶硅，柵注入；
12) 平坦化，退火激活雜質(zhì)；
13) 采用常規(guī)CM0S工藝完成后續(xù)流程，完成器件制備。 所述步驟2)采用的是化學(xué)氣相淀積方法，淀積氧化^圭和氮化硅。 所述步驟3)采用的是電子束光刻方法。
所述步驟5)為化學(xué)氣相淀積氧化硅，并反應(yīng)離子刻蝕形成側(cè)墻。
所述步驟8)中采用各向異性刻蝕技術(shù)刻蝕硅。
所述步驟9)中采用反應(yīng)離子刻蝕技術(shù)各項(xiàng)同性刻蝕硅。
所述步驟10)中去除硬掩膜和側(cè)墻的方法采用濃磷酸煮的方法去除氮化
硅，采用氫氟酸漂去氧化硅。
所述步驟10)之后，進(jìn)一步氫氣退火，減小溝道區(qū)界面態(tài)和優(yōu)化納米線(xiàn)條形狀。
所述步驟12)為在氮?dú)庵锌焖偻嘶稹１景l(fā)明具有如下技術(shù)效果
本發(fā)明通過(guò)自上而下的途徑實(shí)現(xiàn)硅納米線(xiàn)結(jié)構(gòu)與傳統(tǒng)的工藝技術(shù)相兼容， 并且由于工藝實(shí)現(xiàn)簡(jiǎn)單、成本低和完全自對(duì)準(zhǔn)技術(shù)，并且在體硅硅片上實(shí)現(xiàn) 硅納米線(xiàn)結(jié)構(gòu)，器件產(chǎn)生的大量熱可以通過(guò)源漏區(qū)從襯底區(qū)散出，有效抑制 了器件的自熱效應(yīng)。另外由于源漏與襯底相連接，可以實(shí)現(xiàn)大扇出的深的源 漏結(jié)，有效降低寄生電阻，可以完全體現(xiàn)硅納米線(xiàn)結(jié)構(gòu)的特性?xún)?yōu)勢(shì)，工藝可 控性強(qiáng)。由于提出的實(shí)現(xiàn)硅納米線(xiàn)結(jié)在傳統(tǒng)的體硅襯底上實(shí)現(xiàn)，與SOI (Silicon on Insulator)硅片比較，可以有效降低工藝制作成本，為這種新 器件結(jié)構(gòu)的應(yīng)用克服了工藝實(shí)現(xiàn)的重大問(wèn)題。
由于硅納米線(xiàn)器件最為獨(dú)特的地方在于整個(gè)溝道區(qū)都是被柵氧化層和多 晶硅柵結(jié)構(gòu)所環(huán)繞，因此整個(gè)溝道區(qū)可以被柵有效控制，從根本上解決了由于 CMOS器件特征尺寸不斷縮小帶來(lái)的短溝和電荷共享效應(yīng)。因此在制備硅納米 線(xiàn)器件過(guò)程中，最為關(guān)鍵的工藝是實(shí)現(xiàn)充當(dāng)溝道區(qū)的圓柱形的納米線(xiàn)結(jié)構(gòu)，一 方面需要整個(gè)圓柱形溝道區(qū)被多晶硅柵結(jié)構(gòu)包圍，硅納米線(xiàn)結(jié)構(gòu)要實(shí)現(xiàn)與襯 底區(qū)的分離。另一方面，為了減小源漏區(qū)的串3關(guān)電阻和抑制自熱效應(yīng)，源漏 需要與襯底區(qū)相連接。因此，在體硅片上實(shí)現(xiàn)硅納米線(xiàn)結(jié)構(gòu)，可以很好的解 決這個(gè)問(wèn)題。硅納米線(xiàn)器件的提出是為了更好的應(yīng)用在特征尺寸縮小到深亞 微米尺度下，為了更好的突出其結(jié)構(gòu)優(yōu)勢(shì)，納米線(xiàn)直徑需要同時(shí)縮小到幾十 納米甚至更小，因此其直徑大小的可控性非常重要，本方法由于通過(guò)氧化工 藝實(shí)現(xiàn)減小硅線(xiàn)的直徑，可以通過(guò)氧化溫度、時(shí)間進(jìn)行有效調(diào)節(jié)，因此具有 較強(qiáng)的控制性。并且氧化的高溫過(guò)程、尺寸限制效應(yīng)和后續(xù)退火過(guò)程可以有 效緩解納米線(xiàn)的拐角效應(yīng)，改善器件的驅(qū)動(dòng)能力和可靠性問(wèn)題。從而實(shí)現(xiàn)這 種器件結(jié)構(gòu)可以應(yīng)用于更廣泛的領(lǐng)域，比如低功耗、高性能等領(lǐng)域，創(chuàng)造條件。


圖l是^f圭納米線(xiàn)結(jié)構(gòu)剖面示意圖，圖中 l-環(huán)^冊(cè)；2-柵氧層；3-納米線(xiàn)溝道。 圖2是傳統(tǒng)S01片上實(shí)現(xiàn)的硅納米線(xiàn)結(jié)構(gòu)剖面圖，圖中 21-環(huán)柵；22-源漏上方的介質(zhì)層；23-柵介質(zhì)；24-源區(qū)；25-漏區(qū)； 26-納米線(xiàn)溝道區(qū)；27-環(huán)才冊(cè)底部；28-埋氧層；29-襯底。 圖3是^f圭納米線(xiàn)結(jié)構(gòu)剖面圖，圖中 31-環(huán)柵；32-源漏上方的介質(zhì)層；33-柵介質(zhì)；34-源區(qū)；35-漏區(qū)； 36-納米線(xiàn)溝道區(qū)；37-環(huán)柵底部；38-環(huán)柵周?chē)慕橘|(zhì)層；39-襯底。
圖4是本發(fā)明提出的形成硅納米線(xiàn)結(jié)構(gòu)的制備方法流程示意圖，其中 圖4 (a)體硅片村底；圖4 (b)淀積硬掩膜，光刻定義納米線(xiàn)，刻蝕 硬掩膜；圖4 (c)形成側(cè)墻；圖4 U)源漏注入；圖4 (e)厚氧化層淀積； 圖4(f)光刻槽，刻蝕厚氧化層；圖4 (g)各項(xiàng)同性腐蝕溝道下方的硅襯底； 圖4 ( h)高劑量摻雜村底區(qū)；圖4 (i)去除硬掩膜和側(cè)墻；圖4 (j)氧化減 細(xì)硅納米線(xiàn)條和氪氣退火；圖4 (k)多晶硅柵淀積和平坦化；圖4 (1)最終 實(shí)現(xiàn)的硅納米線(xiàn)結(jié)構(gòu)剖面圖；圖4(m)為圖4中所使用的各種材料的標(biāo)示 41 -硅襯底；42 -氧化硅；43 -多晶硅；44 -摻雜砷的硅；45 -氮化硅； 46-電極引出；
具體實(shí)施例方式
下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明，具體給出 一實(shí)現(xiàn)本 發(fā)明提出的硅納米線(xiàn)結(jié)構(gòu)的工藝方案。1. 備片，傳統(tǒng)的體硅片，如圖4 (a)。
2. 利用傳統(tǒng)的淺才曹隔離(STI-shallow trench isolation)隔離方法。
3. 化學(xué)氣相淀積(LPCVD)氧化硅1000 A。
4. 化學(xué)氣相淀積(LPCVD)氮化硅1000 A。
5. 電子束光刻納米線(xiàn)條。
6. 反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕氧化硅1000 A。
7. 反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕氮化硅1000 A，如圖4 (b)。
8. 去膠清洗。
9. 化學(xué)氣相淀積(LPCVD)氧化硅400 A。
10. 反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕氧化硅300 A,如圖4 (c)
11. 砷零度角注入，能量70Kev，劑量2X1016,如圖4(d)。
12. 漂剩余氧化層。
13. 化學(xué)氣相淀積(LPCVD)氧化硅2000 A,如圖4 (e)。
14. 電子束光刻槽線(xiàn)條。
15. 反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕氧化硅2000 A，如圖4 (f )。
16. 去電子束膠。
17. 各向異性刻蝕技術(shù)(ICP)刻蝕硅2000 A，如圖4。
18. 化學(xué)氣相淀積(LPCVD)氮化硅600 A。
19. 反應(yīng)離子刻蝕技術(shù)(RIE)刻蝕氮化硅600 A,如圖4。
20. 各向異性刻蝕技術(shù)(ICP)刻蝕硅2000 A，。
21. 反應(yīng)離子刻蝕技術(shù)(RIE)各項(xiàng)同性刻蝕硅3000 A如圖4 (g)。
22. 硼7度角注入，能量45Kev，劑量5XIO"如圖4 (h)。
23. 濃磷酸煮氮化硅IOOO A。24. 氫氟酸漂氧化硅1000 A，如圖4 ( i )。
25. 濕氧氧化氧化硅800 A。
26. 氫氟酸漂氧化硅800 A，如圖4 ( j)。
27. 氫氣退火，減小溝道區(qū)界面態(tài)和優(yōu)化納米線(xiàn)條形狀。
28. 4冊(cè)氧氧化氧化》圭60 A。
29. 化學(xué)氣相淀積(LPCVD)多晶硅2000 A。
30. 砷零度角注入，能量50Kev,劑量4xl015。
31. 化學(xué)機(jī)械拋光(CMP)平坦化，如圖4 (k)。
32. LPCVD二氧化硅6000A。
33. 氮?dú)?amp;中105(TC快速退火IO秒鐘，激活雜質(zhì)，
34. 光刻引線(xiàn)空版。
35. RIE刻蝕二氧化硅6000A，再用BHF濕法腐蝕凈，形成引線(xiàn)孔。
36. 去膠清洗。
37. 賊射50—700ATi， 1. 0—1. 2pm AlSi。
38. 光刻金屬引線(xiàn)版。
39. RIE刻蝕Ti/AlSi。
40. 去膠清洗。
41. 合金化&+&中43(TC下退火30分鐘，形成圖4 ( 1 )所示結(jié)構(gòu)。 本發(fā)明體硅納米線(xiàn)晶體管器件的結(jié)構(gòu)如圖3所示，溝道上方硬掩膜作用
一方面定義納米線(xiàn)結(jié)構(gòu)的溝道區(qū)，阻擋注入時(shí)對(duì)溝道區(qū)進(jìn)行纟參雜，并且可以 有效保護(hù)溝道避免在后續(xù)底柵刻蝕時(shí)受到破壞。本發(fā)明所提出的制備體硅納 米線(xiàn)的具體實(shí)現(xiàn)工藝步驟，與傳統(tǒng)的工藝制備方法相兼容，工藝實(shí)現(xiàn)相對(duì)簡(jiǎn) 單，低成本。整個(gè)工藝過(guò)程，完全實(shí)現(xiàn)自對(duì)準(zhǔn)工藝，器件中各種關(guān)鍵參數(shù)都可以通過(guò)工藝參數(shù)準(zhǔn)確控制。第一次納米線(xiàn)光刻作用主要是為了形成溝道區(qū) 的線(xiàn)結(jié)構(gòu)，并且其線(xiàn)寬定義了納米線(xiàn)結(jié)構(gòu)的溝道寬度。后氧化層的淀積，可 以有效定義犧牲柵結(jié)構(gòu)，結(jié)合后續(xù)的槽光刻，形成完全自對(duì)準(zhǔn)柵結(jié)構(gòu)。光刻 槽結(jié)構(gòu)可以將溝道上方的厚氧化層去除，而保留源漏上方的氧化層，這樣就 形成了犧牲柵結(jié)構(gòu)，后續(xù)淀積多晶硅，直接平坦化就可以自對(duì)準(zhǔn)形成柵，從 而減少一次柵光刻，大大降低制備成本。并且槽光刻的作用，使得在刻蝕底 柵結(jié)構(gòu)時(shí)，源漏下方的硅襯底并不會(huì)刻蝕掉，這是和常規(guī)在SOI襯底上實(shí)現(xiàn) 納米線(xiàn)的方法所不同的，這樣一方面由于源漏仍與襯底區(qū)相連接，因此可以 形成深結(jié)源漏結(jié)構(gòu)，可以大大降低器件的寄生電阻^v而改善器件的驅(qū)動(dòng)能力。 另一方面由于器件與襯底相連接，器件在工作過(guò)程中產(chǎn)生的大量熱可以有效 通過(guò)源漏區(qū)傳給襯底散出，避免由于器件過(guò)熱，增加載流子散射從而降低電 流和各種可靠性問(wèn)題。
納米線(xiàn)器件的制備另一個(gè)關(guān)鍵問(wèn)題時(shí)線(xiàn)條的減細(xì)和溝道形狀的優(yōu)化 問(wèn)題，本專(zhuān)利提出的方法是通過(guò)氧化過(guò)程將硅氧化成氧化硅，再通過(guò)濕法 腐蝕漂去生成的氧化層，從而實(shí)現(xiàn)減細(xì)納米線(xiàn)條，通過(guò)試驗(yàn)證明可以將線(xiàn) 條減小到納米尺度。并且這種方法不會(huì)引入過(guò)多的應(yīng)力和界面態(tài)，而且氧 化作用有利于硅納米線(xiàn)形狀的優(yōu)化，緩解拐角效應(yīng)，更有利于形成圓柱形 納米線(xiàn)結(jié)構(gòu)。后續(xù)的退火作用進(jìn)一步使界面損傷減小，優(yōu)化納米線(xiàn)結(jié)構(gòu)。 通過(guò)控制氧化時(shí)間和溫度，可以準(zhǔn)確控制氧化層厚度，從而有利于控制硅 納米線(xiàn)的直徑，因此整個(gè)工藝具有較強(qiáng)的可控性。本發(fā)明提出的制備方法
實(shí)現(xiàn)簡(jiǎn)單，與傳統(tǒng)的CMOS工藝兼容，可控性好，易于可以實(shí)現(xiàn)真正的納 米線(xiàn)結(jié)構(gòu)，成本低，從而充分發(fā)揮此種新結(jié)構(gòu)器件的優(yōu)勢(shì)，具有很強(qiáng)的實(shí) 用價(jià)值。尤其在集成電路器件特征尺寸縮小到幾十納米尺度下，使得可以
12有效解決器件短溝效應(yīng)的硅納米線(xiàn)結(jié)構(gòu)得以實(shí)現(xiàn)奠定了堅(jiān)實(shí)的基礎(chǔ)。。
綜上所述，本發(fā)明公開(kāi)了一種體硅納米線(xiàn)晶體管器件的制備方法。上 面描述的應(yīng)用場(chǎng)景和實(shí)施例，并非用于限定本發(fā)明，任何本領(lǐng)域技術(shù)人員， 在不脫離本發(fā)明的精神和范圍內(nèi)，可做各種的更動(dòng)和潤(rùn)飾，因此本發(fā)明的 保護(hù)范圍視權(quán)利要求范圍所界定。
權(quán)利要求
1、一種體硅納米線(xiàn)晶體管器件的制備方法，包括1)進(jìn)行淺槽隔離；2)淀積硬掩膜；3)光刻、定義納米線(xiàn)，其寬度為后續(xù)形成器件的溝道區(qū)寬度；4)刻蝕硬掩膜；5)淀積氧化層刻蝕形成側(cè)墻，進(jìn)行源漏注入；6)淀積厚氧化層；7)光刻槽結(jié)構(gòu)，寬度定義后續(xù)形成納米線(xiàn)器件的溝道長(zhǎng)度；8)刻蝕氧化層，再以前面形成的硬掩膜作為阻擋層，刻蝕硅，其厚度決定后續(xù)形成溝道線(xiàn)條的高度；9)繼續(xù)刻蝕硅襯底，其高度決定納米線(xiàn)器件底柵高度；10)各項(xiàng)同性腐蝕，去除所述的硬掩膜和側(cè)墻；11)形成柵氧化層，淀積多晶硅，柵注入；12)平坦化，退火激活雜質(zhì)；13)采用常規(guī)CMOS工藝完成后續(xù)流程，完成器件制備。
2、 如權(quán)利要求l所述的體硅納米線(xiàn)晶體管器件的制備方法，其特征在于所述步驟2)采用的是化學(xué)氣相淀積方法，淀積氧化硅和氮化硅。
3、 如權(quán)利要求l所述的體硅納米線(xiàn)晶體管器件的制備方法，其特征在于所述步驟3)采用的是電子束光刻方法。
4、 如權(quán)利要求1所述的體硅納米線(xiàn)晶體管器件的制備方法，其特征在于所述步驟5)為化學(xué)氣相淀積氧化硅，并反應(yīng)離子刻蝕形成側(cè)墻。
5、 如權(quán)利要求l所述的體硅納米線(xiàn)晶體管器件的制備方法，其特征在于所述步驟8)中采用各向異性刻蝕技術(shù)刻蝕硅。
6、 如權(quán)利要求1所述的體硅納米線(xiàn)晶體管器件的制備方法，其特征在于所述步驟9)中采用反應(yīng)離子刻蝕技術(shù)各項(xiàng)同性刻蝕硅。
7、 如權(quán)利要求1所述的體硅納米線(xiàn)晶體管器件的制備方法，其特征在于所述步驟10)中去除硬掩膜和側(cè)墻的方法采用濃磷酸煮的方法去除氮化 硅，采用氫氟酸漂去氧化硅。
8、 如權(quán)利要求1所述的體硅納米線(xiàn)晶體管器件的制備方法，其特征在于所述步驟10)之后，進(jìn)一步氫氣退火，減小溝道區(qū)界面態(tài)和優(yōu)化納米線(xiàn)條形 狀。
9、 如權(quán)利要求l所述的體硅納米線(xiàn)晶體管器件的制備方法，其特征在于所述步驟12)為在氮?dú)庵锌焖偻嘶稹?br> 全文摘要
本發(fā)明公開(kāi)了一種體硅納米線(xiàn)晶體管器件的制備方法，屬于CMOS超大規(guī)模集成電路(ULSI)制造技術(shù)領(lǐng)域。該方法通過(guò)自上而下的途徑實(shí)現(xiàn)體硅納米線(xiàn)結(jié)構(gòu)，器件產(chǎn)生的大量熱可以通過(guò)源漏區(qū)從襯底區(qū)散出，有效抑制了器件的自熱效應(yīng)。另外由于體硅納米線(xiàn)晶體管器件的源漏與襯底相連接，可以實(shí)現(xiàn)大扇出的深的源漏結(jié)，有效降低寄生電阻，可以完全體現(xiàn)硅納米線(xiàn)結(jié)構(gòu)的特性?xún)?yōu)勢(shì)，工藝可控性強(qiáng)，且與傳統(tǒng)的工藝技術(shù)相兼容。與SOI(Silicon on Insulator)硅片比較，還可以有效降低工藝制作成本。
文檔編號(hào)H01L21/02GK101295677SQ20071009881
公開(kāi)日2008年10月29日 申請(qǐng)日期2007年4月27日 優(yōu)先權(quán)日2007年4月27日
發(fā)明者王潤(rùn)聲, 王逸群, 王陽(yáng)元, 豫 田, 如 黃 申請(qǐng)人:北京大學(xué)