專利名稱：具有熔線的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有熔線的半導(dǎo)體器件及其制造方法，并尤其涉及關(guān)于用在半導(dǎo)體集成電路的微調(diào)電路或冗余電路中的熔線元件的技術(shù)。
背景技術(shù)：
通常在半導(dǎo)體集成電路中形成微調(diào)電路和冗余電路。如果把一個(gè)具有熔線元件的熔線電路用作一個(gè)微調(diào)元件或冗余電路，則可以在制造半導(dǎo)體集成電路期間或之后執(zhí)行微調(diào)過(guò)程等，使得可以盡可能地改進(jìn)電路的特性。
圖1中的日本公開(kāi)專利申請(qǐng)JP平-7-307389公開(kāi)了一種具有多條串聯(lián)的熔線元件和MOS晶體管并聯(lián)連結(jié)的電路。它揭示了由選擇晶體管的選通脈沖寬度W的功能提供獲得擊穿電流以擊穿熔線元件所需的電流驅(qū)動(dòng)能力ID＝μCox(W/L)×(1/2)×(VGS-VY)2此處ID為選擇晶體管在飽和區(qū)的漏電流，μ是載流子遷移率。Cox是選擇晶體管的柵極電容，W是選通脈沖寬度，L是選通脈沖長(zhǎng)度。VGS是柵-源電壓，VY是閾值電壓。
如果已知擊穿熔線元件所需的飽和漏電流值ID，則可以由上述方程算出晶體管能夠擊穿熔線元件的選通脈沖寬度W(大小)。這種分析采用這樣的假設(shè)MOS晶體管的飽和電流用于擊穿熔線。
為了熔化和擊穿熔線元件，電流必需流經(jīng)熔線元件并將熔線元件的溫度加熱到熔線元件材料的熔點(diǎn)之上。例如，如果將單晶硅或多晶硅用作熔線元件材料，則需要較大的電流，因?yàn)楣璧娜埸c(diǎn)高達(dá)約1420℃。因此需要使選擇晶體管的尺寸很大，而這樣又阻礙了器件元件的集成度。根據(jù)上述公開(kāi)內(nèi)容，把具有強(qiáng)電流驅(qū)動(dòng)能力的雙極晶體管用作選擇晶體管以獲得大電流。
新近大部分集成電路是利用MOSFET作為功能性器件元件的MOS型IC。如果在MOS型IC中形成雙極晶體管，則元件結(jié)構(gòu)變得復(fù)雜，并且需要額外的過(guò)程。

發(fā)明內(nèi)容
本發(fā)明的目的在于通過(guò)利用MOSFET作為選擇晶體管并減小選擇晶體管占據(jù)的面積而減小由具有熔線元件和選擇晶體管并制作在MOS IC中的熔線電路占據(jù)的面積。
根據(jù)本發(fā)明的一個(gè)方面，提供的半導(dǎo)體器件包括一個(gè)能夠被流經(jīng)的電流電擊穿的熔線元件，第一電壓施加到熔線元件一端；和具有源極、柵極及漏極端的MOS型晶體管，該晶體管還有一個(gè)位于熔線元件的另一端和源極與漏極端之一之間的連結(jié)點(diǎn)，低于第一電壓的第二電壓施加其它源極和漏極端，其中選擇第一和第二電壓、MOS型晶體管的特性以及熔線元件的電阻值，使得當(dāng)給柵極端施加預(yù)定計(jì)劃的電壓時(shí)，熔線元件可以被擊穿；和把熔線元件的電阻值設(shè)置成這樣一個(gè)值，當(dāng)給柵極端施加計(jì)劃電壓時(shí)，連結(jié)點(diǎn)的電壓與第二電壓之間的壓差低于漏電流開(kāi)始飽和時(shí)MOS型晶體管的漏電壓。
根據(jù)本發(fā)明的另一個(gè)方面，提供的半導(dǎo)體器件包括一個(gè)能夠被流經(jīng)的電流擊穿的熔線元件，第一電壓施加到熔線元件的一端；和具有源極、柵極及漏極端的MOS型晶體管，該晶體管還有一個(gè)位于熔線元件的另一端和源極與漏極端之一之間的連結(jié)點(diǎn)；低于第一電壓的第二電壓施加到其它的源極和漏極，其特征在于選擇第一和第二電壓、MOS型晶體管的特性以及熔線元件的電阻值，使得當(dāng)給柵極端施加預(yù)定計(jì)劃的電壓時(shí)，熔線元件可以被擊穿；和熔線元件的電阻值進(jìn)一步設(shè)置成能夠擊穿熔線元件的最小功耗不小于由MOS型晶體管的電流-電壓特性算出的熔線元件最大功耗的90％。
根據(jù)本發(fā)明的另一個(gè)方面，提供的半導(dǎo)體器件包括一個(gè)能夠被流經(jīng)的電流電擊穿的熔線元件，第一電壓施加到熔線元件的一端；和具有源極、柵極及漏極端的MOS型晶體管，該晶體管還有一個(gè)位于熔線元件的另一端和源極與漏極端之一之間的連結(jié)點(diǎn)；低于第一電壓的第二電壓施加到其它的源極和漏極端，其中選擇第一和第二電壓、MOS型晶體管的特性以及熔線元件的電阻值，使得當(dāng)給柵極端施加預(yù)定計(jì)劃的電壓時(shí)，熔線元件可以被擊穿；和熔線元件的電阻值進(jìn)一步設(shè)置成使熔線元件的擊穿電流處于MOS型晶體管飽和漏電流的80％～98％。
施加給半導(dǎo)體器件的功率可以有效地用于擊穿熔線元件。
根據(jù)本發(fā)明的另一個(gè)方面，提供了一種制造半導(dǎo)體器件的方法，包括步驟在基底上形成串連連結(jié)的熔線元件和MOS型晶體管，熔線元件能夠被流經(jīng)的電流電擊穿，并且MOS型晶體管具有源極、柵極和漏極端以及一個(gè)位于熔線元件的另一端和源極與漏極端之一之間的連結(jié)點(diǎn)；和在熔線元件的另一端與其它源極和漏極端之間施加一個(gè)電壓，該電壓高于漏電流開(kāi)始飽和時(shí)MOS型晶體管的漏電壓；給柵極端施加一個(gè)預(yù)定的計(jì)劃電壓，和通過(guò)把熔線元件和MOS型晶體管之間連結(jié)點(diǎn)的電壓設(shè)置為一個(gè)低于MOS型晶體管處于漏電流飽和的飽和區(qū)時(shí)漏電壓的電壓而擊穿熔線元件。
根據(jù)本發(fā)明的另一個(gè)方面，提供了一種制造半導(dǎo)體器件的方法，包括步驟在基底上形成串連連結(jié)的熔線元件和MOS型晶體管，熔線元件能夠被流經(jīng)的電流擊穿，第一電壓施加到熔線元件的一端，MOS型晶體管具有源極、柵極和漏極端以及一個(gè)位于熔線元件的一端和源極與漏極端之一之間的連結(jié)點(diǎn)，低于第一電壓的第二電壓施加給其它的源極和漏極端；和在熔線元件的另一端與其它源極和漏極端之間施加一個(gè)電壓，該電壓高于漏電流開(kāi)始飽和時(shí)MOS型晶體管的漏電壓，給柵極端施加一個(gè)預(yù)定的計(jì)劃電壓，和通過(guò)把MOS型晶體管連結(jié)點(diǎn)的電壓設(shè)置在這樣一個(gè)范圍而擊穿熔線元件熔線元件的功耗不小于由MOS型晶體管的電流-電壓特性算出的熔線元件最大功耗的90％。
根據(jù)本發(fā)明的另一個(gè)方面，提供了一種制造半導(dǎo)體器件的方法，包括步驟在基底上形成串連連結(jié)的熔線元件和MOS型晶體管，熔線元件能夠被流經(jīng)的電流擊穿，第一電壓施加到熔線元件的一端，MOS型晶體管具有源極、柵極和漏極端以及一個(gè)位于熔線元件的一端和源極與漏極端之一之間的連結(jié)點(diǎn)，低于第一電壓的第二電壓施加給其它的源極和漏極；和在熔線元件的另一端與其它源極和漏極之間施加一個(gè)電壓，該電壓高于漏電流開(kāi)始飽和時(shí)MOS型晶體管的漏電壓，給柵極端施加一個(gè)預(yù)定的計(jì)劃電壓，和通過(guò)把熔線元件和MOS型晶體管之間連結(jié)點(diǎn)的電壓設(shè)置在MOS型晶體管飽和電流的80％～98％流經(jīng)的電壓范圍而擊穿熔線元件。
如上所述，在由熔線元件和選擇晶體管的串連連結(jié)制成的熔線電路中，施加給熔線電路的功率可以有效地用于擊穿熔線元件。因此，可以減小選擇晶體管占據(jù)的面積。


圖1是具有熔線元件和用于熔線元件的作為選擇晶體管的MOSFET的熔線電路的電路圖；圖2A表示用作選擇晶體管的MOSFET典型的電流-電壓特性曲線；圖2B是表示選擇晶體管和熔線之間的互連點(diǎn)處電壓的時(shí)間變化的曲線圖；圖3是表示源極-漏極電壓與熔線元件功耗的關(guān)系曲線；圖4是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的平面圖；圖5是圖4中的半導(dǎo)體器件沿V-V’的截面圖；圖6是表示實(shí)施例中半導(dǎo)體器件的電流-電壓特性曲線，該曲線表現(xiàn)選擇晶體管的工作點(diǎn)相對(duì)于柵極電壓的變化；圖7是表示實(shí)施例中半導(dǎo)體器件的電流-電壓特性曲線，該曲線表現(xiàn)熔線元件的電阻改變到使工作點(diǎn)進(jìn)入臨界區(qū)。
具體實(shí)施例方式
在本實(shí)施例中，“熔線元件”一詞指至少等于預(yù)定值的電流流動(dòng)時(shí)可以被擊穿的元件?！斑x擇晶體管”一詞指與熔線元件串連的晶體管，它判斷電流是否流經(jīng)熔線元件，并且如果流經(jīng)熔線元件，判斷電流量。
在描述本發(fā)明的實(shí)施例之前，下面先參見(jiàn)圖1～3描述本發(fā)明的原理。
圖1是具有熔線元件和用于熔線元件的用作選擇晶體管的n溝道MOS型場(chǎng)效應(yīng)晶體管(MOSFET)的熔線電路的電路圖。圖2A表示用作選擇晶體管的MOSFET典型的電流-電壓特性曲線。圖2B是表示選擇晶體管3和熔線1之間的互連點(diǎn)7a處電壓的時(shí)間變化的曲線圖。圖3是表示熔線元件的功耗相對(duì)于MOS型場(chǎng)效應(yīng)的晶體管源極-漏極電壓的曲線。
如圖1所示，熔線電路A有一個(gè)熔線元件1和一個(gè)由串聯(lián)到熔線元件的MOS型FET制成的選擇晶體管3。
熔線元件1的一端1a例如連結(jié)到電源電壓VDD。熔線元件的另一端1b連結(jié)到選擇晶體管3的漏極端5a。選擇晶體管3的源極端5b連結(jié)到地(GND)。
如圖2A所示，選擇晶體管3的漏極電流-電壓特性有一個(gè)線性增長(zhǎng)區(qū)10a和飽和區(qū)10b。在線性區(qū)10a中，漏極電壓VDS較低，并且當(dāng)漏極電壓VDS升高時(shí)，漏極電流ID幾乎線性增大。在飽和區(qū)10b中，漏極(至源極)電壓VDS較高，并且大致獨(dú)立于漏極電壓VDS流出恒定漏極電流。實(shí)際情形中，在飽和區(qū)，當(dāng)漏極電壓升高時(shí)，漏極電流在某些情況下逐漸增大。在此情形中，漏極電流幾乎隨漏極電壓以顯著低于增長(zhǎng)區(qū)10a的速率變化的區(qū)域稱作飽和區(qū)。在線性區(qū)和飽和區(qū)之間，存在一個(gè)漏極電流的增長(zhǎng)不與漏極電壓的增長(zhǎng)成比例的區(qū)域。該區(qū)域稱作臨界區(qū)10c。實(shí)際上很難嚴(yán)格區(qū)分臨界區(qū)、線性區(qū)和飽和區(qū)。因此，定義臨界區(qū)的一端為低于飽和區(qū)線性特征20％的電流點(diǎn)，另一端為低于飽和區(qū)線性特征2％的電流點(diǎn)。
熔線元件1的電流-電壓特性一般是線性特性，電流與電壓成正比。因此，熔線元件1和選擇晶體管3之間連結(jié)點(diǎn)(節(jié)點(diǎn))7處的電壓對(duì)應(yīng)于選擇晶體管3和熔線元件1之間電流-電壓特性曲線上連結(jié)點(diǎn)(工作點(diǎn))處的漏極電壓(在此文中，連結(jié)點(diǎn)7處的電壓，用VDSO表示)。
如圖2A所示，施加到熔線元件1上的電壓VF等于(VDD-VDSO)。施加在選擇晶體管3的源極和漏極之間的電壓VTR等于VDSO。
選擇晶體管3的功耗PT和熔線元件1的功耗PF由下列方程(1)和(2)給出PT＝VDSO×ID1(1)PF＝(VDD-VDSO)×ID1(2)此處，ID1是當(dāng)給選擇晶體管3的柵極端5c施加預(yù)定的計(jì)劃電壓Vp時(shí)流經(jīng)串連的熔線元件1和選擇晶體管3的電流。
已經(jīng)發(fā)現(xiàn)，多晶硅熔線的電阻在熔線熔斷的過(guò)程中增加。在圖2A中，此變化用負(fù)載曲線從LC1至LC1′的移動(dòng)來(lái)顯示。負(fù)載曲線LC1代表緊接選擇晶體管導(dǎo)通后的狀態(tài)，而負(fù)載曲線LC1′代表剛好在熔線熔斷前的狀態(tài)。源極-漏極電壓自VDSO降至VDSO′。漏極電流自ID1降低至ID1′。然后，熔線的功耗變成PF′＝(VDD-VDSO′)×ID1′(3)。
圖2B示出了圖1的電路中，選擇晶體管3和熔線1之間的連接點(diǎn)處電壓的時(shí)間變化的示例。當(dāng)柵極電壓VP為0V時(shí)，選擇晶體管截止，連接端7a處的電壓為源極電壓VDD(＝5V)。當(dāng)柵極電壓VP升高至5V時(shí)，選擇晶體管3導(dǎo)通，以允許電流ID1流經(jīng)熔線1。連接點(diǎn)7a處的電壓因熔線1上的電壓降而降低至VDSO。在此狀態(tài)下，熔線的電阻可表示為Rf，且電壓VDSO可表示為VDSO＝VDD-(Rf×ID1)(4)。
隨著時(shí)間的流逝，此時(shí)電流得以許可以流經(jīng)熔線，連接點(diǎn)處的電壓總體上緩慢下降，且具有小的和不規(guī)則的偏離。這表明，熔線的總電阻增加。
當(dāng)熔斷或切斷電流流過(guò)熔線時(shí)，熔線上的功耗將產(chǎn)生熱，且熔線的溫度將因產(chǎn)生的熱而升高。隨著溫度的升高，熔線的晶粒會(huì)長(zhǎng)大或變化，且晶界會(huì)熔化。熔線電阻的增加可歸因于此現(xiàn)象。
然后，連接點(diǎn)處的電壓快速降低至約0V。這表明，熔線的電阻變至無(wú)窮大，即熔線熔斷。該曲線圖示出了電壓快速下降至零后的一些不規(guī)則振動(dòng)，這可歸因于連接點(diǎn)處的快速電壓變化，而不是流過(guò)熔線的電流變化的結(jié)果。
剛好在快速下降前的瞬間稱作“熔線即將熔斷”。在此瞬間，漏電流為ID1′，連接點(diǎn)處的電壓為VDSO′，且熔線電阻為Rf′。于是，VDSO′＝VDD-(Rf′×ID1′)(5)。
熔線即將熔斷時(shí)連接點(diǎn)處的電壓低于選擇晶體管剛好導(dǎo)通后的電壓，VDSO′＜VDSO，這表明，在熔線上施加了更高的電壓。此外，ID1′＜ID1，這表明流經(jīng)熔線的電流降低，且Rf′＞Rf，這表明熔線的電阻降低。在典型的MOS晶體管特性中，電源電壓VDD設(shè)置為5V，施加到選擇晶體管3柵極端5c的計(jì)劃電壓Vp為5V，并且通過(guò)改變?nèi)劬€元件1的電阻，利用方程(2)或(3)，計(jì)算熔線元件1的功耗。
在此文中，選擇晶體管的飽和區(qū)起始處的漏極電壓、即漏極電流開(kāi)始取幾乎恒定值處(或漏極電流隨漏極電壓以顯著低于增長(zhǎng)區(qū)10a的速率近似線性地增大處)的電壓被稱作飽和電壓。更具體地說(shuō)，在飽和區(qū)的線性特性中，電流值增大到線性特性的98％的漏電壓稱作飽和電壓。
圖3是熔線元件和源極-漏極電壓的功耗PF之間的關(guān)系曲線。在圖3中，還示出了選擇晶體管的漏極電流-電壓特性。如方程(2)給出，熔線元件的功耗PF是施加到熔線元件的電壓和流經(jīng)熔線元件的漏電流的乘積。隨著熔線元件電阻的變化，VDs和IDI也變化。
如圖3所示，當(dāng)選擇晶體管的源極-漏極電壓VDS升高時(shí)，熔線元件的功耗增大并在VDS＝1.5V時(shí)取最大值。該漏電流處于線性區(qū)之外和臨界區(qū)之中。當(dāng)源極/漏極電壓VDS超過(guò)1.5V時(shí)，漏電流的增大變小，并且因?yàn)槭┘拥饺劬€元件的電壓降低，所以熔線元件的功耗逐漸減小。隨著漏電流進(jìn)入飽和區(qū)，熔線元件的功耗線性地減小。
一般的熔線元件設(shè)置為其工作點(diǎn)處于選擇晶體管的飽和區(qū)，如大約3V。因此，熔線電路的功耗、選擇晶體管的功耗大于總電源功耗的一半。因此，擊穿熔線元件的熔線元件功耗的比率變小。
基于上述的理論和試驗(yàn)研究，本發(fā)明人注意到，熔線電路的工作點(diǎn)最好不設(shè)置在選擇晶體管的飽和區(qū)而設(shè)置在飽和區(qū)與線性區(qū)之間的邊界區(qū)，即臨界區(qū)。通過(guò)在臨界區(qū)設(shè)置工作點(diǎn)，對(duì)于熔線電路的總功耗，可以使熔線元件的功耗比率變大。換言之，可以使選擇晶體管中的功率損耗比變小。
即使剛好在選擇晶體管之后的負(fù)載曲線穿過(guò)源極-漏極I-V特性曲線的轉(zhuǎn)變區(qū)(transition region)，如果熔線即將熔斷時(shí)的負(fù)載曲線穿過(guò)源極-漏極I-V特性曲線的線性上升區(qū)，則可用功率變小，如圖3中可看到的那樣。這可導(dǎo)致不能使熔線熔斷。于是，優(yōu)選的是，熔線元件的電阻值和選擇晶體管的特性如此選擇，以使熔線即將熔斷時(shí)的負(fù)載曲線穿過(guò)源極-漏極I-V特性曲線的轉(zhuǎn)變區(qū)。
參考圖2A，負(fù)載曲線LC1′優(yōu)選地得以選擇，以穿過(guò)選擇晶體管的I-V特性曲線的轉(zhuǎn)變區(qū)10c，用以有效且穩(wěn)定地熔斷熔線。
聯(lián)系這些研究，下面將參考附圖4和5對(duì)根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件進(jìn)行描述。
圖4是根據(jù)實(shí)施例的半導(dǎo)體器件的平面圖。圖5是圖4中的半導(dǎo)體器件沿V-V’線的截面圖。圖4和圖5所示的半導(dǎo)體器件表示圖1所示熔線電路的具體結(jié)構(gòu)。下面將描述熔線電路的制作過(guò)程。
如圖4和圖5所示，通過(guò)硅的局部氧化(LOCOS)，在半導(dǎo)體基底11的p型井(雜質(zhì)濃度1016～1017cm-3)的預(yù)定區(qū)域中形成一個(gè)隔離區(qū)2a，2b。絕緣區(qū)可以通過(guò)淺溝槽隔離(STI)代替LOCOS形成。隔離區(qū)2a，2b確定形成晶體管的有源區(qū)。在有源區(qū)的表層中植入離子以稍微增大p型雜質(zhì)濃度，從而調(diào)節(jié)閾值電壓。
在有源區(qū)的表面上例如通過(guò)熱氧化形成氧化硅柵極絕緣膜15a。在柵極絕緣膜15a上形成例如polycide(硅化物/聚晶硅的疊層)的柵電極17。對(duì)聚晶硅摻入約1020cm-3的n型雜質(zhì)。Polycide的概念指包括硅化物。柵電極可以只由聚晶硅制成。
在形成柵電極17的同時(shí)，在隔離區(qū)2a上形成用作熔線元件的polycide層(或聚晶硅層)23。
可以在柵電極17的側(cè)壁上形成側(cè)間隔絕緣膜15b。在此情形中，還在熔線元件23的側(cè)壁上形成側(cè)間隔物。在形成側(cè)間隔物之前，進(jìn)行對(duì)LDD(輕微摻雜的漏極)的離子置入，從而形成一個(gè)具有1017～1018cm-3的n型雜質(zhì)濃度的LDD區(qū)。
形成側(cè)間隔物之后，在柵電極17兩側(cè)上的半導(dǎo)體基底區(qū)域中以較高的雜質(zhì)濃度(1020～1021cm-3)植入n型雜質(zhì)。因此在柵電極兩側(cè)上的半導(dǎo)體基底中形成源極/漏極區(qū)5a/5b，并且還在柵電極17和熔線元件23中摻入雜質(zhì)，使得電阻降低。
在半導(dǎo)體基底上形成例如由二氧化硅制成的層間絕緣膜21，覆蓋柵電極17和polycide電阻層23。在層間絕緣膜21上形成到達(dá)柵電極17兩側(cè)上的源極/漏極區(qū)5a/5b的穿孔18a和18b，還形成到達(dá)polycide層23相反端上表面的穿孔25和27。
形成一個(gè)第一布線層31a，該層通過(guò)穿孔25與熔線層23一端的上表面接觸。此時(shí)，形成一個(gè)通過(guò)穿孔27與熔線層23另一端的上表面接觸并通過(guò)穿孔18a與源極/漏極區(qū)5a接觸的第二布線層31b。另外，形成一個(gè)經(jīng)穿孔18b與源/漏區(qū)5b接觸的第三布線層31c。
如圖4所示，形成一個(gè)連結(jié)到熔線元件1和選擇晶體管3的用于讀出儲(chǔ)存數(shù)據(jù)的讀出端7a，其中選擇晶體管3從第二布線層31b分出。類似地，形成一個(gè)第五布線層7b，該層從柵極端5c延伸并構(gòu)成一個(gè)輸入端，用于擊穿熔線元件1的計(jì)劃電壓施加到該輸入端。還形成一個(gè)把電源電壓VDD施加到熔線元件1一端的端子7c和把地電勢(shì)施加給源極/漏極區(qū)5b的端子7d。
利用上述方法，可以形成具有熔線元件1和MOSFET的選擇晶體管3的熔線電路。
下面參見(jiàn)圖6和7描述熔線電路的特性。圖6是當(dāng)改變選擇晶體管的柵極電壓Vg時(shí)熔線電路的電流-電壓特性曲線。圖7是熔線電路的電流-電壓特性曲線。電源電壓由VDD表示。施加到選擇晶體管柵極端以擊穿熔線元件的計(jì)劃電壓由Vp表示。L線條表示熔線電阻為Rf時(shí)熔線元件的電流-電壓特性。
如圖6所示，隨著施加到選擇晶體管柵極端的柵極電壓Vg從Vg1變到Vg2再到Vg3，選擇晶體管的漏電流ID增大。選擇晶體管的I-V特性曲線和熔線元件的I-V特性曲線之間的交叉點(diǎn)也從P1變到P2再到P3。電源電壓VDD和在工作點(diǎn)P的漏電壓之間的壓差是施加到熔線元件的電壓。因此，隨著柵極電壓Vg升高，熔線元件的功耗增大。因?yàn)榭梢垣@得足以擊穿熔線元件的漏電流，所以使用工作點(diǎn)P3。選擇熔線元件的電阻值，使得可以在工作點(diǎn)P3處于線性區(qū)R1和飽和區(qū)R2之間的臨界區(qū)R3的狀態(tài)下?lián)舸┤劬€元件。
下面將參見(jiàn)圖7描述工作點(diǎn)P3附近的工作情況。
在給選擇晶體管的柵電極施加計(jì)劃電壓Vp的狀態(tài)下，漏極電流-電壓特性由L1表示。由具有特性L1的選擇晶體管和熔線元件組成的熔線電路在線性區(qū)R1和飽和區(qū)R2之間的臨界區(qū)R3有一個(gè)工作點(diǎn)P3(熔線元件和選擇晶體管之間的節(jié)點(diǎn))。選擇晶體管在工作點(diǎn)P3的源極/漏極電壓由Vm表示，在工作點(diǎn)P3的漏電流由Im表示。漏電流Im等于流經(jīng)熔線元件的電流。熔線元件的電阻值由Rf表示。
如果工作點(diǎn)處于臨界區(qū)R3，則選擇晶體管的功耗可以變得很小。要在臨界區(qū)設(shè)置工作點(diǎn)，熔線元件有一個(gè)處于從曲線L2和L3算出的電阻值之間范圍的電阻即足矣。曲線L2表示工作點(diǎn)P3位于臨界區(qū)R3中最高電壓測(cè)時(shí)具有此電阻值的熔線元件的電流-電壓特性，曲線L3表示工作點(diǎn)P3位于臨界區(qū)R3中最低電壓側(cè)時(shí)具有此電阻值的熔線元件的電流-電壓特性。
最好將熔線元件的電阻值設(shè)置成這樣的一個(gè)值，即第二電壓(在此例中的源電壓，地電勢(shì))和熔線元件與選擇晶體管之間的節(jié)點(diǎn)(連結(jié)點(diǎn))處的電壓之差低于在給選擇晶體管的柵極端施加計(jì)劃電壓的狀態(tài)下MOS晶體管的漏電流開(kāi)始飽和時(shí)的漏電壓。在此情況下，可以降低對(duì)擊穿熔線元件沒(méi)有貢獻(xiàn)的無(wú)效電壓比。
最好把熔線元件的電阻值設(shè)置成這樣的一個(gè)值，即第二電壓和熔線元件與選擇晶體管之間連結(jié)點(diǎn)處的電壓之差高于在給選擇晶體管的柵極端施加計(jì)劃電壓的狀態(tài)下線性區(qū)的漏電壓，其中在該線性區(qū)中MOS晶體管的漏電流與漏電壓成正比。在此情況下，可以充分的利用MOS晶體管的驅(qū)動(dòng)能力，并且可以把晶體管的大小做的按照需要的那樣小。因此可以減小晶體管所占據(jù)的面積。
最好把熔線元件的電阻值設(shè)置成這樣的一個(gè)值，即能夠擊穿熔線元件的最小功率不小于由MOS晶體管的電流-電壓特性曲線算出的熔線元件最大功耗的90％。晶體管的特性通常有10％的變量。最好有這樣一個(gè)10％的容限，以便最小的晶體管也可以很容易地流出最佳電流。
最好把熔線元件的電阻值設(shè)置成這樣一個(gè)值，即從熔線電流-電壓特性中算出的熔線元件的擊穿電流處于MOS晶體管飽和電流的80％～98％。在此情況下，即使有一些制造偏差，也可以達(dá)到足以擊穿熔線元件的功率。
由曲線L1表示的選擇晶體管的漏電流-電壓特性是施加給選擇晶體管柵極端的計(jì)劃電壓Vp處的特性。一般地，計(jì)劃電壓是一個(gè)施加給熔線電路、以便充分地導(dǎo)通選擇晶體管的電壓(第一電壓電源電壓)。
考慮到晶體管上的電壓降，計(jì)劃電壓可以設(shè)置得稍小于電源電壓。另一方面，計(jì)劃電壓可以設(shè)置得稍高于電源電壓(第一電壓)，以便使選擇晶體管進(jìn)入一個(gè)有足夠低電阻的導(dǎo)通狀態(tài)。這些計(jì)劃電壓被稱作“大致等于”第一電壓。
利用上述設(shè)置，可以減小選擇晶體管的功耗，并且可以高效地利用施加給熔線電路的功率擊穿熔線元件。可以使擊穿熔線元件所需的選擇晶體管的柵極寬度變窄，使得可以減小熔線電路占據(jù)的面積。
熔線元件和選擇晶體管串聯(lián)之后，按照下述任意一種方法擊穿熔線元件。
下面將描述第一設(shè)置法。
在熔線元件和選擇晶體管串連連結(jié)的相反端之間施加第一電壓，第一電壓高于選擇晶體管的漏電流開(kāi)始飽和時(shí)的漏電壓。給選擇晶體管的柵電極施加一個(gè)預(yù)定的計(jì)劃電壓。在熔線元件和選擇晶體管之間連結(jié)點(diǎn)處的電壓高于選擇晶體管線性增長(zhǎng)區(qū)中的漏電壓并低于飽和區(qū)中漏電壓的狀態(tài)下?lián)舸┤劬€元件。
下面將描述第二設(shè)置法。
在熔線元件和選擇晶體管串連連結(jié)的相反端之間施加第一電壓，第一電壓高于選擇晶體管的漏電流開(kāi)始飽和時(shí)的漏電壓。給選擇晶體管的柵電極施加一個(gè)預(yù)定的計(jì)劃電壓。在此情況下，將計(jì)劃電壓設(shè)置成這樣一個(gè)值，即從熔線元件特性曲線算出的熔線元件的功耗不小于為從算出的熔線元件電流-電壓特性獲得的最大功耗的90％。通過(guò)這種設(shè)置擊穿熔線元件。
下面將描述第三設(shè)置法。
在熔線元件和選擇晶體管串連連結(jié)的相反端之間施加第一電壓，第一電壓稍高于選擇晶體管的漏電流開(kāi)始飽和時(shí)的漏電壓。給選擇晶體管的柵電極施加一個(gè)預(yù)定的計(jì)劃電壓。在此情況下，將計(jì)劃電壓設(shè)置成這樣一個(gè)值，即熔線元件和選擇晶體管之間連結(jié)點(diǎn)處的電壓落在允許有選擇晶體管的飽和漏電流80％～98％的電流流動(dòng)的電壓范圍。通過(guò)這種設(shè)置擊穿熔線元件。
選擇晶體管和熔線元件的特性隨環(huán)境而變化，尤其是隨溫度變化。如果有一個(gè)溫度變化，則需要充分考慮由溫度變化導(dǎo)致的特性變化來(lái)設(shè)計(jì)選擇晶體管和熔線元件。
以上已結(jié)合優(yōu)選實(shí)施例描述了本發(fā)明。但本發(fā)明不限于上述實(shí)施例。對(duì)本發(fā)明所作的各種改型、改進(jìn)和組合等對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)都是顯而易見(jiàn)的。
權(quán)利要求
1.一種半導(dǎo)體器件，包括能夠被流經(jīng)的電流電擊穿的熔線元件，第一電壓施加到該熔線元件的一端；和具有源極、柵極及漏極端的MOS型晶體管，該晶體管還有一個(gè)位于所述熔線元件的另一端和源極與漏極端之一之間的連結(jié)點(diǎn)，低于第一電壓的第二電壓施加到其它的源極和漏極端，其特征在于選擇第一和第二電壓、所述MOS型晶體管的特性以及所述熔線元件的電阻值，使得當(dāng)給柵極端施加預(yù)定計(jì)劃的電壓時(shí)，所述熔線元件可以被擊穿；和把所述熔線元件的電阻值設(shè)置成這樣一個(gè)值，即當(dāng)給柵極端施加計(jì)劃電壓時(shí)，連結(jié)點(diǎn)的電壓與第二電壓之間的壓差低于漏電流開(kāi)始飽和時(shí)的所述MOS型晶體管的漏電壓。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，還把所述熔線元件的電阻值進(jìn)一步設(shè)置成這樣一個(gè)值，即在給柵極端施加計(jì)劃電壓時(shí)，連結(jié)點(diǎn)處的電壓與第二電壓之差高于線性區(qū)中的漏電壓，其中所述MOS型晶體管的漏電流與漏電壓成正比。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述MOS型晶體管的計(jì)劃電壓近似等于第一電壓。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述MOS型晶體管的柵極端和所述熔線元件由同一層制成。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述的同一層由polycide制成。
6.一種半導(dǎo)體器件，包括能夠被流經(jīng)的電流電擊穿的熔線元件，第一電壓施加到所述熔線元件的一端；和具有源極、柵極及漏極端的MOS型晶體管，該晶體管還有一個(gè)位于所述熔線元件的另一端和源極與漏極端之一之間的連結(jié)點(diǎn)，低于第一電壓的第二電壓施加到其它的源極和漏極端，其特征在于選擇第一和第二電壓、所述MOS型晶體管的特性以及所述熔線元件的電阻值，使得當(dāng)給柵極端施加預(yù)定計(jì)劃的電壓時(shí)，所述熔線元件可以被擊穿；和所述熔線元件的電阻值進(jìn)一步設(shè)置成能夠擊穿所述熔線元件的最小功率不小于從所述MOS型晶體管的電流-電壓特性曲線算出的所述熔線元件最大功耗的90％。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述MOS型晶體管的柵極端和所述熔線元件由同一層制成。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于，所述的同一層由polycide制成。
9.一種半導(dǎo)體器件，包括能夠被流經(jīng)的電流電擊穿的熔線元件，第一電壓施加到所述熔線元件的一端；和具有源極、柵極及漏極端的MOS型晶體管，該晶體管還有一個(gè)位于所述熔線元件的另一端和源極與漏極端之一之間的連結(jié)點(diǎn)，低于第一電壓的第二電壓施加到其它的源極和漏極，其特征在于選擇第一和第二電壓、所述MOS型晶體管的特性以及所述熔線元件的電阻值，使得當(dāng)給柵極端施加預(yù)定計(jì)劃的電壓時(shí)，所述熔線元件可以被擊穿；和所述熔線元件的電阻值進(jìn)一步設(shè)置成使所述熔線元件的擊穿電流處于所述MOS型晶體管飽和漏電流的80％～98％。
10.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述MOS型晶體管的柵極端和所述熔線元件由同一層制成。
11.如權(quán)利要求10所述的半導(dǎo)體器件，其特征在于，所述的同一層由polycide制成。
12.一種制造半導(dǎo)體器件的方法，包括步驟在基底上形成串連連結(jié)的熔線元件和MOS型晶體管，熔線元件能夠被流經(jīng)的電流電擊穿，并且MOS型晶體管具有源極、柵極和漏極端以及一個(gè)位于熔線元件的另一端和源極與漏極端之一之間的連結(jié)點(diǎn)；和在熔線元件的另一端與其它源極和漏極之間施加一個(gè)電壓，該電壓高于漏電流開(kāi)始飽和時(shí)MOS型晶體管的漏電壓，給柵極端施加一個(gè)預(yù)定的計(jì)劃電壓，和通過(guò)把熔線元件和MOS型晶體管之間連結(jié)點(diǎn)的電壓設(shè)置為一個(gè)低于MOS型晶體管處于漏電流飽和的飽和區(qū)時(shí)漏電壓的電壓而擊穿熔線元件。
13.一種制造半導(dǎo)體器件的方法，包括步驟在基底上形成串連連結(jié)的熔線元件和MOS型晶體管，熔線元件能夠被流經(jīng)的電流電擊穿，第一電壓施加到熔線元件的一端，MOS型晶體管具有源極、柵極和漏極端以及一個(gè)位于熔線元件的一端和源極與漏極端之一之間的連結(jié)點(diǎn)，低于第一電壓的第二電壓施加給其它的源極和漏極端；和在熔線元件的另一端與其它源極和漏極之間施加一個(gè)電壓，該電壓高于漏電流開(kāi)始飽和時(shí)MOS型晶體管的漏電壓，給柵極端施加一個(gè)預(yù)定的計(jì)劃電壓，和通過(guò)把MOS型晶體管連結(jié)點(diǎn)的電壓設(shè)置在這樣一個(gè)范圍而擊穿熔線元件熔線元件的功耗不小于由MOS型晶體管的電流-電壓特性算出的熔線元件最大功耗的90％。
14.一種制造半導(dǎo)體器件的方法，包括步驟在基底上形成串連連結(jié)的熔線元件和MOS型晶體管，熔線元件能夠被流經(jīng)的電流電擊穿，第一電壓施加到熔線元件的一端，MOS型晶體管具有源極、柵極和漏極端以及一個(gè)位于熔線元件的一端和源極與漏極端之一之間的連結(jié)點(diǎn)，低于第一電壓的第二電壓施加給其它的源極和漏極端；和在熔線元件的另一端與其它源極和漏極之間施加一個(gè)電壓，該電壓高于漏電流開(kāi)始飽和時(shí)MOS型晶體管的漏電壓，給柵極端施加一個(gè)預(yù)定的計(jì)劃電壓，和通過(guò)把熔線元件和MOS型晶體管之間連結(jié)點(diǎn)的電壓設(shè)置在MOS型晶體管飽和電流的80％～98％流經(jīng)的電壓范圍而擊穿熔線元件。
15.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述熔線元件的所述電阻值為熔線元件即將熔斷時(shí)的值。
16.如權(quán)利要求6所述的半導(dǎo)體器件，其特征在于，所述熔線元件的所述電阻值為熔線元件即將熔斷時(shí)的值。
17.如權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述熔線元件的所述電阻值為熔線元件即將熔斷時(shí)的值。
18.如權(quán)利要求12所述的制造半導(dǎo)體器件的方法，其特征在于，所述熔線元件的所述電阻值為熔線元件即將熔斷時(shí)的值。
19.如權(quán)利要求13所述的制造半導(dǎo)體器件的方法，其特征在于，所述熔線元件的所述電阻值為熔線元件即將熔斷時(shí)的值。
20.如權(quán)利要求14所述的制造半導(dǎo)體器件的方法，其特征在于，所述熔線元件的所述電阻值為熔線元件即將熔斷時(shí)的值。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體器件，具有一端被施加有第一電壓的熔線元件，和具有源極、柵極及漏極端的MOS型晶體管，該晶體管還有一個(gè)位于熔線元件的另一端和源極與漏極端之一之間的連結(jié)點(diǎn)，低于第一電壓的第二電壓施加到其它的源極和漏極，其中選擇第一和第二電壓、MOS型晶體管的特性以及熔線元件的電阻值，使得當(dāng)給柵極端施加預(yù)定計(jì)劃的電壓時(shí)，熔線元件可以被擊穿；和把熔線元件的電阻值設(shè)置成這樣一個(gè)值，即當(dāng)給柵極施加計(jì)劃電壓時(shí)，連結(jié)點(diǎn)的電壓與第二電壓之間的壓差低于漏電流開(kāi)始飽和時(shí)的MOS型晶體管的漏電壓。
文檔編號(hào)H01L23/525GK1419289SQ0215023
公開(kāi)日2003年5月21日 申請(qǐng)日期2002年11月6日 優(yōu)先權(quán)日2001年11月6日
發(fā)明者神谷孝行, 大村昌良 申請(qǐng)人:雅馬哈株式會(huì)社