專利名稱：具有基于碳化硅的非晶硅薄膜晶體管的堆疊非易失性存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及存儲(chǔ)器裝置，且明確地說，本發(fā)明涉及非易失性存儲(chǔ)器裝置結(jié)構(gòu)。
背景技術(shù)：
存儲(chǔ)器裝置通常提供作為計(jì)算機(jī)或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路。存在許 多不同類型的存儲(chǔ)器，其中包含隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、動(dòng)態(tài) 隨機(jī)存取存儲(chǔ)器(DRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)和快閃存儲(chǔ)器。
快閃存儲(chǔ)器裝置已發(fā)展成為用于較廣范圍的電子應(yīng)用的非易失性存儲(chǔ)器的普遍來 源?？扉W存儲(chǔ)器裝置通常使用單晶體管存儲(chǔ)器單元，其允許高存儲(chǔ)器密度、高可靠性和 低功率消耗?？扉W存儲(chǔ)器的常見用途包含個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、數(shù)碼相 機(jī)和蜂窩式電話。程序代碼和例如基本輸入/輸出系統(tǒng)(BIOS)等系統(tǒng)數(shù)據(jù)通常存儲(chǔ)在 快閃存儲(chǔ)器裝置中以供在個(gè)人計(jì)算機(jī)系統(tǒng)中使用。
快閃存儲(chǔ)器裝置的性能需要隨著計(jì)算機(jī)系統(tǒng)的性能增加而增加。舉例來說，可用較 低電壓較快地擦除并具有較長保持時(shí)間的快閃存儲(chǔ)器晶體管可增加系統(tǒng)性能。
基于非晶硅(a-Si)的薄膜晶體管(TFT)已用于改進(jìn)晶體管性能。然而，這些晶 體管具有不合需要的短溝道效應(yīng)和裝置特征的隨機(jī)性。這在很大程度上歸因于存在于 TFT裝置中的多晶硅粒度和晶界的隨機(jī)性。舉例來說，在不足75nm的形體尺寸中，這 可導(dǎo)致裝置特征非常大的改變，從而使堆疊單元方法對于大規(guī)模制造極具挑戰(zhàn)性。
碳化硅(SiC)襯底由于硅上較高的帶隙而已用于功率裝置中。比如SiC襯底等寬 帶隙材料具有非常低的本征載流子濃度和與本征載流子濃度成正比的熱產(chǎn)生比例。因
此，SiC襯底裝置中的結(jié)泄漏電流非常低。
然而，SiC襯底遭遇許多問題。舉例來說，具有高質(zhì)量和低成本的超過四英寸的晶 片尺寸難以實(shí)現(xiàn)。另外，缺陷密度是不可接受的，且襯底遭遇用于高速切換的不良載流 子移動(dòng)性。
出于以上陳述的原因，且出于所屬領(lǐng)域的技術(shù)人員在閱讀并理解本說明書之后將了 解的下文陳述的其它原因，此項(xiàng)技術(shù)中需要一種不會(huì)具有嚴(yán)重的縮放問題的較高性能快 閃存儲(chǔ)器晶體管。發(fā)明內(nèi)容非易失性存儲(chǔ)器性能所具有的上述問題和其它問題通過本發(fā)明來解決，且將通過閱 讀和學(xué)習(xí)以下說明書來理解。本發(fā)明包含一種具有存儲(chǔ)器陣列的堆疊非易失性薄膜存儲(chǔ)器裝置，所述存儲(chǔ)器陣列 包括垂直堆疊在襯底上的多個(gè)堆疊薄膜存儲(chǔ)器單元層。每一存儲(chǔ)器單元包括形成在襯底 上方的絕緣層。溝道區(qū)層形成在絕緣層上方。溝道區(qū)層包括具有預(yù)定碳濃度的非晶硅層。 介電堆疊形成在溝道區(qū)層上方。控制柵極形成在介電堆疊上方。本發(fā)明的進(jìn)一步實(shí)施例包含具有不同范圍的方法和設(shè)備。
圖1展示用于制造本發(fā)明的存儲(chǔ)器裝置的方法中的一個(gè)或一個(gè)以上步驟的一個(gè)實(shí) 施例的橫截面圖。圖2展示用于制造本發(fā)明的存儲(chǔ)器裝置的方法中的一個(gè)或一個(gè)以上步驟的一個(gè)實(shí) 施例的橫截面圖。圖3展示用于制造本發(fā)明的存儲(chǔ)器裝置的方法中的一個(gè)或一個(gè)以上步驟的一個(gè)實(shí) 施例的橫截面圖。圖4展示本發(fā)明的三維晶體管的一個(gè)實(shí)施例的橫截面圖。圖5展示本發(fā)明的鰭式場效應(yīng)晶體管(FinFET)實(shí)施例的透視圖。圖6展示圖5的實(shí)施例的橫截面圖。圖7展示本發(fā)明的電子存儲(chǔ)器系統(tǒng)的框圖。圖8展示本發(fā)明的存儲(chǔ)器模塊的一個(gè)實(shí)施例的框圖。
具體實(shí)施方式
在以下對優(yōu)選實(shí)施例的詳細(xì)描述中，參看形成其一部分的附圖，在附圖中以說明方 式展示其中可實(shí)踐本發(fā)明的特定優(yōu)選實(shí)施例。充分詳細(xì)地描述這些實(shí)施例以使所屬領(lǐng)域 的技術(shù)人員能夠?qū)嵺`本發(fā)明，且應(yīng)了解，可利用其它實(shí)施例，且可在不脫離本發(fā)明的精 神和范圍的情況下作出邏輯、機(jī)械和電子變化。先前以及在以下描述中使用的術(shù)語"晶 片"和"襯底"包含任何基礎(chǔ)半導(dǎo)體結(jié)構(gòu)。所述兩者均應(yīng)理解為包含塊狀硅、藍(lán)寶石上 硅(SOS)技術(shù)、絕緣體上硅(SOI)技術(shù)、無襯底的硅、薄膜晶體管(TFT)技術(shù)、 摻雜和未摻雜半導(dǎo)體、由基礎(chǔ)半導(dǎo)體支撐的硅外延層，以及所屬領(lǐng)域的技術(shù)人員眾所周 知的其它半導(dǎo)體結(jié)構(gòu)。此外，當(dāng)以下描述中參看晶片或襯底時(shí)，可能已利用先前工藝步 驟來在基礎(chǔ)半導(dǎo)體結(jié)構(gòu)中形成區(qū)/結(jié)。因此，以下詳細(xì)描述不應(yīng)在限定性意義上理解，且本發(fā)明的范圍僅由權(quán)利要求書及其等效物界定。圖1說明用于制造本發(fā)明的存儲(chǔ)器裝置的一個(gè)或一個(gè)以上步驟的一個(gè)實(shí)施例的橫 截面圖。襯底100經(jīng)歷對于襯底隔離、阱植入和(如果需要的話)閾值電壓調(diào)節(jié)的標(biāo)準(zhǔn) CMOS處理。所有外圍邏輯裝置均優(yōu)選地形成在起始硅襯底(塊狀或SOI)中。在一個(gè)實(shí)施例中，襯底100是p型襯底，其具有帶有p型區(qū)的n阱。替代實(shí)施例可 使用其它傳導(dǎo)性類型。覆蓋外圍區(qū)，且使用硬掩模和光刻步驟來開辟存儲(chǔ)器陣列。在襯底/阱100上方形 成絕緣層102。在一個(gè)實(shí)施例中，此為氧化物層102。替代實(shí)施例可使用其它絕緣材料 用于絕緣層102。在絕緣層102上方形成碳化硅(SiC)和/或富含碳的非晶硅(a-Si)層103。此膜 103形成本發(fā)明的存儲(chǔ)器晶體管的溝道區(qū)。膜103中的碳濃度通過控制Si:C生長溫度來 調(diào)諧。在替代實(shí)施例中，通過直接沉積形成Si:C薄膜以形成溝道區(qū)。在又一實(shí)施例中， 在a-Si沉積之后形成Si:C。在再一替代實(shí)施例中，在沉積之后在硅-鍺(a-SiGe)上形成Si:C。在此實(shí)施例的 一個(gè)版本中，調(diào)諧SiGe的摩爾分?jǐn)?shù)以及Si:C含量以優(yōu)化載流子移動(dòng)性。在又一實(shí)施例中，在氫化a-Si (a-Si:H)上形成Si:C薄膜。另一實(shí)施例將Si:C薄膜 形成在氖化a-Si (a-Si:D)和/或氟化a-Si (a-Si:F)上。在一個(gè)實(shí)施例中，在SiC層103上沉積可選的薄a-Si罩層(未圖示)。a-Si罩層可 充當(dāng)柵極氧化的晶種。在另一實(shí)施例中，此層可以是通過原子層沉積(ALD)工藝形成 的氧化物層。圖2說明本發(fā)明的額外制造步驟。此圖式展示在SiC溝道區(qū)層103上方形成用于每 一晶體管的氧化物-氮化物-氧化物(ONO)介電堆疊200。針對常規(guī)SONOS存儲(chǔ)器單 元形成所述ONO介電堆疊200。ONO電介質(zhì)200的氮化物層是電荷存儲(chǔ)層或浮動(dòng)?xùn)艠O。替代實(shí)施例可依據(jù)所需的單元特征而使用其它介電堆疊。舉例來說，A1203、 Hf02、 La03、 LaA103和其它適宜的高介電常數(shù)(高k)材料可用于替代氮化物膜。在另一實(shí) 施例中，介電堆疊可具有分級化學(xué)計(jì)量法，從而形成"脊?fàn)顒輭?結(jié)構(gòu)。在ONO堆疊200上方形成控制柵極205。柵極205可以是多晶硅、金屬或某種其 它適宜的柵極材料。在一個(gè)實(shí)施例中，柵極205是p+多晶硅。替代實(shí)施例可使用n+多 晶硅。金屬柵極205可包含例如TiN、 TaN或某種其它適宜的金屬等金屬。在鄰近于晶體管堆疊200、 205處形成間隔物201、 202。在一個(gè)實(shí)施例中，間隔物201、 202是氧化物。替代實(shí)施例可使用其它材料。在溝道區(qū)層103中形成源極和漏極區(qū)210、 211。在一個(gè)實(shí)施例中，這些是SiC層 103中的n+摻雜區(qū)。替代實(shí)施例可使用p+區(qū)。源極/漏極區(qū)210、 211可通過常規(guī)植入、 固體源擴(kuò)散、等離子體摻雜方案或某種其它適宜的方法來形成。在另一實(shí)施例中，利用 柵極引發(fā)的隧穿通過肖特基勢壘而形成源極/漏極區(qū)210、 211。在此類裝置中，載流子 注射由完全耗盡的源極擴(kuò)散區(qū)內(nèi)的肖特基勢壘寬度的調(diào)制來控制。在替代實(shí)施例中，通過使用具有形成低肖特基勢壘接觸的適宜工作功能的金屬和/ 或硅化物形成到Si:C薄膜的源極/漏極觸點(diǎn)來消除源極/漏極區(qū)植入物。通過使晶體管偏置來確定每一源極/漏極區(qū)210、 211的功能。舉例來說，第一區(qū)210 在用正電壓偏置時(shí)可充當(dāng)漏極區(qū)210，且剩余區(qū)211在處于接地電位或向左浮動(dòng)時(shí)充當(dāng) 源極區(qū)。替代實(shí)施例可使這些區(qū)210、 211偏置以使得功能顛倒。在晶體管操作期間， 在溝道區(qū)層103中在源極/漏極區(qū)210、 211之間形成溝道?？墒褂媒饘俪练e和圖案化步驟來形成用于源極/漏極區(qū)210、 211的肖特基接觸。舉 例來說，如果這些區(qū)210、 211形成在多晶體管堆疊的頂部層上并需要觸點(diǎn)以與外部連 接和/或集成電路的其它電路介接，那么所述觸點(diǎn)可用于接達(dá)這些區(qū)210、 211。圖3說明制造本發(fā)明的堆疊非易失性存儲(chǔ)器單元中的另一組步驟。在來自圖2的剛 完成的晶體管上方形成氧化物或其它間隔物材料300。接著在此上方形成氧化物或其它 絕緣層316,且針對所需要那么多的晶體管堆疊而重復(fù)上述工藝。所說明的實(shí)施例包含在圖2的晶體管上方形成第二晶體管301。第二晶體管堆疊包 括位于氧化物層316上方的SiC或富含碳的硅層315。源極/漏極區(qū)320、 321形成在SiC 溝道區(qū)層315中。在溝道區(qū)層315上方形成包括ONO層310和控制柵極311的晶體管 堆疊303，且在晶體管堆疊303的任一側(cè)上形成間隔物材料312、 313。在一個(gè)實(shí)施例中，碳濃度在每一隨后形成的晶體管層中減小。換句話說，最低晶體 管層330將經(jīng)歷最大熱衡算。因此，最低層330將具有最大碳含量。晶體管301的下一 層將經(jīng)歷稍許較少的熱處理，且因此具有比較低層小的碳濃度。碳含量的減小針對每一 隨后形成的晶體管層持續(xù)進(jìn)行?？赏ㄟ^在Si:C生長期間改變間質(zhì)碳濃度來修改碳含量。 此實(shí)施例以移動(dòng)性稍許減小為代價(jià)來提供具有優(yōu)良短溝道效應(yīng)的第一溝道層。上述堆疊存儲(chǔ)器晶體管的一個(gè)實(shí)施例在SiC層103中使用4H-SiC。4H SiC具有3.26eV的帶隙能量、在300 K下的3.0到3.8 W/cm K的導(dǎo)熱性和2.2 x 106 V/cm的擊穿電場。另一實(shí)施例使用6H-SiC，其具有3.03 eV的帶隙能量、在300 K下的3.0至U 3.8 W/cmK的導(dǎo)熱性和2.4x 106 V/cm的擊穿電場。這些特性使得清楚地了解，SiC由于其非常低的泄漏、高溫操作特征、持續(xù)高電場和優(yōu)良的熱耗散而與硅相比是優(yōu)良的材料。圖4說明根據(jù)本發(fā)明的薄膜溝道區(qū)層的三維晶體管的一個(gè)實(shí)施例的橫截面圖。所述 晶體管制造于襯底上的a-Si400層上。源極/漏極區(qū)403、 404之間的溝道區(qū)420是形成 在富含碳的硅(Si:C)薄層中的U形區(qū)420。在替代實(shí)施例中，SiC可用于溝道區(qū)層401。
ONO介電堆疊410填充U形區(qū)域。多晶硅或金屬柵極411形成在ONO電介質(zhì)上 方。如先前實(shí)施例中，ONO堆疊410的氮化物層充當(dāng)浮動(dòng)?xùn)艠O或電荷存儲(chǔ)層。
圖4的實(shí)施例的制造可重復(fù)多次以形成此類非平面晶體管的晶體管堆疊。先前已論 述此工藝。先前論述的制造和材料的各種替代實(shí)施例也可用于這些非平面晶體管中。
圖6說明本發(fā)明的另一非平面實(shí)施例。此實(shí)施例是采用本發(fā)明的SiC/Si:C薄膜溝道 區(qū)層的鰭式場效應(yīng)晶體管(FinFET)存儲(chǔ)器單元。
FinFET實(shí)施例包括襯底500，其在一個(gè)實(shí)施例中包括硅。兩個(gè)源極/漏極區(qū)501、 502以三維方式形成在襯底500上方。硅"鰭狀物"503形成在源極/漏極區(qū)501、 502 之間。柵極504形成在硅"鰭狀物"503上方。所述柵極可以是多晶硅或金屬柵極。所 述柵極出于清楚的目的以虛線展示。
"鰭狀物"503含有本發(fā)明的SiC/Si:C溝道區(qū)。"鰭狀物"503的結(jié)構(gòu)在圖6中展示 且隨后描述。添加到非晶硅的碳的百分比針對每一隨后形成的垂直堆疊的FinFET存儲(chǔ) 器單元層而減小。
圖5的FinFET是雙或三柵極晶體管。如果柵極504與"鰭狀物"之間的柵極氧化 物(圖6的601)在"鰭狀物"的側(cè)壁上比在頂部上大，那么晶體管是雙柵極。如果柵 極氧化物在所有三個(gè)表面上為相同厚度，那么晶體管是三柵極結(jié)構(gòu)。
圖6展示圖5的FinFET實(shí)施例沿著軸A-A'的橫截面圖。此視圖展示如圖5的三維 視圖中所示上方形成有溝道區(qū)610、 ONO層611和Si:C或SiC薄膜層503的襯底500。
此視圖額外展示形成在"鰭狀物"上方的柵極氧化物層601。雖然圖6展示此層601 在每一表面上方具有相等厚度(與三柵極結(jié)構(gòu)中的情況一樣)，但替代實(shí)施例可如先前 所述改變厚度。舉例來說，對于雙柵極裝置，"鰭狀物"的頂部表面將不如側(cè)壁那么厚。
柵極504形成在柵極氧化物層601上方。柵極504可包括多晶硅、金屬或某種其它 適宜的柵極材料。
圖5和6的實(shí)施例的制造可重復(fù)多次以形成此類非平面晶體管的三維晶體管堆疊， 如圖3的實(shí)施例中所說明。此工藝先前已論述。先前論述的制造和材料中的各種替代實(shí) 施例也可用于這些非平面晶體管中。
圖7說明可并入有本發(fā)明的堆疊非易失性存儲(chǔ)器單元的存儲(chǔ)器裝置700的功能框
圖。存儲(chǔ)器裝置700耦合到處理器710。處理器710可以是微處理器或某種其它類型的控制電路。存儲(chǔ)器裝置700和處理器710形成電子存儲(chǔ)器系統(tǒng)720的一部分。存儲(chǔ)器裝 置700已經(jīng)簡化以集中于有助于理解本發(fā)明的存儲(chǔ)器的特征。
存儲(chǔ)器裝置包含可以是浮動(dòng)?xùn)艠O快閃存儲(chǔ)器單元的非易失性存儲(chǔ)器單元的陣列 730。存儲(chǔ)器陣列730經(jīng)布置成若干排的行和列。每一行存儲(chǔ)器單元的控制柵極與字線 耦合，而存儲(chǔ)器單元的漏極區(qū)耦合到位線。存儲(chǔ)器單元的源極區(qū)耦合到源極線。如此項(xiàng) 技術(shù)中眾所周知，單元到位線和源極線的連接取決于陣列是NAND結(jié)構(gòu)、NOR結(jié)構(gòu)、 AND結(jié)構(gòu)還是某種其它存儲(chǔ)器陣列結(jié)構(gòu)。本發(fā)明的堆疊非易失性存儲(chǔ)器單元可以任何 存儲(chǔ)器陣列結(jié)構(gòu)操作。
提供地址緩沖器電路740以鎖存在地址輸入連接A0-Ax 742上提供的地址信號。地 址信號由行解碼器744和列解碼器746接收并解碼以存取存儲(chǔ)器陣列730。受益于本描 述的所屬領(lǐng)域的技術(shù)人員將了解，地址輸入連接的數(shù)目取決于存儲(chǔ)器陣列730的密度和 結(jié)構(gòu)。也就是說，地址的數(shù)目隨著增加的存儲(chǔ)器單元計(jì)數(shù)和增加的排及區(qū)塊計(jì)數(shù)而增加。
存儲(chǔ)器集成電路700通過使用感測/緩沖器電路750感測存儲(chǔ)器陣列列中的電壓或 電流變化來讀取存儲(chǔ)器陣列730中的數(shù)據(jù)。在一個(gè)實(shí)施例中，感測/緩沖器電路經(jīng)耦合 以讀取和鎖存來自存儲(chǔ)器陣列730的數(shù)據(jù)行。包含數(shù)據(jù)輸入和輸出緩沖器電路760用于 經(jīng)由多個(gè)數(shù)據(jù)連接762而與控制器710進(jìn)行雙向數(shù)據(jù)通信。提供寫入電路755以將數(shù)據(jù) 寫入到存儲(chǔ)器陣列。
控制電路770解碼在控制連接772上從處理器710提供的信號。這些信號用于控制 存儲(chǔ)器陣列730上的操作，包含數(shù)據(jù)讀取、數(shù)據(jù)寫入和擦除操作?？刂齐娐?70可以是 狀態(tài)機(jī)、定序器或某種其它類型的控制器。
圖7中所說明的非易失性存儲(chǔ)器裝置己經(jīng)簡化以促進(jìn)對存儲(chǔ)器的特征的基本理解。 所屬領(lǐng)域的技術(shù)人員已知快閃存儲(chǔ)器的內(nèi)部電路和功能的更詳細(xì)理解。
圖8是示范性存儲(chǔ)器模塊800的說明。存儲(chǔ)器模塊800經(jīng)說明為存儲(chǔ)卡，但參考存 儲(chǔ)器模塊800論述的概念適用于其它類型的可移除或便攜式存儲(chǔ)器，例如USB快閃驅(qū) 動(dòng)器，且既定屬于如本文使用的"存儲(chǔ)器模塊"的范圍內(nèi)。另外，盡管圖8中描繪一個(gè) 實(shí)例性形狀因數(shù)，但這些概念同樣適用于其它形狀因數(shù)。
在一些實(shí)施例中，存儲(chǔ)器模塊800將包含外殼805 (如所描繪)以封閉一個(gè)或一個(gè) 以上存儲(chǔ)器裝置810，但此外殼并非對于所有裝置或裝置應(yīng)用均是必需的。至少一個(gè)存 儲(chǔ)器裝置810是非易失性存儲(chǔ)器[包含或適于執(zhí)行本發(fā)明的元件]。當(dāng)存在時(shí)，外殼805 包含用于與主機(jī)裝置通信的一個(gè)或一個(gè)以上觸點(diǎn)815。主機(jī)裝置的實(shí)例包含數(shù)碼相機(jī)、 數(shù)字記錄和重放裝置、PDA、個(gè)人計(jì)算機(jī)、存儲(chǔ)卡讀取器、接口集線器等。對于一些實(shí)施例，觸點(diǎn)815呈標(biāo)準(zhǔn)化接口的形式。舉例來說，對于USB快閃驅(qū)動(dòng)器，觸點(diǎn)815可 能呈USB型A插入連接器形式。對于一些實(shí)施例，觸點(diǎn)815呈半專有接口的形式，例 如在由晟碟(SANDISK)公司許可的緊湊快閃(COMPACTFLASH)存儲(chǔ)卡、由索尼 (SONY)公司許可的存儲(chǔ)棒(MEMORYSTICK)存儲(chǔ)卡、由東芝(TOSHIBA)公司許 可的SD安全數(shù)字(SD SECURE DIGITAL)存儲(chǔ)卡等上可能發(fā)現(xiàn)的。然而， 一般來說， 觸點(diǎn)815提供用于在存儲(chǔ)器模塊800與具有用于觸點(diǎn)815的兼容接受器的主機(jī)之間傳遞 控制、地址和/或數(shù)據(jù)信號的接口。
存儲(chǔ)器模塊800可視情況包含額外電路820，其可以是一個(gè)或一個(gè)以上集成電路和 /或離散組件。對于一些實(shí)施例，額外電路820可包含用于控制多個(gè)存儲(chǔ)器裝置810上 的存取和/或用于在外部主機(jī)與存儲(chǔ)器裝置810之間提供轉(zhuǎn)譯層的存儲(chǔ)器控制器。舉例 來說，觸點(diǎn)815的數(shù)目與到一個(gè)或一個(gè)以上存儲(chǔ)器裝置810的I/O連接的數(shù)目之間可能 不存在一對一對應(yīng)。因此，存儲(chǔ)器控制器可選擇性地耦合存儲(chǔ)器裝置810的I/O連接(圖 8未圖示)以在適當(dāng)?shù)臅r(shí)間在適當(dāng)?shù)腎/0連接處接收適當(dāng)?shù)男盘?，或在適當(dāng)?shù)臅r(shí)間在適 當(dāng)?shù)挠|點(diǎn)815處提供適當(dāng)?shù)男盘?。同樣，主機(jī)與存儲(chǔ)器模塊800之間的通信協(xié)議可能與 存取存儲(chǔ)器裝置810所需要的通信協(xié)議不同。存儲(chǔ)器控制器可接著將從主機(jī)接收的命令 序列轉(zhuǎn)譯為適當(dāng)?shù)拿钚蛄幸詫?shí)現(xiàn)對存儲(chǔ)器裝置810的所需存取。此轉(zhuǎn)譯可除命令序列 外進(jìn)一步包含信號電壓電平的變化。
額外電路820可進(jìn)一步包含與對存儲(chǔ)器裝置810的控制無關(guān)的功能性，例如可能由 ASIC (專用集成電路)執(zhí)行的邏輯功能。并且，額外電路820可包含用以限制對存儲(chǔ) 器模塊800的讀取或?qū)懭氪嫒〉碾娐罚缑艽a保護(hù)、生物測定學(xué)等。額外電路820 可包含用以指示存儲(chǔ)器模塊800的狀態(tài)的電路。舉例來說，額外電路820可包含用以確 定電力是否正供應(yīng)到存儲(chǔ)器模塊800以及存儲(chǔ)器模塊800當(dāng)前是否正被存取以及用以顯 示其狀態(tài)的指示(例如，加電時(shí)的持續(xù)光，和存取時(shí)的閃光)的功能性。額外電路820 可進(jìn)一步包含無源裝置，例如用以幫助調(diào)整存儲(chǔ)器模塊800內(nèi)的功率要求的去耦電容 器。
總結(jié)
總的來說，本發(fā)明的非易失性存儲(chǔ)器晶體管制造在碳化硅或富含碳的硅溝道薄膜 上。這提供減小的隧道勢壘和以較低電壓及電場擦除的便利性。本發(fā)明的單元是可堆疊 的，以便大大增加存儲(chǔ)器裝置的密度。
本發(fā)明的非易失性存儲(chǔ)器單元可以是NAND型單元、NOR型單元，或任何其它類 型的非易失性存儲(chǔ)器陣列結(jié)構(gòu)。盡管本文已說明和描述特定實(shí)施例，但所屬領(lǐng)域的技術(shù)人員將了解，預(yù)計(jì)實(shí)現(xiàn)同一 目的的任何布置可用于替代所展示的特定實(shí)施例。所屬領(lǐng)域的技術(shù)人員將了解本發(fā)明的 許多修改。因此，本申請案既定涵蓋本發(fā)明的任何修改或變化。顯然希望本發(fā)明僅由所 附權(quán)利要求書及其等效物限定。
權(quán)利要求
1.一種堆疊非易失性薄膜存儲(chǔ)器裝置，其包括垂直堆疊在襯底上的多個(gè)薄膜存儲(chǔ)器單元，每一存儲(chǔ)器單元包括形成在所述襯底上方的絕緣層；形成在所述絕緣層上方的溝道區(qū)層，所述溝道區(qū)層包括具有預(yù)定碳濃度的非晶硅層；形成在所述溝道區(qū)層上方的介電堆疊；以及形成在所述介電堆疊上方的控制柵極。
2. 根據(jù)權(quán)利要求1所述的裝置，其中所述控制柵極包括多晶硅或金屬中的一者。
3. 根據(jù)權(quán)利要求2所述的裝置，其中所述金屬是TiN或TaN中的一者。
4. 根據(jù)權(quán)利要求l所述的裝置，其中所述絕緣層是氧化物層。
5. 根據(jù)權(quán)利要求1所述的裝置，且進(jìn)一步包含垂直形成在每一存儲(chǔ)器單元之間的絕 緣材料。
6. 根據(jù)權(quán)利要求1所述的裝置，其中所述預(yù)定碳濃度使得所述非晶硅層是碳化硅層。
7. 根據(jù)權(quán)利要求1所述的裝置，且進(jìn)一步包含形成在所述介電堆疊的任一側(cè)上的所 述溝道區(qū)層中的一對源極/漏極區(qū)。
8. —種堆疊非易失性薄膜存儲(chǔ)器裝置，其包括-垂直堆疊在硅襯底上的多個(gè)薄膜存儲(chǔ)器單元，每一存儲(chǔ)器單元層包括 形成在所述襯底上方的氧化物層；形成在所述氧化物層上方且具有預(yù)定碳濃度的非晶硅層； 形成在溝道區(qū)層上方的介電堆疊；形成在所述介電堆疊的相對側(cè)上的所述非晶硅層中的一對源極/漏極區(qū)；以及 形成在所述介電堆疊上方的控制柵極。
9. 根據(jù)權(quán)利要求8所述的裝置，其中所述非易失性薄膜存儲(chǔ)器裝置是快閃存儲(chǔ)器裝置。
10. 根據(jù)權(quán)利要求8所述的裝置，其中所述預(yù)定碳濃度隨著每一存儲(chǔ)器單元層而減小。
11. 根據(jù)權(quán)利要求8所述的裝置，其中所述介電堆疊包括氧化物-氮化物-氧化物結(jié)構(gòu)。
12. 根據(jù)權(quán)利要求8所述的裝置，且進(jìn)一步包含形成在所述介電堆疊的相對側(cè)上的間 隔物材料。
13. 根據(jù)權(quán)利要求8所述的裝置，且進(jìn)一步包含形成在所述多個(gè)堆疊存儲(chǔ)器單元的頂部層中的每一源極/漏極區(qū)上的金屬觸點(diǎn)。
14. 一種用于制造非易失性存儲(chǔ)器裝置的方法，所述非易失性存儲(chǔ)器裝置包括位于襯 底上方的多個(gè)垂直堆疊的薄膜存儲(chǔ)器單元層，所述用于制造每一層的方法包括形成絕緣層；在所述絕緣層上方形成非晶硅膜；增加所述非晶硅膜中的碳含量以形成富含碳的硅膜； 在所述非晶硅層上方形成介電堆疊；以及 在所述介電堆疊上方形成控制柵極。
15. 根據(jù)權(quán)利要求14所述的方法，其中形成所述介電層包括形成氧化物-氮化物-氧化 物層。
16. 根據(jù)權(quán)利要求14所述的方法，其中形成所述介電層包括形成氧化物-高介電常數(shù)電 介質(zhì)-氧化物層。
17. 根據(jù)權(quán)利要求16所述的方法，其中所述高介電常數(shù)電介質(zhì)包括Al203、Hf02、La03 或LaA103中的一者。
18. 根據(jù)權(quán)利要求14所述的方法，其中形成所述控制柵極包括在所述介電堆疊上方形 成金屬層。
19. 根據(jù)權(quán)利要求18所述的方法，其中所述金屬層包括TiN或TaN中的一者。
20. 根據(jù)權(quán)利要求14所述的方法，且進(jìn)一步包含在所述介電堆疊的相對側(cè)上形成間隔 物。
21. 根據(jù)權(quán)利要求14所述的方法，其中增加所述碳含量包括通過控制Si:C生長溫度來 調(diào)諧所述碳濃度。
22. 根據(jù)權(quán)利要求14所述的方法，且進(jìn)一步包含在所述富含碳的硅膜與所述介電堆疊 之間形成非晶硅罩層。
23. 根據(jù)權(quán)利要求14所述的方法，其中增加所述碳含量包括增加所述非晶硅膜的所述 碳含量使得最低層具有比較高層大的碳含量。
24. 根據(jù)權(quán)利要求14所述的方法，其中增加所述碳含量包括隨著所述層增加而在每一 層的所述非晶硅膜中引入較少碳。
25. 根據(jù)權(quán)利要求14所述的方法，且進(jìn)一步包含在所述介電堆疊的相對側(cè)上在所述富 含碳的膜中形成源極/漏極區(qū)。
26. 根據(jù)權(quán)利要求25所述的方法，其中通過植入、固體源擴(kuò)散或等離子體摻雜中的一 者來形成所述源極/漏極區(qū)。
27. 根據(jù)權(quán)利要求14所述的方法，且進(jìn)一步包含在所述富含碳的硅膜上用金屬低肖特 基勢壘接觸形成源極/漏極觸點(diǎn)。
28. 根據(jù)權(quán)利要求14所述的方法，且進(jìn)一步包含在所述富含碳的硅膜中通過柵極引發(fā) 的隧穿通過肖特基勢壘而形成源極/漏極觸點(diǎn)。
29. 根據(jù)權(quán)利要求14所述的方法，其中所述介電堆疊包括分級化學(xué)計(jì)量法。
30. 根據(jù)權(quán)利要求14所述的方法，且進(jìn)一步包含在每一薄膜存儲(chǔ)器單元層之間形成氧 化物層。
31. 根據(jù)權(quán)利要求14所述的方法，其中所述富含碳的硅膜包括溝道區(qū)，且所述溝道區(qū) 是"U"形的。
32. —種堆疊非易失性薄膜存儲(chǔ)器裝置，其包括-垂直堆疊在襯底上的多個(gè)薄膜鰭式場效應(yīng)晶體管存儲(chǔ)器單元，每一存儲(chǔ)器單元 層包括垂直形成在所述襯底上的一對源極/漏極區(qū)；垂直形成在所述襯底上方且處于所述對垂直源極/漏極區(qū)之間的溝道區(qū)，所述溝道區(qū)層包括具有預(yù)定碳濃度的非晶硅； 形成在所述溝道區(qū)周圍的介電堆疊；以及 形成在所述介電堆疊周圍的控制柵極。
33. 根據(jù)權(quán)利要求32所述的裝置，且進(jìn)一步包含形成在所述介電堆疊與所述控制柵極之間的氧化物層。
34. 根據(jù)權(quán)利要求32所述的裝置，其中所述控制柵極經(jīng)形成為雙柵極結(jié)構(gòu)。
35. 根據(jù)權(quán)利要求32所述的裝置，其中所述控制柵極經(jīng)形成為三柵極結(jié)構(gòu)。
36. 根據(jù)權(quán)利要求33所述的裝置，其中所述氧化物層的厚度確定所述控制柵極是雙控 制柵極還是三控制柵極。
37. 根據(jù)權(quán)利要求36所述的裝置，其中對于所述雙控制柵極，位于所述溝道區(qū)的頂部 上的所述氧化物層比側(cè)壁薄。
38. 根據(jù)權(quán)利要求36所述的裝置，其中對于所述三控制柵極，所述氧化物層大致具有 相等厚度。
39. —種用于制造堆疊非易失性薄膜存儲(chǔ)器裝置的方法，所述方法包括形成垂直堆疊在襯底上的多個(gè)薄膜鰭式場效應(yīng)晶體管存儲(chǔ)器單元層，所述用于 形成每一存儲(chǔ)器單元層的方法包括在所述襯底上垂直形成一對源極/漏極區(qū)；在所述襯底上方且在所述對垂直源極/漏極區(qū)之間垂直形成非晶硅膜的溝道 區(qū)；增加所述非晶硅膜的碳含量以形成富含碳的硅膜； 在所述溝道區(qū)周圍形成介電堆疊；以及 在所述介電堆疊周圍形成控制柵極。
40. 根據(jù)權(quán)利要求39所述的方法，其中增加所述碳含量包括針對每一隨后形成的垂直 堆疊的薄膜鰭式場效應(yīng)晶體管存儲(chǔ)器單元層以較小百分比增加所述碳含量。
41. 一種存儲(chǔ)器系統(tǒng)，其包括處理器，其產(chǎn)生控制信號；以及耦合到所述處理器的存儲(chǔ)器裝置，所述裝置具有包括形成在襯底上方的多個(gè)薄 膜存儲(chǔ)器單元層的存儲(chǔ)器陣列，每一層包括 形成在所述襯底上方的絕緣層；形成在所述絕緣層上方的溝道區(qū)層，所述溝道區(qū)層包括具有預(yù)定碳濃度的非 晶娃層；形成在所述溝道區(qū)層上方的介電堆疊；以及 形成在所述介電堆疊上方的控制柵極。
42. 根據(jù)權(quán)利要求41所述的系統(tǒng)，且進(jìn)一步包含形成在所述介電堆疊的相對側(cè)上的所 述溝道區(qū)層中的一對源極/漏極區(qū)。
43. 根據(jù)權(quán)利要求41所述的系統(tǒng)，其中所述預(yù)定碳濃度在每一隨后形成的薄膜存儲(chǔ)器 單元層中減小。
44. 根據(jù)權(quán)利要求41所述的系統(tǒng)，其中所述存儲(chǔ)器陣列包括NAND型結(jié)構(gòu)。
45. 根據(jù)權(quán)利要求41所述的系統(tǒng)，其中所述存儲(chǔ)器陣列包括NOR型結(jié)構(gòu)。
46. —種存儲(chǔ)器模塊，其包括-至少兩個(gè)存儲(chǔ)器裝置，其每一者包括具有形成在襯底上方的多個(gè)薄膜存儲(chǔ)器單 元層的存儲(chǔ)器陣列，每一層包括 形成在所述襯底上方的絕緣層；形成在所述絕緣層上方的溝道區(qū)層，所述溝道區(qū)層包括具有預(yù)定碳濃度的非 晶娃層；形成在所述溝道區(qū)層上方的介電堆疊；以及 形成在所述介電堆疊上方的控制柵極；以及 多個(gè)觸點(diǎn)，其經(jīng)配置以在所述存儲(chǔ)器陣列與主機(jī)系統(tǒng)之間提供選擇性接觸。
47. 根據(jù)權(quán)利要求46所述的模塊，且進(jìn)一步包含耦合到所述存儲(chǔ)器陣列的存儲(chǔ)器控制 器，其用于響應(yīng)于所述主機(jī)系統(tǒng)而控制所述存儲(chǔ)器裝置的操作。
48. —種存儲(chǔ)器模塊，其包括存儲(chǔ)器裝置，其包括具有形成在襯底上方的多個(gè)薄膜存儲(chǔ)器單元層的存儲(chǔ)器陣歹U，每一層包括形成在所述襯底上方的絕緣層；形成在所述絕緣層上方的溝道區(qū)層，所述溝道區(qū)層包括具有預(yù)定碳濃度的非 晶硅層；形成在所述溝道區(qū)層上方的介電堆疊；以及 形成在所述介電堆疊上方的控制柵極； 外殼，其用于封閉所述存儲(chǔ)器裝置；以及多個(gè)觸點(diǎn)，其耦合到所述外殼且經(jīng)配置以在所述存儲(chǔ)器陣列與主機(jī)系統(tǒng)之間提 供選擇性接觸。
全文摘要
一種堆疊非易失性存儲(chǔ)器裝置使用垂直堆疊的基于非晶硅的薄膜晶體管(301)。每一晶體管或單元層由具有預(yù)定碳濃度的沉積a-Si溝道區(qū)層(315)形成以形成富含碳的硅膜或碳化硅膜，這取決于碳含量。介電堆疊(310)形成在所述溝道區(qū)層上方。在一個(gè)實(shí)施例中，所述介電堆疊是ONO結(jié)構(gòu)?？刂茤艠O(311)形成在所述介電堆疊上方。此結(jié)構(gòu)垂直重復(fù)以形成所述堆疊結(jié)構(gòu)。在一個(gè)實(shí)施例中，所述溝道區(qū)層的所述碳含量針對每一隨后形成的層減小。所述薄膜晶體管可以是鰭式場效應(yīng)晶體管。
文檔編號H01L29/24GK101405849SQ200780009375
公開日2009年4月8日 申請日期2007年3月15日 優(yōu)先權(quán)日2006年3月16日
發(fā)明者錢德拉·穆利 申請人:美光科技公司