專利名稱：包括釕電極的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造半導(dǎo)體器件的方法，更具體涉及一種制造包含 釕電極的半導(dǎo)體器件的制造方法。
背景技術(shù)：
隨著存儲(chǔ)器件由于半導(dǎo)體工藝技術(shù)的發(fā)展而變得更高度集成，存儲(chǔ) 器件的單位單元表面積減少并且驅(qū)動(dòng)電壓降低。在包含硅-絕緣體-硅 (SIS)結(jié)構(gòu)的電容器中，由于界面氧化物層的存在，難以確保大于約25fF 的電容量。因此，已研發(fā)一種包括使用金屬電極的金屬-絕緣體-金屬 (MIM)圓柱結(jié)構(gòu)的電容器。同時(shí)，高介電常數(shù)(high-k)材料，如氧化鈦 (Ti02)、氧化鉭0"&205)、和鈦酸鍶(SrTi03)被期望用作具有約45mn或更 小的設(shè)計(jì)規(guī)則的半導(dǎo)體存儲(chǔ)器件中的介電層。已有報(bào)告指出，當(dāng)使用釕 (Ru)作為電極材料時(shí)，可得到具有高于典型氮化鈦(TiN)電極的介電常 數(shù)的相位或優(yōu)先取向。然而，當(dāng)使用化學(xué)氣相沉積(CVD)法或原子層沉積(ALD)法形成釕電 極時(shí)，通常使用氧氣(02)作為反應(yīng)氣體。在此情況下，由于在沉積的初 始階段中，在釕電極下方形成的TiN擴(kuò)散阻擋層的氧化作用可導(dǎo)致接觸 電阻(Rc)增加。而且，由于與包含氮化硅(Si3^)的蝕刻停止層的附著力 劣化，在沉積之后可能發(fā)生區(qū)域的隆起(lifting),其中蝕刻停止層支 撐如圖1中所示釕電極的底部。因此，當(dāng)形成具有圓柱或堆疊結(jié)構(gòu)的電 容器時(shí)，在完全汲出(full dip-out)工藝期間可濕式蝕刻底部氧化物 層。因此，可能發(fā)生底部電極的傾斜。圖l是顯示在典型的釕電極中發(fā)生隆起的顯微圖。隆起發(fā)生在釕電極與氮化鈦(TiN)塞之間的界面上，或釕電極與氮化硅(Si3N4)層之間的 界面上。圖2是顯示存儲(chǔ)節(jié)點(diǎn)傾斜的顯微圖。發(fā)明內(nèi)容根據(jù)本發(fā)明的實(shí)施方案涉及半導(dǎo)體器件及其制造方法，其可減少存 儲(chǔ)節(jié)點(diǎn)接觸塞的氧化并在存儲(chǔ)節(jié)點(diǎn)接觸塞與蝕刻停止層之間獲得足夠 水平的附著力，以防止因存儲(chǔ)節(jié)點(diǎn)接觸塞的隆起而導(dǎo)致存儲(chǔ)節(jié)點(diǎn)的傾 斜。根據(jù)本發(fā)明的一方面，提供一種半導(dǎo)體器件，包括半導(dǎo)體襯底； 在半導(dǎo)體襯底上的絕緣圖案，和在絕緣圖案上的蝕刻停止層，絕緣圖案與蝕刻停止層限定暴露出半導(dǎo)體襯底的接觸孔；填充在接觸孔的下部分 中的第一塞；擴(kuò)散阻擋層，形成在第一塞上方以及接觸孔的其余部分的 底部和側(cè)壁上；第二塞，在擴(kuò)散阻擋層上形成并填充接觸孔；和存儲(chǔ)節(jié) 點(diǎn)，連接第二塞并在第二塞上形成。根據(jù)本發(fā)明的另一方面，提供一種制造半導(dǎo)體器件的方法，包括 提供半導(dǎo)體襯底；在半導(dǎo)體襯底上形成絕緣結(jié)構(gòu)，絕緣結(jié)構(gòu)包含接觸孔； 在接觸孔的一部分中形成第一塞；在接觸孔的其余部分的底部中和側(cè)壁 上形成擴(kuò)散阻擋層；在擴(kuò)散阻擋層上形成第二塞，并填充接觸孔；和在 第二塞上形成存儲(chǔ)節(jié)點(diǎn)。


圖l是顯示典型釕電極的隆起的顯微圖。圖2是顯示典型的存儲(chǔ)節(jié)點(diǎn)的傾斜的顯微圖。圖3是說(shuō)明根據(jù)本發(fā)明的半導(dǎo)體器件的截面圖。圖4A到4G為說(shuō)明根據(jù)第一實(shí)施方案的制造半導(dǎo)體器件的方法的截 面圖。圖5為說(shuō)明根據(jù)本發(fā)明的半導(dǎo)體器件的結(jié)構(gòu)的截面圖。圖6A到6F為說(shuō)明根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法的截面圖。
具體實(shí)施方式
根據(jù)本發(fā)明的實(shí)施方案涉及一種包含釕(Ru)電極的半導(dǎo)體器件及 其制造方法。在一個(gè)實(shí)施方案中，在與基于氮化物的層接觸的表面上形 成包括氮化鈦(TiN)層的擴(kuò)散阻擋層。擴(kuò)散阻擋層可用作在存儲(chǔ)節(jié)點(diǎn)與 存儲(chǔ)節(jié)點(diǎn)接觸塞(即，包含多晶硅的第一塞)之間的蝕刻停止層。而且， 在擴(kuò)散阻擋層上方形成包含通過實(shí)施物理氣相沉積(PVD)法形成的釕 (Ru)層的第二塞。因此，增加擴(kuò)散阻擋層與第二塞之間的附著性，并 降低擴(kuò)散阻擋層的氧化。只要可能，在附圖中相同或相似的附圖標(biāo)記被用來(lái)表示相同或相似 的元件。圖3是說(shuō)明根據(jù)本發(fā)明的半導(dǎo)體器件的截面圖。半導(dǎo)體器件包括 在半導(dǎo)體襯底21上方形成的具有第一接觸孔22A的絕緣圖案22;填充 第一接觸孔22A的第一塞23A;堆疊結(jié)構(gòu)，該堆疊結(jié)構(gòu)包括在絕緣圖案 22上形成的已蝕刻的緩沖氧化物層24和在已蝕刻的緩沖氧化物層24 上形成的圖案化的蝕刻停止層25，該堆疊結(jié)構(gòu)具有暴露出第一塞23A 的第二接觸孔；在第二接觸孔的底表面和側(cè)壁上形成的擴(kuò)散阻擋層28A; 在擴(kuò)散阻擋層28A上方填充第二接觸孔的第二塞29;和在第二塞29上 形成的電容器存儲(chǔ)節(jié)點(diǎn)32。第一塞23A可包括多晶硅層。擴(kuò)散阻擋層28A可包括TiN層。第二 塞29可包括通過實(shí)施例如PVD法而形成的Ru層。可在第一塞23A的表 面上方和擴(kuò)散阻擋層28A的下方形成歐姆接觸層27。歐姆接觸層27可 包括硅化鈦層。絕緣圖案22和已蝕刻的緩沖氧化物層24可各自包含基于氧化物的 材料。已圖案化的蝕刻停止層25可包含基于氮化物的材料。存儲(chǔ)節(jié)點(diǎn) 32可包含Ru層或氧化釕層。如果存儲(chǔ)節(jié)點(diǎn)32包含Ru層，則存儲(chǔ)節(jié)點(diǎn) 32與第二塞29可包含基本相同材料。因此，包括第一塞23A、擴(kuò)散阻擋層28A與第二塞29的存儲(chǔ)節(jié)點(diǎn)接 觸塞結(jié)構(gòu)被形成為與存儲(chǔ)節(jié)點(diǎn)32接觸，其中擴(kuò)散阻擋層28A配置在第 一塞23A與第二塞29之間。此外，歐姆接觸層27形成在第一塞23A與擴(kuò)散阻擋層28A之間，以減少接觸電阻。
在存儲(chǔ)節(jié)點(diǎn)接觸塞結(jié)構(gòu)中，擴(kuò)散阻擋層28A與已蝕刻的緩沖氧化物 層24和圖案化的蝕刻停止層25接觸。然而，由于擴(kuò)散阻擋層28A的存 在，因此第二塞29不與已蝕刻的緩沖氧化物層24和圖案化的蝕刻停止 層25接觸。因此，因?yàn)閿U(kuò)散阻擋層28A防止第二塞29與已圖案化的蝕 刻停止層25互相接觸，因此可獲得足夠水平的附著性。而且，因?yàn)榈?二塞29包含通過實(shí)施不使用任何氧氣的PVD法形成的Ru層，因此不會(huì) 發(fā)生擴(kuò)散阻擋層28A的氧化。
圖4A到4G是說(shuō)明根據(jù)本發(fā)明的制造半導(dǎo)體器件方法的截面圖。
參照?qǐng)D4A，在半導(dǎo)體襯底21上形成絕緣層。蝕刻絕緣層以形成具 有第一接觸孔22A的絕緣圖案22，以暴露出半導(dǎo)體襯底21的表面。第 一塞23填充第一接觸孔22A。
應(yīng)該理解的是，半導(dǎo)體襯底21可預(yù)先處理以包括在動(dòng)態(tài)隨機(jī)存取 存儲(chǔ)器(DRAM)中所需的特征，如隔離結(jié)構(gòu)、柵極、和/或位線。半導(dǎo)體 襯底21可包含硅襯底、雜質(zhì)注入層、和定位(landing)塞接觸。
第一塞23可包括多晶硅塞。多晶硅塞可通過形成多晶硅層并實(shí)施 回蝕刻工藝而形成。第一塞23可用作存儲(chǔ)節(jié)點(diǎn)接觸(SNC)塞。
已蝕刻的緩沖氧化物層24形成在絕緣圖案22上，圖案化的蝕刻停 止層25形成在已蝕刻的緩沖氧化物層24上。已蝕刻的緩沖氧化物層24 和圖案化的蝕刻停止層25包含第二接觸孔26,以暴露第一塞23。更具 體地，緩沖層可形成在絕緣圖案22上方，蝕刻停止層可形成在緩沖層 上方。緩沖層可包括基于氧化物的層。因此，緩沖層可在此后稱為緩沖 氧化物層。緩沖氧化物層可包含未摻雜的硅酸鹽玻璃(USG)、磷硅酸鹽 玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、半球狀晶粒(HSG) (hemispherical grain)、等離子體增強(qiáng)的原硅酸四乙酯(PETE0S)、或氧化鉭0^205)。緩 沖氧化物層可形成為具有約500A 約3000A的厚度。蝕刻停止層可包括 基于氮化物的層。例如，蝕刻停止層可包括氮化硅(Si3N4)層。
蝕刻蝕刻停止層和緩沖氧化物層以形成暴露出第一塞23表面的第 二接觸孔26。因此由緩沖氧化物層和蝕刻停止層分別形成已蝕刻的緩沖氧化物層24和圖案化的蝕刻停止層25。此時(shí)，第二接觸孔26的暴露的 表面區(qū)域大于第一接觸孔22A的暴露的表面區(qū)域。第一接觸孔22A的暴 露的表面區(qū)域大于第二接觸孔26的暴露的表面區(qū)域確保了在將形成在 第二接觸孔26中的后續(xù)擴(kuò)散阻擋層和后續(xù)第二塞與將形成在第二塞上 方的后續(xù)存儲(chǔ)節(jié)點(diǎn)之間的重疊裕度。
參照?qǐng)D4B,在第一塞23上方形成歐姆接觸層27。附圖標(biāo)記23A表 示剩余的第一塞23A。歐姆接觸層27可包括金屬硅化物層。例如，歐姆 接觸層27可包括硅化鈦層。硅化鈦層可通過實(shí)施化學(xué)氣相沉積(CVD)工 藝或原子層沉積(ALD)工藝形成具有約50A厚度的鈦(Ti)層而形成。接 著，實(shí)施快速熱退火(RTA)工藝或爐熱處理工藝，并實(shí)施清洗工藝以移 除鈦層的未反應(yīng)部分。構(gòu)成第一塞23的鈦層和多晶硅層相互反應(yīng)以形 成硅化鈦層。
參照?qǐng)D4C，在圖案化的蝕刻停止層25上以及第二接觸孔26的側(cè)壁 與底表面上形成具有期望水平的階梯覆蓋特性的導(dǎo)電層28。例如，導(dǎo)電 層28可為TiN層。導(dǎo)電層28可用作擴(kuò)散阻擋層和存儲(chǔ)節(jié)點(diǎn)接觸塞。此 外，可使用CVD工藝或順序流動(dòng)沉積(SFD) (sequential flow deposition)工藝形成導(dǎo)電層28，以具有約50A~約300A的厚度。因 為CVD法或SFD法可確保期望水平的階梯覆蓋特性，因此可形成具有均 勻厚度的導(dǎo)電層28。
參照?qǐng)D4D,實(shí)施化學(xué)機(jī)械拋光(CMP)工藝或回蝕刻工藝以蝕刻導(dǎo)電 層28的一部分，從而暴露圖案化的蝕刻停止層25的表面。因此，擴(kuò)散 阻擋層28A填充第二接觸孔26。
此時(shí)，實(shí)施諸如等離子體蝕刻工藝的回蝕刻工藝，以在第二接觸孔 26的底表面和側(cè)壁上形成擴(kuò)散阻擋層28A。回蝕刻工藝可以以化學(xué)蝕刻 而非物理蝕刻的方式來(lái)實(shí)施。因此，在第二接觸孔26的下部蝕刻速率 降低。因此，擴(kuò)散阻擋層28A保留在第二接觸孔26的底表面上。
例如，包含氬(Ar)與氯(Cl2)的氣體可用于回蝕刻工藝中，使得對(duì)在 導(dǎo)電層28的物理和化學(xué)蝕刻發(fā)生在第二接觸孔26外部。偏壓功率可控 制在約30W 約300W的范圍，以最小化第二接觸孔26的底部的物理蝕 刻。此外，包含Ar和Ch的氣體中的Ch含量可控制在約1%~約50%的范圍，以充分控制利用Cl2的化學(xué)蝕刻的程度。蝕刻腔室中的壓力控制
在約lmTorr 約50mTorr的范圍，使得可發(fā)生適當(dāng)?shù)奈锢砦g刻和化學(xué) 蝕刻量。
當(dāng)?shù)入x子體回蝕刻工藝在前述條件下實(shí)施時(shí)，在第二接觸孔26外 部形成的導(dǎo)電層28部分以高速率蝕刻。相反，由于使用導(dǎo)致形成在第 二接觸孔26的側(cè)壁上的導(dǎo)電層28緩慢化學(xué)蝕刻的條件，即通過控制包 含Ar和Ch的氣體中Cl2含量為約1%~約50%,因此在第二接觸孔26 的側(cè)壁上所形成的導(dǎo)電層28的很d、一部分被蝕刻。此外，在第二接觸 孔26的底部上所形成的導(dǎo)電層28的很d、一部分被蝕刻。因?yàn)橛傻诙?觸孔26中的導(dǎo)電層28與自由基之間的反應(yīng)產(chǎn)生的反應(yīng)副產(chǎn)物填充第二 接觸孔26，從而導(dǎo)致在第二接觸孔26中的壓力增加，并且偏壓功率控 制在約30W 約300W，因此可實(shí)現(xiàn)該結(jié)果。因此，撞擊第二接觸孔26 的底部的正離子流與擴(kuò)散進(jìn)入第二接觸孔26的自由基減少。
因此，在第二接觸孔26外部形成的導(dǎo)電層28部分通過物理化學(xué)蝕 刻法以高速率被蝕刻，在第二接觸孔26的底部中形成的導(dǎo)電層28部分 以低于第二接觸孔26外部部分的速率被蝕刻。因此，擴(kuò)散阻擋層28A 形成為所期望的蝕刻形狀，即使在垂直方向而不是在傾斜方向上來(lái)實(shí)施 較少阻擋的等離子體毯覆式蝕刻工藝。
在對(duì)導(dǎo)電層28的前述回蝕刻工藝期間，當(dāng)與第二接觸孔26外部蝕 刻速率相比較時(shí)，第二接觸孔26的側(cè)壁與底部的蝕刻速率控制在約1% 到約70%的范圍。此外，第二接觸孔26的側(cè)壁的蝕刻速率與第二接觸孔 26的底部的蝕刻速率被控制為基本相同。
因此，使用的條件如下10mTorr壓力、300W(S)的源功率、IOOW(B) 的偏壓功率、含有10 Cl2/190 Ar的氣體、40X:的溫度、16" ± l，，的終 點(diǎn)(E0P)、和IO"的過蝕刻(0E)。
例如，當(dāng)在前述條件下在具有約300A厚度的導(dǎo)電層28上實(shí)施回蝕 刻工藝時(shí)，第二接觸孔26外部的蝕刻速率約為1120A/min,第二接觸孔 26的側(cè)壁與底部的蝕刻速率約為10A/min，其低于在第二接觸孔26外 部的蝕刻速率。第二接觸孔26外部的導(dǎo)電層28的蝕刻速率可根據(jù)特定 條件而為約500A/min 約2000A/min。第二接觸孔26中的導(dǎo)電層28的蝕刻速率可為約5A/min-約140A/min,其為2000A/min的約7%。蝕刻速率根據(jù)Cl2/Ar的氣體的含量而改變。例如，當(dāng)Cl2/Ar的氣 體的含量非常低時(shí)，蝕刻速率為約500A/min或更大，和當(dāng)Cl2/Ar的氣 體的含量非常高時(shí)，蝕刻速率為約3000A/min。即控制Cl2/Ar的氣體的 含量可改變蝕刻速率，在約500A/min到約3000A/min的范圍。但是， 控制條件以減少蝕刻速率，從而控制外形或者過蝕刻。因?yàn)閷?dǎo)電層28 的厚度小，因此生產(chǎn)能力不會(huì)受到明顯的限制。例如，等離子體回蝕刻工藝可在如下條件下實(shí)施壓力為約 5mTorr 約20mTorr、源功率為約300W~約800W、偏壓功率為約30W~ 約300w、包含Ar和Ch的氣體(其中Ch對(duì)Ar的比率約為1%到約50%)、 和腔室中電極的溫度為約IO匸~約40匸。在前述實(shí)施方案中，用于在等離子體回蝕刻工藝期間在導(dǎo)電層28 上實(shí)施化學(xué)蝕刻的蝕刻氣體可包含其它單一或組合的基于氯(Cl2)的氣 體，例如，除了 Cl2之外還有氯化氫(HCl)、或四氯化碳(CCU?？梢约?入氬(Ar)、氙(Xe)、氦(He)、或其組合，用于等離子體穩(wěn)定、流量控 制、和除了基于Ar和基于Cl氣體之外的蝕刻氣體稀釋。而且可加入氧 (02)、氮(NJ、或其組合以提供鈍化(passivation)或用作反應(yīng)抑制劑 (inhibitor),由此降低由主化學(xué)蝕刻所造成的擴(kuò)散阻擋層28A的損傷。參照?qǐng)D4E，使用PVD法在擴(kuò)散阻擋層28A上方形成導(dǎo)電層例如Ru 層以填充第二接觸孔26。實(shí)施CMP工藝或回蝕刻工藝以暴露出圖案化的 蝕刻停止層25的表面。因此，形成第二塞29并保留在笫二接觸孔26 中?？墒褂脽o(wú)氧氣的PVD工藝形成Ru層。此外，因?yàn)榈诙佑|孔26的 深寬比小，所以第二接觸孔26可使用PVD法由Ru層充分地填充。同時(shí)， 當(dāng)使用CVD法或ALD法形成Ru層時(shí)，其不可避免地使用氧氣作為反應(yīng) 氣體。因此，Ru層下方的材料會(huì)在Ru層形成期間被氧化。因此，使存 儲(chǔ)節(jié)點(diǎn)接觸塞與存儲(chǔ)節(jié)點(diǎn)之間的附著性劣化，因而造成隆起。在一些實(shí) 施方案中，因?yàn)橛靡孕纬傻诙?9的Ru層使用不需要任何氧氣的PVD 法來(lái)形成，所以Ru層下方的材料不會(huì)被氧化。根據(jù)前述工藝，存儲(chǔ)節(jié)點(diǎn)接觸塞形成為與后續(xù)存儲(chǔ)節(jié)點(diǎn)接觸，所述
存儲(chǔ)節(jié)點(diǎn)接觸塞包括包含剩余的第一塞23A、擴(kuò)散阻擋層28A、和第二 塞29的結(jié)構(gòu)，其中擴(kuò)散阻擋層28A配置在剩余的第一塞23A與第二塞 29之間。此外，包含珪化鈦的歐姆接觸層27形成在剩余的第一塞23A 與擴(kuò)散阻擋層28A之間，以減少接觸電阻。
在前述存儲(chǔ)節(jié)點(diǎn)接觸塞的結(jié)構(gòu)中，擴(kuò)散阻擋層28A與已蝕刻的緩沖 氧化物層24和圖案化的蝕刻停止層25接觸。然而，由于擴(kuò)散阻擋層28A 的存在，因此第二塞29不與已蝕刻的緩沖氧化物層24和圖案化的蝕刻 停止層25接觸。由于擴(kuò)散阻擋層28A防止第二塞29與已圖案化的蝕刻 停止層25互相接觸，因此可實(shí)現(xiàn)充分水平的附著。此外，因?yàn)橛米鞯?二塞29的Ru層是通過無(wú)任何氧氣的PVD法而形成，因此不會(huì)在Ru層 的形成期間發(fā)生擴(kuò)散阻擋層28A的氧化。
參照?qǐng)D4F，在所得結(jié)構(gòu)上方形成犧牲層。蝕刻犧牲層以形成包含溝 槽31的圖案化的犧牲層30,以暴露出第二塞29。存儲(chǔ)節(jié)點(diǎn)將形成在溝 槽31中。圖案化的犧牲層30可包含基于氧化物的層。例如，圖案化的 犧牲層30可包含PSG、 PETEOS、 USG、高密度等離子體(HDP)、和/或其 組合。
可在溝槽31的底表面與側(cè)壁上形成Ru薄層或氧化釕(RuO》薄層， 以作為存儲(chǔ)節(jié)點(diǎn)32的存儲(chǔ)節(jié)點(diǎn)材料。利用回蝕刻工藝或CMP工藝來(lái)實(shí) 施用以隔離存儲(chǔ)節(jié)點(diǎn)32的隔離過程?？墒褂肅VD法、ALD法、循環(huán)CVD 法、或偽(pseudo)ALD法形成Ru薄層或Ru02薄層。存儲(chǔ)節(jié)點(diǎn)32可形成 為具有約100A 約300A的厚度。存儲(chǔ)節(jié)點(diǎn)32也可以下列方式形成 存儲(chǔ)節(jié)點(diǎn)32的底部線寬度小于第二塞29的線寬。
參照?qǐng)D4G,實(shí)施完全汲出工藝以基本上移除圖案化的犧牲層30， 使得形成具有圓柱結(jié)構(gòu)的存儲(chǔ)節(jié)點(diǎn)32。此時(shí)，因?yàn)閳D案化的犧牲層30 包含基于氧化物的材料，所以利用包含氫氟酸(HF)的化學(xué)品實(shí)施所述完 全汲出工藝。因?yàn)閳D案化的蝕刻停止層25包含基于氮化物的材料，所 以已蝕刻的緩沖氧化物層24和絕緣圖案22在完全汲出工藝中沒有被蝕 刻。
圖5是說(shuō)明根據(jù)本發(fā)明的半導(dǎo)體器件的截面圖。半導(dǎo)體器件包括形
12成在半導(dǎo)體襯底41上的絕緣圖案42、和形成在絕緣圖案42上的圖案化 的蝕刻停止層43，絕緣圖案42與圖案化的蝕刻停止層43限定存儲(chǔ)節(jié)點(diǎn) 接觸孔44。半導(dǎo)體器件還包括剩余的第一塞45A，其填充存儲(chǔ)節(jié)點(diǎn)接 觸孔44的一部分，以在剩余的第一塞45A上提供凹陷外形(recess profile);擴(kuò)散阻擋層47A,其形成在剩余的第一塞45A上方的凹陷外 形的底部中和側(cè)壁上；在擴(kuò)散阻擋層47A上方填充凹陷外形的第二塞 48;和連接第二塞48的電容器的存儲(chǔ)節(jié)點(diǎn)49。
剩余的第一塞45A可包括含有多晶硅層的塞。擴(kuò)散阻擋層47A可包 括TiN層。第二塞48可包括Ru層。例如，第二塞48可包括通過實(shí)施 PVD法形成的Ru層。剩余的第一塞45A可填充存儲(chǔ)節(jié)點(diǎn)接觸孔44的一 部分，以提供凹陷外形?？稍跀U(kuò)散阻擋層47A與剩余的第一塞45A之間 形成歐姆接觸層46。
絕緣圖案42可包含基于氧化物的材料。圖案化的蝕刻停止層43可 包含基于氮化物的材料。存儲(chǔ)節(jié)點(diǎn)49可包含Ru層或氧化釕層。如果存 儲(chǔ)節(jié)點(diǎn)49包含Ru層，則存儲(chǔ)節(jié)點(diǎn)49與第二塞48可包含基本相同的材 料。
因此，包括剩余的第一塞45A(亦即，存儲(chǔ)節(jié)點(diǎn)接觸塞)、擴(kuò)散阻擋 層47A、和第二塞48的結(jié)構(gòu)形成為與存儲(chǔ)節(jié)點(diǎn)49接觸，其中擴(kuò)散阻擋 層47A配置在剩余的第一塞45A與第二塞48之間。此外，可在剩余的 第一塞45A與擴(kuò)散阻擋層47A之間形成歐姆接觸層46，由此提供歐姆接
觸o
在存儲(chǔ)節(jié)點(diǎn)接觸塞的結(jié)構(gòu)中，擴(kuò)散阻擋層47A與圖案化的蝕刻停止 層43接觸。然而，由于擴(kuò)散阻擋層47A的存在，第二塞48不與圖案化 的蝕刻停止層43接觸。因此，因?yàn)閿U(kuò)散阻擋層47A基本上防止第二塞 48與圖案化的蝕刻停止層43互相接觸，所以可得到足夠水平的附著性。 此外，因?yàn)榈诙?8包括通過實(shí)施沒有任何氧氣的PVD法而形成的Ru 層，所以不發(fā)生對(duì)用作擴(kuò)散阻擋層47A的TiN層的氧化。
圖6A到6F為說(shuō)明根據(jù)本發(fā)明的第二實(shí)施方案的制造半導(dǎo)體器件的 方法的截面圖。參照?qǐng)D6A，絕緣圖案42形成在半導(dǎo)體襯底41上，且圖案化的蝕刻 停止層43形成在絕緣圖案42上。絕緣圖案42與圖案化的蝕刻停止層 43可限定存儲(chǔ)節(jié)點(diǎn)接觸孔44。更具體地，絕緣層形成在半導(dǎo)體襯底41 上，和蝕刻停止層形成在絕緣層上。蝕刻絕緣層與蝕刻停止層以形成暴 露半導(dǎo)體襯底41的表面的存儲(chǔ)節(jié)點(diǎn)接觸孔44。因此，絕緣圖案42和圖 案化的蝕刻停止層43分別由絕緣層和蝕刻停止層形成。應(yīng)該理解的是， 半導(dǎo)體襯底41可預(yù)先處理以包含典型DRAM中所需的特征，例如隔離結(jié) 構(gòu)、柵極、和位線。半導(dǎo)體襯底41可包含珪襯底、雜質(zhì)結(jié)層、或定位 塞接觸。絕緣圖案42可以是包括基于氧化物的層的多層結(jié)構(gòu)。圖案化 的蝕刻停止層43可包含基于氮化物的材料。例如，圖案化的蝕刻停止 層43可包含氮化硅(Si晶)層。
參照?qǐng)D6B,第一塞45填充存儲(chǔ)節(jié)點(diǎn)接觸孔44的一部分。第一塞 45可包括多晶硅塞。多晶硅塞可通過形成多晶硅層并實(shí)施回蝕刻工藝而 形成。使多晶硅塞的表面凹陷以獲得如附圖標(biāo)記'R，所示的凹陷外形。 因此，第一塞45填充存儲(chǔ)節(jié)點(diǎn)接觸孔44的一部分，并且第一塞45的 上表面不與圖案化的蝕刻停止層43接觸。
參照?qǐng)D6C，歐姆接觸層46形成在第一塞45上方。歐姆接觸層46 可包含珪化鈦層。硅化鈦層可通過下列過程形成實(shí)施CVD法或ALD法， 以形成厚度為約50A或更薄的Ti層；對(duì)Ti層實(shí)施RTA工藝或爐熱處理 工藝；和清洗Ti層的未反應(yīng)部分。例如，由于第一塞45包含多晶硅層， 所以Ti層可與多晶硅層反應(yīng)從而形成硅化鈦層。硅化鈦層提供歐姆接 觸并因此降低存儲(chǔ)節(jié)點(diǎn)接觸塞的電阻。附圖標(biāo)記45A表示剩余的第一塞 45A。
具有期望水平的階梯覆蓋特性的導(dǎo)電層47形成在圖案化的蝕刻停 止層43上、歐姆接觸層46上、以及凹陷外形的側(cè)壁上。例如，導(dǎo)電層 47可包括TiN層。導(dǎo)電層47可用作擴(kuò)散阻擋層和存儲(chǔ)節(jié)點(diǎn)接觸塞。導(dǎo) 電層47可使用CVD法或SFD法形成為具有約50A 約300A厚度。
參照?qǐng)D6D,實(shí)施CMP工藝或回蝕刻工藝以蝕刻導(dǎo)電層47的一部分， 使得暴露出圖案化的蝕刻停止層43的表面。因此，擴(kuò)散阻擋層47A形 成在凹陷外形上方。此時(shí)，在底部(即，在剩余的第一塞45A的表面和凹陷外形的側(cè)壁 上)實(shí)施諸如等離子體蝕刻工藝的回蝕刻工藝，以形成擴(kuò)散阻擋層47A。 回蝕刻工藝可采用化學(xué)蝕刻的方式來(lái)實(shí)施，而不是物理蝕刻方式。因此， 在凹陷外形的底部具有降低的蝕刻速率。因此，擴(kuò)散阻擋層47A保留在 凹陷外形的底部中。在凹陷外形的底部中與側(cè)壁上形成擴(kuò)散阻擋層47A 的回蝕刻工藝可使用如根據(jù)本發(fā)明的上述相同方法。參照?qǐng)D6E，使用PVD法在擴(kuò)散阻擋層47A的上方形成導(dǎo)電層例如 Ru層并填充凹陷外形。可實(shí)施CMP工藝或回蝕刻工藝以暴露圖案化的蝕 刻停止層43的表面。因此，第二塞48形成在擴(kuò)散阻擋層47A上以及凹 陷外形中。此時(shí)，Ru層可通過不使用任何氧氣的PVD法來(lái)形成。此外，因?yàn)榘?陷外形的深寬比小，所以可使用PVD法由Ru層充分填充凹陷外形。另 一方面，當(dāng)使用CVD法或者ALD法形成Ru層時(shí)，其會(huì)不可避免地使用 氧氣作為反應(yīng)氣體。因此，在Ru層下方的材料會(huì)在Ru層形成期間被氧 化。因此，存儲(chǔ)節(jié)點(diǎn)接觸塞與存儲(chǔ)節(jié)點(diǎn)之間的附著特性會(huì)劣化，由此造 成隆起。在某些實(shí)施方案中，因?yàn)槭褂脽o(wú)任何氧氣的PVD法形成用于形 成第二塞48的Ru層，所以在Ru層下方的材料不被氧化。根據(jù)前述工藝，包括剩余的第一塞45A、擴(kuò)散阻擋層47A、和第二 塞48的存儲(chǔ)節(jié)點(diǎn)接觸塞形成為與后續(xù)存儲(chǔ)節(jié)點(diǎn)接觸，其中擴(kuò)散阻擋層 47A配置在剩余的第一塞45A與第二塞48之間。此外，提供歐姆接觸的 歐姆接觸層46可形成在剩余的第一塞45A與擴(kuò)散阻擋層47A之間。在前述的存儲(chǔ)節(jié)點(diǎn)接觸塞的結(jié)構(gòu)中，擴(kuò)散阻擋層47A與圖案化的蝕 刻停止層43接觸。然而，由于擴(kuò)散阻擋層47A的存在，第二塞48不與 圖案化的蝕刻停止層43接觸。因?yàn)閿U(kuò)散阻擋層47A的存在防止第二塞 48與圖案化的蝕刻停止層43互相接觸，所以可實(shí)現(xiàn)充分水平的附著。 此外，因?yàn)橛米鞯诙?8的Ru層是通過無(wú)任何氧氣的PVD法形成，所 以不會(huì)在Ru層的形成期間發(fā)生擴(kuò)散阻擋層47A的氧化。參照?qǐng)D6F，圓柱型存儲(chǔ)節(jié)點(diǎn)49形成在第二塞48上并接觸第二塞 48。圓柱型存儲(chǔ)節(jié)點(diǎn)49可使用前述方法形成。存儲(chǔ)節(jié)點(diǎn)49可包含Ru 薄層或Ru02薄層。存儲(chǔ)節(jié)點(diǎn)49的底部線寬度可基本等于或者小于第二塞48的線寬。此外，改善了當(dāng)使用Ru或Ru02作為存儲(chǔ)節(jié)點(diǎn)材料時(shí)通常受到損害 的接觸電阻和附著性。因此，保持充分水平的結(jié)構(gòu)與電特性，使得半導(dǎo) 體器件的電容器變得更可靠。此外，本發(fā)明可確保具有45nm或更小的 設(shè)計(jì)規(guī)格的高度集成存儲(chǔ)器件所要求的充分的電容水平。雖然本發(fā)明已針對(duì)特定實(shí)施方案進(jìn)行描述，M本領(lǐng)域技術(shù)人員而言 顯而易見的是，本發(fā)明可進(jìn)行各種改變與修改而仍不脫離如所附權(quán)利要求 中所限定的本發(fā)明的精神與范圍。
權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底上的絕緣圖案，和在所述絕緣圖案上的蝕刻停止層，所述絕緣圖案和所述蝕刻停止層限定暴露出所述半導(dǎo)體襯底的接觸孔；填充在所述接觸孔的下部的第一塞；形成在所述第一塞上方以及在所述接觸孔的剩余部分的底部與側(cè)壁上的擴(kuò)散阻擋層，；在所述擴(kuò)散阻擋層上形成并填充所述接觸孔的第二塞；和連接所述第二塞并在所述第二塞上形成的存儲(chǔ)節(jié)點(diǎn)。
2. 權(quán)利要求l所述的半導(dǎo)體器件，其中所述絕緣圖案還包括第一絕緣層，所述第一絕緣層具有被所述第一塞填充的第一子接觸 孔；和具有第二子接觸孔的第二絕緣層，其中所述擴(kuò)散阻擋層和所述第二 塞形成在所述第二子接觸孔中，其中所述第二子接觸孔形成在所述第二 絕緣層和所述蝕刻停止層中
3. 權(quán)利要求2所述的半導(dǎo)體器件，其中所述第二子接觸孔的暴露的表 面區(qū)域大于所述第一子接觸孔的暴露的表面區(qū)域。
4. 權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一塞包含多晶硅層，所 述擴(kuò)散阻擋層包含氮化鈦層，和所述第二塞包含釕層。
5. 權(quán)利要求l所述的半導(dǎo)體器件，其中所述第一塞包含多晶硅層，所 述擴(kuò)散阻擋層包含氮化鈦層，和所述第二塞包含通過實(shí)施物理氣相沉積 法而形成的釕層。
6. 權(quán)利要求l所述的半導(dǎo)體器件，其中所述存儲(chǔ)節(jié)點(diǎn)包含釕層或氧化 釕層。
7. 權(quán)利要求1所述的半導(dǎo)體器件，其中所述蝕刻停止層包含基于氮化 物的層-
8. 權(quán)利要求l所述的半導(dǎo)體器件，還包含在所述第一塞與所述擴(kuò)散阻擋層之間形成的歐姆接觸層。
9. 權(quán)利要求8所述的半導(dǎo)體器件，其中所述歐姆接觸層包含硅化鈦層。
10. —種制造半導(dǎo)體器件的方法，包括 提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成絕緣結(jié)構(gòu)，所述絕緣結(jié)構(gòu)包含接觸孔； 在所述接觸孔的一部分中形成第一塞； 在所述接觸孔的剩余部分的底部和側(cè)壁上形成擴(kuò)散阻擋層； 在所述擴(kuò)散阻擋層上形成第二塞，并填充所述接觸孔；和 在所述第二塞上方形成存儲(chǔ)節(jié)點(diǎn)。
11. 權(quán)利要求10所述的方法，其中形成所述絕緣結(jié)構(gòu)包括 在半導(dǎo)體襯底上形成第一絕緣層，以提供所述接觸孔的所述一部分；和在所述第一絕緣層上形成第二絕緣層和在所述第二絕緣層上形成 蝕刻停止層，以提供所述接觸孔的所述剩余部分。
12. 權(quán)利要求11所述的方法，其中所述蝕刻停止層包含基于氮化物的 層，所述第一和第二絕緣層包含基于氧化物的層。
13. 權(quán)利要求10所述的方法，其中所述接觸孔的剩余部分的暴露的 表面區(qū)域大于填充有所述第一塞的接觸孔部分的暴露的表面區(qū)域。
14. 權(quán)利要求10所述的方法，其中形成所述擴(kuò)散阻擋層包括在絕緣結(jié)構(gòu)上以及在接觸孔的殘留部分的底部與側(cè)壁中形成導(dǎo)電 層，用作擴(kuò)散阻擋層；和通過實(shí)施化學(xué)機(jī)械拋光工藝來(lái)平坦化所述導(dǎo)電層，以暴露出所述絕 緣結(jié)構(gòu)的表面。
15. 權(quán)利要求10所述的方法，其中形成所述擴(kuò)散阻擋層包括在所述絕緣結(jié)構(gòu)上以及在所述接觸孔的剩余部分的底部和側(cè)壁上 形成導(dǎo)電層，以用作擴(kuò)散阻擋層；和實(shí)施回蝕刻工藝使得所述導(dǎo)電層的一部分保留在所述接觸孔的剩余部分的底部與側(cè)壁上。
16. 權(quán)利要求14所述的方法，其中使用化學(xué)氣相沉積法或順序流動(dòng)沉 積法形成所述導(dǎo)電層，以具有約50A 約300A的厚度。
17. 權(quán)利要求15所述的方法，其中使用化學(xué)氣相沉積法或順序流動(dòng)沉 積法形成所述導(dǎo)電層，以具有約50A 約300A的厚度。
18. 權(quán)利要求14所述的方法，其中所述擴(kuò)散阻擋層包含氮化鈦層。
19. 權(quán)利要求15所述的方法，其中所述擴(kuò)散阻擋層包含氮化鈦層。
20. 權(quán)利要求10所述的方法，其中形成所述第二塞包括在所述絕緣結(jié)構(gòu)和所述擴(kuò)散阻擋層上形成導(dǎo)電層；和通過實(shí)施化學(xué)機(jī)械拋光工藝來(lái)平坦化所述導(dǎo)電層，以暴露出所述絕 緣結(jié)構(gòu)的表面。
21. 權(quán)利要求10所述的方法，其中形成第二塞包括 在所述絕緣結(jié)構(gòu)和所述擴(kuò)散阻擋層上形成導(dǎo)電層；和 在所述導(dǎo)電層上實(shí)施回蝕刻工藝，以暴露所述絕緣結(jié)構(gòu)的表面。
22. 權(quán)利要求20所述的方法，其中使用物理氣相沉積法形成所述導(dǎo)電 層。
23. 權(quán)利要求21所述的方法，其中使用物理氣相沉積法形成所述導(dǎo)電 層。
24. 權(quán)利要求20所述的方法，其中所述第二塞包含釕層。
25. 權(quán)利要求21所述的方法，其中所述第二塞包含釕層。
26. 權(quán)利要求IO所述的方法，其中所述第一塞包含多晶硅層，所述擴(kuò) 散阻擋層包含氮化鈦層，并且所述第二塞包含釕層。
27. 權(quán)利要求26所述的方法，還包括在所述第一塞與所述擴(kuò)散阻擋層 之間形成歐姆接觸層。
28. 權(quán)利要求27所述的方法，其中所述歐姆接觸層包含硅化鈦層。
29. 權(quán)利要求10所述的方法，其中所述存儲(chǔ)節(jié)點(diǎn)包含釕層或氧化釕 層。
全文摘要
本發(fā)明涉及一種包含釕電極的半導(dǎo)體器件及其制造方法，一種半導(dǎo)體器件包括半導(dǎo)體襯底；半導(dǎo)體襯底上的絕緣圖案；絕緣圖案上的蝕刻停止層，絕緣圖案與蝕刻停止層限定的暴露所述襯底的接觸孔；填充接觸孔的一部分的第一塞；在第一塞上方以及接觸孔的其余部分的底部和側(cè)壁上形成的擴(kuò)散阻擋層；在擴(kuò)散阻擋層上形成并填充接觸孔的第二塞；和連接第二塞并形成在其上的存儲(chǔ)節(jié)點(diǎn)。
文檔編號(hào)H01L27/108GK101299421SQ20071030633
公開日2008年11月5日 申請(qǐng)日期2007年12月28日 優(yōu)先權(quán)日2007年5月4日
發(fā)明者盧載盛, 吉德信, 宋翰相, 廉勝振, 李起正, 金珍赫, 金榮大 申請(qǐng)人:海力士半導(dǎo)體有限公司