專利名稱：芯片封裝結(jié)構(gòu)、芯片承載帶及其平坦化方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種芯片封裝結(jié)構(gòu)、芯片承載帶及其平坦化方法；特別是一種藉 由形成壓印輪廓，以改善翹曲的芯片封裝結(jié)構(gòu)、芯片承載帶及平坦化方法。
背景技術(shù)：
隨著工業(yè)的進(jìn)步，半導(dǎo)體元件(例如芯片)已成為許多產(chǎn)品中不可或缺的零 組件之一。當(dāng)芯片制作完成之后，便需要進(jìn)行后續(xù)的封裝作業(yè)，以便保護(hù)內(nèi)部電路， 并與其它外部元件電性連接。而隨著封裝技術(shù)的演進(jìn)，芯片封裝方式亦日漸進(jìn)步與 多樣化，其中， 一種常見(jiàn)的封裝方式為巻帶自動(dòng)接合封裝技術(shù)(Tape Automatic Bonding, TAB)。巻帶自動(dòng)接合封裝技術(shù)又可分成巻帶承載封裝(Tape Carrier Package, TCP)及薄膜覆晶封裝(Chip-On-Film, C0F)，其皆將芯片接合于承載 帶上，并以芯片的凸塊或焊墊與芯片承載帶的金屬引腳層相連接，由于封裝后具有 厚度薄、引腳間距小、且高腳數(shù)等優(yōu)點(diǎn)，特別適用于重量輕、體積小的半導(dǎo)體芯片 產(chǎn)品上。
圖1所示為已知芯片承載帶10的上視圖， 一般而言，芯片承載帶IO主要由 一可撓性基材層11、 一導(dǎo)線層13及一防焊層15組合而成；其中，可撓性基材層 ll的材料以聚合物(例如聚酰亞胺)為主，而導(dǎo)線層13的材質(zhì)通常為銅。然而， 由于芯片承載帶10本身由不同材質(zhì)所構(gòu)成的復(fù)合結(jié)構(gòu)，不但屬于軟性材質(zhì)，且各 層間的不同材質(zhì)存在不同的熱膨脹系數(shù)，經(jīng)過(guò)各種制程中溫度的變化后(例如制程 中的烘烤、加熱處理)，不同材質(zhì)產(chǎn)生不同程度的膨脹收縮，芯片承載帶IO的平 坦度因此受到影響；此外，芯片承載帶IO在制作完成后通常以巻帶的形式存放， 亦可能導(dǎo)致內(nèi)應(yīng)力累積， 一旦芯片承載帶10進(jìn)行裁切后，缺乏對(duì)內(nèi)應(yīng)力的拘束， 所呈現(xiàn)的翹曲將更為明顯；以上因素皆可能使得芯片承載帶10與芯片17接合前或 接合后，產(chǎn)生不樂(lè)見(jiàn)的翹曲現(xiàn)象
上述翹曲現(xiàn)象不利于巻帶式封裝制程，舉例而言，若芯片承載帶io具有翹曲 不平整的形態(tài)，將導(dǎo)致芯片承載帶10與芯片17于制程中的定位不準(zhǔn)確，使得芯片17無(wú)法正確地接合于芯片承載帶10上的預(yù)設(shè)位置；此外，若已裝設(shè)有芯片17的 芯片承載帶10存在翹曲的現(xiàn)象，則亦不利于該芯片承載帶10后續(xù)的應(yīng)用，例如與 外部元件(譬如電路板、玻璃基板等)導(dǎo)線接合時(shí)，將因?yàn)槁N曲現(xiàn)象造成對(duì)位困 難或發(fā)生空焊或焊接強(qiáng)度不足等問(wèn)題，進(jìn)而影響產(chǎn)品的可靠度。
有鑒于此，提供一可改善翹曲的芯片封裝結(jié)構(gòu)、芯片承載帶及其平坦化方法， 乃為此一業(yè)界亟待解決的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的一目的在于提供一種芯片封裝結(jié)構(gòu)、芯片承載帶及其平坦化方法， 藉由在芯片承載帶上形成局部的壓印輪廓，可有效抑制內(nèi)應(yīng)力所導(dǎo)致的翹曲現(xiàn)象， 以提升芯片承載帶的平坦度。
本發(fā)明的另一目的在于提供一種芯片封裝結(jié)構(gòu)、芯片承載帶及其平坦化方法， 此平坦化方法可應(yīng)用于各個(gè)制程階段的芯片承載帶，除了可在芯片封裝前，將芯片 承載帶加以平坦化，亦可于芯片封裝后將其整平。
本發(fā)明的再一目的在于提供一種芯片封裝結(jié)構(gòu)、芯片承載帶及其平坦化方法， 當(dāng)此平坦化制程應(yīng)用于芯片封裝于芯片承載帶之前，可增加芯片封裝接合的準(zhǔn)確 度，而當(dāng)此平坦化制程應(yīng)用于芯片封裝于芯片承載帶之后，則可幫助整體芯片封裝 結(jié)構(gòu)與外部元件導(dǎo)線準(zhǔn)確對(duì)位接合，以上皆對(duì)產(chǎn)品良率產(chǎn)生正面的提升效果。
為達(dá)上述目的，本發(fā)明揭露一種芯片承載帶，包含一可撓性基材層、 一導(dǎo)線 層及一防焊層，該可撓性基材層可區(qū)分一第一區(qū)域、 一第二區(qū)域及一第三區(qū)域，該 導(dǎo)線層形成于該可撓性基材層上,且自該第二區(qū)域分別延伸入該第一區(qū)域及該第三 區(qū)域，而該防焊層形成于該可撓性基材層上，覆蓋于該第二區(qū)域的導(dǎo)線層；其中， 芯片承載帶于該第二區(qū)域的一部份，形成一壓印輪廓。
本發(fā)明更揭露一種使芯片承載帶平坦化的方法，首先，初步形成前述的芯片 承載帶，使其包含一可撓性基材層、 一導(dǎo)線層及一防焊層，然后，形塑該芯片承載 帶的一部份，以局部形成一不均勻的表面輪廓。
本發(fā)明更揭露一種芯片封裝結(jié)構(gòu)，其包含一可撓性基材層、 一芯片、 一導(dǎo)線 層及一防焊層，該可撓性基材層可區(qū)分包含第一區(qū)域、第二區(qū)域及第三區(qū)域，該芯 片設(shè)于該第一區(qū)域上，該導(dǎo)線層形成于該可撓性基材層上，自該第二區(qū)域分別延伸 入該第一區(qū)域及該第三區(qū)域，而該防焊層形成于該可撓性基材層上，覆蓋該第二區(qū) 域的導(dǎo)線層；其中，該芯片封裝結(jié)構(gòu)于該第二區(qū)域的一部份，形成一壓印輪廓。本發(fā)明更揭露一種使芯片封裝結(jié)構(gòu)平坦化的方法，首先，初步形成前述的芯 片封裝結(jié)構(gòu)，使其包含一可撓性基材層、 一芯片、 一導(dǎo)線層及一防焊層，然后，形 塑該芯片封裝結(jié)構(gòu)的一部份，以局部形成一不均勻的表面輪廓。
為讓本發(fā)明的上述目的、技術(shù)特征、和優(yōu)點(diǎn)能更明顯易懂，下文以較佳實(shí)施 例配合所附圖式進(jìn)行詳細(xì)說(shuō)明。


圖1為已知芯片封裝結(jié)構(gòu)的示意圖； 圖2為本發(fā)明一實(shí)施例的剖面示意圖；以及
圖3為本發(fā)明另一實(shí)施例的剖面示意圖。
主要元件符號(hào)說(shuō)明
IO芯片承載帶
ll可撓性基材層
13導(dǎo)線層 15防焊層 17芯片
20芯片承載帶 21可撓性基材層
211 第一區(qū)域
212 第二區(qū)域
213 第三區(qū)域 23導(dǎo)線層 25防焊層 27芯片 29封膠體 31壓印輪廓 33壓痕
具體實(shí)施例方式
首先，本發(fā)明第一實(shí)施例的請(qǐng)先參閱圖2，所示為芯片承載帶20的剖面示意圖，芯片承載帶20包含一可撓性基材層21、 一導(dǎo)線層23及一防焊層25。為清楚 揭露本發(fā)明，可將該可撓性基材層21區(qū)分為一第一區(qū)域211、 一第二區(qū)域212及 一第三區(qū)域213,其中，導(dǎo)線層23形成于該可撓性基材層21上，且自第二區(qū)域212 分別延伸入第一區(qū)域211及第三區(qū)域213，而防焊層25則形成于可撓性基材層21 上，且覆蓋第二區(qū)域212上的導(dǎo)線層23。
本實(shí)施例的特征在于，該芯片承載帶20于第二區(qū)域212上的一部份，具有一 壓印(indentation)輪廓31。如圖所示，于該第二區(qū)域212中，該壓印輪廓31 所在的區(qū)域的厚度，基本上較其他區(qū)域的厚度??；換言的，該壓印輪廓31基本上 自防焊層25向內(nèi)沉陷(recessed),同樣地，該壓印輪廓31基本上亦自該可撓性 基材層21向內(nèi)沉陷。藉由此壓印輪廓31，可將芯片承載帶20加以形塑，以消除 翹曲現(xiàn)象。
此外，本實(shí)施例亦揭露將芯片承載帶平坦化的方法，其包含下列步驟。首先， 形成前述的芯片承載帶20，其包含可撓性基材層21、自第二區(qū)域212延伸出去的 導(dǎo)線層23、以及覆蓋于第二區(qū)域212的導(dǎo)線層23的防焊層25;本實(shí)施例的平坦化 方法的特征在于，以一形塑(configure)部分芯片承載帶20的步驟，于第二區(qū)域 212上形成不均勻的表面輪廓，例如前述的壓印輪廓31。
前述形塑表面輪廓的步驟，于防焊層25及可撓性基材層21的相對(duì)側(cè)，施加 二相對(duì)外力，使第二區(qū)域212的欲形塑部分，可局部向內(nèi)沉陷，以形成該壓印輪廓 31。更明確而言，此平坦化方法可考量下列制程參數(shù)舉例而言，該施加二相對(duì)外 力，并持續(xù)一段時(shí)間，例如基本上可持續(xù)至少30秒；此外，就該施加二相對(duì)外力 而言，可以基本上至少每平方公分0.5公斤的壓力進(jìn)行；更佳地，施加外力時(shí)可配 合一加熱該第二區(qū)域212的步驟，例如至少攝氏100度，更可提升形塑的效率。須 說(shuō)明的是，前述制程參數(shù)僅為例示，非用以限制本發(fā)明，所屬領(lǐng)域具有通常知識(shí)者 皆可針對(duì)該等參數(shù)加以調(diào)整替換。
藉由前述說(shuō)明可知，本實(shí)施例的平坦化結(jié)構(gòu)及方法，主要在于改善呈長(zhǎng)條巻 帶狀的芯片承載帶20于封裝芯片前的翹曲現(xiàn)象，經(jīng)由本實(shí)施例的整平技術(shù)，于后 續(xù)芯片封裝時(shí)可更提高其準(zhǔn)確度。然而，本發(fā)明的技術(shù)亦可應(yīng)用于封裝后，例如經(jīng) 過(guò)裁切制程所更明顯呈現(xiàn)的翹曲現(xiàn)象。請(qǐng)?jiān)俅螀㈤唸D2，其中虛線所示為芯片27， 其結(jié)合于芯片承載帶20的第一區(qū)域211上，以形成一芯片封裝結(jié)構(gòu)。芯片27封裝 結(jié)合于芯片承載帶20后，可進(jìn)行前述的平坦化制程，形成該壓印輪廓31，以提升 芯片封裝結(jié)構(gòu)的平坦度。圖3所示為本發(fā)明的另一實(shí)施例，該不均勻的表面輪廓形成于第二區(qū)域212 的一部份，該表面輪廓可包含多個(gè)壓痕(indents) 33，較佳地，該等壓痕33基本 上對(duì)稱設(shè)置于芯片27的二相對(duì)側(cè)，使得此芯片封裝結(jié)構(gòu)具有更理想的平坦化效果。 此外，此芯片封裝結(jié)構(gòu)更包含一封膠體29，其于芯片27結(jié)合于芯片承載帶20后， 于芯片27周緣涂覆該封膠體29，使其充分填充于芯片27與芯片承載帶20間的間 隙，以使芯片27更穩(wěn)定地固著于芯片承載帶20上，與導(dǎo)線層23電性連接，并同 時(shí)與外界絕緣，防止電性連接部位受到污染或破壞。
須說(shuō)明的是，形成于第二區(qū)域上的壓印輪廓31，基本上可形成于被防焊層25 覆蓋且不影響芯片27封裝的任何位置。此外，前述導(dǎo)線層23較佳為一銅導(dǎo)線層， 而該可撓性基材層21較佳由聚酰亞胺(Polyimide， PI)所制成，惟所屬領(lǐng)域具有 通常知識(shí)者可以其他材質(zhì)替換，非用以限制本發(fā)明。
此外，雖然巻帶承載封裝(TCP)及薄膜覆晶封裝(COF)等技術(shù)在芯片與承 載帶間的封裝接合方式略有不同，但其目的同樣為了將芯片接合于上承載帶。由于 本發(fā)明的技術(shù)主要在芯片外側(cè)的局部區(qū)域上形成壓印輪廓，故本發(fā)明所揭露的芯片 封裝結(jié)構(gòu)、芯片承載帶及其平坦化方法，可同時(shí)適用于巻帶承載封裝(TCP)及薄 膜覆晶封裝(COF)等技術(shù)。
藉由上述所揭露的技術(shù)，本發(fā)明在芯片承載帶上形成局部的壓印輪廓，可有 效抑制內(nèi)應(yīng)力所導(dǎo)致的翹曲現(xiàn)象，以提升芯片封裝前或封裝后，芯片承載帶的平坦 度，進(jìn)而使制程準(zhǔn)確性提高，以符合規(guī)格并提升產(chǎn)品良率。
上述的實(shí)施例僅用來(lái)例舉本發(fā)明的實(shí)施態(tài)樣，以及闡釋本發(fā)明的技術(shù)特征， 并非用來(lái)限制本發(fā)明的保護(hù)范疇。任何熟悉此技術(shù)者可輕易完成的改變或均等性的 安排均屬于本發(fā)明所主張的范圍，本發(fā)明的權(quán)利保護(hù)范圍應(yīng)以權(quán)利要求書(shū)為準(zhǔn)。
權(quán)利要求
1. 一種芯片封裝結(jié)構(gòu)，包含一可撓性基材層，具有一第一區(qū)域、一第二區(qū)域及一第三區(qū)域；一芯片，設(shè)于該第一區(qū)域上；一導(dǎo)線層，形成于該可撓性基材層上，自該第二區(qū)域分別延伸入該第一區(qū)域及該第三區(qū)域；以及一防焊層，形成于該可撓性基材層上，覆蓋該第二區(qū)域的導(dǎo)線層；其中該芯片封裝結(jié)構(gòu)于該第二區(qū)域的一部份，形成一壓印輪廓。
2. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，該壓印輪廓，基本上自 該防焊層向內(nèi)沉陷。
3. 如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于，該壓印輪廓，包含多個(gè) 壓痕，基本上對(duì)稱形成于該芯片的二相對(duì)側(cè)。
4. 一種使芯片封裝結(jié)構(gòu)平坦化的方法，包含以下步驟 形成一芯片封裝結(jié)構(gòu)，使其包含-一可撓性基材層，具有一第一區(qū)域、 一第二區(qū)域及一第三區(qū)域； 一芯片，設(shè)于該第一區(qū)域上；一導(dǎo)線層，形成于該可撓性基材層上，自該第二區(qū)域分別延伸入該第一區(qū)域 及該第三區(qū)域；以及一防焊層，形成于該可撓性基材層上，覆蓋該第二區(qū)域的導(dǎo)線層； 形塑該芯片封裝結(jié)構(gòu)于該第二區(qū)域的一部份，形成一不均勻的表面輪廓。
5. 如權(quán)利要求4所述的方法，其特征在于，該形成一不均勻的表面輪廓的步 驟，于該防焊層及該可撓性基材層，施加二相對(duì)外力，使該芯片封裝結(jié)構(gòu)于該第二 區(qū)域的一部份，向內(nèi)沉陷，以形成一壓印輪廓。
6. 如權(quán)利要求4所述的方法，其特征在于，該形成一不均勻的表面輪廓的步驟，將該芯片封裝結(jié)構(gòu)于該第二區(qū)域的一部份，形成多個(gè)壓痕，基本上對(duì)稱于該芯 片的二相對(duì)側(cè)。
7. 如權(quán)利要求5所述的方法，其特征在于，該形成一不均勻的表面輪廓的步 驟，另包含一加熱該第二區(qū)域的步驟。
8. —種芯片承載帶，包含一可撓性基材層，具有一第一區(qū)域、 一第二區(qū)域及一第三區(qū)域； 一導(dǎo)線層，形成于該可撓性基材層上，自該第二區(qū)域分別延伸入該第一區(qū)域 及該第三區(qū)域；以及一防焊層，形成于該可撓性基材層上，覆蓋該第二區(qū)域的導(dǎo)線層； 其中該芯片承載帶于該第二區(qū)域的一部份，形成一壓印輪廓。
9. 如權(quán)利要求8所述的芯片承載帶，其特征在于，該壓印輪廓，基本上自該 防焊層向內(nèi)沉陷。
10. —種使芯片承載帶平坦化的方法，包含以下步驟.-形成一芯片承載帶，使其包含一可撓性基材層，具有一第一區(qū)域、 一第二區(qū)域及一第三區(qū)域； 一導(dǎo)線層，形成于該可撓性基材層上，自該第二區(qū)域分別延伸入該第一區(qū)域 及該第三區(qū)域；以及一防焊層，形成于該可撓性基材層上，覆蓋該第二區(qū)域的導(dǎo)線層； 形塑該芯片承載帶于該第二區(qū)域的一部份，形成一不均勻的表面輪廓。
11. 如權(quán)利要求IO所述的方法，其特征在于，該形成一不均勻的表面輪廓的 步驟，于該防焊層及該可撓性基材層，施加二相對(duì)外力，使該芯片承載帶于該第二 區(qū)域的一部份，向內(nèi)沉陷，以形成一壓印輪廓。
12. 如權(quán)利要求11所述的方法，其特征在于，該形成一不均勻的表面輪廓的 步驟，另包含一加熱該第二區(qū)域的步驟。
全文摘要
本發(fā)明關(guān)于一種芯片封裝結(jié)構(gòu)、芯片承載帶及其平坦化方法，藉由在芯片承載帶的局部區(qū)域上進(jìn)行形塑，形成一壓印輪廓，俾用以校正芯片承載帶的翹曲現(xiàn)象，使其得以平坦化。
文檔編號(hào)H01L21/48GK101419959SQ200710167859
公開(kāi)日2009年4月29日 申請(qǐng)日期2007年10月22日 優(yōu)先權(quán)日2007年10月22日
發(fā)明者賴奎佑, 陳崇龍 申請(qǐng)人:南茂科技股份有限公司;百慕達(dá)南茂科技股份有限公司