專(zhuān)利名稱(chēng)：半導(dǎo)體裝置與快閃電子式可擦除可編程只讀存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及一種存儲(chǔ)器。
技術(shù)背景目前非易失性存儲(chǔ)裝置已廣泛用于需要在電源關(guān)閉時(shí)依然保留信息的電子構(gòu)件中。非易失性存儲(chǔ)裝置包含只讀存儲(chǔ)器(read only memory; ROM)、 可編程只讀存儲(chǔ)器(programmable read only memory; PROM)、可擦除可編程 只讀存儲(chǔ)器(erasable programmable read only memory; EPROM)、與電子式可 擦除可編禾呈只讀存儲(chǔ)器(electrically erasable programmable read only memory;EEPROM)。電子式可擦除可編程只讀存儲(chǔ)器與其它非易失性存儲(chǔ)裝置的不同 之處在于，其可電子式地進(jìn)行編程寫(xiě)入與擦除?？扉W電子式可擦除可編程只 讀存儲(chǔ)器則與電子式可擦除可編程只讀存儲(chǔ)器相似，可電子式地進(jìn)行編程寫(xiě) 入與擦除。然而，快閃電子式可擦除可編程只讀存儲(chǔ)器使用單一電流脈沖， 就可以對(duì)裝置內(nèi)的所有存儲(chǔ)單元進(jìn)行擦除。通常，電子式可擦除可編程只讀存儲(chǔ)器包含浮置柵極，而電荷則存儲(chǔ)于 其上。在快閃電子式可擦除可編程只讀存儲(chǔ)器中，經(jīng)由晶體管的溝道區(qū)上的 介電層，而將電子傳遞至浮動(dòng)?xùn)艠O。電子的傳輸是由熱電子注入(hot electron injection)或FN隧穿(Fowler-Nordheim tunnding)所起始。用于制造上述浮置 柵極的一種重要的介電材料為氧化物-氮化物-氧化物(oxide-nitride-oxide; ONO)結(jié)構(gòu)。在程序?qū)懭氲倪^(guò)程中，電荷是由基底傳送至氧化物-氮化物-氧化 物結(jié)構(gòu)中的氮化硅層中，并被捕獲于其中。另外非易失性存儲(chǔ)器的設(shè)計(jì)者利 用儲(chǔ)存在氮化硅層中的電子的局部化的特性，已設(shè)計(jì)出利用氧化物-氮化物-氧化物結(jié)構(gòu)中的兩個(gè)區(qū)域來(lái)儲(chǔ)存電荷，此種形式的非易失性存儲(chǔ)器稱(chēng)為雙位 電子式可擦除可編程只讀存儲(chǔ)器。在相同大小的存儲(chǔ)陣列中，雙位電子式可 擦除可編程只讀存儲(chǔ)器所能儲(chǔ)存的信息，是傳統(tǒng)電子式可擦除可編程只讀存 儲(chǔ)器的兩倍。在每個(gè)存儲(chǔ)單元的左邊區(qū)域與右邊區(qū)域的附近，左位與右位是存儲(chǔ)在氮化硅層中結(jié)構(gòu)上互異的區(qū)域。請(qǐng)參考圖1，顯示相關(guān)技術(shù)，其引進(jìn)電子式可擦除可編程只讀存儲(chǔ)器裝置10、也就是硅-氧化物-氮化物-氧化物-硅(silicon-oxide-nitride-oxide-silicon; SONOS)裝置的操作方法，其在基底12上具有作為電絕緣體的非導(dǎo)電性的電 荷捕獲介電質(zhì)，例如為兩個(gè)氧化硅層18與22、及夾在其間的氮化硅層20。 在氮化硅層20的局部性電荷捕獲能力方面，電子式可擦除可編程只讀存儲(chǔ) 器10具有存儲(chǔ)兩位的信息的能力，例如每個(gè)存儲(chǔ)單元兩位信息的能力。在 每個(gè)存儲(chǔ)單元(電子式可擦除可編程只讀存儲(chǔ)器)10的左邊區(qū)域與右邊區(qū)域 的附近，左位與右位是儲(chǔ)存在氮化硅層20中結(jié)構(gòu)上互異的區(qū)域。例如為了在右位作編程寫(xiě)入，編程寫(xiě)入的電壓作用在柵極24與漏極16， 且熱電子注入虛線圓形23所定義的漏極附近的區(qū)域中的電荷捕獲層(氮化硅 層)20，并為其所捕獲。與其對(duì)應(yīng)的是在被捕獲電荷下方的那一部分的溝道區(qū)， 其臨界電壓(threshold voltage)會(huì)隨著電荷捕獲層(氮化硅層)20中注入愈來(lái)愈 多的熱電子而增加。相同地，通過(guò)編程寫(xiě)入的電壓作用在柵極24與源極14， 而在左位作編程寫(xiě)入，熱電子注入虛線圓形21所定義的區(qū)域中的電荷捕獲 層(氮化硅層)20，并為其所捕獲。在被捕獲電荷下方的那一部分的溝道區(qū)， 其臨界電壓會(huì)隨著電荷捕獲層(氮化硅層)20中注入愈來(lái)愈多的熱電子而增 加。以上述右位為例，擦除的技術(shù)同時(shí)施加負(fù)電位于柵極24與正電位于漏 極16，而使來(lái)自漏極16的空穴經(jīng)由底部的氧化硅層18流入電荷捕獲層(氮 化硅層)20中，而與電荷捕獲層(氮化硅層)20中的被捕獲電荷結(jié)合。在左位 的擦除方面，除了正電位是施加在源極14而非漏極16之外，與右位擦除使 用的方式相同。以上述右位為例，另一公知的擦除的技術(shù)同時(shí)施加正電位于 柵極24與零電位例如接地于漏極16，而使來(lái)自柵極24的空穴經(jīng)由上氧化硅 層22流入電荷捕獲層(氮化硅層)20中，而與電荷捕獲層(氮化硅層)20中的被 捕獲電荷結(jié)合。在左位的擦除方面，使用相同的方式，在源極14施加零電 位。隨著集成電路的集成度(integrity)的增加，半導(dǎo)體裝置的尺寸例如圖1所 示的柵極24的寬度逐漸縮減，而使上述右位與左位愈來(lái)愈近。最后，上述 右位與左位有可能"統(tǒng)一"成一個(gè)單一的位，而使該存儲(chǔ)裝置不再是雙位電子式可擦除可編程只讀存儲(chǔ)器。請(qǐng)參考圖2， S與D為圖1所示的源極14與漏極16部分，實(shí)曲線21e 與23e分別顯示圖1所示的裝置在對(duì)左位與右位作編程寫(xiě)入時(shí)的虛線圓21 與23中的電子分布，而虛曲線21h與23h則分別顯示圖1所示的裝置在對(duì) 左位與右位作擦除時(shí)的虛線圓21與23中的空穴分布。電子分布與空穴分布 之間的偏差，會(huì)使圖1所示的裝置在對(duì)左位與右位作擦除時(shí)，電子與空穴的 結(jié)合不完全，而在完成編程寫(xiě)入-擦除的循環(huán)后，發(fā)生電荷的累積，而對(duì)存儲(chǔ) 裝置的可靠度造成不良影響。發(fā)明內(nèi)容有鑒于此，本發(fā)明提供一種存儲(chǔ)裝置及其制造方法，可達(dá)成較短的溝道 長(zhǎng)度、有效分離兩個(gè)位、優(yōu)選好的編程寫(xiě)入效率、與較高的裝置可靠度。本發(fā)明公開(kāi)一種半導(dǎo)體裝置。上述半導(dǎo)體裝置的實(shí)施例包含基底與第一 柵極于上述基底上。在上述第一柵極的上表面上的是第二柵極，上述第二柵 極具有多個(gè)端部延伸至上述基底旁的空間與上述第一柵極的側(cè)壁旁。另外， 上述半導(dǎo)體裝置還包括介電層，具有第一部分，夾在上述第一柵極與上述 第二柵極之間；及多個(gè)第二部分，延伸自上述第一部分，夾在上述基底與上 述第二柵極的端部之間。如上所述的半導(dǎo)體裝置，其中該介電層為復(fù)合材料的介電層，其還包含 隧穿層；電荷捕獲層，位于該隧穿層上；以及阻擋層，位于該電荷捕獲層上。如上所述的半導(dǎo)體裝置，其中該介電層為復(fù)合材料的介電層，其還至少 包含二氧化物層與夾在其間的氮化物層。如上所述的半導(dǎo)體裝置，其中該半導(dǎo)體裝置還包含多個(gè)存儲(chǔ)單元，且該 第一柵極的柵極寬度介于所述存儲(chǔ)單元的間距的六分之一至三分之一之間。本發(fā)明又提供種快閃電子式可擦除可編程只讀存儲(chǔ)器，其實(shí)施例包含基 底與位于上述基底上的第一柵極。在上述第一柵極的上表面上是第二柵極， 其包含一對(duì)端部延伸至上述基底旁的空間與上述第一柵極的側(cè)壁旁。此外， 上述快閃電子式可擦除可編程只讀存儲(chǔ)器還包括介電層，該介電層具有第一 部分與一對(duì)第二部分，上述第一部分夾在上述第一柵極與上述第二柵極之 間，上述一對(duì)第二部分延伸自上述第一部分，夾在上述基底與上述第二柵極的上述一對(duì)端部之間。如上所述的快閃電子式可擦除可編程只讀存儲(chǔ)器，其中該介電層為復(fù)合 材料的介電層，其還至少包含二氧化物層與夾在其間的氮化物層。如上所述的快閃電子式可擦除可編程只讀存儲(chǔ)器，其中該快閃電子式可 擦除可編程只讀存儲(chǔ)器還包含多個(gè)存儲(chǔ)單元，且該第一柵極的柵極寬度介于 所述存儲(chǔ)單元的間距的六分之一至三分之一之間。另外，本發(fā)明又提供一種雙位快閃電子式可擦除可編程只讀存儲(chǔ)器，其 實(shí)施例包含基底與位于上述基底上的助柵極。在上述助柵極的上表面上是控 制柵極，其包含一對(duì)端部延伸至上述基底旁的空間與上述助柵極的側(cè)壁旁。 還有，上述雙位快閃電子式可擦除可編程只讀存儲(chǔ)器還包括介電層，該介電 層具有第一部分與一對(duì)第二部分，上述第一部分夾在上述助柵極與上述控制 柵極之間，上述一對(duì)第二部分延伸自上述第一部分，夾在上述基底與該控制 柵極的上述一對(duì)端部之間，以此提供雙位的存儲(chǔ)。如上所述的雙位快閃電子式可擦除可編程只讀存儲(chǔ)器，其中該介電層為 復(fù)合材料的介電層，其還包含隧穿層；電荷捕獲層，位于該隧穿層上；以 及阻擋層，位于該電荷捕獲層上。本發(fā)明可以實(shí)現(xiàn)縮減溝道區(qū)長(zhǎng)度，而且可以在有效地隔離雙位的情形 下，提供更短的溝道區(qū)長(zhǎng)度，而實(shí)現(xiàn)編程寫(xiě)入效率的提升，并得以提高裝置 的可靠度。


圖1為剖面圖，顯示傳統(tǒng)的存儲(chǔ)裝置。圖2為曲線圖，顯示圖1所示的存儲(chǔ)裝置運(yùn)作時(shí)的載流子分布。 圖3為剖面圖，顯示本發(fā)明優(yōu)選實(shí)施例的存儲(chǔ)裝置。 圖4A至圖4D為一系列的剖面圖，顯示本發(fā)明的存儲(chǔ)裝置的制造方法。 圖5A至圖5H為一系列的剖面圖，顯示本發(fā)明的存儲(chǔ)裝置的制造方法 的優(yōu)選步驟。其中，附圖標(biāo)記說(shuō)明如下10 存儲(chǔ)單元(電子式可擦除可編程只讀存儲(chǔ)器)12~基底14~源極16~漏極18 氧化硅層20 電荷捕獲層(氮化硅層)21~虛線圓21h 空穴分布21e 電子分布22~氧化硅層23~虛線圓23e 電子分布23h 空穴分布24 柵極100~基底101~源極區(qū)102 漏極區(qū)103 溝道區(qū)110 復(fù)合介電層110L 空間110R 空間111 隧穿層112 電荷捕獲層113 阻擋層114 第一部分114115L 第二部分115L， 第三部分115L" 第三部分U5R 第二部分115R， 第三部分115R" 第三部分120 柵極結(jié)構(gòu)Ul 下柵極(助柵極)121A 坦覆性的導(dǎo)體層122 上柵極(控制柵極)122A 坦覆層122L 端部122R 端部123~介電層125L 空間125R 空間130~掩模層131~介電層132 介電層133~介電層133A 介電質(zhì)間隔物134 預(yù)備開(kāi)口135~預(yù)備開(kāi)口136 柵極開(kāi)口137~空間138~空間140 阻擋層141~開(kāi)口具體實(shí)施方式
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出優(yōu)選實(shí)施例，并配合所附附圖，作詳細(xì)說(shuō)明如下請(qǐng)參考圖3，顯示本發(fā)明優(yōu)選實(shí)施例的存儲(chǔ)單元。上述存儲(chǔ)單元包含基 底100、柵極結(jié)構(gòu)120、與復(fù)合介電層IIO?；譏OO包含半導(dǎo)體材料例如硅、鍺、硅鍺、化合物半導(dǎo)體、或其他已知的半導(dǎo)體材料?；譏OO包含源極101、漏極102、與二者之間的溝道區(qū) 103。柵極結(jié)構(gòu)120位于基底IOO上，具有上柵極122與下柵極121。在本實(shí) 施例中，柵極結(jié)構(gòu)120位于溝道區(qū)103上。上柵極122與下柵極121的材質(zhì) 通常是導(dǎo)體材料例如為摻雜的多晶硅、金屬、金屬硅化物、上述的組合、或 其它導(dǎo)體材料。復(fù)合介電層IIO位于基底IOO上。更詳細(xì)一點(diǎn)，上柵極122 是位于下柵極121的上表面上，還包含端部122L與122R延伸至基底100 旁的空間125L及125R與下柵極121的側(cè)壁旁。在實(shí)例中，空間125L及125R 低于下柵極121的上表面、且在基底100的附近。復(fù)合介電層110包含第一部分114與一對(duì)第二部分115R與115L，第一 部分114是在第二部分115R與115L不同的水平面上，而第二部分115R與 115L連接在第一部分114的兩側(cè)。在本實(shí)例中，第一部分114夾在下柵極 121與上柵極122之間，且該對(duì)第二部分115R與115L自第一部分114延伸 出來(lái)，而夾于基底100與上柵極122的該對(duì)端部122R、 122L之間。另外， 一對(duì)第三部分115R，與115L，還可自該對(duì)第二部分115R與115L延伸出來(lái)， 而圍繞上柵極122的端部122R與122L的側(cè)壁。因此，在實(shí)例中，下柵極 121可作為助柵極，其位于溝道區(qū)103的一部分上，并窄于作為快閃電子式 可擦除可編程只讀存儲(chǔ)器的控制柵極的上柵極122。在本實(shí)施例中，第二部分115R與115L是位于實(shí)質(zhì)上相同的水平面上， 且上柵極122的端部122L與122R延伸至空間125L及125R中，而覆蓋下 柵極121的兩側(cè)。在某些實(shí)施例中，復(fù)合介電層110完全覆蓋下柵極121與 溝道區(qū)103;在另一實(shí)施例中，溝道區(qū)103的一部分可凸起或凹入，而使其 上的第二部分115R與U5L在不同的水平面上；在又另一實(shí)施例中，溝道區(qū) 103的一部分可凸起，而使其上的第二部分115R與115L的其中之一與第一 部分114是位于實(shí)質(zhì)上相同的水平面上，而另一個(gè)則位于不同的水平面上。 在實(shí)例中，溝道區(qū)103的凸起部分可作為下柵極121的替代物。在另一實(shí)施例中，如以下所述，下柵極121作為助柵極，其優(yōu)選為導(dǎo)體，例如為包含摻雜的多晶硅、金屬、金屬硅化物、上述的組合、或其它導(dǎo)體材料，因此需要將介電層123置于溝道區(qū)103與下柵極121之間。因此，介電 層123優(yōu)選窄于溝道區(qū)103，并置于溝道區(qū)103上而作為柵介電層，而復(fù)合 介電層110則位于下柵極121與基底100特別是溝道區(qū)103上。因此，第一 部分114與下柵極121對(duì)準(zhǔn)。還有，上柵極122則寬于下柵極121，并位于 復(fù)合介電層110上。復(fù)合介電層110可再延伸至上柵極122的兩側(cè)，并可捕獲例如電子或空 穴等載流子于其中，而使得本發(fā)明的半導(dǎo)體裝置能作為存儲(chǔ)裝置。在本實(shí)施 例中，復(fù)合介電層110包含隧穿層lll、電荷捕獲層112，位于隧穿層lll 上，以及阻擋層113，位于電荷捕獲層112上。因此，電荷捕獲層112是夾 于隧穿層111與阻擋層113之間，且其材料或組成不同于隧穿層111。在某 些情況中，復(fù)合介電層IIO可包含更多層且包含隧穿層111、電荷捕獲層112、 與阻擋層113。在某些實(shí)施例中，電荷捕獲層112為氮化物層，而隧穿層111 與阻擋層113則為氧化物層；在另一實(shí)施例中，隧穿層111、電荷捕獲層112、 與阻擋層113則為組成互異的氮化物層。在對(duì)本發(fā)明的存儲(chǔ)裝置進(jìn)行編程寫(xiě) 入時(shí)，例如電子則被第二部分115R與115L中的電荷捕獲層112所捕獲，分 別成為其右位與左位。受益于第二部分115R與115L的其中之一或之二與第 一部分114位于不同的水平面，而以此有效地隔離兩個(gè)位，即使柵極結(jié)構(gòu)120 的寬度或溝道區(qū)103的長(zhǎng)度縮減至納米等級(jí)，仍可避免發(fā)生在公知存儲(chǔ)單元 的位"統(tǒng)一"的問(wèn)題并使其不再發(fā)生。例如，在半導(dǎo)體制造工藝中，"半間 距"(F)是指在存儲(chǔ)裝置芯片中的存儲(chǔ)單元之間的距離的一半，而下柵極121 的寬度可介于F值的三分之一至三分之二，也就是上述存儲(chǔ)單元的間距(pitch) 的六分之一至三分之一之間。如前所述，當(dāng)下柵極121為導(dǎo)體時(shí)，在對(duì)本發(fā)明的存儲(chǔ)裝置進(jìn)行編程寫(xiě) 入及擦除時(shí)，則下柵極121作為柵極結(jié)構(gòu)120的助柵極，而上柵極122則作 為其控制柵極。例如對(duì)右位進(jìn)行編程寫(xiě)入，編程寫(xiě)入電壓作用在下柵極(助柵極)121、上 柵極(控制柵極)122、與漏極區(qū)102，因此熱電子便注入右邊的第二部分115R 中的電荷捕獲層112之中并為其所捕獲。與此對(duì)應(yīng)的是溝道區(qū)103的位于被 捕獲電荷下方的部分的臨界電壓隨著注入電荷捕獲層112中的電子數(shù)量的增加而增加。作用在上柵極(控制柵極)122的編程寫(xiě)入電壓高于作用在下柵極 (助柵極)121上的，因此對(duì)右邊的第二部分115R的電荷注入會(huì)較有效率。例如，作用在下柵極(助柵極)121的編程寫(xiě)入電壓優(yōu)選為1~2V，而作用在上柵 極(控制柵極)122的編程寫(xiě)入電壓優(yōu)選為8-10V。另外，作用在漏極區(qū)102 的編程寫(xiě)入電壓則優(yōu)選為3~5V。同樣地，對(duì)左位進(jìn)行編程寫(xiě)入，編程寫(xiě)入電壓作用在下柵極(助柵極)121、 上柵極(控制柵極)122、與源極區(qū)101，因此熱電子便注入左邊的第二部分 115L中的電荷捕獲層112之中并為其所捕獲。溝道區(qū)103的位于被捕獲電荷 下方的部分的臨界電壓隨著注入電荷捕獲層112中的電子數(shù)量的增加而增 加。作用在上柵極(控制柵極)122的編程寫(xiě)入電壓高于作用在下柵極(助柵 極)121上的電壓，因此對(duì)左邊的第二部分115L的電荷注入會(huì)較有效率。例 如，作用在下柵極(助柵極)121的編程寫(xiě)入電壓優(yōu)選為1~2V，而作用在上柵 極(控制柵極)122的編程寫(xiě)入電壓優(yōu)選為8 10V。另外，作用在源極區(qū)101 的編程寫(xiě)入電壓則優(yōu)選為3~5V。例如對(duì)右位進(jìn)行擦除，擦除技術(shù)同時(shí)將負(fù)電位作用在下柵極(助柵極)121 與上柵極(控制柵極)122、正電位作用在漏極區(qū)102，而使來(lái)自漏極區(qū)102的 空穴經(jīng)由隧穿層111流入電荷捕獲層112之中并與為其所捕獲的電子結(jié)合。 作用在上柵極(控制柵極)122的電位差高于作用在下柵極(助柵極)121上的電 壓。例如，作用在下柵極(助柵極)121的擦除電壓優(yōu)選為-l -2V，而作用在上 柵極(控制柵極)122的擦除電壓優(yōu)選為-5 -8V。另夕卜，作用在漏極區(qū)102的擦 除電壓則優(yōu)選為3~5V。與圖2所示的公知存儲(chǔ)裝置的電子分布23e及空穴 分布23h相比，在本發(fā)明中，受益于作用在下柵極(助柵極)121的擦除電壓 將右邊的第二部分115R中的空穴分布左移，而使其與編程寫(xiě)入所造成的電 子分布相符，因此電荷捕獲層112所捕獲的電子，可與在對(duì)本發(fā)明的存儲(chǔ)裝 置進(jìn)行擦除時(shí)所注入的空穴實(shí)質(zhì)上完全結(jié)合，而避免或減少電荷捕獲層112 中的電荷累積的情形，而因此改善裝置可靠度。對(duì)左位則以同樣的方式進(jìn)行擦除，除了正電位作用在源極區(qū)101、而非 作用在漏極區(qū)102之外。作用在上柵極(控制柵極)122的電位差高于作用在 下柵極(助柵極)121的。例如，作用在下柵極(助柵極)121的擦除電壓優(yōu)選為 -1 -2V，而作用在上柵極(控制柵極)122的擦除電壓優(yōu)選為-5 -8V。另夕卜，作用在源極區(qū)101的擦除電壓則優(yōu)選為3~5V。與圖2所示的公知存儲(chǔ)裝置的電子分布21e及空穴分布21h相比，在本發(fā)明中，受益于作用在下柵極(助柵 極)121的擦除電壓將左邊的第二部分115L中的空穴分布右移，而使其與編 程寫(xiě)入所造成的電子分布相符，因此電荷捕獲層112所捕獲的電子，可與在 對(duì)本發(fā)明的存儲(chǔ)裝置進(jìn)行擦除時(shí)所注入的空穴實(shí)質(zhì)上完全結(jié)合，而避免或減 少電荷捕獲層112中的電荷累積的情形，而因此改善裝置可靠度。請(qǐng)參考圖4A 圖4D，為一系列的剖面圖，顯示本發(fā)明的存儲(chǔ)裝置的制 造方法。在圖4A中，提供基底100，然后形成下柵極(助柵極)121的圖形于基底 100上。在某些情況中，當(dāng)下柵極(助柵極)121是導(dǎo)體時(shí)，介電層123是在形 成下柵極(助柵極)121之前，就形成于基底100上；在某些情況中，下柵極(助 柵極)121作為本發(fā)明的存儲(chǔ)裝置的柵極，而介電層123則成為柵介電層。因 此，以傳統(tǒng)的柵極制造工藝來(lái)形成下柵極(助柵極)121與介電層123的圖形。 例如以對(duì)基底100進(jìn)行氧化、化學(xué)氣相沉積(chemical vapor deposition; CVD) 法、或其他方法，將介電層123形成于基底100上；接下來(lái)以物理氣相沉積 (physical vapor deposition; PVD)、化學(xué)氣相沉積法、電鍍、無(wú)電化學(xué)鍍 (elec加lessplating)、或其它方法，將用以形成下柵極(助柵極)121的導(dǎo)體材料 形成于整個(gè)基底100上；然后，將用以形成下柵極(助柵極)121的導(dǎo)體材料 與介電層123圖形化。另一方面，關(guān)于包含下柵極(助柵極)121與介電層123 的圖形的形成方法，優(yōu)選為使用后文針對(duì)圖5A至圖5H所作敘述中的方法。 在其他的情況中，系通過(guò)對(duì)基底100進(jìn)行圖形化、或是以外延生長(zhǎng)的方法形 成半導(dǎo)體材料于基底100，而形成下柵極(助柵極)121的圖形。在圖4A中，掩模層130形成于基底100上，然后將掩模層130圖形化， 使其包含柵極開(kāi)口 136，其暴露下柵極(助柵極)121的上表面及至少一側(cè)壁、 與基底100的一部分。在本實(shí)施例中，柵極開(kāi)口 136包含空間137與138， 空間137與138暴露下柵極(助柵極)121的兩側(cè)及其對(duì)應(yīng)的基底100。在某些 情況中，如同下文針對(duì)圖5A至圖5H所作敘述，掩模層130的形成優(yōu)選為 早于用以形成下柵極(助柵極)121的導(dǎo)體材料與介電層123的形成；而在某 些情況中，是在形成上述導(dǎo)體材料或介電層123之后才形成。在圖4B中，復(fù)合介電層110包含第一部分114，以及延伸自第一部分114的一對(duì)第二部分115R與115L、與一對(duì)第三部分115R"與115L"，復(fù)合 介電層110順應(yīng)性地形成于柵極開(kāi)口 136的側(cè)壁、暴露的基底100、與暴露 的下柵極(助柵極)121及介電層123上。具體而言，隧穿層lll、電荷捕獲層 112、與阻擋層113依序以例如化學(xué)氣相沉積或其它方法所形成。接下來(lái)，在柵極開(kāi)口 136中填入導(dǎo)體材料，來(lái)作為圖4D所示的上柵極(控 制柵極)122。請(qǐng)注意繪示于圖4C與圖4D圖的步驟是舉例說(shuō)明，而不能作為 本發(fā)明的限制。本領(lǐng)域技術(shù)人員可以了解可使用其他不同方法來(lái)達(dá)成圖4D 所示的上柵極(控制柵極)122的形成。在圖4C中，坦覆層122A形成于基底100上并完全覆蓋柵極開(kāi)口 136。 坦覆層122A包含導(dǎo)體材料例如摻雜多晶硅、金屬、金屬硅化物、上述之組 合、或其它導(dǎo)體材料。在圖4D中，通過(guò)例如等向性蝕刻、化學(xué)機(jī)械研磨(chemical mechanical polishing; CMP)、上述的組合、或其它方法，將位于柵極開(kāi)口 136以外的坦 覆層122A移除。另外，亦可將位于柵極開(kāi)口 136以外的復(fù)合介電層110移 除。留在柵極開(kāi)口 136中的坦覆層122A則作為上柵極(控制柵極)122。最后，通過(guò)例如選擇性蝕刻、化學(xué)性剝除、或其他方法，將掩模層130 移除，而下柵極(助柵極)121、上柵極(控制柵極)122、介電層123、與復(fù)合介 電層110則成為圖3所示的柵極結(jié)構(gòu)120，并在其兩側(cè)留下暴露出部分基底 100的空間110L、 110R。另外，圖3所示，以已知的離子布植工藝，在柵極 結(jié)構(gòu)120兩側(cè)的基底100植入離子而形成源極101與漏極102。因此，系完 成圖3所示的本發(fā)明之存儲(chǔ)裝置。在某些情況中，包含下柵極(助柵極)121與介電層123的上述圖形的形 成，優(yōu)選為使用繪示于圖5A 圖5H的方法。在上述方法中，系僅使用一道 光刻掩模，因此可控制圖3所示的溝道區(qū)103的溝道長(zhǎng)度并使其最小化，且 得以降低本發(fā)明的存儲(chǔ)裝置的制造成本。例如，通過(guò)使用上述方法，溝道區(qū) 103的溝道長(zhǎng)度可縮小至納米尺度。在圖5A中，提供基底IOO，接下來(lái)依序形成介電層132于基底100上、 形成介電層131于介電層132上。介電層131與132作為掩模層130，其形 成方法可以是例如化學(xué)氣相沉積法、旋轉(zhuǎn)涂布法、或其它方法。可適當(dāng)?shù)剡x 擇介電層131與132的性質(zhì)，其前提只有在后續(xù)蝕刻介電層131的步驟中，介電層132可作為其蝕刻停止層；以及在后續(xù)蝕刻介電層132的步驟中，介電層131可作為其蝕刻掩模。在某些情況中，掩模層130可包含更多層的結(jié)構(gòu)。在圖5B中，將介電層131圖形化，而形成預(yù)備開(kāi)口 134于其中，而暴 露部分的介電層132。預(yù)備開(kāi)口 134的寬度對(duì)應(yīng)于圖3所示的柵極結(jié)構(gòu)120 的寬度。例如，阻擋層140形成于介電層131上，接下來(lái)將含有預(yù)備開(kāi)口 134 的圖形的光刻掩模(未示出)置于阻擋層140的上方，然后經(jīng)由上述光刻掩模 使阻擋層140曝光，而接著移除上述光刻掩模，并對(duì)阻擋層140施以顯影、 烘烤，以在其中形成開(kāi)口 141。以阻擋層140為蝕刻掩模、并以介電層132 為蝕刻停止層，對(duì)介電層131進(jìn)行蝕刻，因此蝕刻工藝會(huì)實(shí)質(zhì)上止于介電層 132，而形成預(yù)備開(kāi)口 134，而完成介電層131的圖形化。下一步，在預(yù)備開(kāi)口 134的至少一側(cè)壁上與暴露的介電層132的一部分 上形成如圖5D所示的至少一個(gè)介電質(zhì)間隔物133A。在本實(shí)施例中，在預(yù)備 開(kāi)口 134的各側(cè)壁上與暴露的介電層132的一部分上形成多個(gè)介電質(zhì)間隔物 133A。請(qǐng)注意示出于圖5C與圖5D的步驟是舉例說(shuō)明，而不能作為對(duì)本發(fā) 明的限制。本領(lǐng)域技術(shù)人員當(dāng)可了解可使用其它不同方法來(lái)形成圖5D所示 的介電質(zhì)間隔物133A。在圖5C中，以例如化學(xué)氣相沉積法等方法，在介電層131與暴露的介 電層132上形成介電層133?？蛇m當(dāng)?shù)剡x擇介電層133的性質(zhì)，其前提只有 在后續(xù)蝕刻介電層133的步驟中，介電層131與132可作為其蝕刻停止層； 以及在后續(xù)蝕刻介電層133的步驟中，介電層131可作為其蝕刻掩模。在圖5D中，以介電層131與132作為蝕刻掩模，對(duì)介電層133進(jìn)行等 向性蝕刻，而留下位于預(yù)備開(kāi)口 134的各側(cè)壁上的介電質(zhì)間隔物133A。圖3 中所示的下柵極(助柵極)121的寬度取決于介電質(zhì)間隔物133A的間距。在圖5E中，例如以介電質(zhì)間隔物133A與介電層131為蝕刻掩模，通過(guò) 蝕刻的工藝將暴露的介電層132移除。此蝕刻工藝實(shí)質(zhì)上停止于基底100上， 而在介電層132中形成預(yù)備開(kāi)口 135，而暴露出基底100。接下來(lái)，將介電層123形成于暴露的基底100上，并將下柵極(助柵極)121 形成于介電層123上，而形成如圖5G所示的結(jié)構(gòu)。請(qǐng)注意圖5F與圖5G所 示出的步驟是舉例說(shuō)明，而不能作為對(duì)本發(fā)明的限制。本領(lǐng)域技術(shù)人員當(dāng)可了解可使用其它不同方法來(lái)達(dá)成圖5G所示的介電層123與下柵極(助柵 極)121的形成。在圖5F中，介電層123形成于暴露的基底100上。在本實(shí)施例中，通 過(guò)對(duì)暴露的基底100施以氧化來(lái)形成介電層123;在另一實(shí)施例中，可通過(guò) 其它選擇性的沉積方法，將介電層123形成于暴露的基底100上；在另一實(shí) 施例中，可順應(yīng)性地將介電層123形成于暴露的基底100、介電層131及132、 與介電質(zhì)間隔物133A上，而可在后續(xù)步驟中，將位于介電層131及132、 與介電質(zhì)間隔物133A上的介電層123移除。然后，將坦覆性的導(dǎo)體層121A形成于介電層131上，并覆蓋預(yù)備開(kāi)口 134與135。其后，以例如蝕刻的方法，將預(yù)備開(kāi)口 135之外的坦覆性的導(dǎo) 體層121A移除。在某些情況中，上述蝕刻步驟可實(shí)質(zhì)上停止于介電層131 及132、與介電質(zhì)間隔物133A上，而形成下柵極(助柵極)121;在某些情況 中，通過(guò)上述蝕刻步驟可同時(shí)移除前步驟可能殘留的物質(zhì)，例如上述位于介 電層131及132、與介電質(zhì)間隔物133A上的介電層123。在圖5G中，使用例如蝕刻等方法，并以介電層131為蝕刻掩模，將介 電質(zhì)間隔物133A及其下的介電層132移除。因此，完成了圖4A所示的柵 極開(kāi)口 136。接下來(lái)則進(jìn)行上述圖4A 圖4D圖所示出的步驟，而所得的介 電層131與132在該工藝中作為掩模層130。如上所述，僅僅在圖5B所描繪的步驟中，使用唯一的光刻掩模，因此 可精確控制圖3所示的溝道區(qū)103的溝道區(qū)長(zhǎng)度并使其最小化，且可降低本 發(fā)明的存儲(chǔ)裝置的制造成本，并提升其集成度。通過(guò)上述本發(fā)明的存儲(chǔ)裝置及其制造方法，可以實(shí)現(xiàn)縮減溝道區(qū)長(zhǎng)度、 避免因?yàn)樯鲜鰷系绤^(qū)長(zhǎng)度的縮減而造成位的"統(tǒng)一"，而得以在有效地隔離 雙位的情形下，提供更短的溝道區(qū)長(zhǎng)度，而實(shí)現(xiàn)編程寫(xiě)入效率的提升，并得 以提高裝置的可靠度。雖然本發(fā)明已以?xún)?yōu)選實(shí)施例公開(kāi)如上，然其并非用以限定本發(fā)明，本領(lǐng) 域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許變更與修飾，因此 本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
權(quán)利要求
1. 一種半導(dǎo)體裝置，包含基底；第一柵極，位于該基底上；第二柵極，位于該第一柵極的上表面上，該第二柵極具有延伸至該基底旁的空間與該第一柵極的側(cè)壁旁的多個(gè)端部；以及介電層，具有第一部分，夾在該第一柵極與該第二柵極之間；以及多個(gè)第二部分，延伸自該第一部分，夾在該基底與該第二柵極的端部之間。
2. 如權(quán)利要求1所述的半導(dǎo)體裝置，其中該介電層為復(fù)合材料的介電 層，其還包含隧穿層；電荷捕獲層，位于該隧穿層上；以及 阻擋層，位于該電荷捕獲層上。
3，如權(quán)利要求1所述的半導(dǎo)體裝置，其中該介電層為復(fù)合材料的介電 層，其還至少包含二氧化物層與夾在其間的氮化物層。
4. 如權(quán)利要求1所述的半導(dǎo)體裝置，其中該半導(dǎo)體裝置還包含多個(gè)存儲(chǔ) 單元，且該第一柵極的柵極寬度介于所述存儲(chǔ)單元的間距的六分之一至三分 之一之間。
5. —種快閃電子式可擦除可編程只讀存儲(chǔ)器，包含 基底；第一柵極，位于該基底上；第二柵極，位于該第一柵極的上表面上，該第二柵極包含一對(duì)端部，延 伸至該基底旁的空間與該第一柵極的側(cè)壁旁；以及 介電層，具有第一部分，夾在該第一柵極與該第二柵極之間；以及 一對(duì)第二部分，延伸自該第一部分，夾在該基底與該第二柵極的該 對(duì)端部之間。
6. 如權(quán)利要求5所述的快閃電子式可擦除可編程只讀存儲(chǔ)器，其中該介電層為復(fù)合材料的介電層，其還包含-隧穿層；電荷捕獲層，位于該隧穿層上；以及 阻擋層，位于該電荷捕獲層上。
7. 如權(quán)利要求5所述的快閃電子式可擦除可編程只讀存儲(chǔ)器，其中該介 電層為復(fù)合材料的介電層，其還至少包含二氧化物層與夾在其間的氮化物 層。
8. 如權(quán)利要求5所述的快閃電子式可擦除可編程只讀存儲(chǔ)器，其中該快 閃電子式可擦除可編程只讀存儲(chǔ)器還包含多個(gè)存儲(chǔ)單元，且該第一柵極的柵 極寬度介于所述存儲(chǔ)單元的間距的六分之一至三分之一之間。
9. 一種雙位快閃電子式可擦除可編程只讀存儲(chǔ)器，包含-基底；助柵極，位于該基底上；控制柵極，位于該助柵極的上表面上，該控制柵極包含延伸至該基底旁 的空間與該助柵極的側(cè)壁旁的一對(duì)端部，；以及 介電層，具有第一部分，夾在該助柵極與該控制柵極之間；及 一對(duì)第二部分，延伸自該第一部分，夾在該基底與該控制柵極的該 對(duì)端部之間，以提供雙位的存儲(chǔ)。
10. 如權(quán)利要求9所述的雙位快閃電子式可擦除可編程只讀存儲(chǔ)器，其 中該介電層為復(fù)合材料的介電層，其還包含隧穿層；電荷捕獲層，位于該隧穿層上；以及 阻擋層，位于該電荷捕獲層上。
全文摘要
本發(fā)明公開(kāi)一種存儲(chǔ)裝置及其制造方法。上述存儲(chǔ)裝置包含基底；和第一柵極，位于上述基底上。在上述第一柵極的上表面上的是第二柵極，上述第二柵極具有延伸至上述基底旁的空間與上述第一柵極的側(cè)壁旁的多個(gè)端部。另外，介電層，具有第一部分，夾在上述第一柵極與上述第二柵極之間；以及多個(gè)第二部分，延伸自上述第一部分，夾在上述基底與上述第二柵極的端部之間。本發(fā)明可以實(shí)現(xiàn)縮減溝道區(qū)長(zhǎng)度，而且可以在有效地隔離雙位的情形下，提供更短的溝道區(qū)長(zhǎng)度，而實(shí)現(xiàn)編程寫(xiě)入效率的提升，并得以提高裝置的可靠度。
文檔編號(hào)H01L29/423GK101266998SQ20071014373
公開(kāi)日2008年9月17日 申請(qǐng)日期2007年8月2日 優(yōu)先權(quán)日2007年3月15日
發(fā)明者李自強(qiáng) 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司