專利名稱：電子部件、其制造方法、其安裝結構及其評價方法
技術領域：
本發(fā)明涉及電子部件、該電子部件的制造方法、該電子部件的安裝結構及該電子部件的評價方法。
背景技術：
已知有利用各向異性導電膜將具有兩個端子電極的表面組裝型的電子部件安裝在電路基板上的技術(例如，參照日本特開平9-326326號公報)。各向異性導電膜是將導電性粒子分散于膜狀的絕緣性粘結劑中的膜。通過在電路基板與電子部件的端子電極之間夾住各向異性導電膜而加熱同時加壓，而利用進入電路基板與端子電極之間的球形的導電性粒子使電路基板與端子電極之間電連接。
但是，如日本特開平9-326326號公報所記載的那樣，在利用導電性粒子使電路基板與電子部件的端子電極電連接的情況下，連接電阻有偏差(variation)。電子部件所具有的端子電極數越多，連接電阻的偏差越大。
發(fā)明內容
本發(fā)明是為了解決上述問題而做出的，目的在于提供可以減小利用導電性粒子安裝在電路基板上時的連接電阻的偏差的電子部件及該電子部件的制造方法。此外，本發(fā)明的目的還在于提供可以減小利用導電性粒子安裝于電路基板上時連接電阻的偏差的電子部件的安裝結構。
此外，對于利用導電性粒子安裝于基板上的電子部件，還沒有關于連接電阻的評價方法。于是，本發(fā)明的目的還在于提供關于利用導電性粒子安裝于電路基板上時的連接電阻的電子部件的評價方法。
本發(fā)明者經過研究發(fā)現，如果在端子電極與電路基板之間存在導電性粒子沒有被壓扁的區(qū)域，則由于在該區(qū)域發(fā)生電連接不良，因此產生連接電阻的偏差。于是，本發(fā)明者針對使導電性粒子更可靠地被壓扁的方法進行了研究，完成了本發(fā)明。
本發(fā)明相關的電子部件具備具有至少一個平面的素體以及形成于素體的平面上且通過導電性粒子電連接于電路基板的端子電極，以素體的平面為基準面，下述區(qū)域中的與電路基板相對的外表面在基準面上的投影面積相對于端子電極的與電路基板相對的外表面在基準面上的投影面積的比例為10％以上，上述區(qū)域是使得端子電極距離基準面的高度在該高度的最大值減去導電性粒子的直徑所得的值以上的區(qū)域。
在本發(fā)明相關的電子部件中，由于相對于端子電極的與電路基板相對的外表面在基準面上的投影面積，在上述區(qū)域中的與電路基板相對的外表面在基準面上的投影面積的比例為10％以上，因此與電路基板相對的外表面具有對應于導電性粒子的直徑的平坦度。因此，端子電極與電路基板之間的導電性粒子更可靠地被壓扁，端子電極與電路基板通過導電性粒子被可靠地電連接。因此，可以抑制利用導電性粒子安裝時的電連接不良，可以減小連接電阻的偏差。
優(yōu)選，具備3個以上的端子電極，且在3個以上的端子電極中的至少3個端子電極中，上述投影面積的比例為10％以上。在這種情況下，在至少3個的端子電極中，電連接不良被抑制。其結果是可以減小連接電阻的偏差。
本發(fā)明相關的電子部件的制造方法包括準備工序，準備具有至少1個平面的素體；形成工序，將通過導電性粒子電連接于電路基板的端子電極形成于素體的平面上，使得將素體的平面作為基準面時，下述區(qū)域中的與電路基板相對的外表面在基準面上的投影面積相對于端子電極的與電路基板相對的外表面在基準面上的投影面積的比例為10％以上，上述區(qū)域是使得端子電極距離基準面的高度在該高度的最大值減去導電性粒子的直徑所得的值以上的區(qū)域。
本發(fā)明相關的電子部件的制造方法中，在形成工序中，形成端子電極，使得相對于端子電極的與電路基板相對的外表面在基準面上的投影面積，在上述區(qū)域中的與電路基板相對的外表面在基準面上的投影面積的比例為10％以上，因此，與電路基板相對的外表面具有對應于導電性粒子的直徑的平坦度。因此，端子電極與電路基板之間的導電性粒子被更可靠地壓扁，且端子電極與電路基板通過導電性粒子被可靠地電連接。因此，可以制造抑制了利用導電性粒子安裝時的電連接不良并降低了連接電阻的偏差的電子部品。
優(yōu)選，上述形成工序包括賦予工序，在素體的平面上賦予導電膏的賦予工序；平坦化工序，使被賦予的導電膏的外表面平坦化，以使得，將素體的平面作為基準面，下述區(qū)域中的與電路基板相對的外表面在基準面上的投影面積相對于端子電極的與電路基板相對的外表面在基準面上的投影面積的比例為10％以上，上述區(qū)域是使得端子電極距離基準面的高度在該高度的最大值減去導電性粒子的直徑所得的值以上的區(qū)域；燒接工序，燒接被平坦化的導電膏，形成端子電極。在形成端子電極時，由于使被賦予的導電膏的外表面平坦化，所以可以簡便地形成具有對應于導電性粒子的直徑的平坦度的端子電極。
優(yōu)選，在上述準備工序中，準備還具有與平面相對的平面的素體作為素體，在上述賦予工序中，在2個平面中的至少一個平面上賦予導電膏，在上述平坦化工序中，通過用與基準面平行配置的2塊金屬板夾住該導電膏并在垂直于基準面的方向上加壓，使外表面平坦化。在平坦化工序中，由于通過用與基準面平行配置的2塊金屬板夾住導電膏并加壓而使外表面平坦化，所以能夠更簡便且可靠地形成具有對應于導電性粒子的直徑的平坦度的外表面。
本發(fā)明相關的電子部件的安裝結構具備電路基板；具有至少一個平面的素體；以及具備形成于素體的平面上的端子電極的電子部件，端子電極在使素體的平面與電路基板相對的狀態(tài)下，通過導電性粒子電連接于電路基板，并且，以素體的平面為基準面，下述區(qū)域中的與電路基板相對的外表面在基準面上的投影面積相對于端子電極的與電路基板相對的外表面在基準面上的投影面積的比例為10％以上，上述區(qū)域是使得端子電極距離基準面的高度在該高度的最大值減去導電性粒子的直徑所得的值以上的區(qū)域。
在發(fā)明相關的電子部件的安裝結構中，由于相對于端子電極的與電路基板相對的外表面在基準面上的投影面積，在上述區(qū)域中的與電路基板相對的外表面在基準面上的投影面積的比例為10％以上，因此與電路基板相對的外表面具有與導電性粒子的直徑相對應的平坦度。因此，端子電極與電路基板之間的導電性粒子更可靠地被壓扁，且端子電極與電路基板通過導電性粒子被可靠地電連接。因此，由于利用導電性粒子進行安裝時的不良電連接被抑制，可以減小連接電阻得偏差而安裝電子部件。
本發(fā)明相關的電子部件的評價方法，是評價電子部件的連接電阻的評價方法，該電子部件具備，具有至少一個平面的素體，以及形成于素體的平面上且通過導電性粒子電連接于電路基板上的端子電極，是根據將素體的平面作為基準面，相對于端子電極的與電路基板相對的外表面在基準面上的投影面積，端子電極距離基準面的高度在從該高度的最大值減去導電性粒子的直徑所得的值以上的區(qū)域中的與電路基板相對的外表面在基準面上的投影面積的比例而進行連接電阻的評價。
在本發(fā)明相關的電子部件的評價方法中，由于是根據相對于端子電極的與電路基板相對的外表面在基準面上的投影，在上述區(qū)域中的與電路基板相對的外表面在基準面上的投影的比例而進行電子部件的連接電阻的評價，因此可以根據對應于導電性粒子的直徑的平坦度而進行電子部件的連接電阻的評價。即，通過導電性粒子將端子電極接合在電路基板上時，可以針對導電性粒子的容易壓扁性進行準確的評價。因此，可以進行利用導電性粒子安裝時的電子部件中的連接電阻的評價。
根據本發(fā)明，可以提供減小了利用導電性粒子安裝于電路基板上時的連接電阻的偏差的電子部件以及該電子部件的制造方法。此外，還可以提供減小了利用導電性粒子安裝于電路基板上時的連接電阻的電子部件的安裝結構。此外，還可以提供關于利用導電性粒子安裝于電路基板上時的連接電阻的電子部件的評價方法。
由以下的詳細說明和僅以示例方式給出的附圖，可以更全面地理解本發(fā)明，但這些不能被認為是對本發(fā)明的限制。
本發(fā)明進一步的應用范圍從以下的詳細說明中可以變得更清楚。但應理解的是這些詳細的說明和具體的實施例，雖然表示本發(fā)明的優(yōu)選方式，但只是以示例方式給出的，因為根據這些詳細說明，在本發(fā)明的精神和范圍內的各種變化和修改對本領域技術人員而言是顯而易見的。
圖1為本實施方式相關的電子部件的平面圖。
圖2為本實施方式相關的電子部件的截面圖。
圖3為表示本實施方式相關的電子部件的安裝結構的示意圖。
圖4為表示本實施方式相關的電子部件的制造方法的流程圖。
圖5為表示本實施方式相關的電子部件的制造方法的圖。
圖6為表示本實施方式相關的電子部件的制造方法的圖。
圖7為表示金屬平板的表面粗糙度的表。
圖8為表示對比較例的試驗結果的表。
圖9為表示對實施例的試驗結果的表。
具體實施例方式
以下，參照附圖詳細說明實施本發(fā)明的最佳方式。在此，在圖的說明中，對同一要素標記同一符號，省略重復的說明。
對本實施方式相關的電子部件及電子部件的安裝結構進行說明。圖1為本實施方式相關的電子部件的平面圖。圖2為本實施方式相關的電子部件的截面圖。本實施方式相關的電子部件1為具備素體10及多個(在本實施方式中為8個)端子電極20的表面組裝型部件。
素體10形成為大致呈長方體形狀，具備相互相對的平面11及平面12、垂直于平面11及平面12且相互相對的2個端面、以及垂直于平面11和平面12以及2個端面且相互相對的側面13及側面14而構成。素體10具有電連接于端子電極20且配置于內部的各種導體圖形，構成電容器或線圈等。例如，素體10可以通過層疊印刷有導體圖形的電介體層或絕緣體層而形成。
四個端子電極20配置于側面13側，四個端子電極20配置于側面14側。各端子電極20具有形成于平面11的部分21；形成于平面12的部分23；以及連接部分21及部分23而形成于側面13或側面14上的部分25。
四個部分21，沿著平面11上的側面13側的邊緣，以相互電絕緣的狀態(tài)配置。四個部分21，沿著平面11上的側面14側的邊緣，以相互電絕緣的狀態(tài)配置。四個部分23，沿著平面12上的側面13側的邊緣，以相互電絕緣的狀態(tài)配置。四個部分23，沿著平面12上的側面14側的邊緣，以相互電絕緣的狀態(tài)配置。
四個部分25，將相互對應的部分21和部分23物理連接且電連接，在側面13上以相互電絕緣的狀態(tài)配置。四個部分25，將相互對應的部分21和部分23物理連接且電連接，在側面14上以相互電絕緣的狀態(tài)配置。
圖3為表示本實施方式相關的電子部件的安裝結構的示意圖。在電路基板40上安裝有電子部件1。具體地說，電子部件1為，端子電極20上的平面11和平面12的任一側(在本實施方式中為12側)的外表面27通過各向異性導電膜30而被安裝在電路基板40上。在圖3中，表示了以垂直于平面11、12且平行于側面13、14的平面切斷電路基板40及電子部件1而得到的截面結構。
電路基板40具備基板41以及8個焊盤電極43。8個焊盤電極43對應于電子部件1的8個端子電極20的部分23而在基板41上被配置成兩列。一列焊盤電極43與形成于電子部件1的一個側面13側的端子電極20物理連接且電連接。另一列焊盤電極43與形成于電子部件1的另一個側面14側的端子電極20物理連接且電連接。
各向異性導電膜30具備粘結劑31及分散于粘結劑31中的導電性粒子33。粘結劑31為形成為帶狀的電絕緣性的粘結劑。粘結劑31為環(huán)氧系樹脂。導電性粒子33是以Ni或Au等導電性金屬涂布大致呈球狀的樹脂而形成的大致呈球狀的粒子。
在電路基板40的焊盤電極43與端子電極20的外表面27之間夾著各向異性導電膜30并加熱，同時在與外表面27垂直且使焊盤電極和外表面27與基板41的主面垂直的方向上加壓，由此使焊盤電極43與外表面27相連接。即，利用粘結劑31使焊盤電極43與外表面27相接合。
在進入焊盤電極43與外表面27之間的導電性粒子33被壓扁而被焊盤電極43與外表面27夾住的狀態(tài)下，焊盤電極43與外表面27相接合。由于焊盤電極43與外表面27之間被壓扁的導電性粒子33的反作用力，使導電性粒子33分別與焊盤電極43及外表面27物理連接并電連接，從而使焊盤電極43與外表面27電連接。
即，在使素體10的平面12與電路基板40相對的狀態(tài)下，8個端子電極20通過導電性粒子33而與電路基板40電連接。即，平面12側的外表面27與電路基板相對。
在素體10中，將與電路基板40相對的平面12作為基準面12。將使得端子電極20距離基準面12的高度成為從該高度的最大值中減去導電性粒子33的直徑所得的值以上的區(qū)域作為有效電極區(qū)域。端子電極20距離基準面12的高度，是指在與基準面12垂直的方向上的從基準面12到端子電極20的與電路基板相對的外表面27的距離。即，有效電極區(qū)域是在外表面27上對應于導電性粒子33而確定的區(qū)域。
將端子電極20的與電路基板40相對的外表面27在基準面12上的投影面積作為基準面積。基準面積為有關8個端子電極20的合計面積。將有效電極區(qū)域中的與電路基板40相對的外表面在基準面12上的投影面積作為有效電極面積。即，有效電極面積是在外表面27上對應于導電性粒子33而確定的區(qū)域的面積。有效電極面積為有關8個端子電極20的有效電極區(qū)域的合計面積。
在這種情況下，當以基準面積為100％時的有效電極面積的比例為10％以上。有效電極區(qū)域的比例越大，導電性粒子在越大的區(qū)域中確實被壓扁。因此，可以使端子電極與電路基板40更可靠地電連接。
在本實施方式的電子部件1中，在端子電極20中，當以基準面積為100％時的有效電極面積的比例在10％以上，因此與電路基板40相對的外表面27具有與導電性粒子33的直徑相對應的平坦度。因此，端子電極20與焊盤電極43之間的導電性粒子33被更可靠地壓扁，從而，端子電極20與電路基板40通過導電性粒子33被更可靠地電連接。因此，可以抑制利用導電性粒子33安裝的情況下的電連接不良，并可以降低連接電阻的偏差(variation)。
在本實施方式的電子部件1中，在8個端子電極20中，以基準面積為100％時的有效電極面積的比例在10％以上，因此與電路基板40相對的外表面27具有與導電性粒子33的直徑相對應的平坦度。因此，在8個端子電極20中，可以抑制利用導電性粒子33安裝的情況下的電連接不良，并可以減小連接電阻的偏差。
在本實施方式的電子部件1中，也優(yōu)選，相對于平面11側的外表面27在平面11上的投影面積，以下區(qū)域在平面11上的投影面積的比例在10％以上，該區(qū)域為使得端子電極20距離平面11的高度為該高度的最大值減去導電性粒子33的直徑所得的值以上的區(qū)域。在這種情況下，平面11側的外表面27及平面12側的外表面27具有與導電性粒子33的直徑相對應的平坦度。因此，平面11側的外表面27和平面12側的外表面27中的任一者與焊盤電極43相連接時，都可以減小連接電阻的偏差。
在本實施方式的電子部件的安裝結構中，由于在端子電極20中，以基準面積為100％的情況下的有效電極面積的比例為10％以上，所以與電路基板40相對的外表面27具有與導電性粒子33的直徑相對應的平坦度。因此，端子電極20與焊盤電極43之間的導電性粒子33更可靠地被壓扁，從而端子電極20與電路基板40通過導電性粒子33更可靠地電連接。因此，可以抑制利用導電性粒子33安裝的情況下的電連接不良且減小連接電阻的偏差而安裝電子部件1。
以下，說明本實施方式相關的電子部件的制造方法。圖4為表示本實施方式相關的電子部件的制造方法的流程圖。圖5及圖6為表示本實施方式相關的電子部件的制造方法的圖。本實施方式相關的電子部件1的制造方法包括準備工序S1、賦予工序S2、平坦化工序S3及燒接工序S4。
首先，在準備工序S1中，準備具有相互相對的平面11、12的大致呈長方體形狀的素體10。例如，可以如下形成包含電容器的素體10。在粉末狀的電介體陶瓷材料中，添加有機粘結劑及有機溶劑等，得到漿料。接著，利用刮片法等公知的方法，將該漿料制作成電介體陶瓷坯片。接著，在每一片電介體陶瓷坯片上形成對應的導體圖形。導體圖形可以通過例如將以銀為主要成分的導體膏進行絲網印刷后干燥而形成。
接著，將形成有導體圖形的電介體陶瓷坯片和未形成導體圖形的電介體陶瓷坯片層疊并壓接，得到中間層壓體。接著，將得到的中間層壓體切斷成芯片單元后，除去有機粘結劑(脫粘結劑)并燒結，得到素體10。
接著，在賦予工序S2中，在素體10的平面11、12以及側面13、14上的希望形成端子電極20的位置上，賦予端子電極用導電膏。在此，如圖5所示，在素體10的相對的側面13、14上的與端子電極20的部分25對應的位置上，利用復制部件51(模具)賦予導電膏20a。對于端子電極用導電膏，使用例如混合了Ag等導電性金屬粉末、玻璃粉、有機粘結劑以及有機溶劑的導電膏。
復制部件51，在側面形成有多個突出部分，各突出部分的寬度及間隔與形成于素體10的側面13、14的端子電極20的部分25相對應。用復制部件51的突出部分賦予端子電極用的導電膏，使該導電膏與素體10的側面13、14相接觸而復制。此時，被復制的導電膏20a蔓延到平面11、12側，形成與端子電極20的部分21及部分23相對應的部分21a及部分23a。此后，加熱涂布后的端子電極用的導電膏20a使之干燥(脫粘結劑)。
接著，如圖6所示，在平坦化工序S3中，壓扁導電膏20a的外表面27a使之平坦化，使得以基準面積為100％時的有效電極面積的比例為10％以上。在平坦化工序S3中，通過用配置為平行于基準面12的2塊金屬平板53、55夾住賦予了導電膏的素體10并在垂直于基準面12的方向上加壓，從而壓扁外表面27a并使外表面27a平坦化。即，利用金屬板53、55壓扁外表面27a至平坦。例如，一邊加熱導電膏20a至80℃左右，一邊在60分鐘之內用金屬平板53、55壓扁外表面27a使之平滑化。
接著，在燒接工序S4中，在500～850℃下燒接已被平坦化的導電膏20a，得到形成有端子電極20的素體10。
在本實施方式的電子部件的制造方法中，在平坦化工序S3中，由于使導電膏20a的外表面27a形成為使得以基準面積為100％時的有效電極面積的比例在10％以上，因此，通過燒接導電膏20a而得到的端子電極20的與電路基板40相對的外表面27具有與導電性粒子33的直徑相對應的平坦度。這樣，端子電極20與焊盤電極43之間的導電性粒子33可靠地被壓扁，端子電極20與電路基板40通過導電性粒子33被更加可靠地電連接。因此，可以制造抑制了利用導電性粒子33安裝時的電連接不良且減小了連接電阻的偏差的電子部件1。
在本實施方式的電子部件的制造方法中，在賦予工序S2中賦予導電膏20a之后，在平坦化工序S3中，使導電膏20a的外表面27a平坦化。這樣，可以簡便地形成具有對應于導電性粒子33的直徑的平坦度的端子電極20。
在本實施方式的電子部件的制造方法中，在平坦化工序S3中，通過用配置為平行于基準面12的2塊金屬平板53、55夾住賦予了導電膏20a的素體10而加壓，來壓扁導電膏20a的外表面27a。這樣，可以更簡便且可靠地形成具有對應于導電性粒子33的直徑的平坦度的外表面27a。此外，可以將平面11側的外表面27a與平面12側的外表面27a同時平坦化。
以下，說明本實施方式相關的電子部件的評價方法。本實施方式相關的電子部件的評價方法，是關于利用各向異性導電膜30安裝于電路基板40時的連接電阻的電子部件的評價方法。
作為本實施方式相關的電子部件的評價方法的對象的電子部件，具備具有相互相對的平面的大致呈長方體形狀的素體以及形成于素體上的8個端子電極。素體具有與相互相對的2個平面相鄰且相互相對的2個側面。8個端子電極包括形成于2個側面中的一個側面的4個端子電極以及形成于另一個側面的4個端子電極。各端子電極包括形成于一個平面上的部分，形成于另一個平面上的部分以及形成于側面的部分。
在本實施方式相關的電子部件的評價方法中，以8個端子電極的外表面作為評價對象。8個端子電極的外表面為，利用各向異性導電膜30而與電路基板40電連接的端子電極的表面。即，外表面為在端子電極上與電路基板相對的面。
以素體中與電路基板相對的平面為基準面。以端子電極距離基準面的高度在用該高度的最大值減去導電性粒子33的直徑所得的值以上的區(qū)域為有效電極區(qū)域。端子電極距離基準面的高度是指，在垂直于基準面的方向上的從基準面至端子電極的與電路基板40相對的外表面的距離。
將端子電極的與電路基板40相對的外表面在基準面上的投影面積作為基準面積。將有效電極區(qū)域中的與電路基板40相對的外表面在基準面上的投影面積作為有效電極面積。在這種情況下，本實施方式相關的電子部件的評價方法，根據將基準面積設定為100％時的有效電極面積的比例而進行。
對本實施方式相關的電子部件的評價方法的具體例子進行說明。例如，利用激光顯微鏡(基恩斯公司(KEYENCE CORPORATION)制，型號VK8510)，得到以作為評價對象的各外表面的對應的基準面為基準的高度的數據。接著，在作為評價對象的各外表面上，畫出在從高度的最高值減去導電性粒子33的直徑所得的值以上的高度的有效電極區(qū)域。接著，對相對于畫出的各外表面的有效電極區(qū)域的圖像文件的合計像素數進行計數。
畫出作為評價對象的各外表面的全部，對畫出全部外表面的圖像文件的合計像素數進行計數。有效電極面積的比例為，將全部外表面的圖像文件的合計像素數設定為100％時的有效電極區(qū)域的圖像文件的合計像素數的比例。根據由此計算出的有效電極面積的比例，對電子部件的連接電阻進行評價。例如，當有效電極面積的比例在10％以上時，評價為，對應于連接電阻的偏差的電子部件的品質良好。
在本實施方式相關的電子部件的評價方法中，由于是根據端子電極20中的將基準面積設定為100％時的有效電極面積的比例進行電子部件的評價，因此可以根據與導電性粒子33的直徑相對應的平坦度進行電子部件的品質評價。即，通過導電性粒子33將端子電極接合在電路基板40上時，可以可靠地進行對導電性粒子33的易壓扁性等的評價。因此，可以進行對于利用導電性粒子33安裝時的連接電阻的偏差的電子部件的評價。
另一方面，也可以考慮根據與外表面的表面粗糙度相關的參數進行端子電極的評價。但是，即使與表面粗糙度相關的參數顯示更為平坦的情況，當有效電極面積的比例較小時，也存在連接電阻的偏差大的情況。即，連接電阻的偏差與對應于導電性粒子的有效電極面積的比例有很大關系。因此，如上所述，通過利用本實施方式的電子部件的評價方法，可以準確地進行針對連接電阻的偏差的端子電極的評價。
下面，對將安裝本實施方式相關的電子部件時的連接電阻的偏差與安裝現有技術的電子部件時的連接電阻的偏差進行比較的試驗結果進行說明。本實施方式相關的電子部件是利用本實施方式相關的制造方法制造的。本實施方式相關的電子部件利用本實施方式相關的電子部件的安裝結構進行了安裝。
首先，針對現有技術的電子部件的樣品電子部件E1～E3及本實施方式相關的電子部件的樣品電子部件E4～E8進行說明。電子部件E1～E3是通過上述的準備工序S1、賦予工序S2及燒接工序S4而形成的。電子部件E4～E8是通過上述的準備工序S1、賦予工序S2、平坦化工序S3及燒接工序S4而形成的。即，對電子部件E1～E3沒有實施平坦化工序S3。
電子部件E1～E8具備具有相互相對的平面的大致呈長方體形狀的素體以及形成于素體上的8個端子電極。素體具有與相互相對的2個平面相鄰且相互相對的2個側面。8個端子電極包括形成于2個側面中的一個側面的4個端子電極以及形成于另一個側面的4個端子電極。各端子電極包含形成于一個平面的部分、形成于另一個平面的部分以及形成于側面的部分。
各端子電極的外表面，使用各向異性導電膜30與電路基板40電連接。即，外表面是，在端子電極上，形成于一個平面上的部分的與電路基板相對的面。
電子部件E4～E8，在平坦化工序S3中，外表面被平坦化為，使得以基準面積為100％時的有效電極面積的比例在10％以上。在本實施例中，使用不銹鋼制成的板作為金屬平板53、55。關于本實施例中使用的金屬平板53、55的表面粗糙度的數據如圖7所示。圖7分別表示了金屬平板53、55的表面上的測量位置1～6的算術平均高度Ra、均方根高度Rq、最大截面高度Rt及十點平均粗糙度Rz(JIS)。算術平均高度Ra、均方根高度Rq、最大截面高度Rt及十點平均粗糙度Rz(JIS)按照2001年的JIS B0601標準。
利用各向異性導電膜30將按上述方法制作的電子部件E1～E8分別安裝在電路基板的樣品上。電路基板的樣品具有評價用基板、對應于形成于評價用基板上的電子部件E1～E8的8個端子電極的8個焊盤電極以及分別與8個焊盤電極相連接的配線。評價用基板為濺射了薄膜電阻(sheet resistance)值為10Ω的ITO(氧化銦錫)的板厚0.7mm的玻璃基板。配線圖形形成為使所有的配線電阻值相同。本實施例中所使用的各向異性導電膜中所含的導電性粒子的直徑為4μm左右。
圖8為表示對比較例的試驗結果的表。圖9為表示對實施例的試驗結果的表。圖8及圖9分別表示了關于比較例相關的電子部件E1～E3及實施例相關的電子部件E4～E8的有效電極面積、基準面積、有效電極面積的比例、接觸電阻值以及接觸電阻的偏差。
有效電極面積為關于8個端子電極的與電路基板相對的外表面的有效電極區(qū)域的合計面積。有效電極面積由以下方法算出。首先，利用激光顯微鏡(基恩斯公司(KEYENCE CORPORATION)制，型號VK8510)，得到以與電路基板相對的素體的平面為基準時，與電路基板相對的8個外表面的高度的數據。接著，畫出高度在從所得的高度的最高值減去導電性粒子33的直徑4μm所得的值以上的有效電極區(qū)域。接著，對畫出的有效電極區(qū)域的圖像文件的合計像素數進行計數。然后根據計數的像素數算出有效電極面積。
基準面積為8個端子電極的與電路基板相對的外表面在與電路基板相對的素體的平面上的投影面積。利用激光顯微鏡畫出8個端子電極的與電路基板相對的全部外表面，通過對畫出的圖像文件的像素數進行計數而算出基準面積。
有效電極面積的比例是將基準面積設定為100％時有效電極面積。接觸電阻值是電子部件中各端子電極20與配線之間的接觸電阻值的平均值。接觸電阻的偏差為電子部件中8個端子電極20上的接觸電阻值的偏差。
根據圖8及圖9，比較例1～3的電子部件E1～E3的有效電極面積的比例小于10％，實施例1～5的電子部件E4～E8的有效電極面積的比例在10％以上。與比較例1～3的電子部件E1～E3的接觸電阻的偏差相比，實施例1～5的電子部件E4～E8的接觸電阻的偏差被抑制。
因此，確認了，通過使相對于基準面積的有效電極面積的比例在10％以上，可以減小端子電極與電路基板之間的連接電阻的偏差。此外，確認了，通過利用本實施方式相關的電子部件的制造方法，可以減小端子電極與電路基板之間的連接電阻的偏差。此外，確認了，通過利用本實施方式相關的電子部件的安裝結構，可以減小端子電極與電路基板之間的連接電阻的偏差。
根據圖8及圖9，有效電極面積的比例較大的情況下，端子電極與電路基板之間的連接電阻的偏差較小。因此確認了，根據有效電極面積的比例評價電子部件的連接電阻的偏差是有效的。
從上面已經描述的發(fā)明可知，很顯然本發(fā)明可以進行各種方式的改變。這些改變并不能被看作脫離了本發(fā)明的精神和范圍，并且所有這種對本領域技術人員來說顯而易見的修改都應被認為包括在以下的權利要求的范圍之內。
權利要求
1.一種電子部件，其特征在于，具備具有至少1個平面的素體，以及形成于所述素體的所述平面且通過導電性粒子電連接于電路基板的端子電極；以所述素體的所述平面為基準面，下述區(qū)域中的與所述電路基板相對的外表面在所述基準面上的投影面積相對于所述端子電極的與所述電路基板相對的外表面在所述基準面上的投影面積的比例為10％以上，所述區(qū)域是使得所述端子電極距離所述基準面的高度為該高度的最大值減去所述導電性粒子的直徑所得的值以上的區(qū)域。
2.如權利要求1所述的電子部件，其特征在于，具備3個以上的所述端子電極，在3個以上的所述端子電極中的至少3個端子電極中，所述投影面積的比例在10％以上。
3.一種電子部件的制造方法，其特征在于，包括準備工序，準備具有至少1個平面的素體；和形成工序，將通過導電性粒子電連接于電路基板的端子電極形成于所述素體的所述平面上，使得，以所述素體的所述平面為基準面，下述區(qū)域中的與所述電路基板相對的外表面在所述基準面上的投影面積相對于所述端子電極的與所述電路基板相對的外表面在所述基準面上的投影面積的比例為10％以上，所述區(qū)域是使得所述端子電極距離所述基準面的高度為該高度的最大值減去所述導電性粒子的直徑所得的值以上的區(qū)域。
4.如權利要求3所述的電子部件的制造方法，其特征在于，所述形成工序包括賦予工序，在所述素體的所述平面上賦予導電膏；平坦化工序，使被賦予的所述導電膏的所述外表面平坦化，以使得，以所述素體的所述平面為基準面，下述區(qū)域中的與所述電路基板相對的外表面在所述基準面上的投影面積相對于所述導電膏的與所述電路基板相對的外表面在所述基準面上的投影面積的比例為10％以上，所述區(qū)域是使得所述導電膏距離所述基準面的高度在從該高度的最大值中減去所述導電性粒子的直徑所得的值以上的區(qū)域；以及燒接工序，燒接被平坦化的所述導電膏。
5.如權利要求4所述的電子部件的制造方法，其特征在于，在所述準備工序中，準備還具有與所述平面相對的平面的素體作為所述素體，在所述賦予工序中，在所述2個平面中的至少一個的平面上賦予所述導電膏，在所述平坦化工序中，通過用與所述基準面平行配置的2塊金屬平板夾住該導電膏并在垂直于所述基準面的方向上加壓，而使所述外表面平坦化。
6.一種電子部件的安裝結構，其特征在于，具備電路基板；和電子部件，其具備具有至少1個平面的素體以及形成于所述素體的所述平面上的端子電極；所述端子電極，在使所述素體的所述平面與所述電路基板相對的狀態(tài)下，通過導電粒子電連接于所述電路基板，以所述素體的所述平面為基準面，下述區(qū)域中的與所述電路基板相對的外表面在所述基準面上的投影面積相對于所述端子電極的與所述電路基板相對的外表面在所述基準面上的投影面積的比例為10％以上，所述區(qū)域是使得所述端子電極距離所述基準面的高度為該高度的最大值減去所述導電性粒子的直徑所得的值以上的區(qū)域。
7.一種評價電子部件的連接電阻的評價方法，其特征在于，所述電子部件具備具有至少1個平面的素體，以及形成于所述素體的所述平面上且通過導電性粒子電連接于電路基板上的端子電極，根據下述比例進行連接電阻的評價以所述素體的所述平面為基準面，下述區(qū)域中的與所述電路基板相對的外表面在所述基準面上的投影面積相對于所述端子電極的與所述電路基板相對的外表面在所述基準面上的投影面積的比例，其中所述區(qū)域是使得所述端子電極距離所述基準面的高度為該高度的最大值減去所述導電性粒子的直徑所得的值以上的區(qū)域。
全文摘要
一種電子部件，其具備具有至少1個平面的素體以及通過導電性粒子與電路基板電連接的端子電極。端子電極形成于素體的平面上。以素體的平面為基準面，相對于端子電極的與電路基板相對的外表面在基準面上的投影面積，端子電極距離基準面的高度在從該高度的最大值中減去導電性粒子的直徑所得的值以上的區(qū)域中的與電路基板相對的外表面在基準面上的投影面積的比例被設定為10％以上。
文檔編號H01G4/30GK101047062SQ200710091339
公開日2007年10月3日 申請日期2007年3月30日 優(yōu)先權日2006年3月30日
發(fā)明者小野寺伸也, 鶴岡三紀夫 申請人:Tdk株式會社