專利名稱：一種半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體電容器，更具體地說，本發(fā)明涉及在HOT襯底內(nèi)形成的半導(dǎo)體電容器。
背景技術(shù)：
制造半導(dǎo)體電容器的一種傳統(tǒng)方法包括在襯底內(nèi)形成兩個溝槽第一溝槽用于電容器本身，第二溝槽用于為電容器提供一個電接頭(electrical contact)。因此，需要一種比現(xiàn)有技術(shù)的方法更簡單的用于在襯底內(nèi)形成電容器及其電接頭的方法。

發(fā)明內(nèi)容
本發(fā)明提出一種半導(dǎo)體結(jié)構(gòu)，包括(a)半導(dǎo)體襯底；(b)在半導(dǎo)體襯底的頂上的電絕緣區(qū)；(c)在半導(dǎo)體襯底的頂上并與之直接物理接觸的第一半導(dǎo)體區(qū)；(d)在絕緣區(qū)的頂上的第二半導(dǎo)體區(qū)；(e)在第一半導(dǎo)體區(qū)和半導(dǎo)體襯底內(nèi)的電容器；和(f)在第二半導(dǎo)體區(qū)和電絕緣區(qū)內(nèi)的電容器電極接頭。
本發(fā)明提出一種半導(dǎo)體制造方法，包括提供一種半導(dǎo)體結(jié)構(gòu)，該結(jié)構(gòu)包括(a)半導(dǎo)體襯底，(b)在半導(dǎo)體襯底的頂上的電絕緣區(qū)，(c)在半導(dǎo)體襯底的頂上并與之直接物理接觸的第一半導(dǎo)體區(qū)，和(d)在絕緣區(qū)的頂上的第二半導(dǎo)體區(qū)，其中第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)彼此電絕緣；形成第一溝槽，其中第一溝槽是在第一半導(dǎo)體區(qū)和半導(dǎo)體襯底內(nèi)形成；以及形成第二溝槽，其中第二溝槽是在第二半導(dǎo)體區(qū)內(nèi)形成。
本發(fā)明提出一種在襯底內(nèi)形成電容器及其電接頭的方法，該方法比現(xiàn)有技術(shù)的方法更簡單。


圖1至12根據(jù)本發(fā)明的實(shí)施例，說明了電容器及其電接頭的制造方法。
具體實(shí)施例方式
圖1至12根據(jù)本發(fā)明的實(shí)施例，示出了在制造過程的不同步驟中半導(dǎo)體結(jié)構(gòu)100的橫截面圖。參照圖1，在一個實(shí)施例中，具體地說，制造過程在絕緣體上的硅(silicon-on-insulator，SOI)襯底110+120+130上開始，它包括(a)第一硅層110，(b)在第一硅層110頂上的掩埋絕緣層120，和(c)在絕緣層120頂上的第二硅層130。舉例來說，第一硅層110的頂層包括具有(110)的晶格取向的硅，第二硅層130的頂層包括具有(100)的晶格取向的硅，掩埋絕緣層120是包含氧化硅的BOX(掩埋氧)層。需要指出的是，任何其它半導(dǎo)體材料，如鍺、鍺化硅、碳化硅、砷化鎵、氮化鎵、磷化銦也可用作頂部半導(dǎo)體層110和底部半導(dǎo)體層130。頂部半導(dǎo)體層110和底部半導(dǎo)體層130可以具有相同或不同的半導(dǎo)體材料。
然后，在一個實(shí)施例中，犧牲墊片層140在第二硅層130頂上形成。舉例來說，犧牲墊片層140包含氮化硅。在一個實(shí)施例中，犧牲墊片層140通過CVD(化學(xué)氣相沉積)形成。
下一步，在一個實(shí)施例中，犧牲墊片層140、第二硅層130和BOX層120被依次圖案化，形成圖2的半導(dǎo)體結(jié)構(gòu)100。參照圖2，在圖案化處理之后，犧牲墊片層140、第二硅層130和BOX層120的剩余部分分別為犧牲墊片區(qū)140’、第二硅區(qū)130’和BOX區(qū)120’。舉例來說，該圖案化過程包括光刻和隨后的各向異性刻蝕。
下一步，參照圖3，在一個實(shí)施例中，間隔層310在圖2的半導(dǎo)體結(jié)構(gòu)100頂上形成。舉例來說，氮化物間隔層310包含通過(相似(conformal))CVD形成的氧化物或者氮化物。在一個實(shí)施例中，間隔層310包含氧化硅。
下一步，在一個實(shí)施例中，氮化物間隔層310被各向異性刻蝕，形成圖4中的氮化物隔片310’。在一個實(shí)施例中，對氮化物間隔層310的各向異性刻蝕可以是RIE(反應(yīng)離子刻蝕)。
下一步，參照圖5，在一個實(shí)施例中，利用選擇性CVD，通過在第一硅層110暴露的頂面111上進(jìn)行硅的選擇性外延生長，形成外硅區(qū)(epi silicon region)510。由于第一硅層110具有(110)的硅晶格取向，因此外硅區(qū)510也具有(110)的硅晶格取向。在一個實(shí)施例中，相比犧牲墊片區(qū)140’的頂面141，外硅區(qū)510的頂面511在一個更高的高度上。
然后，在一個實(shí)施例中，外硅區(qū)510被平面化和凹刻，形成圖5A的半導(dǎo)體結(jié)構(gòu)100。舉例來說，參照圖5A，首先進(jìn)行平面化處理如CMP(化學(xué)機(jī)械拋光)，直到外硅區(qū)510的頂面511與犧牲墊片區(qū)140’的頂面141在同一平面上。然后進(jìn)行凹刻(recess)處理如RIE(反應(yīng)離子刻蝕)，直到外硅區(qū)510的頂面511與第二硅區(qū)130’的頂面131在同一平面上。
下一步，在一個實(shí)施例中，整個犧牲墊片區(qū)140’和隔片310’的頂部被去除，形成圖6的半導(dǎo)體結(jié)構(gòu)100。舉例來說，整個犧牲墊片區(qū)140’和隔片310’的頂部采用濕法刻蝕被去除。
下一步，參照圖7，在一個實(shí)施例中，在圖6中的半導(dǎo)體結(jié)構(gòu)1 00上形成墊片層710。舉例來說，墊片層710包含氮化硅。在一個實(shí)施例中，墊片層710可以通過CVD形成。可以選擇的是，形成墊片層710之前，可以在圖6的半導(dǎo)體結(jié)構(gòu)100的頂上形成一個氧化物層(未示出)。
然后，在一個實(shí)施例中，硬掩模層720在墊片層710的頂上形成。舉例來說，硬掩模層720包含BSG(硼硅酸鹽玻璃)。在一個實(shí)施例中，硬掩模層720可以通過CVD形成。
下一步，參照圖8，在一個實(shí)施例中，經(jīng)過光刻(即采用單個光刻掩模)和隨后的各向異性刻蝕工藝同時形成第一和第二溝槽810a和810b，得到圖7的半導(dǎo)體結(jié)構(gòu)100。第一溝槽810a比第二溝槽810b更深，因?yàn)樾纬傻诙喜?10b的刻蝕過程被BOX區(qū)120’阻止。在一個實(shí)施例中，溝槽810a和810b經(jīng)過RIE(反應(yīng)離子刻蝕)工藝形成，該工藝對硅的刻蝕速度比對硬掩模層720和BOX區(qū)120’要快得多。
然后，在一個實(shí)施例中，硬掩模層720隨后被完全去除。舉例來說，硬掩模層720可以采用濕法刻蝕去除。
下一步，參照圖8A，在一個實(shí)施例中，在半導(dǎo)體結(jié)構(gòu)100的頂上(包括溝槽810a和810b的底部和側(cè)壁)形成介電層812。舉例來說，介電層812通過CVD或者ALD(原子層淀積)形成。在一個實(shí)施例中，介電層812包含氮化硅、氧化硅、氧氮化硅或者例如高-k(高介電)材料的其它介電材料。
下一步，在一個實(shí)施例中，第一和第二溝槽810a和810b被填充，形成圖9的半導(dǎo)體結(jié)構(gòu)100。舉例來說，第一和第二溝槽810a和810b分別被n型摻雜多晶硅區(qū)814a和814b填充?；蛘?，任何其它適合的材料，如金屬(鎢、鈦、銅等)和金屬化合物(氮化鎢、氮化鈦、硅化鎢、硅化鈷等)，也可以用于填充溝槽810a和810b。在一個實(shí)施例中，第一和第二溝槽810a和810b通過CVD或者ALD填充，并采用CMP平面化。墊片層710頂上的介電層812在CMP處理中可以被消耗掉?；蛘?，墊片層710頂上的介電層812可以通過干法刻蝕或濕法刻蝕去除。如圖9所示，介電層812(圖8A)剩余的部分被稱為介電層812a和812b。
下一步，在一個實(shí)施例中，n型摻雜多晶硅區(qū)814a的頂部814a’和整個n型摻雜多晶硅區(qū)814b被去除，形成圖9A的半導(dǎo)體結(jié)構(gòu)100。舉例來說，n型摻雜多晶硅區(qū)814a的頂部814a’和整個n型摻雜多晶硅區(qū)814b采用各向異性刻蝕被去除。在一個實(shí)施例中，對n型摻雜多晶硅區(qū)814a的頂部814a’和整個n型摻雜多晶硅區(qū)814b的各向異性刻蝕處理是RIE處理。
然后，參照圖9A，在一個實(shí)施例中，第一介電層812a的暴露部分和整個第二介電層812b被去除，形成圖10的半導(dǎo)體結(jié)構(gòu)100。舉例來說，第一介電層812a的暴露部分和整個第二介電層812b采用濕法刻蝕去除。
需要指出的是，n型摻雜多晶硅區(qū)814a的頂部814a’(圖9)、整個n型摻雜多晶硅區(qū)814b(圖9)、第一介電層812a的暴露部分和整個第二介電層812b被去除后，形成了兩個溝槽810a’和810b’(圖10)。
下一步，參照圖11，在一個實(shí)施例中，第一頸圈(collar)813a和第二頸圈813b分別在溝槽810a’和810b’的側(cè)壁上形成。舉例來說，第一頸圈813a和第二頸圈813b通過CVD在圖10的半導(dǎo)體結(jié)構(gòu)100上形成，然后進(jìn)行各向異性刻蝕處理，例如RIE。在一個實(shí)施例中，第一頸圈813a和第二頸圈813b包含氧化硅。在一個實(shí)施例中，各向異性刻蝕步驟會持續(xù)到刻蝕通過BOX區(qū)120’，直到第一硅層110的頂面1 1 1通過溝槽810b’暴露于周圍環(huán)境中。
然后，在一個實(shí)施例中，溝槽810a’和810b’分別被第二導(dǎo)電區(qū)815a和815b填充(圖12)。在一個實(shí)施例中，導(dǎo)電區(qū)815a和815b包含n型摻雜多晶硅。舉例來說，多晶硅區(qū)815a和815b通過下述步驟分別在溝槽810a’和810b’中形成(i)在圖11的半導(dǎo)體結(jié)構(gòu)100(包括在溝槽810a’和810b’的內(nèi)部)頂上通過CVD沉積多晶硅，(ii)通過CMP拋光圖11中半導(dǎo)體結(jié)構(gòu)100的頂面，這樣形成圖12中的半導(dǎo)體結(jié)構(gòu)100。
如圖12所示，半導(dǎo)體結(jié)構(gòu)100包含一個電容器，它包括第一多晶硅電極814a+815a、第二電極110、和電容器介電層812a。n型摻雜多晶硅區(qū)815b為電容器電極110提供了電入口。
為了說明的目的，這里已經(jīng)介紹了本發(fā)明一些具體的實(shí)施例，但是對于本領(lǐng)域技術(shù)人員來說，很多修改和變化都是顯而易見的。因此，所附的權(quán)利要求是為了將所有這些修改和變化都包括在本發(fā)明真實(shí)的精神和范圍之內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括(a)半導(dǎo)體襯底；(b)在半導(dǎo)體襯底頂上的電絕緣區(qū)；(c)在半導(dǎo)體襯底頂上并與其直接物理接觸的第一半導(dǎo)體區(qū)；(d)在絕緣區(qū)頂上的第二半導(dǎo)體區(qū)；(e)在第一半導(dǎo)體區(qū)和半導(dǎo)體襯底中的電容器；和(f)在第二半導(dǎo)體區(qū)和電絕緣區(qū)中的電容器電極接頭；
2.如權(quán)利要求1所述的結(jié)構(gòu)，其中第一半導(dǎo)體區(qū)與第二半導(dǎo)體區(qū)電絕緣。
3.如權(quán)利要求1所述的結(jié)構(gòu)，其中半導(dǎo)體襯底和第一半導(dǎo)體區(qū)具有第一晶格取向，以及其中第二半導(dǎo)體區(qū)具有不同于第一晶格取向的第二晶格取向。
4.如權(quán)利要求3所述的結(jié)構(gòu)，其中第一晶格取向?yàn)?110)，以及其中第二晶格取向?yàn)?100)。
5.如權(quán)利要求1所述的結(jié)構(gòu)，其中電絕緣區(qū)包含氧化硅。
6.如權(quán)利要求1所述的結(jié)構(gòu)，其中電容器包括(i)第一電極區(qū)；(ii)第二電極區(qū)，它包括半導(dǎo)體襯底的一部分；(iii)電容器介電層，它夾在第一和第二電極區(qū)之間，與二者直接物理接觸，并使二者彼此電絕緣。
7.如權(quán)利要求6所述的結(jié)構(gòu)，其中第一電極區(qū)包含摻雜多晶硅，其中第二電極區(qū)包含硅，以及其中電容器介電層包含氮化硅。
8.如權(quán)利要求1所述的結(jié)構(gòu)，其中電容器電極接頭包含摻雜多晶硅。
9.如權(quán)利要求1所述的結(jié)構(gòu)，其中電容器電極接頭與半導(dǎo)體襯底直接物理接觸，并且其中電容器電極接頭與第二半導(dǎo)體區(qū)電絕緣。
10.如權(quán)利要求1所述的結(jié)構(gòu)，進(jìn)一步包含一個間隔區(qū)，該間隔區(qū)夾在第一和第二半導(dǎo)體區(qū)之間，與二者直接物理接觸，并使二者彼此電絕緣。
11.一種半導(dǎo)體制造方法，包括提供一種半導(dǎo)體結(jié)構(gòu)，包含(a)半導(dǎo)體襯底，(b)在半導(dǎo)體襯底頂上的電絕緣區(qū)，(c)在半導(dǎo)體襯底頂上并與其直接物理接觸的第一半導(dǎo)體區(qū)，以及(d)在絕緣區(qū)頂上的第二半導(dǎo)體區(qū)，其中第一半導(dǎo)體區(qū)和第二半導(dǎo)體區(qū)彼此電絕緣；形成第一溝槽，其中第一溝槽在第一半導(dǎo)體區(qū)和半導(dǎo)體襯底中形成；以及形成第二溝槽，其中第二溝槽在第二半導(dǎo)體區(qū)中形成。
12.如權(quán)利要求11所述的方法，其中所述半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括一個間隔區(qū)，它夾在第一和第二半導(dǎo)體區(qū)之間，與二者直接物理接觸，并使二者彼此電絕緣。
13.如權(quán)利要求12所述的方法，其中所述形成第一溝槽和所述形成第二溝槽是利用同一光刻掩模同時進(jìn)行的。
14.如權(quán)利要求11所述的方法，進(jìn)一步包括，在執(zhí)行所述形成第一溝槽和所述形成第二溝槽之后，利用第一溝槽和第二溝槽分別形成溝槽電容器及該電容器的電極接頭。
15.如權(quán)利要求14所述的方法，其中所述的利用第一溝槽和第二溝槽形成溝槽電容器及該電容器的電極接頭包括在第一溝槽的側(cè)壁和底壁上形成第一電容器介電層，并且在第二溝槽的側(cè)壁和底壁上形成第二電容器介電層；然后在第一溝槽中形成溝槽電極，并用第二導(dǎo)電區(qū)填充第二溝槽，從而在第二溝槽中形成電極接頭；然后去除(i)第一導(dǎo)電區(qū)的頂部和(ii)第二導(dǎo)電區(qū)；然后去除第一電容器介電層的暴露部分和整個第二電容器介電層，分別形成第三溝槽和第四溝槽；然后在第三溝槽上形成第一頸圈，并且在第四溝槽上形成第二頸圈；然后刻蝕通過電絕緣區(qū)，直到半導(dǎo)體襯底的頂面通過第三溝槽暴露于周圍環(huán)境中；然后用導(dǎo)電材料填充第三溝槽和第四溝槽。
16.如權(quán)利要求15所述的方法，其中第一和第二頸圈包含與電絕緣區(qū)相同的材料。
17.如權(quán)利要求15所述的方法，其中導(dǎo)電材料包含摻雜多晶硅，并且其中第一和第二電容器介電層包含氮化硅。
18.如權(quán)利要求15所述的方法，其中所述形成第一頸圈、所述形成第二頸圈、和所述刻蝕通過電絕緣區(qū)是由單個各向異性刻蝕過程完成的。
19.如權(quán)利要求11所述的方法，其中電絕緣區(qū)包含氧化硅。
20.如權(quán)利要求11所述的方法，其中半導(dǎo)體襯底和第一半導(dǎo)體區(qū)具有第一晶格取向，以及其中第二半導(dǎo)體區(qū)具有不同于第一晶格取向的第二晶格取向。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)及形成這種結(jié)構(gòu)的方法。該半導(dǎo)體結(jié)構(gòu)包括半導(dǎo)體襯底。該半導(dǎo)體結(jié)構(gòu)進(jìn)一步包括在半導(dǎo)體襯底頂上的電絕緣區(qū)。該半導(dǎo)體結(jié)構(gòu)還包括在半導(dǎo)體襯底頂上并與之直接物理接觸的一個第一半導(dǎo)體區(qū)。該半導(dǎo)體結(jié)構(gòu)還包括在絕緣區(qū)頂上的第二半導(dǎo)體區(qū)。該半導(dǎo)體結(jié)構(gòu)還包括在第一半導(dǎo)體區(qū)和半導(dǎo)體襯底內(nèi)的電容器。該半導(dǎo)體結(jié)構(gòu)還包括在第二半導(dǎo)體區(qū)和電絕緣區(qū)內(nèi)的電容器電極接頭。
文檔編號H01L27/02GK101086960SQ200710089829
公開日2007年12月12日 申請日期2007年4月5日 優(yōu)先權(quán)日2006年6月9日
發(fā)明者卡爾·J.·雷登, 程慷果, 拉馬查德拉·迪瓦卡路尼 申請人:國際商業(yè)機(jī)器公司