專利名稱：用于存儲多個(gè)數(shù)據(jù)的非易失性電學(xué)可改寫存儲器單元及其陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及邏輯柵結(jié)構(gòu)，更具體而言涉及電學(xué)可擦除和可編程只讀存儲
器(EEPROM)以及采用金屬氧化物半導(dǎo)體(MOS)浮置柵極結(jié)構(gòu)的閃存 EEPROM。
背景技術(shù)：
電學(xué)可擦除和可編程的非易失性半導(dǎo)體裝置，例如閃存EEPROM,在 本領(lǐng)域中是公知的。 一種類型的閃存EEPROM采用金屬氧化物半導(dǎo)體 (MOS)浮置柵極裝置。通常，電學(xué)電荷傳輸?shù)诫妼W(xué)隔離(浮置)的柵極以 代表一個(gè)二進(jìn)制狀態(tài)，而未帶電的柵極代表另一二進(jìn)制狀態(tài)。浮置柵極通常 置于彼此隔開的兩個(gè)區(qū)域(源極和漏極)上方及中間，并通過諸如薄氧化物 層的薄絕緣層而與這些區(qū)域分隔。上覆柵極(overlying gate )布置于浮置柵 極上方，提供與該浮置柵極的電容性耦合，由此允許跨過薄絕緣層建立一電 場。來自浮置柵極下方的溝道區(qū)的"載流子"隧穿通過該薄絕緣層進(jìn)入浮置 柵極，以使浮置柵極帶電。浮置柵極內(nèi)電荷的存在指示浮置柵極的邏輯狀態(tài)， 即，0或1 。
可以使用多種方法擦除浮置柵極內(nèi)的電荷。 一種方法將接地電勢應(yīng)用于 兩個(gè)區(qū)域并將高正電壓應(yīng)用于上覆柵極。該高正電壓通過福勒-諾德海姆 (Fowler-Nordheim )隧穿機(jī)制在浮置柵極感應(yīng)產(chǎn)生電荷載流子以隧穿通過分 隔上覆柵極和浮置柵極的絕緣層而進(jìn)入該上覆柵極。另 一種方法應(yīng)用正高電 壓到源極區(qū)并將上覆柵極接地。跨過分隔源極區(qū)和浮置柵極的層的電場足以 致使電子從浮置柵極隧穿進(jìn)入源極區(qū)。
通常， 一個(gè)控制柵極和一個(gè)浮置柵極形成一存儲器單元并僅存儲一個(gè)數(shù) 據(jù)。因此，需要大量的存儲器單元來存儲大量數(shù)據(jù)。常規(guī)的存儲器單元面對 的另 一 問題為微型化?？s減晶體管的尺度已經(jīng)使得更難以對浮置柵極裝置進(jìn) 行編程，并降低了浮置柵裝置保持電荷的能力。當(dāng)上覆柵極無法感應(yīng)足夠的 電壓到浮置柵極上時(shí)，浮置柵極無法維持足夠的電荷用于有意義的讀出。因
12此，傳統(tǒng)的晶體管布局在微型化方面正在達(dá)到極限。

發(fā)明內(nèi)容
在一個(gè)方面，本發(fā)明提供了一種電學(xué)可改寫存儲器裝置。該存儲器裝置 包括半導(dǎo)體基板和半導(dǎo)體阱。該半導(dǎo)體基板摻雜有第一濃度的第一摻雜劑，
且鄰近該半導(dǎo)體基板的一半導(dǎo)體阱摻雜有電學(xué)特性與該第一摻雜劑相反的 第二摻雜劑。該半導(dǎo)體阱具有一頂側(cè)，兩個(gè)隔開的擴(kuò)散區(qū)嵌在該頂側(cè)上。每 個(gè)擴(kuò)散區(qū)摻雜有第二濃度的第一摻雜劑，該第二濃度高于該第一濃度。該兩 個(gè)擴(kuò)散區(qū)包括第一擴(kuò)散區(qū)和第二擴(kuò)散區(qū)，且第一溝道區(qū)定義于該第一擴(kuò)散區(qū) 和該第二擴(kuò)散區(qū)之間。該存儲器裝置還包括第一浮置柵極、第二浮置柵極和 控制柵極。該第一浮置柵極布置為鄰近該第一擴(kuò)散區(qū)，位于該第一溝道區(qū)上 方并通過第一絕緣體區(qū)與該第一溝道區(qū)分隔。該第一浮置柵極具有第一高 度，由導(dǎo)電材料制成并能夠存儲電學(xué)電荷。該第二浮置柵極布置為鄰近該第 二擴(kuò)散區(qū)，位于該第一溝道區(qū)上方并通過第二絕緣體區(qū)與該第一溝道區(qū)分 隔。該第二浮置柵極具有第二高度，由導(dǎo)電材料制成并能夠存儲電學(xué)電荷。 該控制柵極才黃向地布置在該第 一浮置柵極和該第二浮置4冊極之間。該控制柵 極通過第 一垂直絕緣體層與該第 一浮置柵極分隔，并通過第二垂直絕緣體層 與該第二浮置柵極分隔。該控制柵極布置于該第一溝道區(qū)上方，并通過第三 絕緣體區(qū)與該第 一溝道區(qū)分隔。該控制柵極具有第三高度且由導(dǎo)電材料制 成。
在另一方面，本發(fā)明提供了一種電學(xué)可改寫存儲器串。該存儲器串包括 多個(gè)存儲器裝置，每個(gè)存儲器裝置具有能夠存儲多個(gè)數(shù)據(jù)的控制晶體管。該 多個(gè)存儲器裝置具有第一端和第二端。第一選擇晶體管連接到該第一端，第 二選擇晶體管連接到該第二端，且一連接器連接該第一選擇晶體管到位線。
在另一方面，本發(fā)明提供了一種電學(xué)可改寫非易失性存儲器陣列。該存 儲器陣列包括多個(gè)存儲器串，每個(gè)存儲器串具有連接到該存儲器串內(nèi)的第一 選擇晶體管的漏極的第 一連接器、連接到該第 一選擇晶體管的柵極的第二連
接器、連接到該存儲器串內(nèi)的存儲器單元晶體管的柵極的第三連接器、以及 連接到該存儲器串內(nèi)的第二選擇晶體管的柵極的第四連接器。該多個(gè)存儲器 串按照第 一存儲器串內(nèi)的第 一選擇晶體管的漏極連接到鄰近的第二存儲器 串內(nèi)的第二選擇晶體管的源極的方式布置。該存儲器陣列還包括多條位線，其中每條位線連接到每個(gè)存儲器串的第一連接器；多條第一選擇線，其中每
條第一選擇線連接到每個(gè)存儲器串的第二連接器；多條控制線，其中每條控 制線連接到每個(gè)存儲器串的第三連接器；以及多條第二選擇線，其中每條第
二選擇線連接到每個(gè)存儲器串的第四連接器。
在閱讀下文的


具體實(shí)施方式
以及權(quán)利要求之后，可以顯見本 發(fā)明的其他優(yōu)點(diǎn)和特征。

圖1為本發(fā)明一個(gè)實(shí)施例的多個(gè)存儲器串的俯視平面圖。
圖2A為沿圖1的線2-2截取的存儲器串的剖面圖。
圖2B為沿圖1的線2-2截取的存儲器串的備選實(shí)施例的剖面圖。
圖3為沿圖l的線3-3截取的存儲器串的剖面圖。
圖4為沿圖1的線4-4截取的存儲器串的剖面圖。
圖5為本發(fā)明一個(gè)備選實(shí)施例的多個(gè)存儲器串的俯視平面圖。
圖6A為沿圖5的線6-6截取的存儲器串的另一備選實(shí)施例的剖面圖。
圖6B為沿圖5的線6-6截取的存儲器串的另一備選實(shí)施例的剖面圖。
圖6C為沿圖5的線6-6截取的存儲器串的另一備選實(shí)施例的剖面圖。
圖7為本發(fā)明一個(gè)實(shí)施例的多個(gè)存儲器單元的俯視平面示意圖。
圖8為本發(fā)明一個(gè)備選實(shí)施例的多個(gè)存儲器單元的俯視平面示意圖。
圖9列出本發(fā)明一個(gè)實(shí)施例的工作電壓的若干組合。
圖IO為本發(fā)明的存儲器單元的單一實(shí)施例的剖面圖。
具體實(shí)施例方式
三個(gè)電學(xué)可編程和可擦除非易失性存儲器串示于圖1。每個(gè)存儲器串100 包括垂直走向的有源區(qū)106和水平走向跨過多個(gè)存儲器串的多個(gè)控制柵極 102。有源區(qū)重?fù)诫s有第一摻雜劑?？刂茤艠O由多晶硅或其他合適材料形成。 多個(gè)浮置^f冊極104布置為鄰近控制^f冊極102并位于有源區(qū)106上方。每個(gè)控 制柵極102在兩側(cè)上被兩個(gè)浮置柵極104圍繞。
在有源區(qū)106的一個(gè)區(qū)域上方圍繞一個(gè)控制槺極102的兩個(gè)浮置柵極 104的組合形成存儲器單元103。每個(gè)存儲器單元103存儲兩個(gè)數(shù)據(jù)，每個(gè) 浮置柵極104上一個(gè)數(shù)據(jù)。每個(gè)存儲器串IOO可具有多個(gè)存儲器單元103。存儲器串100上的存儲器單元103是由第一選擇柵極116和第二選擇柵極 120限定。第一選擇柵極116和第二選^^f冊極120在所有存儲器串100上方 以及在有源區(qū)106上方水平走向。未被浮置柵極104、控制柵極102、以及 選擇柵極114、 116、 118、 120覆蓋的有源區(qū)106的區(qū)域?yàn)閾诫s的擴(kuò)散區(qū)。 垂直連接器121將有源區(qū)106連接到位線110,位線IIO垂直走向穿過多個(gè) 存儲器串100。
每個(gè)存儲器串IOO通過有源區(qū)106連接到鄰近的存儲器串100。 一個(gè)存 儲器串100內(nèi)的存儲器單元103與鄰近的存儲器串100的存儲器單元103的 分隔可以通過隔離層122來達(dá)成，該隔離層122例如為局部氧化(LOCOS)、 凹坑LOCOS、淺溝槽隔離(STI)、或者完全氧化物隔離。多個(gè)存儲器串100 可形成高密度的存儲器陣列。
圖2A為沿圖1的線2-2截取的存儲器單元103的剖面圖200。存儲器 單元103包括半導(dǎo)體基板202和位于半導(dǎo)體基板202頂上的阱204?；鍝?雜有第一摻雜劑，該第一摻雜劑可以是N型或者P型。阱204為摻雜有第二 摻雜劑的半導(dǎo)體，該第二摻雜劑具有與第一摻雜劑相反的電學(xué)特性。為有源 區(qū)106—部分的兩個(gè)隔開的擴(kuò)散區(qū)106a和106b置于阱204的頂側(cè)上。擴(kuò)散 區(qū)106a、 106b摻雜有與用于摻雜基板202相同的摻雜劑，但是摻雜濃度高 于基板202的摻雜濃度。溝道區(qū)234定義于兩個(gè)擴(kuò)散區(qū)106a、 106b之間。 絕緣層230置于阱204和擴(kuò)散區(qū)106a、 106b的頂上。絕緣層230可以由絕 緣氧化物材料或者其他合適的絕緣材料形成。盡管圖2A示出實(shí)施于單個(gè)阱 內(nèi)的擴(kuò)散區(qū)106a、 106b，但是應(yīng)理解，諸如雙阱、三阱、或者氧化物隔離阱 的其他實(shí)施方式也可以使用。有源裝置的分隔可以通過局部氧化(LOCOS )、 凹坑LOCOS、淺溝槽隔離(STI)、或者完全氧化物隔離來達(dá)成。多晶硅材 料的第一浮置柵極104a置于溝道區(qū)234上方并鄰近擴(kuò)散區(qū)106a。第一浮置 柵極104a可以與擴(kuò)散區(qū)106a略微交疊；然而，過量交疊會減小溝道區(qū)234 的長度。第一浮置柵極104a通過絕緣層230的隧穿溝道214a (也稱為隧穿 氧化物)與溝道區(qū)234分隔。隧穿溝道214a的厚度應(yīng)足夠薄以允許通過福 勒-諾德海姆隧穿機(jī)制從第一浮置柵極104a除去電子，但是應(yīng)足夠厚以防 止第 一浮置柵極104a和阱204之間出現(xiàn)漏電流。第 一浮置柵極104a下方的 隧穿溝道214a的長度可以小于一個(gè)X,其中X是由所使用的技術(shù)來定義。例 如，如果該技術(shù)使用0.18(im，則一個(gè)X定義為0.18)im。多晶硅材料的第二浮置柵極104b置于溝道區(qū)234上方并鄰近擴(kuò)散區(qū) 106b。第二浮置柵極104b可以與擴(kuò)散區(qū)106b略微交疊；然而，過量交疊會 減小溝道區(qū)234的長度。第二浮置柵極104b通過絕緣層230的隧穿溝道214b (也稱為隧穿氧化物)與溝道區(qū)234分隔。隧穿溝道214b的厚度應(yīng)足夠薄 以允許通過福勒-諾德海姆隧穿機(jī)制從第二浮置柵極104b除去電子，但是 應(yīng)足夠厚以防止第二浮置柵極104a和阱204之間出現(xiàn)漏電流。
控制柵極102置于溝道區(qū)234上方，橫向地介于第一浮置柵極104a和 第二浮置柵極104b之間。控制柵極102通過第一垂直絕緣體層212a與第一 浮置柵極104a分隔，并通過第二垂直絕緣體層212b與第二浮置柵極104b 分隔。絕緣層212a、 212b可以是氧化物-氮化物-氧化物或者其他合適的 材料。控制柵極102通過絕緣層230的分隔溝道216 (也稱為分隔氧化物) 與溝道區(qū)234分隔。分隔溝道216的厚度應(yīng)足夠厚以承受由于控制柵極102 的電壓變化產(chǎn)生的應(yīng)力?？刂茤艠O102處的電壓在存儲器單元103工作過程 中會發(fā)生變化，并在分隔溝道216上產(chǎn)生應(yīng)力，由此導(dǎo)致分隔溝道216的劣 化?？刂茤艠O102可以由在不同于浮置柵極104a、 104b的階段生長的多晶 硅形成?？刂茤艠O102連接到不同存儲器串內(nèi)的其他存儲器單元內(nèi)的控制柵 極。控制柵極102被兩個(gè)浮置柵極104a、 104b圍繞。
第一浮置柵極104a具有從其底部邊緣到其頂部邊緣測量的第一高度， 第二浮置柵極104b具有也是從其底部邊緣到其頂部邊緣測量的第二高度。 控制柵極102具有從其底部邊緣到其頂部邊緣測量的第三高度。該第一高度、 第二高度和第三高度可以相同或者可以不同。第一高度和第二高度可以長于 或短于第三高度。
沿圖1的線2-2截取的存儲器單元103的一個(gè)備選實(shí)施例的剖面圖示于 圖2B。圖2B說明剖面圖300，其中每個(gè)浮置柵極104a和104b在不止一個(gè) 橫向側(cè)面上包圍控制柵極102。由于浮置柵極104a、 104b的表面暴露于控制 柵極102更多，因此可以獲得控制柵極的電壓和浮置柵極的電壓之間更大的 耦合率。
往回參考圖2A，當(dāng)電壓應(yīng)用到控制柵極102時(shí)，通過耦合效應(yīng)，在浮 置柵極104a、 104b上感應(yīng)形成一電壓。感應(yīng)形成的電壓取決于控制柵極102 和浮置4冊極104a之間的耦合率。該耦合率定義為控制4冊極102和浮置柵極 104a之間的電容與浮置柵極104a和基板202之間的電容的電容比例。C(CG/FG)=控制柵極和浮置柵極之間的電容
C(FG/Substrate)=浮置柵極和基板之間的電容 Gamma = l禺合率
C
、W
、Sw6欲她」
當(dāng)VcG應(yīng)用于控制柵極時(shí)，浮置柵極處的電壓為 Vfg = Vcg x Gamma
耦合效應(yīng)取決于將控制柵極102與浮置柵極104a、 104b分隔的層212a、 212b的厚度以及暴露于耦合效應(yīng)的每個(gè)浮置柵極104a、 104b上的面積。通 過增加暴露于控制柵極212的浮置柵極210的面積可以容易地增加耦合效 應(yīng)，且通過增加控制柵極212的高度234和浮置柵極210的高度232可以增 加暴露于控制柵極212的浮置柵極210的面積。電容器形成于控制柵極102 和每個(gè)浮置柵極104a、 104b之間。當(dāng)浮置柵極104a、 104b在不止一個(gè)橫向 側(cè)面被控制柵極102圍繞時(shí)，耦合效應(yīng)增加且浮置柵極104a、 104b和控制 柵極102之間的電容增大。如果分隔控制柵極102和浮置柵極104a、 104b 的層212a、 212b太薄，則當(dāng)浮置柵極104a、 104b被電子充電時(shí)，漏電流會 發(fā)生于浮置柵極104a、 104b和控制柵極102之間。如果層212a、 212b太厚， 則耦合率低，導(dǎo)致浮置柵極內(nèi)的低電壓。 一個(gè)可使用的耦合率介于50%-80 %,即，應(yīng)用于控制柵極102的IOV導(dǎo)致在浮置柵極104a、 104b上感應(yīng)形 成的5V至8V。控制柵極102、浮置柵極104a和104b、以及擴(kuò)散區(qū)106a和 106b的組合形成控制晶體管。該控制晶體管能夠獨(dú)立地保持兩個(gè)數(shù)據(jù)，每個(gè) 浮置柵極104a、 104b中保持一個(gè)數(shù)據(jù)。每個(gè)浮置柵極104a、 104b可以獨(dú)立 地被編程。
在擦除或編程存儲器單元103時(shí)，浮置柵極104a、 104b上感應(yīng)的電壓 是重要的。當(dāng)編程N(yùn)型擴(kuò)散的存儲器單元103的浮置柵極104b時(shí)，介于4V 和IIV之間的正高電壓(Vpp)應(yīng)用于控制柵極102，且擴(kuò)散區(qū)106a和阱 204保留在0V。介于4V和11V之間的正高電壓也應(yīng)用于擴(kuò)散區(qū)106b。該 正高電壓取決于所使用的技術(shù)。由在控制柵極102的Vpp通過耦合效應(yīng)在浮 置柵極104a、 104b感應(yīng)產(chǎn)生電壓。當(dāng)控制柵極102位于Vpp并在浮置柵極 104a、 104b上感應(yīng)產(chǎn)生電壓時(shí)，擴(kuò)散區(qū)106a和106b之間的溝道234導(dǎo)通。
17由于溝道234導(dǎo)通且擴(kuò)散區(qū)106b位于Vpp,電子在擴(kuò)散區(qū)106a、 106b之間 流動，且碰撞電離現(xiàn)象(幾次出現(xiàn))發(fā)生于擴(kuò)散區(qū)106b附近。當(dāng)朝擴(kuò)散區(qū) 106b移動的電荷載流子從漏極結(jié)(擴(kuò)散區(qū)106b)附近的晶格產(chǎn)生電子-空 穴對時(shí)，發(fā)生碰撞電離。所產(chǎn)生的載流子尋找高正電壓并被注入浮置柵極 104b。從源極區(qū)106a發(fā)射的載流子經(jīng)歷擴(kuò)散區(qū)106a和106b之間的橫向電 場。擴(kuò)散區(qū)106b的漏極結(jié)附近的平均載流子能量更高。碰撞電離趨于發(fā)生 在擴(kuò)散區(qū)106b附近。對于自由電子，僅幸運(yùn)的少數(shù)將被注入浮置柵極104b, 這是已知的幸運(yùn)電子模型(Lucky electron model )。注入浮置柵極104b的電 子的數(shù)量取決于應(yīng)用于控制柵極102的正高電壓以及該正高電壓的持續(xù)時(shí) 間。為了編程浮置柵極104a,類似的工藝被使用且擴(kuò)散區(qū)106a和106b處的 電壓被顛倒，即，正高電壓應(yīng)用于擴(kuò)散區(qū)106a而擴(kuò)散區(qū)106b和阱204處于 零伏特。
斜坡變化正高電壓(Vppr)可應(yīng)用于控制柵極102以編程P型擴(kuò)散的存 儲器單元內(nèi)的浮置柵極104b。 4V和11V之間的正高電壓初始應(yīng)用于控制柵 極102,且該正高電壓逐漸斜坡下降到OV并隨后斜坡上升回到4V- 11V。 正高電壓應(yīng)用于擴(kuò)散區(qū)106a且0V應(yīng)用于擴(kuò)散區(qū)106b。當(dāng)控制柵極102位 于4V-11V的正高電壓時(shí)，電壓被感應(yīng)形成于浮置柵104b上且擴(kuò)散區(qū)106a 和106b之間的溝道234截止。盡管浮置柵極104b位于正電壓水平，但是沒 有電子4皮注入浮置柵極104b，因?yàn)闇系?34截止且在擴(kuò)散區(qū)106a和106b 之間沒有電子流動。當(dāng)控制柵極102處的電壓斜坡下降時(shí)，控制柵極102和 阱204之間的電勢差使擴(kuò)散區(qū)106a和106b之間的溝道導(dǎo)通，且電子開始流 入溝道234。當(dāng)控制柵極102處的電壓斜坡下降時(shí)，浮置柵極104b處的電壓 也降低，但是浮置柵極104b處的電壓仍足以導(dǎo)致某些高能量電子(也稱為 熱電子)注入至浮置柵極104b。當(dāng)控制柵極102達(dá)到零電壓時(shí)，溝道234 導(dǎo)通，但是沒有電子被注入浮置柵極104b,因?yàn)楦≈脰艠O104b也位于零電 壓。當(dāng)控制柵極102處的電壓開始斜坡上升回到4V- 11V時(shí)，浮置柵極104b 處的電壓也斜坡上升，且來自溝道234的高能量電子再次開始被注入浮置柵 極104b。當(dāng)控制柵極102處于4V-11V的正高電壓時(shí)，溝道234截止，電 子停止流動，且不再有電子被注入浮置柵極104b。注入浮置柵極104b的電 子的數(shù)目取決于該斜坡下降/上升的持續(xù)時(shí)間以及溝道區(qū)內(nèi)摻雜劑的濃度?？?以對浮置柵極重復(fù)該電壓斜坡變化過程，從而保持足夠的電荷來恰當(dāng)?shù)乇磉_(dá)
18邏輯狀態(tài)。 一旦電子的電荷位于浮置柵極104b內(nèi)部，浮置柵極104b可保持 該電荷達(dá)幾年。該電壓斜坡變化也可以用于編程N(yùn)型擴(kuò)散的存儲器單元。
注入浮置柵極104a的電荷的數(shù)量決定了由控制柵極102、浮置柵極104a 和104b、以及擴(kuò)散區(qū)106a和106b形成的控制晶體管的閾值電壓。浮置柵極 104a可保持不同數(shù)量的電荷，因此具有不同的閾值電壓。在本發(fā)明一個(gè)實(shí)施 例中，通過重復(fù)該電壓斜坡變化過程，浮置柵極104a可具有四種不同水平 的閾值電壓且能夠表達(dá)四種邏輯狀態(tài)。通過測量在擴(kuò)散區(qū)106a、 106b之間 流動的電流，可以讀取和區(qū)分這四種邏輯狀態(tài)。
使用不同的機(jī)制也可以編程P型擴(kuò)散的存儲器單元。將-lV和-10V之間 的負(fù)電壓應(yīng)用于擴(kuò)散區(qū)106a,將正高電壓應(yīng)用于控制4冊極102,以及將OV 和Vcc之間的電壓應(yīng)用于阱204,電荷可以被編程到浮置柵極104b內(nèi)?？?制柵極102的高正電壓在浮置柵極104b內(nèi)感應(yīng)形成電壓。阱204和擴(kuò)散區(qū) 106b之間的電勢差導(dǎo)致擴(kuò)散區(qū)106b (P型)和阱204 (N型)之間的軟雪崩 擊穿。來自該軟擊穿的某些電子注入到浮置柵極104b,因?yàn)楦≈脰艠O104b 位于更高電壓。
當(dāng)期望擦除N型擴(kuò)散的存儲器單元103內(nèi)的電荷時(shí)，-4.5￥和-10￥之間 的負(fù)電壓應(yīng)用于控制柵極102,正高電壓應(yīng)用于阱204。在控制柵極102的 負(fù)電壓^皮感應(yīng)到浮置柵極104a、 104b。在浮置柵極104a、 104b感應(yīng)形成的 負(fù)電壓和在阱204的正高電壓的組合迫使電子離開浮置柵極104a、 104b并 進(jìn)入阱204,因此從浮置柵極104a、 104b除去電子。這些電子通過福勒-諾 德海姆隧穿機(jī)制被除去。
當(dāng)期望擦除P型擴(kuò)散的存儲器單元103內(nèi)的電荷時(shí)，-4.5￥和-10￥之間 的負(fù)電壓應(yīng)用于控制4冊4及102,正高電壓應(yīng)用于阱204和擴(kuò)散區(qū)106a、 106b。 除去電子的機(jī)制類似于上述對于N型擴(kuò)散所描述的機(jī)制，不同之處為在擴(kuò)散 區(qū)106a和106b需要該正高電壓，因?yàn)榉駝t溝道234將浮置在未知電壓并阻 礙電子離開浮置柵極104a、 104b。
當(dāng)期望從存儲器單元103的浮置柵極104a讀取內(nèi)容時(shí)，OV和Vcc之間 的電壓應(yīng)用于控制柵極102，介于OV和Vcc之間的電壓應(yīng)用于擴(kuò)散區(qū)106b, 且OV到-2V的電壓應(yīng)用于存儲器串內(nèi)的兩個(gè)選擇柵極(未示于圖2A),該 選擇柵極位于該存儲器串的每一端?？刂茤艠O102處的電壓導(dǎo)通位于其下方 的溝道234部分。由于漏極感應(yīng)勢壘降低(DIBL)，浮置柵極104b的閾值200680030438.8
說明書第9/12頁
電壓(Vt)降低，且耗盡區(qū)形成于浮置柵極104b下方。如果浮置柵極104a 具有電荷，在其下方的溝道234部分將導(dǎo)通且電流從擴(kuò)散區(qū)106b流到擴(kuò)散 區(qū)106a。浮置柵極104a和控制柵極102下方的溝道234導(dǎo)通，電流流過浮 置柵極104a和控制柵極102下方且隨后進(jìn)入浮置柵極104b下方的耗盡區(qū)。 電流將繼續(xù)流經(jīng)浮置柵極104a下方的耗盡區(qū)朝向擴(kuò)散區(qū)106a。由于選擇柵 極位于OV至-2V，由于電子流而形成的電流被位線和連接到該位線的讀出放 大器檢測。存儲于浮置柵極104a內(nèi)的數(shù)據(jù)從控制晶體管的漏極導(dǎo)出。當(dāng)浮 置柵極104a被編程以存儲不同電荷水平且因此具有不同閾值電壓水平時(shí)， 在擴(kuò)散區(qū)106a和擴(kuò)散區(qū)106b之間流動的電流的強(qiáng)度取決于浮置柵極104a
的閾值電壓。該電流的強(qiáng)度可以被讀出放大器檢測，因此浮置柵極104a的 邏輯水平被確定。
如果浮置柵極104a沒有電荷，則浮置柵極104a下方的溝道234部分將 不被導(dǎo)通且擴(kuò)散區(qū)106a和擴(kuò)散區(qū)106b之間沒有電流流動或者存在小的漏電 流。該漏電流應(yīng)不同于當(dāng)浮置柵極104a被充電時(shí)流動的電流。如果浮置柵 極104a不^皮充電，則擴(kuò)散區(qū)106a和106b之間不形成溝道且讀出放大器無 法探測到任何電流。擴(kuò)散區(qū)106a和106b之間沒有電流表明浮置柵極104a 沒有電子。具有電子的浮置柵極104a被指定為第一邏輯狀態(tài)，而沒有電子 或具有太少電子的浮置柵極104a被指定為相反的第二邏輯狀態(tài)?；趫D9 所列的電壓以及上文所述的操作，本領(lǐng)域技術(shù)人員可以容易地理解此處未描 述的其他操作。當(dāng)讀取N型擴(kuò)散的裝置內(nèi)浮置柵極104a的內(nèi)容時(shí)，OV應(yīng)用 于擴(kuò)散區(qū)106a,且1V到2.5V應(yīng)用于擴(kuò)散區(qū)106b。由于DIBL效應(yīng)，擴(kuò)散 區(qū)106b內(nèi)的電壓將低于浮置柵極104b的閾值電壓。
圖3為沿圖1的線3-3截取的剖面圖400。圖3說明存儲器串100的剖 面圖。存儲器串100包括基板202，其摻雜有N型或P型的第一摻雜劑， 以及阱204,其摻雜有電學(xué)特性與第一摻雜劑相反的第二摻雜劑。為圖l的 有源區(qū)106—部分的多個(gè)擴(kuò)散區(qū)106置于阱204的頂側(cè)上。擴(kuò)散區(qū)106摻雜 有與用于摻雜基板202相同的摻雜劑，但是摻雜濃度高于基板202的摻雜濃 度。多個(gè)控制晶體管置為相互鄰近。每個(gè)控制晶體管包括控制柵極102、兩 個(gè)浮置柵極104及兩個(gè)擴(kuò)散區(qū)106，其中一個(gè)擴(kuò)散區(qū)為該控制晶體管的漏極 而另一個(gè)擴(kuò)散區(qū)為源極。兩個(gè)鄰近的控制晶體管共享一個(gè)公共擴(kuò)散區(qū)106。 每個(gè)控制晶體管為一存儲器單元。 一個(gè)選擇晶體管402位于該存儲器單元"串"的一端，且另一個(gè)選擇晶體管404位于該存儲器單元串的另一端。垂 直接觸406將該存儲器串一端的一個(gè)擴(kuò)散區(qū)106連接到圖1中的位線108。 來自一個(gè)存儲器串100的擴(kuò)散區(qū)106連接到鄰近的存儲器串100的擴(kuò)散區(qū) 106(示于圖1)。圖4為沿圖1線4-4截取的剖面圖500。該圖示出，用浮 置柵極104代表的存儲器串通過隔離層122而彼此分隔。
圖5為本發(fā)明的備選實(shí)施例的俯視剖面圖。在本實(shí)施例中， 一個(gè)存儲器 串600內(nèi)的存儲器單元603介于兩個(gè)擴(kuò)散區(qū)106a、 106b之間。每個(gè)控制柵 極102在圖5中水平走向并跨過不同存儲器串600。每個(gè)存儲器串600由兩 個(gè)選擇柵極晶體管SGOa、SGla按照與圖1所述類似的方式來限定。 一個(gè)STI 612將一個(gè)存儲器串600的一個(gè)擴(kuò)散區(qū)與鄰近的存儲器串的擴(kuò)散區(qū)分隔。擴(kuò) 散區(qū)106a通過一掩埋接觸連接到位線602,擴(kuò)散區(qū)106b也通過一掩埋接觸 連接到位線604。當(dāng)期望從存儲器單元603的浮置柵極104b讀取數(shù)據(jù)時(shí)，選 定存儲器單元的控制柵極102被導(dǎo)通。位線604連接到源電壓。位線604處 的電壓通過擴(kuò)散區(qū)106b傳遞到存儲器單元603。在存儲器單元603的讀取操 作類似于圖2所描述。數(shù)據(jù)通過位線602從控制柵極晶體管的漏極被讀取。 圖5的實(shí)施例的編程及擦除操作與先前圖2所述相同。對于圖5的實(shí)施例， 無需導(dǎo)通未被選擇的存儲器單元的控制晶體管。實(shí)際上，未被選擇的存儲器 單元的控制晶體管被截止以防止擴(kuò)散區(qū)106a和106b之間短路。
圖6A為沿圖5線6-6截取的剖面圖700。浮置柵極104a、 104b從頂部 和兩個(gè)橫向側(cè)面被控制柵極102圍繞。圖6B為沿圖5線6-6截取的備選實(shí) 施例的剖面圖800。圖6C為沿圖5線6-6截取的又一備選實(shí)施例的剖面圖 900。圖6C還示出兩個(gè)氧化部612a、612b。每個(gè)氧化部612a置于擴(kuò)散區(qū)106a 頂部上。氧化部612沒有將擴(kuò)散區(qū)106—分為二，但確實(shí)減小了擴(kuò)散區(qū)106 的電容。當(dāng)擴(kuò)散區(qū)06的電容越小時(shí)，從存儲器單元603讀取數(shù)據(jù)速度越快。
圖7為由存儲器串IOO制成的存儲器陣列IOOO的一部分的示意性圖示。 一個(gè)存儲器串(圖7中垂直走向)內(nèi)的存儲器單元1002被互聯(lián)。 一個(gè)存儲 器單元的漏極連接到鄰近存儲器單元的源極。每個(gè)存儲器串包括兩個(gè)選擇晶 體管1003、 1005,位于該存儲器串的每一端。存儲器串的一端連接到位線 1018且也連接到鄰近的存儲器串。這些存儲器串布置為相互并聯(lián)且得到的存 儲器陣列按行和列排布。奇數(shù)列的選擇晶體管1003由一條選擇線1004控制， 而偶數(shù)列的選擇晶體管1003由另一條選擇線1006控制。類似地，奇數(shù)列的選擇晶體管1005由一條選擇線1016控制，而偶數(shù)列的選擇晶體管1005由另一條選擇線1014控制。 一個(gè)存儲器行內(nèi)的控制晶體管互聯(lián)在一起并受一控制線控制。如圖2A在上文所述，通過激勵(lì)恰當(dāng)?shù)目刂凭€、選擇線及位線，由此控制對一個(gè)存儲器串內(nèi)存儲器單元的一個(gè)浮置柵極的數(shù)據(jù)操作。控制線和選擇線的激勵(lì)依賴于X地址解碼器(未示出)，位線的激勵(lì)依賴于Y地址解碼器(未示出)。每條位線可以連接到也受Y地址解碼器控制的充電晶體管和放電晶體管(未示出)。
圖8為由存儲器串600制成的存儲器陣列1100的示意圖。存儲器單元1112的控制晶體管的一側(cè)連接到位線1102，該控制晶體管的另一側(cè)連接到另一條位線1104，且該控制晶體管的柵極連接到控制柵線1106。用于使能和選擇每個(gè)存儲器單元的其他選擇邏輯未示于圖8,但可以容易地為本領(lǐng)域技術(shù)人員所理解。
每個(gè)柵極(控制柵極和浮置柵極)的厚度取決于制造工藝；目前最常見厚度為約3000?；?.3微米。隧穿溝道214a、 214b的厚度也取決于制造工藝。然而，隧穿溝道214a、 214b的優(yōu)選厚度介于70埃和IIO埃之間。類似地，分隔控制柵極102和阱204的絕緣層的厚度介于150埃和250埃之間。迄今為止提到的材料和測量是出于說明目的而非限制本發(fā)明的范圍。應(yīng)理解，隨著技術(shù)進(jìn)步，其他合適的材料和制造工藝可用于實(shí)現(xiàn)本發(fā)明。還應(yīng)理解，迄今為止披露的結(jié)構(gòu)可以通過本領(lǐng)域技術(shù)人員公知的任一現(xiàn)有半導(dǎo)體制造工藝而容易地實(shí)施。還應(yīng)理解，圖9所示的電壓是說明的目的，且其他電壓組合可被使用。例如，對于具有大耦合率的實(shí)施例，電壓可以降低，且低電壓使制造更容易并提高可靠性。
圖10說明根據(jù)本發(fā)明的單一閃存存儲器單元。該單一閃存存儲器單元包括半導(dǎo)體基板1210和位于基板1210頂部上的阱1208。該基板摻雜有N型或P型的第一摻雜劑。阱1208為摻雜有電學(xué)特性與第一摻雜劑相反的第二摻雜劑的半導(dǎo)體。 一個(gè)擴(kuò)散區(qū)1212置于阱1208的頂側(cè)上。擴(kuò)散區(qū)1212摻雜有與用于摻雜基板1210相同的摻雜劑，但是摻雜濃度高于基板1210的摻雜濃度。浮置柵極1202置為鄰近擴(kuò)散區(qū)1212,但通過隧穿溝道(也稱為隧穿氧化物或絕緣體隧道)1214被分隔。浮置柵極1202可以由導(dǎo)電材料或半導(dǎo)體材料制成。最合適的材料為具有N型摻雜劑的多晶硅。浮置柵極1202可略微交疊擴(kuò)散區(qū)1212。隧穿溝道1214的厚度應(yīng)足夠薄以允許通過福勒_諾德海姆隧穿機(jī)制從浮置柵極1202除去電子，但是應(yīng)足夠厚以防止浮置柵
極1202和阱1208之間出現(xiàn)漏電流。
控制柵極1204置為平行于浮置柵極1202并通過絕緣層1206與其分隔。絕緣層1206可以是氧化物-氮化物-氧化物或其他合適的材料。控制柵極1204通過絕緣體1216即氧化物與阱1208分隔。絕緣體1216的厚度應(yīng)足夠厚以承受由于控制柵極1204的電壓變化產(chǎn)生的應(yīng)力?？刂茤艠O1204下方的絕緣體1216厚于隧穿氧化物1214以承受該應(yīng)力并具有更好的可靠性，如果絕緣體1216由氧化物制成?？刂茤艠O1204下方的絕緣體1216兩端的電壓高于隧穿氧化物1214兩端的電壓。通過將負(fù)電壓應(yīng)用于控制柵極1204并將正電壓應(yīng)用于擴(kuò)散區(qū)1212,可以從浮置柵極1202釋放電子。電子通過隧穿氧化物1214^皮釋放。
通過將正電壓應(yīng)用于控制^f冊極1202并將負(fù)電壓應(yīng)用于擴(kuò)散區(qū)1212，可以將電子從擴(kuò)散區(qū)1212和阱1208之間的耗盡區(qū)注入浮置柵極1202。該負(fù)電壓優(yōu)選地介于-lV到-10V。阱1208被偏置在OV或小的正電壓。當(dāng)擴(kuò)散區(qū)1212和阱1208之間的結(jié)被反向偏置時(shí)，將從價(jià)帶產(chǎn)生電子到導(dǎo)帶。某些這些電子將通過克服阱1208和隧穿氧化物1214之間的電勢勢壘通過隧穿氧化物1214^皮注入浮置柵極1202。
盡管結(jié)合閃存EEPROM描述了本發(fā)明，但是應(yīng)理解，本發(fā)明同樣可應(yīng)用于一次可編程(OTP)存儲器、多次可編程(MTP)存儲器、以及其他非易失性存儲器。
盡管已經(jīng)參考本發(fā)明的優(yōu)選實(shí)施例具體示出和描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員將理解，可以進(jìn)行各種形式和細(xì)節(jié)上的變化而不背離由權(quán)利要求界定的本發(fā)明的精神和范圍。此外，盡管本發(fā)明的元件被描述或主張為單數(shù)形式，但是也可以使用多數(shù)形式，除非明確指出限于單數(shù)形式。
2權(quán)利要求
1. 一種電學(xué)可改寫存儲器裝置，包括第一半導(dǎo)體層，摻雜有第一濃度的第一摻雜劑；第二半導(dǎo)體層，鄰近所述第一半導(dǎo)體層，摻雜有電學(xué)特性與所述第一摻雜劑相反的第二摻雜劑，所述第二半導(dǎo)體層具有一頂側(cè)；兩個(gè)隔開的擴(kuò)散區(qū)，嵌在所述第二半導(dǎo)體層的頂側(cè)內(nèi)，每個(gè)擴(kuò)散區(qū)摻雜有第二濃度的所述第一摻雜劑，所述第二濃度高于所述第一濃度，所述兩個(gè)擴(kuò)散區(qū)包括第一擴(kuò)散區(qū)和第二擴(kuò)散區(qū)，且第一溝道區(qū)定義于所述第一擴(kuò)散區(qū)和所述第二擴(kuò)散區(qū)之間；第一浮置柵極，具有第一高度且由導(dǎo)電材料組成，所述第一浮置柵極布置為鄰近所述第一擴(kuò)散區(qū)以及位于所述第一溝道區(qū)上方并通過第一絕緣體區(qū)與所述第一溝道區(qū)分隔，所述第一浮置柵極能夠存儲電學(xué)電荷；第二浮置柵極，具有第二高度且由導(dǎo)電材料組成，所述第二浮置柵極布置為鄰近所述第二擴(kuò)散區(qū)以及位于所述第一溝道區(qū)上方并通過第二絕緣體區(qū)與所述第一溝道區(qū)分隔，所述第二浮置柵極能夠存儲電學(xué)電荷；以及控制柵極，具有高于所述第一高度和第二高度的第三高度且由導(dǎo)電材料組成，所述控制柵極橫向地布置在所述第一浮置柵極和所述第二浮置柵極之間，所述控制柵極通過第一垂直絕緣體層與所述第一浮置柵極分隔并通過第二垂直絕緣體層與所述第二浮置柵極分隔，所述控制柵極作為字選擇線，所述控制柵極進(jìn)一步位于所述第一溝道區(qū)上方而不交疊所述兩個(gè)隔開的擴(kuò)散區(qū)，并通過第三絕緣體區(qū)與所述第一溝道區(qū)分隔。
2. 如權(quán)利要求1所述的存儲器裝置，其中所述第一摻雜劑具有P型特 性且所迷第二摻雜劑具有N型特性。
3. 如權(quán)利要求1所述的存儲器裝置，其中所述第一摻雜劑具有N型特 性且所述第二摻雜劑具有P型特性。
4. 如權(quán)利要求1所述的存儲器裝置，其中所述第一絕緣體區(qū)具有一允 許所述第一浮置柵極和所述第一溝道區(qū)之間的電荷隧穿的厚度。
5. 如權(quán)利要求4所述的存儲器裝置，其中所述第一絕緣體區(qū)的厚度介 于70埃和110埃。
6. 如權(quán)利要求1所述的存儲器裝置，其中所述第二絕緣體區(qū)具有一允許所述第二浮置棚-極和所述第 一溝道區(qū)之間的電荷隧穿的厚度。
7. 如權(quán)利要求6所述的存儲器裝置，其中所述第二絕緣體區(qū)的厚度介 于70埃和IIO埃。
8. 如權(quán)利要求1所述的存儲器裝置，其中所述第一垂直絕緣體由二氧 化硅制成，所述二氧化硅具有一提供所述第一浮置柵極和所述控制柵極之間 的電容的厚度，且所述第一垂直絕緣體防止所述第一浮置柵極和所述控制柵 才及之間的漏電。
9. 如權(quán)利要求1所述的存儲器裝置，其中所述第一垂直絕緣體由氧化 物 - 氮化物-氧化物制成，所述氧化物-氮化物-氧化物具有一提供所述第 一浮置柵極和所述控制柵極之間的電容的厚度，且所述第一垂直絕緣體防止 所述第 一浮置柵極和所述控制^f冊極之間的漏電。
10. 如權(quán)利要求1所述的存儲器裝置，其中所述第二垂直絕緣體由二氧 化硅制成，所述二氧化硅具有一提供所述第二浮置柵極和所述控制柵極之間 的電容的厚度，且所述第二垂直絕緣體防止所述第二浮置棚-極和所述控制柵 極之間的漏電。
11. 如權(quán)利要求1所述的存儲器裝置，其中所述第二垂直絕緣體由氧化 物 - 氮化物_氧化物制成，所述氧化物_氮化物-氧化物具有一提供所述第 二浮置柵極和所述控制柵極之間的電容的厚度，且所述第二垂直絕緣體防止 所述第二浮置柵極和所述控制柵極之間的漏電。
12. 如權(quán)利要求1所述的存儲器裝置，其中所述第一浮置柵極的所述第 一高度大于所述第三高度。
13. 如權(quán)利要求1所述的存儲器裝置，其中所述第一浮置柵極的所述第 一高度小于所述第三高度。
14. 如權(quán)利要求1所述的存儲器裝置，其中所述第一浮置柵極的所述第 一高度等于所述第三高度。
15. 如權(quán)利要求1所述的存儲器裝置，其中所述第一浮置柵極和所述第 二浮置柵極分別能夠存儲多種電荷水平。
16. 如權(quán)利要求1所述的存儲器裝置，其中所述第一浮置柵極和所述第 二浮置柵極分別能夠存儲四種電荷水平。
17. 如權(quán)利要求1所述的存儲器裝置，其中當(dāng)?shù)谝浑妷航M合應(yīng)用于所述 第一擴(kuò)散區(qū)、第二擴(kuò)散區(qū)、控制柵極以及第二半導(dǎo)體層時(shí)，電荷從所述第一溝道區(qū)傳輸?shù)剿龅诙≈脰艠O。
18. 如權(quán)利要求17所述的存儲器裝置，其中所述第一電壓組合包括 應(yīng)用零電壓到所述第二半導(dǎo)體層； 應(yīng)用正高電壓到所述第一擴(kuò)散區(qū)； 應(yīng)用零電壓到所述第二擴(kuò)散區(qū)；以及應(yīng)用正高電壓到所述控制柵極。
19. 如權(quán)利要求17所述的存儲器裝置，其中所述第一電壓組合包括 應(yīng)用正高斜坡下降電壓及隨后的斜坡上升電壓到所述控制柵極； 應(yīng)用正高電壓到所述第一擴(kuò)散區(qū)； 應(yīng)用零電壓到所述第二擴(kuò)散區(qū)；以及 應(yīng)用正高電壓到所述第二半導(dǎo)體層。
20. 如權(quán)利要求17所述的存儲器裝置，其中所述第一電壓組合包括 應(yīng)用Vcc電壓到所述第二半導(dǎo)體層； 應(yīng)用負(fù)電壓到所述第二擴(kuò)散區(qū)；以及 應(yīng)用正高電壓到控制柵極。
21. 如權(quán)利要求17所述的存儲器裝置，其中所述第一電壓組合包括 應(yīng)用0V電壓到所述第二半導(dǎo)體層；應(yīng)用負(fù)電壓到所述第二擴(kuò)散區(qū)；以及 應(yīng)用正高電壓到所述控制柵極。
22. 如權(quán)利要求17所述的存儲器裝置，其中所述第一電壓組合包括 應(yīng)用正電壓到所述第二半導(dǎo)體層； 應(yīng)用負(fù)電壓到所述第二擴(kuò)散區(qū)；以及應(yīng)用正高電壓到所述控制柵極。
23. 如權(quán)利要求1所述的存儲器裝置，其中當(dāng)?shù)诙妷航M合應(yīng)用于所述 第一擴(kuò)散區(qū)、第二擴(kuò)散區(qū)、控制柵極以及第二半導(dǎo)體層時(shí)，所述第二浮置柵 極內(nèi)的電荷可以^皮確定。
24. 如權(quán)利要求23所述的存儲器裝置，其中所述第二電壓組合包括 應(yīng)用零電壓到所述第二半導(dǎo)體層；應(yīng)用介于0V和Vcc電壓之間的電壓到所述第 一擴(kuò)散區(qū)；以及 應(yīng)用介于0V和Vet之間的電壓到所述控制柵極。
25. 如權(quán)利要求23所述的存儲器裝置，其中所述第二電壓組合包括應(yīng)用Vet電壓到所述第二半導(dǎo)體層；應(yīng)用介于OV和Vcc之間的電壓到所述第一擴(kuò)散區(qū)；應(yīng)用Vet電壓到所述第二擴(kuò)散區(qū)；以及應(yīng)用介于OV和Vcc電壓之間的電壓到所述控制柵極。
26. 如權(quán)利要求1所述的存儲器裝置，其中當(dāng)?shù)谌妷航M合應(yīng)用于所述 第一擴(kuò)散區(qū)、第二擴(kuò)散區(qū)、控制柵極以及第二半導(dǎo)體層時(shí)，電荷從所述第二 浮置柵極被除去。
27. 如權(quán)利要求26所述的存儲器裝置，其中所述第三電壓組合包括 應(yīng)用負(fù)電壓到所述控制柵極；以及 應(yīng)用正高電壓到所述第二半導(dǎo)體層。
28. —種電學(xué)可改寫非易失性存儲器串，包括多個(gè)存儲器裝置，每個(gè)存儲器裝置具有能夠存儲多個(gè)數(shù)據(jù)的控制晶體 管，所述多個(gè)存儲器裝置具有第一端和第二端； 第一選擇晶體管，連接到所述第一端； 第二選擇晶體管，連接到所述第二端；以及 連接器，連接所述第一選擇晶體管到位線。
29. 如權(quán)利要求28所述的存儲器串，其中所述第一選擇晶體管進(jìn)一步 連接到一鄰近的存儲器串的所述第二選擇晶體管。
30. 如權(quán)利要求28所述的存儲器串，其中所述控制晶體管能夠存儲代 表四種邏輯狀態(tài)的數(shù)據(jù)。
31. 如權(quán)利要求28所述的存儲器串，其中所述控制晶體管能夠存儲代 表多種邏輯狀態(tài)的數(shù)據(jù)。
32. 如權(quán)利要求28所述的存儲器串， 一個(gè)存儲器裝置連接到一鄰近存 儲器裝置，由此一個(gè)存儲器裝置的漏極連接到鄰近裝置的源極。
33. —種電學(xué)可改寫非易失性存儲器串，包括多個(gè)存儲器裝置，每個(gè)存儲器裝置具有能夠存儲多個(gè)數(shù)據(jù)的控制晶體 管，每個(gè)存儲器裝置具有第一端和第二端；第一擴(kuò)散區(qū)，連接到每個(gè)存儲器裝置的所述第一端；第二擴(kuò)散區(qū)，與所述第一擴(kuò)散區(qū)隔開，連接到每個(gè)存儲器裝置的所述第 二端；以及多個(gè)連接器，連接每個(gè)存儲器裝置的所述控制晶體管到位線。
34. 如權(quán)利要求33所述的存儲器串，其中所述控制晶體管能夠存儲代 表四種邏輯狀態(tài)的數(shù)據(jù)。
35. 如權(quán)利要求33所述的存儲器串，其中所述控制晶體管能夠存儲代 表多種邏輯狀態(tài)的數(shù)據(jù)。
36. 如權(quán)利要求33所述的存儲器串，其中所述存儲器裝置相互并聯(lián)連 接介于所述第 一擴(kuò)散區(qū)和所述第二擴(kuò)散區(qū)之間。
37. —種電學(xué)可改寫非易失性存儲器陣列，包括 多個(gè)存儲器串，每個(gè)存儲器串具有第 一連接器，連接到所述存儲器串內(nèi)的第 一選擇晶體管的漏極；第二連接器，連接到所述第一選擇晶體管的柵極；第三連接器，連接到所述存儲器串內(nèi)的存儲器單元晶體管的柵極；以及第四連接器，連接到所述存儲器串內(nèi)的第二選擇晶體管的柵極，其 中所述多個(gè)存儲器串按照第 一存儲器串內(nèi)的所述第 一選擇晶體管的漏 極連接到鄰近的第二存儲器串內(nèi)的所述第二選擇晶體管的源極的方式 布置；多條位線，其中每條位線連接到每個(gè)存儲器串的所述第一連接器； 多條第 一選擇線，其中每條第一選擇線連接到每個(gè)存儲器串的所述第二 連接器；多條控制線，其中每條控制線連接到每個(gè)存儲器串的所述第三連接器；以及多條第二選擇線，其中每條第二選擇線連接到每個(gè)存儲器串的所述第四 連接器。
38. 如權(quán)利姜求37所述的存儲器陣列，其中一個(gè)存儲器串內(nèi)的所述存 儲器單元晶體管通過一隔離層與鄰近的存儲器串的存儲器單元晶體管分隔。
39. 如權(quán)利要求38所述的存儲器陣列，其中所述隔離層為淺溝槽隔離。
40. —種電學(xué)可改寫存儲器裝置，包括 第一半導(dǎo)體層，摻雜有第一濃度的第一摻雜劑；第二半導(dǎo)體層，鄰近所述第一半導(dǎo)體層，摻雜有電學(xué)特性與所述第一摻 雜劑相反的第二摻雜劑，所述第二半導(dǎo)體層具有一頂側(cè)；兩個(gè)隔開的擴(kuò)散區(qū)，嵌在所述第二半導(dǎo)體層的頂側(cè)內(nèi)，每個(gè)擴(kuò)散區(qū)摻雜有第二濃度的所述第一摻雜劑，所述第二濃度高于所述第一濃度，所述兩個(gè) 擴(kuò)散區(qū)包括第一擴(kuò)散區(qū)和第二擴(kuò)散區(qū)，且第一溝道區(qū)定義于所述第一擴(kuò)散區(qū) 和所述第二擴(kuò)散區(qū)之間；第一浮置柵極，具有左側(cè)和右側(cè)且由導(dǎo)電材料組成，所述第一浮置柵極 布置為鄰近所述第一擴(kuò)散區(qū)以及位于所述第一溝道區(qū)上方并通過第一絕緣體區(qū)與所述第一溝道區(qū)分隔，所述第一浮置柵極能夠存儲電學(xué)電荷；第二浮置柵極，具有左側(cè)和右側(cè)且由導(dǎo)電材料組成，所述第二浮置柵極 布置為鄰近所述第二擴(kuò)散區(qū)以及位于所述第一溝道區(qū)上方并通過第二絕緣 體區(qū)與所述第一溝道區(qū)分隔，所述第二浮置柵極能夠存儲電學(xué)電荷；以及控制柵極，由導(dǎo)電材料組成，所述控制柵極橫向地布置在所述第一浮置 柵極和所述第二浮置柵極之間，所述控制柵極通過第三絕緣體層與所述第一 浮置柵極分隔并通過第四絕緣體層與所述第二浮置柵極分隔，所述控制柵極 至少在右側(cè)和左側(cè)上覆蓋所述第一浮置柵極，所述控制柵極至少在右側(cè)和左 側(cè)上進(jìn)一步覆蓋所述第二浮置^t極，所述控制柵極進(jìn)一步位于所述第一溝道 區(qū)上方并通過第三絕緣體區(qū)與所述第一溝道區(qū)分隔。
41. 如權(quán)利要求40所述的存儲器裝置，其中所述第一摻雜劑具有P型 特性且所述第二摻雜劑具有N型特性。
42. 如權(quán)利要求40所述的存儲器裝置，其中所述第一摻雜劑具有N型 特性且所述第二摻雜劑具有P型特性。
43. 如權(quán)利要求40所述的存儲器裝置，其中所述第一絕緣體區(qū)具有一 允許所述第一浮置柵極和所述第一溝道區(qū)之間的電荷隧穿的厚度。
44. 如權(quán)利要求43所述的存儲器裝置，其中所述第一絕緣體區(qū)的厚度 介于70埃和110埃。
45. 如權(quán)利要求40所述的存儲器裝置，其中所述第二絕緣體區(qū)具有一 允許所述第二浮置柵極和所述第一溝道區(qū)之間的電荷隧穿的厚度。
46. 如權(quán)利要求45所述的存儲器裝置，其中所述第二絕緣體區(qū)的厚度 介于70埃和110埃。
47. 如權(quán)利要求40所述的存儲器裝置，其中所述第三絕緣體由二氧化 硅制成，所述二氧化硅具有一提供所述第一浮置柵極和所述控制柵極之間的 電容的厚度，且所述第三絕緣體防止所述第一浮置柵極和所述控制柵極之間 的漏電。
48. 如權(quán)利要求40所述的存儲器裝置，其中所述第三絕緣體由氧化物 -氮化物-氧化物制成，所述氧化物_氮化物-氧化物具有一提供所述第一 浮置柵極和所述控制柵極之間的電容的厚度，且所述第三絕緣體防止所述第 一浮置4冊極和所述控制4冊極之間的漏電。
49. 如權(quán)利要求40所述的存儲器裝置，其中所述第四絕緣體由二氧化 硅制成，所述二氧化硅具有一提供所述第二浮置柵極和所述控制柵極之間的 電容的厚度，且所述第四絕緣體防止所述第二浮置柵極和所述控制柵極之間 的漏電。
50. 如權(quán)利要求40所述的存儲器裝置，其中所述第四絕緣體由氧化物 -氮化物-氧化物制成，所述氧化物_氮化物-氧化物具有一提供所述第二 浮置柵極和所述控制柵極之間的電容的厚度，且所述第四絕緣體防止所述第 二浮置^f冊極和所述控制^J冊極之間的漏電。
51. 如權(quán)利要求40所述的存儲器裝置，其中所述第一浮置柵極和所述 第二浮置柵極分別能夠存儲多種電荷水平。
52. 如權(quán)利要求40所述的存儲器裝置，其中所述第一浮置柵極和所述 第二浮置柵極分別能夠存儲四種電荷水平。
53. —種電學(xué)可改寫存儲器裝置，包括 第一半導(dǎo)體層，摻雜有第一濃度的第一摻雜劑；第二半導(dǎo)體層，鄰近所述第一半導(dǎo)體層，摻雜有電學(xué)特性與所述第一摻 雜劑相反的第二摻雜劑，所述第二半導(dǎo)體層具有一頂側(cè)；兩個(gè)隔開的擴(kuò)散區(qū)，嵌在所述第二半導(dǎo)體層的頂側(cè)內(nèi)，每個(gè)擴(kuò)散區(qū)摻雜 有第二濃度的所述第一摻雜劑，所述第二濃度高于所迷第一濃度，所述兩個(gè) 擴(kuò)散區(qū)包括第一擴(kuò)散區(qū)和第二擴(kuò)散區(qū)，且第一溝道區(qū)定義于所述第一擴(kuò)散區(qū) 和所述第二擴(kuò)散區(qū)之間；第一浮置柵極，由導(dǎo)電材料組成，所述第一浮置柵極布置為鄰近所述第 一擴(kuò)散區(qū)以及位于所述第一溝道區(qū)上方并通過第一絕緣體區(qū)與所述第一溝 道區(qū)分隔，所述第一浮置柵極能夠存儲電學(xué)電荷；第二浮置柵極，由導(dǎo)電材料組成，所述第二浮置柵極布置為鄰近所述第 二擴(kuò)散區(qū)以及位于所述第一溝道區(qū)上方并通過第二絕緣體區(qū)與所述第一溝 道區(qū)分隔，所述第二浮置柵極能夠存儲電學(xué)電荷；以及控制柵極，具有至少兩個(gè)橫向側(cè)面且由導(dǎo)電材料組成，所述控制柵極橫向地布置在所述第一浮置柵極和所述第二浮置柵極之間，所述控制柵極通過 第 一垂直絕緣體層與所述第 一浮置柵極分隔并通過第二垂直絕緣體層與所 述第二浮置柵極分隔，所述控制柵極在多于一個(gè)橫向側(cè)面上被所述第一浮置 柵極覆蓋且在多于一個(gè)橫向側(cè)面上被所述第二浮置柵極覆蓋，所述控制柵極 通過第三絕緣體區(qū)與所述第一溝道區(qū)分隔。
54. 如權(quán)利要求53所述的存儲器裝置，其中所述第一摻雜劑具有P型 特性且所述第二摻雜劑具有N型特性。
55. 如權(quán)利要求53所述的存儲器裝置，其中所述第一摻雜劑具有N型 特性且所述第二摻雜劑具有P型特性。
56. 如權(quán)利要求53所述的存儲器裝置，其中所述第一絕緣體區(qū)具有一 允許所述第一浮置柵極和所述第一溝道區(qū)之間的電荷隧穿的厚度。
57. 如權(quán)利要求56所述的存儲器裝置，其中所述第一絕緣體區(qū)的厚度 介于70埃和110埃。
58. 如權(quán)利要求53所述的存儲器裝置，其中所述第二絕緣體區(qū)具有一 允許所述第二浮置柵極和所述第 一溝道區(qū)之間的電荷隧穿的厚度。
59. 如權(quán)利要求53所述的存儲器裝置，其中所述第二絕緣體區(qū)的厚度 介于70埃和110埃。
60. 如權(quán)利要求53所述的存儲器裝置，其中所述第一垂直絕緣體由二 氧化硅制成，所述二氧化硅具有一提供所述第 一浮置柵極和所述控制柵極之 間的電容的厚度，且所述第一垂直絕緣體防止所述第一浮置柵極和所述控制 才冊極之間的漏電。
61. 如權(quán)利要求53所述的存儲器裝置，其中所述第一垂直絕緣體由氧 化物-氮化物-氧化物制成，所述氧化物-氮化物-氧化物具有一提供所述 第一浮置柵極和所述控制柵極之間的電容的厚度，且所述第一垂直絕緣體防 止所述第 一浮置柵極和所述控制柵極之間的漏電。
62. 如權(quán)利要求53所述的存儲器裝置，其中所述第二垂直絕緣體由二 氧化硅制成，所述二氧化硅具有一提供所述第二浮置柵極和所述控制柵極之 間的電容的厚度，且所述第二垂直絕緣體防止所述第二浮置柵極和所述控制 柵極之間的漏電。
63. 如權(quán)利要求53所述的存儲器裝置，其中所述第二垂直絕緣體由氧 化物-氮化物-氧化物制成，所述氧化物-氮化物_氧化物具有一提供所述第二浮置柵極和所述控制柵極之間的電容的厚度，且所述第二垂直絕緣體防 止所述第二浮置柵極和所述控制柵極之間的漏電。
64. 如權(quán)利要求53所述的存儲器裝置，其中所述第一浮置柵極和所述 第二浮置柵極分別能夠存儲多種電荷水平。
65. 如權(quán)利要求53所述的存儲器裝置，其中所述第一浮置柵極和所述 第二浮置柵極分別能夠存儲四種電荷水平。
66. —種電學(xué)可改寫存儲器裝置，包括 半導(dǎo)體基板，摻雜有第一濃度的第一摻雜劑；半導(dǎo)體阱，鄰近所述半導(dǎo)體基板，摻雜有電學(xué)特性與所述第一摻雜劑相 反的第二摻雜劑，所述半導(dǎo)體阱具有一頂側(cè)；擴(kuò)散區(qū)，嵌在所述半導(dǎo)體阱的頂側(cè)內(nèi)，所述擴(kuò)散區(qū)摻雜有第二濃度的所 述第一摻雜劑，所述第二濃度高于所述第一濃度；浮置柵極，具有第一高度，所述浮置柵極布置為鄰近所述擴(kuò)散區(qū)以及上 方并通過絕緣體隧道與其分隔，所述浮置柵極能夠存儲電學(xué)電荷；以及控制柵極，具有第二高度且由導(dǎo)電材料組成，所述控制柵極橫向地布置 為鄰近所述浮置柵極，所述控制柵極通過一垂直絕緣體層與所述浮置柵極分 隔，所述控制柵極通過一絕緣體區(qū)進(jìn)一步與所述半導(dǎo)體阱分隔。
67. 如權(quán)利要求66所述的存儲器裝置，其中所述垂直絕緣體由二氧化 硅制成，所述二氧化硅具有一提供所述浮置柵極和所述控制柵極之間的電容 的厚度，且所述垂直絕緣體防止所述浮置柵極和所述控制柵極之間的漏電。
68. 如權(quán)利要求66所述的存儲器裝置，其中所述垂直絕緣體由氧化物 -氮化物-氧化物制成，所述氧化物-氮化物-氧化物具有一提供所述浮置 柵極和所述控制柵極之間的電容的厚度，且所述垂直絕緣體防止所述第一浮 置柵極和所述控制柵極之間的漏電。
69. 如權(quán)利要求66所述的存儲器裝置，其中所述浮置柵極的所述第一 高度大于所述第二高度。
70. 如權(quán)利要求66所述的存儲器裝置，其中所述浮置柵極的所述第一 高度小于所述第二高度。
71. 如權(quán)利要求66所述的存儲器裝置，其中所述浮置柵極的所述第一 高度等于所述第二高度。
72. 如權(quán)利要求66所述的存儲器裝置，其中所述浮置柵極能夠存儲多種電荷水平。
73. 如權(quán)利要求66所述的存儲器裝置，其中所述浮置柵極能夠存儲四種電荷水平。
74. 如權(quán)利要求66所述的存儲器裝置，其中當(dāng)負(fù)電壓應(yīng)用于所述控制 柵極且正電壓應(yīng)用于所述擴(kuò)散區(qū)時(shí)，電學(xué)電荷從所述浮置柵極通過所述絕緣 體隧道被釋放。
75. 如權(quán)利要求66所述的存儲器裝置，其中當(dāng)所述擴(kuò)散區(qū)和所述半導(dǎo) 體阱之間的結(jié)被反向偏置且正電壓應(yīng)用于所述控制柵極時(shí)，電學(xué)電荷從所述 結(jié)被注入所述浮置柵極。
全文摘要
一種存儲器單元，包括橫向布置于兩個(gè)浮置柵極之間的控制柵極，其中每個(gè)浮置柵極能夠保持?jǐn)?shù)據(jù)。通過將電壓組合應(yīng)用于擴(kuò)散區(qū)、控制柵極和阱，則可以擦除和編程存儲器單元內(nèi)的每個(gè)浮置柵極。多個(gè)存儲器單元形成存儲器串，且存儲器陣列由按行和列排布的多個(gè)存儲器串形成。
文檔編號H01L27/112GK101506981SQ200680030438
公開日2009年8月12日 申請日期2006年4月13日 優(yōu)先權(quán)日2005年6月21日
發(fā)明者游天風(fēng), 高任維 申請人:納諾斯塔公司