專利名稱：非易失性存儲(chǔ)器以及非易失性存儲(chǔ)器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失性存儲(chǔ)器以及非易失性存儲(chǔ)器的制造方法，更具體地，涉及一種能夠使非易失性存儲(chǔ)器具有高集成度以及高可靠性和足夠的運(yùn)行速度的非易失性存儲(chǔ)器及其制造方法。
背景技術(shù)：
非易失性存儲(chǔ)器可以具有較小的存儲(chǔ)單元(cell)，其可以具有較快的擦除/記錄能力以及長(zhǎng)時(shí)間的數(shù)據(jù)存儲(chǔ)能力。在多種產(chǎn)品(例如個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)、個(gè)人通信系統(tǒng)(PCS)、智能卡和/或類似設(shè)備)中，非易失性存儲(chǔ)器可以替代動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。
NOR閃速(flash)EEPROM可以是非易失性存儲(chǔ)器，其中溝道和源/漏結(jié)形成為隱埋(buried)擴(kuò)散區(qū)。隱埋擴(kuò)散區(qū)可以摻雜有高濃度的雜質(zhì)(例如BN+(隱埋N+)區(qū))。溝道可以在形成浮置柵極和控制柵極的區(qū)域內(nèi)的襯底中形成。通過(guò)在BN+區(qū)中加速電子以及將所加速的電子注入到浮置柵極中，可以存儲(chǔ)數(shù)據(jù)。
圖3是非易失性存儲(chǔ)器的截面圖。如圖3所示，通過(guò)在半導(dǎo)體襯底300的預(yù)定區(qū)域(例如源/漏結(jié))中注入高濃度的雜質(zhì)離子，可以形成隱埋擴(kuò)散區(qū)302(例如BN+(隱埋N+)區(qū))。柵極絕緣層304可以在半導(dǎo)體襯底300的表面上形成。
浮置柵極306可以形成為使得部分隱埋擴(kuò)散區(qū)302與浮置柵極306重疊。絕緣層308可以形成在浮置柵極306和隱埋擴(kuò)散區(qū)302上。多晶硅層310可以形成在絕緣層308上。多晶硅層310可以被圖案化并且被處理以形成控制柵極。溝道可以形成在浮置柵極306與控制柵極310下面的半導(dǎo)體襯底300中。通過(guò)經(jīng)隱埋擴(kuò)散區(qū)302加速電子并且經(jīng)溝道將加速的電子注入到浮置柵極306中，可以存儲(chǔ)數(shù)據(jù)。
通過(guò)在隱埋擴(kuò)散區(qū)302中加速電子并且使加速的電子經(jīng)過(guò)溝道，非易失性存儲(chǔ)器可以存儲(chǔ)數(shù)據(jù)。較大面積的隱埋擴(kuò)散區(qū)302會(huì)使隱埋擴(kuò)散區(qū)302中電子加速度較大。隱埋擴(kuò)散區(qū)302中較大的電子加速度會(huì)使存儲(chǔ)器具有更快的運(yùn)行速度和更高的可靠性。為了具有非易失性閃速存儲(chǔ)器中存儲(chǔ)單元運(yùn)行速度所需的足量電子，隱埋擴(kuò)散區(qū)302應(yīng)具有足夠大的面積。在高度集成的半導(dǎo)體器件中，只有有限的面積用以形成足夠大的隱埋擴(kuò)散區(qū)302。

發(fā)明內(nèi)容
本發(fā)明提供一種非易失性存儲(chǔ)器以及非易失性存儲(chǔ)器件的制造方法。在本發(fā)明中，高度集成的非易失性存儲(chǔ)器可以具有高可靠性和足夠的運(yùn)行速度。
本發(fā)明的非易失性存儲(chǔ)器包括半導(dǎo)體襯底，其具有在該半導(dǎo)體襯底中形成的溝槽；隱埋擴(kuò)散區(qū)，其形成在該溝槽一側(cè)的半導(dǎo)體襯底中；柵極絕緣層，其形成在該襯底上；浮置柵極，其可以形成在該柵極絕緣層上，并且與該隱埋擴(kuò)散區(qū)的至少一部分重疊；絕緣層，其形成在該柵極絕緣層和該浮置柵極上；以及控制柵極，其形成在該絕緣層上。
本發(fā)明的非易失性存儲(chǔ)器的制造方法包括在半導(dǎo)體襯底中形成溝槽；在該溝槽的一側(cè)形成隱埋擴(kuò)散區(qū)；在該襯底上形成柵極絕緣層；在該柵極絕緣層上形成浮置柵極，并且該浮置柵極與該隱埋擴(kuò)散區(qū)的至少一部分重疊；在該柵極絕緣層和該浮置柵極上形成絕緣層；以及在該絕緣層上形成控制柵極。
通過(guò)注入雜質(zhì)離子然后擴(kuò)散所述雜質(zhì)離子，可以形成隱埋擴(kuò)散區(qū)。使用傾斜離子注入可以進(jìn)行離子注入。可以沿溝槽的表面形成控制柵極。


圖1A至圖1F示出根據(jù)本發(fā)明實(shí)施例的制造非易失性存儲(chǔ)器的平面示意圖；圖2A至圖2F示出根據(jù)本發(fā)明實(shí)施例的制造非易失性存儲(chǔ)器的截面圖；圖3示出非易失性存儲(chǔ)器的截面圖。
具體實(shí)施例方式
圖1D至圖1F以及圖2D至圖2F示出根據(jù)本發(fā)明實(shí)施例的非易失性存儲(chǔ)器。實(shí)施例涉及非易失性存儲(chǔ)器中的NOR閃速EEPROM器件。圖2A至圖2D分別是圖1A沿著IIA-IIA’線、圖1B沿著IIB-IIB’線、圖1C沿著IIC-IIC’線以及圖1D沿著IID-IID’線的截面圖，圖2E和圖2F分別是圖1E沿著IIE-IIE’線和圖1F沿著IIF-IIF’線的截面圖。
溝槽100a可以形成在P型半導(dǎo)體襯底100中。隱埋擴(kuò)散區(qū)121(例如BN+區(qū))可以形成在溝槽100a一側(cè)的襯底100中。柵極絕緣層130可以形成在襯底100(例如形成溝槽100a處)的表面上。浮置柵極140可以形成在溝槽100a之間的柵極絕緣層130上。絕緣層150可以形成在溝槽100a的表面、浮置柵極140以及襯底100的表面上?？刂茤艠O160可以形成在絕緣層150和浮置柵極140上。控制柵極160可以與浮置柵極140重疊。
與浮置柵極140和控制柵極160二者均重疊的襯底100的區(qū)域(area)可以作為溝道?？刂茤艠O160可以形成在鄰近溝道上方的溝槽100a處。覆蓋(cap)氧化物層170可以形成在控制柵極160上。間隔氧化物層180可以形成在控制柵極160的一側(cè)。
擦除柵極線(erase gate line)200可以形成在相鄰的控制柵極160之間。擦除柵極線200可以被第一層間絕緣層190包圍。第二層間絕緣層210和位線220可以形成在襯底100的表面上。柵極線200可以布置在與控制柵極160相同的方向。位線220可以布置為垂直于控制柵極160。
在實(shí)施例中，由于BN+區(qū)121(其可以是數(shù)據(jù)存儲(chǔ)區(qū))可以形成在溝槽100a一側(cè)的襯底100中，所以即使存儲(chǔ)單元的面積較小，基于溝槽100a的深度BN+區(qū)121的面積也是充足的。在實(shí)施例中，可以在具有較高集成度的半導(dǎo)體器件中得到運(yùn)行存儲(chǔ)單元所需的足量電子。
如圖1A和圖2A所示，掩模圖案110可以形成在半導(dǎo)體襯底100上。通過(guò)蝕刻經(jīng)由掩模圖案110而暴露(expose)的襯底100，溝槽100a可以形成在襯底100中。通過(guò)使用掩模圖案110作為蝕刻掩模的蝕刻工藝，可以將襯底100蝕刻為大約1500埃的厚度。根據(jù)本實(shí)施例，溝槽100a可以形成為具有大約1500埃的深度。在本實(shí)施例中，溝槽100a的深度可以基于存儲(chǔ)單元運(yùn)行所需的預(yù)期的電子量。
根據(jù)本實(shí)施例，半導(dǎo)體襯底100可以是具有P阱(未示出)的P型襯底或N型襯底。N+雜質(zhì)120可以被離子注入到溝槽100a一側(cè)的襯底100中。在本實(shí)施例中，離子注入可以通過(guò)傾斜離子注入來(lái)實(shí)現(xiàn)。
如圖1B和圖2B所示，通過(guò)退火可以擴(kuò)散雜質(zhì)120，以在溝槽100a的一側(cè)形成隱埋擴(kuò)散區(qū)121(例如BN+區(qū)121)。掩模圖案110可以被去除。
在該實(shí)施例中，在形成溝槽100a之后，通過(guò)在溝槽100a的側(cè)壁上進(jìn)行離子注入，BN+區(qū)121形成在襯底100中。在該實(shí)施例中，在數(shù)據(jù)存儲(chǔ)操作中，根據(jù)溝槽100a的深度控制BN+區(qū)121的電子加速度。在本實(shí)施例中，由于使用溝槽100a形成BN+區(qū)121，所以在較小的存儲(chǔ)器單元(例如可以實(shí)現(xiàn)高度集成的存儲(chǔ)器)中，BN+區(qū)121可以較大。
如圖1C和圖2C所示，柵極絕緣層130可以形成在襯底100的表面上。第一多晶硅層可以沉積在柵極絕緣層130上。通過(guò)對(duì)第一多晶硅層進(jìn)行圖案化，浮置柵極140可以形成在溝槽100a之間的襯底100上。在本實(shí)施例中，柵極絕緣層130可以由氧化物層形成。
如圖1D和圖2D所示，絕緣層150可以形成在襯底100的表面上。第二多晶硅層可以沉積在絕緣層150上。通過(guò)對(duì)第二多晶硅層進(jìn)行圖案化，控制柵極160可以沿溝槽100a形成。絕緣層150可以形成在襯底100、溝槽100a以及浮置柵極140上。在該實(shí)施例中，絕緣層150可以包括氧化物/氮化物/氧化物(ONO)層、氮化物層和/或氧化物層的至少其中之一。
如圖1E和圖2E所示，覆蓋氧化物層170可以形成在控制柵極160上。間隔氧化物層180可以形成在控制柵極160和覆蓋氧化物層170的側(cè)壁上。第一層間絕緣層190可以形成在襯底100的表面上。通過(guò)對(duì)第一層間絕緣層190進(jìn)行圖案化，孔190a可以形成在控制柵極160之間的第一層間絕緣層190中。擦除柵極線200可以形成在孔190a內(nèi)部。
如圖1F和圖2F所示，第二層間絕緣層210可以形成在襯底100的表面上。位線220可以形成在第二層間絕緣層210上。
在該實(shí)施例中，非易失性存儲(chǔ)器可以包括在襯底中形成的溝槽以及在該溝槽側(cè)壁形成的隱埋擴(kuò)散區(qū)。隱埋擴(kuò)散區(qū)可以通過(guò)離子注入工藝形成。根據(jù)本實(shí)施例，無(wú)論存儲(chǔ)單元大小如何，通過(guò)控制溝槽的深度可以得到存儲(chǔ)單元運(yùn)行所需的電子量，從而能夠?qū)崿F(xiàn)存儲(chǔ)器件的高集成度。
對(duì)本領(lǐng)域技術(shù)人員顯而易見(jiàn)的是，可以對(duì)本發(fā)明實(shí)施例做出各種修改和變化。因而本發(fā)明旨在涵蓋所附權(quán)利要求書(shū)限定的保護(hù)范圍內(nèi)的所有修改和變化。
權(quán)利要求
1.一種裝置，包括半導(dǎo)體襯底；溝槽，其形成在該半導(dǎo)體襯底中；以及隱埋擴(kuò)散區(qū)，其形成在該溝槽一側(cè)的半導(dǎo)體襯底中。
2.如權(quán)利要求1所述的裝置，其中該裝置是非易失性存儲(chǔ)器。
3.如權(quán)利要求1所述的裝置，其中包括在該半導(dǎo)體襯底上形成的柵極絕緣層。
4.如權(quán)利要求3所述的裝置，其中包括在鄰近該溝槽的柵極絕緣層上形成的浮置柵極。
5.如權(quán)利要求4所述的裝置，其中包括在該柵極絕緣層和該浮置柵極上形成的絕緣層。
6.如權(quán)利要求5所述的裝置，其中包括在該絕緣層上形成的控制柵極。
7.如權(quán)利要求6所述的裝置，其中該控制柵極是沿該溝槽形成的。
8.如權(quán)利要求1所述的裝置，其中該半導(dǎo)體襯底是P型，而該隱埋擴(kuò)散區(qū)是N型。
9.一種方法，包括在半導(dǎo)體襯底中形成溝槽；以及在該溝槽一側(cè)的半導(dǎo)體襯底中形成隱埋擴(kuò)散區(qū)。
10.如權(quán)利要求9所述的方法，其中該方法包括制造非易失性存儲(chǔ)器。
11.如權(quán)利要求9所述的方法，其中包括在該半導(dǎo)體襯底上形成柵極絕緣層。
12.如權(quán)利要求11所述的方法，其中包括在鄰近該溝槽的柵極絕緣層上形成浮置柵極。
13.如權(quán)利要求12所述的方法，其中包括在該柵極絕緣層和該浮置柵極上形成絕緣層。
14.如權(quán)利要求13所述的方法，其中包括在該絕緣層上形成控制柵極。
15.如權(quán)利要求14所述的方法，其中沿該溝槽形成該控制柵極。
16.如權(quán)利要求9所述的方法，其中通過(guò)注入雜質(zhì)離子并且擴(kuò)散所述雜質(zhì)離子形成該隱埋擴(kuò)散區(qū)。
17.如權(quán)利要求16所述的方法，其中通過(guò)傾斜離子注入來(lái)進(jìn)行離子注入。
18.如權(quán)利要求9所述的方法，其中該半導(dǎo)體襯底是P型，而該隱埋擴(kuò)散區(qū)是N型。
全文摘要
本發(fā)明公開(kāi)一種非易失性存儲(chǔ)器以及非易失性存儲(chǔ)器的制造方法，其中非易失性存儲(chǔ)器包括具有多個(gè)溝槽的半導(dǎo)體襯底。隱埋擴(kuò)散區(qū)可以形成在溝槽一側(cè)的襯底中。柵極絕緣層可以形成在該襯底的表面上。浮置柵極可以形成在溝槽之間的柵極絕緣層上。絕緣層可以形成在該柵極絕緣層和該浮置柵極上。控制柵極可以形成在該絕緣層上。
文檔編號(hào)H01L21/8247GK1988161SQ200610171250
公開(kāi)日2007年6月27日 申請(qǐng)日期2006年12月21日 優(yōu)先權(quán)日2005年12月21日
發(fā)明者樸盛羲 申請(qǐng)人:東部電子股份有限公司