專利名稱：隔離的相變存儲(chǔ)器單元及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高密度存儲(chǔ)器器件，其基于以相變?yōu)榛A(chǔ)的存儲(chǔ)器材料，包括以硫?qū)倩?chalcogenide)為基礎(chǔ)的材料以及其它材料，及制造這種器件的方法，并尤其涉及相變存儲(chǔ)器元件，其包括有較低電流以及更佳的熱控制特征。
背景技術(shù)：
以相變?yōu)榛A(chǔ)的存儲(chǔ)器材料廣泛地運(yùn)用于非易失性隨機(jī)存取存儲(chǔ)器單元中。如硫?qū)倩锛邦愃撇牧系倪@些材料，可通過(guò)施加其幅度適用于集成電路中的電流，而致使晶相在非晶態(tài)(amorphous state)與結(jié)晶態(tài)(crystalline state)之間轉(zhuǎn)換。一般而言，非晶態(tài)的特征是其電阻高于結(jié)晶態(tài)，此電阻值可輕易測(cè)量得到而用來(lái)作為指示。
從非晶態(tài)轉(zhuǎn)變至結(jié)晶態(tài)一般是低電流步驟。從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)(以下稱為重置(reset))一般是高電流步驟，其包括短暫的高電流密度脈沖以融化或破壞結(jié)晶結(jié)構(gòu)，其后此相變材料會(huì)快速冷卻，抑制相變的過(guò)程，使得至少部份相變結(jié)構(gòu)得以維持在非晶態(tài)。在理想狀態(tài)下，致使相變材料從結(jié)晶態(tài)轉(zhuǎn)變至非晶態(tài)的重置電流幅度應(yīng)該是越低越好。可以通過(guò)減小在存儲(chǔ)器單元中的相變材料元件的尺寸、以及減少電極與此相變材料的接觸面積來(lái)實(shí)現(xiàn)降低重置所需的重置電流幅度的目的，因此可針對(duì)此相變材料元件施加較小的絕對(duì)電流值來(lái)實(shí)現(xiàn)較高的電流密度。
該領(lǐng)域發(fā)展的一種方法是致力于在集成電路結(jié)構(gòu)上形成微小孔洞，并使用微量可編程的電阻材料填充這些微小孔洞。致力于這種微小孔洞的專利包括于1997年11月11日公告的美國(guó)專利No.5,687,112“Multibit Single Cell Memory Element Having TaperedContact”、發(fā)明人為Ovshinky；于1998年8月4日公告的美國(guó)專利No.5,789,277“Method of Making Chalogenide[sic]Memory Device”、發(fā)明人為Zahorik等；以及于2000年11月21日公告的美國(guó)專利No.6,150,253“Controllable Ovonic Phase-Change SemiconductorMemory Device and Methods of Fabricating the Same”、發(fā)明人為Doan等。
在現(xiàn)有技術(shù)中所遭遇到的一個(gè)特殊問(wèn)題在于如何控制操作電流、以及伴隨此電流而生的熱量。此相變過(guò)程會(huì)隨著此相變材料受到焦耳熱(joule heating)而繼續(xù)進(jìn)展，并隨之產(chǎn)生兩個(gè)問(wèn)題。第一是采用包括有數(shù)以十億計(jì)的單獨(dú)存儲(chǔ)器單元(在gigabyte范圍作為提供儲(chǔ)存電容的單位顯然需要這么多)的存儲(chǔ)器單元，來(lái)控制所需電流。第二則是由此極大數(shù)量的存儲(chǔ)器單元所產(chǎn)生的熱量，即使不會(huì)破壞所有的存儲(chǔ)器單元，至少也會(huì)使得一個(gè)存儲(chǔ)器單元劣化。
因此，理想地可以提供一種存儲(chǔ)器單元結(jié)構(gòu)，其具有較低的熱量特性以及低重置電流；以及一種制造方法，其可配合大量制造存儲(chǔ)器器件時(shí)所需要的嚴(yán)格的工藝變量規(guī)格。此外，理想地還可提供一種制造過(guò)程以及一種結(jié)構(gòu)，其可適用于在同一集成電路上制造周邊電路。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方面是一種存儲(chǔ)器器件，其具有改良的熱傳導(dǎo)特征。所述器件首先包括電介質(zhì)材料層；第一及第二電極，其彼此垂直分離并包括有相向的接觸表面。相變存儲(chǔ)器元件(phase-changememory element)包覆在所述電介質(zhì)材料層中，包括相變層，其位于這些電極間并與之形成電接觸，其中所述相變層的橫向面積小于所述電極的橫向面積。隔離材料位于所述相變層與所述電介質(zhì)層之間，其中所述隔離材料的熱傳導(dǎo)性低于所述電介質(zhì)材料的熱傳導(dǎo)性。所述隔離層將所述相變層的材料隔離于蝕刻工藝之外，而所述蝕刻工藝可能損傷所述材料或造成所述材料下方的過(guò)度削切。在本文所述的實(shí)例中，所述隔離材料同時(shí)改良了所述相變材料的熱隔離性。


圖1說(shuō)明本發(fā)明的相變存儲(chǔ)器元件；圖2說(shuō)明隨機(jī)存取存儲(chǔ)器單元，其包括本發(fā)明的相變存儲(chǔ)器元件；圖3說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的初始步驟；圖4說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖5說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖6說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖7說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖8說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖9說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖10說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖11說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖12說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖13說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖14說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖15說(shuō)明在制造本發(fā)明的隨機(jī)存取存儲(chǔ)器單元過(guò)程中的后續(xù)步驟；圖16說(shuō)明本發(fā)明的隨機(jī)存取存儲(chǔ)器單元的另一實(shí)施例；圖17說(shuō)明本發(fā)明的隨機(jī)存取存儲(chǔ)器單元的另一實(shí)施例；圖17A說(shuō)明本發(fā)明的隨機(jī)存取存儲(chǔ)器單元的另一實(shí)施例；圖18說(shuō)明本發(fā)明的隨機(jī)存取存儲(chǔ)器單元的另一實(shí)施例；圖19說(shuō)明當(dāng)制造圖18中的隨機(jī)存取存儲(chǔ)器單元時(shí)的初始步驟；圖20說(shuō)明當(dāng)制造圖18中的隨機(jī)存取存儲(chǔ)器單元時(shí)的后續(xù)步驟；圖21說(shuō)明當(dāng)制造圖18中的隨機(jī)存取存儲(chǔ)器單元時(shí)的后續(xù)步驟；圖22說(shuō)明當(dāng)制造圖18中的隨機(jī)存取存儲(chǔ)器單元時(shí)的后續(xù)步驟；圖23說(shuō)明當(dāng)制造圖18中的隨機(jī)存取存儲(chǔ)器單元時(shí)的后續(xù)步驟；圖24說(shuō)明當(dāng)制造圖18中的隨機(jī)存取存儲(chǔ)器單元時(shí)的后續(xù)步驟；圖25說(shuō)明當(dāng)制造圖18中的隨機(jī)存取存儲(chǔ)器單元時(shí)的后續(xù)步驟。
主要元件符號(hào)說(shuō)明10 相變存儲(chǔ)器元件119GST層12 電介質(zhì)填充物121GST基底122，122a，122b相變?cè)?3 襯底14 栓塞電極15 基底元件16 字線
17源極終端18電極導(dǎo)電層19凹陷區(qū)域20下導(dǎo)電層22相變材料薄膜24，24a，24b 第二導(dǎo)電層25相變核心25a，25b 掩膜元件26隔離材料28，28a，28b 上導(dǎo)電層30位線200 相變存儲(chǔ)器元件222 相變層226 隔離層300 相變?cè)?22 相變層324 第二導(dǎo)電層318 導(dǎo)電層326 隔離層328 導(dǎo)電層具體實(shí)施方式
以下詳細(xì)說(shuō)明本發(fā)明的結(jié)構(gòu)與方法。本發(fā)明內(nèi)容說(shuō)明章節(jié)目的并非在于定義本發(fā)明。本發(fā)明由權(quán)利要求所定義。所有本發(fā)明的實(shí)施例、特征、觀點(diǎn)及優(yōu)點(diǎn)等將可透過(guò)以下說(shuō)明書(shū)及其附圖獲得充分了解。
關(guān)于本文中所提及的方向性描述，圖示中的方向是相對(duì)于參考框而對(duì)應(yīng)于相關(guān)圖示中并用“上”、“下”、“左”、及“右”進(jìn)行描述。相似地，“厚度”一詞指的是垂直尺度、而“寬度”則指稱水平尺度。如本領(lǐng)域技術(shù)人員可知，這些方向性對(duì)于電路本身的方向并無(wú)實(shí)際操作上的對(duì)應(yīng)。
以下描述本發(fā)明的相變?cè)约按鎯?chǔ)器單元，其后則討論制造上述二者的過(guò)程。
圖1描繪根據(jù)本發(fā)明的實(shí)施例的相變存儲(chǔ)器元件10。如圖中所示，此相變?cè)诙姌O中延伸，包括栓塞電極14(plug electrode)，以及上電極或稱位線30(bit line)。如本領(lǐng)域中所周知，存儲(chǔ)器單元通常通過(guò)二組數(shù)據(jù)線所控制，其呈矩形排列。字線(word line)被施加能量以選擇特定數(shù)據(jù)字地址，同時(shí)位線在該數(shù)據(jù)字中選擇特定位。這些線路傳統(tǒng)上布局為垂直陣列。屬于本發(fā)明的部分的此存儲(chǔ)器單元可被解讀為，此電路布局中的位線30形成此相變?cè)纳蠈樱覉D中可見(jiàn)其橫向延伸整個(gè)圖示。字線16則正交至此元件。此字線信號(hào)將栓塞電極14連接到用于讀寫(xiě)的電流路徑。此栓塞電極、位線、以及字線的導(dǎo)電材料可為鎢、銅、鋁、或其它材料、以及一般在此領(lǐng)域中被認(rèn)為適用于栓塞電極以及線結(jié)構(gòu)的復(fù)合物。
在此栓塞元件的上端形成有電極導(dǎo)電層18以及下導(dǎo)電層20。設(shè)置這兩個(gè)層的目的將在以下解釋。這些層需要三個(gè)特征第一，如下所述的與相變材料間的優(yōu)秀附著力；第二，優(yōu)良的導(dǎo)電性；以及第三，擴(kuò)散壁壘特征，尤其是防止相變材料擴(kuò)散入電極金屬。這些層優(yōu)選地優(yōu)選地由氮化鈦(TiN)或氮化鉭(TaN)所構(gòu)成?；蛘?，這些導(dǎo)電層可以是氮化鋁鈦(TiAlN)或氮化鋁鉭(TaAlN)、或可包括(僅作為額外舉例)一個(gè)以上的選自下列群組的元素鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉑(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、以及釕(Ru)、以及上述的復(fù)合物。這些導(dǎo)電層優(yōu)選地延伸經(jīng)過(guò)此栓塞元件的寬度。
在這些導(dǎo)電層18，20之上為一相變材料薄膜22，其優(yōu)選地由硫?qū)倩?chalcogenide)所構(gòu)成。硫?qū)倩锇ㄏ铝行纬稍刂芷诒砩系赩I族的部分的四種元素之中任意一種氧(O)、硫(S)、硒(Se)、以及碲(Te)。硫?qū)倩锸菍⒘驅(qū)僭嘏c更為正電性的元素或自由基結(jié)合而得到。硫?qū)倩衔锖辖鹗菍⒘驅(qū)倩衔锱c例如過(guò)渡金屬等的其它物質(zhì)結(jié)合。硫?qū)倩衔锖辖鹜ǔ０ㄒ粋€(gè)以上的選自元素周期表第六欄的元素，例如鍺(Ge)以及錫(Sn)。通常，硫?qū)倩衔锖辖鸢ㄏ铝性刂幸粋€(gè)以上的復(fù)合物銻(Sb)、鎵(Ga)、銦(In)、以及銀(Ag)。許多以相變?yōu)榛A(chǔ)的存儲(chǔ)器材料已經(jīng)在技術(shù)文件中進(jìn)行了描述，包括下列合金鎵/銻、銦/銻、銦/硒、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、鎵/硒/碲、錫/銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺/銻/硒/碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金族中，可以嘗試大范圍的合金成分。此成分可以下列特征式表示TeaGebSb100-(a+b)。一位研究員描述了最有用的合金為在沉積材料中所包含的平均碲濃度遠(yuǎn)低于70％，典型地低于60％，并且碲含量通常在從最低23％至最高58％的范圍內(nèi)，且最佳地是介于48％至58％的碲含量。鍺的濃度高于約5％，且其在材料中的平均范圍從最低8％至最高30％，一般為低于50％。最佳地，鍺的濃度范圍介于8％至40％。在此成分中所剩下的主要成分則為銻。上述百分比為原子百分比，其為所有組成元素相加總和為100％。(Ovshinky‘112專利，欄10～11)由另一研究者所評(píng)估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(Noboru Yamada，“Potential of Ge-Sb-Te Phase-change Optical Disks forHigh-Data-Rate Recording”，SPIE v.3109，pp.28-37(1997))更一般地，過(guò)渡金屬例如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)、以及上述的混合物或合金，可與鍺/銻/碲結(jié)合以形成相變合金，其具有可編程的電阻特性?？墒褂玫拇鎯?chǔ)器材料的特殊示例如Ovshinsky‘112專利中欄11-13所述，在此引入該示例作為參考。
在此存儲(chǔ)器單元的活性溝道區(qū)域中，相變合金可在第一結(jié)構(gòu)態(tài)與第二結(jié)構(gòu)態(tài)之間按照其局部次序進(jìn)行切換，其中第一結(jié)構(gòu)態(tài)一般為非晶固態(tài)(amorphous solid phase)，而第二結(jié)構(gòu)態(tài)一般為結(jié)晶固態(tài)(crystalline solid phase)。術(shù)語(yǔ)“非晶”用于指示相對(duì)較無(wú)次序的結(jié)構(gòu)，其與單晶相比更加無(wú)次序性，而具有可檢測(cè)的特征，例如與結(jié)晶態(tài)相比具有更高的電阻值。術(shù)語(yǔ)“結(jié)晶態(tài)”用于指示相對(duì)較有次序的結(jié)構(gòu)，其與非晶態(tài)相比更有次序，因此包括可檢測(cè)的特征，例如比非晶態(tài)更低的電阻值。典型地，相變材料可以在完全結(jié)晶態(tài)與完全非晶態(tài)之間的所有可檢測(cè)的不同狀態(tài)之間進(jìn)行電切換。其它受到非晶態(tài)與結(jié)晶態(tài)之間的改變的影響的材料特征包括原子次序、自由電子密度、以及活化能。此材料可切換成為不同的固態(tài)，或者可切換成為由兩種以上固態(tài)所形成的混合物，提供從非晶態(tài)至結(jié)晶態(tài)之間的灰度級(jí)部分。此材料中的電特性也可能隨之改變。
相變材料可通過(guò)施加電脈沖而從一種相態(tài)切換至另一種相態(tài)。先前觀察指出，較短、較大幅度的脈沖傾向于將相變材料的相態(tài)改變成大體為非晶態(tài)。較長(zhǎng)、較低幅度的脈沖傾向于將相變材料的相態(tài)改變成大體為結(jié)晶態(tài)。在較短、較大幅度脈沖中的能量足夠大，因此足以破壞結(jié)晶結(jié)構(gòu)的結(jié)合鍵，同時(shí)其足夠短，因此可以防止原子再次排列成結(jié)晶態(tài)。在沒(méi)有不適當(dāng)實(shí)驗(yàn)的情形下，可以確定特別適用于特定相變合金的適當(dāng)?shù)拿}沖量變曲線。在本文的后續(xù)部分，此相變材料稱為GST，同時(shí)應(yīng)該理解的是，也可以使用其它類型的相變材料。在本文中所描述的一種適用于相變?cè)械牟牧蠟镚e2Sb2Te5。
可用于本發(fā)明其它實(shí)施例中的其它可編程存儲(chǔ)器材料包括，摻雜N2的GeT、GexSby、或其它以不同結(jié)晶態(tài)之間的轉(zhuǎn)換來(lái)決定電阻的物質(zhì)；PrxCayMnO3、PrSrMnO、ZrOx、或其它使用電脈沖來(lái)改變電阻狀態(tài)的物質(zhì)；TCNQ、PCBM、TCNQ-PCBM、Cu-TCN、Ag-TCNQ、C60-TCNQ、以其它物質(zhì)摻雜的TCNQ、或包括用電脈沖控制的雙穩(wěn)定或多穩(wěn)定電阻態(tài)的任何其它聚合物材料。
如圖1所示的實(shí)施例中的相變層22為薄膜，優(yōu)選地，其厚度介于約10nm至約100nm，最佳地為約40nm。
在此相變層22之上，設(shè)有第二導(dǎo)電層24，至少覆蓋此相變層的上表面。該導(dǎo)電層也可由氮化鈦所構(gòu)成，如前所述。為了敘述上的方便，以下將此相變層22與第二導(dǎo)電層24兩個(gè)層共稱為相變核心25。
在本發(fā)明的一個(gè)實(shí)施例中，此相變核心并不完全延伸橫越此導(dǎo)電材料的表面，而是將此相變材料與導(dǎo)電層以隔離材料26包覆或環(huán)繞。在優(yōu)選實(shí)施例中，此隔離材料與所述被環(huán)繞的電介質(zhì)填充物12相比具備有較低導(dǎo)熱性。
由如前所述的氮化鈦或類似材料所構(gòu)成的上導(dǎo)電層28設(shè)置在此第二導(dǎo)電層/隔離組之上。本發(fā)明的實(shí)施例將此栓塞以及后續(xù)的疊置層構(gòu)建成為柱狀結(jié)構(gòu)。如下所述，此種設(shè)計(jì)使高效率制造成為可能。位線30位于此上導(dǎo)電層28之上并與之形成電接觸，且由如上所述的適當(dāng)金屬所構(gòu)成。
電介質(zhì)填充物質(zhì)12環(huán)繞并包覆整個(gè)相變存儲(chǔ)器元件。此物質(zhì)優(yōu)選地由一層以上的硅氧化物或替代物如氮氧化硅、經(jīng)摻雜的硅氧化物、聚亞酰胺、硅氮化物、或其它電介質(zhì)填充材料所構(gòu)成。
在操作上，在栓塞14與位線30之間存在電流路徑。在一個(gè)實(shí)施例中，電流從位線開(kāi)始流經(jīng)此相變?cè)⒍?jīng)過(guò)此栓塞元件流出，然而此方向在其它實(shí)施例中可能逆轉(zhuǎn)。當(dāng)電流流經(jīng)此相變材料時(shí)，焦耳熱效應(yīng)會(huì)導(dǎo)致此相變材料的溫度上升，并且如上所解釋，基于此電流脈沖的長(zhǎng)度與幅度，此元件可被置于SET或RESET狀態(tài)下。若僅需讀取此相變材料的狀態(tài)，則施加相對(duì)低電流脈沖，足夠決定此材料的電阻即可。在實(shí)施例中的此隔離層包括具備有相對(duì)低導(dǎo)熱性的材料，降低從此相變材料所傳導(dǎo)出的熱量，并因此將溫度維持在高溫。因此，每一單位電流可實(shí)現(xiàn)較大的加熱效果，因而允許較快的反應(yīng)時(shí)間、較低電流使用量、以及此單元的總加熱量。
由控制元件提供對(duì)存取此存儲(chǔ)器單元的控制，優(yōu)選地由存取晶體管提供。替代電路配置可以使用二極管或類似器件。圖2說(shuō)明了優(yōu)選的設(shè)置方式，其中位于同一欄中的兩個(gè)存儲(chǔ)器元件10a及10b共享相同的源極終端(source terminal)17。如圖中所示，每一個(gè)存儲(chǔ)器元件在結(jié)構(gòu)上與上述的存儲(chǔ)器元件10相同，包括導(dǎo)電層18a/18b、20a/20b、以及24a/24b；相變層22a/22b；以及隔離元件26a/26b。位線30與二個(gè)元件的上導(dǎo)電層28a與28b接觸，且每一個(gè)元件包括有與其關(guān)聯(lián)且與其靠近的字線16a/16b，并通過(guò)適當(dāng)?shù)碾娐愤M(jìn)行連接。共享源線17經(jīng)過(guò)此存儲(chǔ)器單元，提供電流路徑至此存取晶體管。
為了寫(xiě)入至存儲(chǔ)器元件10b，舉例而言，需要將適當(dāng)?shù)氖鼓苄盘?hào)(enabling signal)送至位線30以及字線16b。其結(jié)果是，電流將流入存儲(chǔ)器單元10b，從位線30流經(jīng)導(dǎo)電層28b及24b，并流入此相轉(zhuǎn)變層22b。在此，電流將產(chǎn)生加熱效果，其接著會(huì)致使材料成為結(jié)晶相或非晶相，這是視此電流脈沖的幅度以及持續(xù)時(shí)間而定的。讀取此存儲(chǔ)器元件需要通過(guò)施加低電流脈沖經(jīng)過(guò)此元件、并檢測(cè)此相變?cè)碾娮柚祦?lái)實(shí)現(xiàn)。電流繼續(xù)經(jīng)過(guò)導(dǎo)電層20b及18b、栓塞元件14b，經(jīng)過(guò)其下的控制電路而進(jìn)入公共源線17。
制造本發(fā)明的器件的起始點(diǎn)可以參考圖3，其顯示在襯底13的形成之后的制造過(guò)程中的一個(gè)時(shí)間點(diǎn)，此襯底包括電介質(zhì)材料12以及相關(guān)特征，主要是栓塞元件14a及14b、字線16a及16b、以及公共源極線17。在此半導(dǎo)體襯底中的經(jīng)摻雜的區(qū)域用作包括字線16a及16b的晶體管的端子，所述字符線16a及16b作為將栓塞14a，14b耦接至公共源極線17的柵極。這些元件優(yōu)選地以已知方式形成，優(yōu)選地牽涉到沉積氧化物層、對(duì)其圖案化以及蝕刻、并進(jìn)一步沉積這些金屬元件。
在制造相變?cè)r(shí)會(huì)遭遇到的明顯問(wèn)題是，當(dāng)利用最常用的化學(xué)氣相沉積(chemical vapor deposition，CVD)或一些類似的已知方法形成金屬栓塞時(shí)，此沉積型態(tài)典型地會(huì)在此栓塞的中央造成低陷或凹陷區(qū)域。如圖3中所示的凹陷區(qū)域19，即說(shuō)明了此問(wèn)題。因?yàn)槌练e層一般隨著其所沉積在其上的表面輪廓而定，因此后續(xù)的沉積層無(wú)可避免地會(huì)顯現(xiàn)相同的外型，而容易導(dǎo)致粘附或剝離問(wèn)題。此問(wèn)題無(wú)論對(duì)于直接施加的相變層或施加到中介層的相變層而言，均是相當(dāng)嚴(yán)重的。
對(duì)于此問(wèn)題的一個(gè)解決方法如圖4所示，其說(shuō)明了基底元件15的形成，其中將電極導(dǎo)電層18沉積至襯底13之上。在沉積過(guò)程之后，對(duì)該導(dǎo)電層進(jìn)行平坦化處理，優(yōu)選地使用化學(xué)機(jī)械研磨(chemical-mechanical polishing，CMP)，以提供完美的平坦表面，并可在其上構(gòu)建其余的結(jié)構(gòu)。
圖5描繪了下一制造過(guò)程步驟的結(jié)果，其中在電極導(dǎo)電層18上形成下導(dǎo)電層20。圖6繼續(xù)進(jìn)行工藝的下一步驟，沉積相變材料22以及第二導(dǎo)電層24。每一層可通過(guò)化學(xué)氣相沉積(chemical vapordeposition，CVD)或物理氣相沉積(physical vapor deposition，PVD)或其它類似方式而形成。這些層的厚度可為約10至300nm厚。在一個(gè)實(shí)施例中的優(yōu)選厚度為50nm。此第二導(dǎo)電層可由氮化鈦或其它類似物所構(gòu)成，如前所述。優(yōu)選地，在進(jìn)行層20，22及24的沉積時(shí)，使用同步沉積技術(shù)(in-situ deposition)。即，此結(jié)構(gòu)并未從工藝處理室中移出，而此工藝處理室在工藝各步驟進(jìn)行期間也未開(kāi)啟。維持低壓的反應(yīng)氣體可在各層之間提供較佳的界面以及附著度，同時(shí)改善此器件的質(zhì)量。對(duì)于此工藝而言，最佳地是使用PVD濺鍍方法。本發(fā)明的實(shí)施例還通過(guò)使用多晶硅進(jìn)一步改變了此元件的構(gòu)造，且另一個(gè)實(shí)施例中則使用了鎢。本領(lǐng)域技術(shù)人員應(yīng)能了解在該應(yīng)用中使用這些已知材料的方式。優(yōu)選地施加2層氮化鈦層，如圖所示。第一層氮化鈦層在平坦化后為后續(xù)的各層提供了優(yōu)秀的平坦表面。在一個(gè)實(shí)施例中，此下導(dǎo)電層以及相變材料層是利用PVD集束制造設(shè)備(PVDcluster tooling equipment)沉積而成的，其可提供較佳的粘附以及沉積特征。
接著，各層材料經(jīng)由一系列的光刻圖案化工藝，而被轉(zhuǎn)變?yōu)榉蛛x的存儲(chǔ)器元件。首先參見(jiàn)圖7，在第二導(dǎo)電層24上形成掩膜元件25a及25b，其通過(guò)在此結(jié)構(gòu)上沉積光阻材料、利用標(biāo)線(reticle)或掩膜使此光阻材料曝光、并剝除未曝光部分的光阻材料，從而留下此掩膜元件。若此掩膜的尺度小于所使用的光刻工藝的最小特征尺寸，則此掩膜元件可使用已知方式沉積，并以計(jì)時(shí)蝕刻(timed etching)方式修剪，優(yōu)選地對(duì)于所生成掩膜進(jìn)行干蝕刻，基于氧氣等離子化學(xué)作用而使用反應(yīng)式離子蝕刻(reactive ion etching，RIE)工作。
接著如圖8所示，此掩膜元件用于實(shí)現(xiàn)蝕刻過(guò)程，以移除第二導(dǎo)電層以及相變層中沒(méi)有被此掩膜元件覆蓋的部分。當(dāng)蝕刻至下導(dǎo)電層20時(shí)，此蝕刻過(guò)程則應(yīng)該停止。在實(shí)施例中所使用的蝕刻過(guò)程為使用RIE的干式非等向性蝕刻，并利用氟化氬或氧氣等離子化學(xué)作用?？墒褂霉鈱W(xué)發(fā)射工具(optical emission tool)來(lái)分辨并控制蝕刻過(guò)程的終點(diǎn)，也即當(dāng)蝕刻至氮化鈦層時(shí)。
在移除了相變材料以及第二導(dǎo)電層中過(guò)量的氮化鈦之后，圖9顯示了隔離材料層26，其沉積至圖8中所示的結(jié)構(gòu)之上。
此隔離材料層的代表性材料，包括下列元素的復(fù)合物所形成的材料硅(Si)、碳(C)、氧(O)、氟(F)、及氫(H)。當(dāng)導(dǎo)熱性并非關(guān)鍵因素時(shí)，也可使用硅氮化物或其它導(dǎo)熱性比二氧化硅(SiO2)高的物質(zhì)。隔熱材料，也即可用于隔熱層的物質(zhì)，可以是例如二氧化硅、硅碳?xì)溲趸?SiCOH)、聚亞酰胺(polyimide)、聚酰胺(polyamide)、以及氟碳聚合物，其選擇原因是因?yàn)檫@些材料的導(dǎo)熱性低于沉積在其上的電介質(zhì)填充層的導(dǎo)熱性。當(dāng)其上的材料為二氧化硅時(shí)，此隔熱材料所具有的導(dǎo)熱性應(yīng)該低于二氧化硅的導(dǎo)熱性，或低于約0.014J/cm*degK*Sec。許多低介電常數(shù)的材料(low-K)可用做為隔離材料，而低介電常數(shù)的材料的介電常數(shù)低于二氧化硅的介電常數(shù)。適合用于隔熱絕緣層中的物質(zhì)可以是例如包括含氟二氧化硅、硅氧烷(silsesquioxane)、聚亞芳香醚(polyarylene ether)、聚對(duì)二甲苯(parylene)、含氟聚合物、含氟非晶碳、金剛石類碳、多孔性二氧化硅(porous silica)、中孔性二氧化硅(mesoporous silica)、多孔性硅氧烷、多孔性聚亞酰胺、以及多孔性聚亞芳香醚。單層或復(fù)合層均可提供隔熱效果。
其它可選擇的實(shí)施例在此隔離層中使用了第二相變材料，其與層22的區(qū)別在于其經(jīng)過(guò)高度摻雜，且摻雜物如硅、氧、或氮。有了上述的條件，本領(lǐng)域技術(shù)人員可從上述以及其它已知的材料中選擇適當(dāng)材料，以制造有效的隔離層。此沉積過(guò)程持續(xù)到超過(guò)前二個(gè)相變材料/導(dǎo)電材料層結(jié)構(gòu)22a/24a及22b/24b的深度。此結(jié)構(gòu)接著被平坦化，如圖10所示，優(yōu)選地使用CMP工藝，以暴露出第二導(dǎo)電層24a及24b的上表面。平坦化之后則進(jìn)行上導(dǎo)電層28的沉積，如圖11所示。此層優(yōu)選地由氮化鈦或其它適合的材料所構(gòu)成，如同前述所討論的其它導(dǎo)電層一樣。
用于界定并隔離相變存儲(chǔ)器元件10a及10b的過(guò)程如圖12及圖13所示。如圖12中所示，在上導(dǎo)電層28的上表面上沉積光阻劑層。對(duì)該層進(jìn)行圖案化以及蝕刻，以界定光阻劑薄膜29a及29b。這些薄膜形成時(shí)的寬度與相變存儲(chǔ)器元件的最終理想寬度相同。在此圖案化步驟之后，如圖13所示，針對(duì)被光阻劑薄膜所暴露出的各層進(jìn)行蝕刻直到電介質(zhì)填充層12的平面。此蝕刻工藝將留下二個(gè)孤立的結(jié)構(gòu)，也即相變存儲(chǔ)器元件10a及10b，其各包括與栓塞元件14a/14b接觸的電極以及下導(dǎo)電層18a/18b及20a/20b，同時(shí)相變材料22a/22b位于下導(dǎo)電層的上表面，且第二導(dǎo)電層24a/24b也位于相同表面之上，而相變材料與第二導(dǎo)電層二者則形成相變核心25a/25b。上導(dǎo)電層28a/28b與此第二導(dǎo)電層接觸，且這兩個(gè)導(dǎo)電層以及下導(dǎo)電層/電極導(dǎo)電層棧(stack)橫向延伸超過(guò)此相變核。在上導(dǎo)電層以及下導(dǎo)電層之間的空間中，延伸了隔離材料層26a/26b，其包覆了相變核心的兩側(cè)。此結(jié)構(gòu)由蝕刻步驟界定，而此蝕刻步驟優(yōu)選地為干式非等向性蝕刻，其在實(shí)施例中優(yōu)選地使用反應(yīng)式離子蝕刻工具實(shí)現(xiàn)。優(yōu)選地在此蝕刻步驟中使用氬、氟、或氯。最佳地，是在氮化鈦層中使用氯化學(xué)反應(yīng)，接著轉(zhuǎn)換至氟化學(xué)反應(yīng)。
在此需要注意的是，優(yōu)選的隔離材料26并不僅僅是用于提供如上所述的較低的熱傳導(dǎo)效應(yīng)，同時(shí)在蝕刻工藝中其也可以保護(hù)相變材料不受到蝕刻劑的作用。否則，蝕刻作用可能造成相變材料下方的過(guò)度削切。在本文所示的設(shè)計(jì)則可排除上述結(jié)果。
在相變層以及導(dǎo)電層的蝕刻步驟之后，光阻劑則被剝離。優(yōu)選地剝離這些光阻劑而非讓光阻劑留在原位，因?yàn)楣庾鑴┲械木酆衔镔|(zhì)可能在后續(xù)步驟中被分解，造成可能難以處理的有機(jī)廢棄材料。優(yōu)選的剝離方法是使用氧氣等離子，之后則可使用如EKC265之類的適當(dāng)溶劑進(jìn)行濕式蝕刻以增進(jìn)其效能。這些工藝以及其使用方式在此領(lǐng)域中是廣為周知的。
在此工藝中的最后步驟中，一般目的是制造已完成的集成電路產(chǎn)品，如圖14及15中所示。首先，形成由電介質(zhì)填充材料31所形成的厚層，其從先前的電介質(zhì)填充層12的上表面延伸至這兩個(gè)相變存儲(chǔ)器元件10a及10b之上的水平面。優(yōu)選地在此層中所使用的材料與先前層12中所使用的材料相同，但本領(lǐng)域技術(shù)人員可了解，若使用不同材料時(shí)可能產(chǎn)生的好處，且本領(lǐng)域技術(shù)人員也能了解其它可選擇材料的范圍。
在電介質(zhì)層沉積之后，將該電介質(zhì)層31平坦化至水平面，其可暴露出上導(dǎo)電層28a及28b的上表面，如圖15所示。在此操作過(guò)程中，優(yōu)選地使用本領(lǐng)域中所周知的化學(xué)機(jī)械研磨方法(CMP)。接著，如同圖1所示，以適當(dāng)金屬形成位線30，同前所述。
圖16提供了較少結(jié)構(gòu)復(fù)雜度的替代實(shí)施例。在此，相變存儲(chǔ)器元件200僅由相變層222所構(gòu)成，其位于栓塞元件14以及位線30之間。隔離層226為相變材料提供了隔熱效果。在圖17中可見(jiàn)到中介結(jié)構(gòu)——相變?cè)?00，其保留了相變層322以及隔離層326，但其中在此相變層之上以及之下提供了兩個(gè)導(dǎo)電層328及318。另一種變體如圖17a所示，其中在相變?cè)?00的結(jié)構(gòu)中加入第二導(dǎo)電層324，其位置與功能與前述的第二導(dǎo)電元件24相同。優(yōu)選地，此實(shí)施例并未包括圖17中的上導(dǎo)電層328。
另一個(gè)實(shí)施例可允許更有效率的制造流程。本實(shí)施例的結(jié)構(gòu)如圖18所示。如圖中所示，在下導(dǎo)電層20上形成GST基底121。其它實(shí)施例中的第二導(dǎo)電層24被省略，同時(shí)相變?cè)?22則從GST基底121延伸至上導(dǎo)電層28。此實(shí)施例的功能類似于先前的各實(shí)施例，其電流從控制電路流經(jīng)栓塞元件14、流經(jīng)電極導(dǎo)電層18、下導(dǎo)電層20、以及GST基底121，之后流經(jīng)相變?cè)?22。電流接著經(jīng)由上導(dǎo)電層28離開(kāi)此元件，而流至位線30。
圖18的實(shí)施例的制造過(guò)程如圖19-25所示。此流程的初始步驟與先前實(shí)施例相同，歷經(jīng)襯底及相關(guān)元件的生成、以及電極導(dǎo)電層18與下導(dǎo)電層20的沉積。接著則接續(xù)至圖19所示的過(guò)程，在下導(dǎo)電層上沉積GST層119。此層比先前各層厚，其原因?qū)⑹鲇谙?。此層的厚度?yōu)選地介于70nm與150nm之間，且最佳地為約100nm。通過(guò)光刻工藝對(duì)此GST層進(jìn)行圖案化以形成GST基底，如圖20及21所示，其與各導(dǎo)電層共同延伸，并且柱狀的相變?cè)?22a及122b由此GST基底向上突出。如同在其它光刻工藝中所討論，優(yōu)選地使用修剪(trimming)過(guò)程以形成光刻掩膜元件，其尺寸小于此給定工藝的最小特征尺寸所允許的尺寸。不同于先前蝕刻步驟的是，此過(guò)程并不完全移除所蝕刻的層。剩余的GST層作為相變區(qū)域以及底下電極(bottom electrode)間的熱絕緣層，并為此存儲(chǔ)器提供了較佳的機(jī)械強(qiáng)度。其厚度介于20至70nm之間，且優(yōu)選地為50nm。
隔離材料26在下一步驟中進(jìn)行沉積(圖22)，優(yōu)選地沉積到可完全覆蓋這些相變?cè)纳疃?。接著將此材料移除，?yōu)選地使用CMP工藝，如圖23所示，以顯露出相變?cè)?22a及122b的上表面。如先前實(shí)施例中所述，在該隔離材料上沉積優(yōu)選地由氮化鈦所形成的上電極層28(圖24)。從掩膜元件29a及29b開(kāi)始，如圖25所示，以光刻方式形成這些單獨(dú)的存儲(chǔ)器元件。從該時(shí)間點(diǎn)開(kāi)始，采用已知的光刻工藝?yán)^續(xù)制造過(guò)程，接著沉積位線30以及額外的電介質(zhì)填充材料31，以形成如圖18所示的結(jié)構(gòu)。
先前實(shí)施例中所提及的各尺度在本實(shí)施例中也適用，除了GST層的厚度以外。先前關(guān)于各材料的討論在此也適用。
雖然已經(jīng)參考優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但是應(yīng)該理解的是，本發(fā)明并非限制于所述內(nèi)容。先前描述中已經(jīng)建議了可替換方案及修改方式，并且其它可替換方案及修改方式是本領(lǐng)域技術(shù)人員能夠想到的。特別是，根據(jù)本發(fā)明的結(jié)構(gòu)與方法，所有具有實(shí)質(zhì)上相同于本發(fā)明的構(gòu)件組合從而實(shí)現(xiàn)與本發(fā)明實(shí)質(zhì)上相同的結(jié)果的技術(shù)都不脫離本發(fā)明的精神范疇。因此，所有這些可替換方案及修改方式都會(huì)落在本發(fā)明的附帶的權(quán)利要求以及等價(jià)物所界定的范圍中。
權(quán)利要求
1.一種存儲(chǔ)器器件，其包括電介質(zhì)材料層；第一及第二電極，其垂直地分離并包括有彼此相對(duì)的接觸表面；以及相變存儲(chǔ)器元件，其被包覆于所述電介質(zhì)材料層中，包括相變層，其位于所述電極之間且與所述電極形成電接觸，其中所述相變層的橫向?qū)挾刃∮谒鲭姌O的橫向?qū)挾?；以及隔離材料，其位于所述相變層以及所述電介質(zhì)材料層之間，其中所述隔離材料的導(dǎo)熱性低于所述電介質(zhì)材料的導(dǎo)熱性。
2.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述相變存儲(chǔ)器元件包括由鍺(Ge)、銻(Sb)、及碲(Te)所形成的復(fù)合物。
3.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述相變層的厚度介于約10至100nm之間。
4.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述相變層的厚度為約40nm。
5.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述相變存儲(chǔ)器元件包括由選自下列群組中兩種以上的元素所形成的復(fù)合物鍺(Ge)、銻(Sb)、碲(Te)、鈦(Ti)、銦(In)、鎵(Ga)、鉍(Bi)、錫(Sn)、銅(Cu)、鈀(Pd)、鉛(Pb)、銀(Ag)、硫(S)及金(Au)。
6.如權(quán)利要求1所述的存儲(chǔ)器器件，還包括多個(gè)導(dǎo)電金屬層，其插設(shè)在所述第一電極以及所述相變?cè)g，以及插設(shè)在所述相變?cè)c所述第二電極之間。
7.如權(quán)利要求6所述的存儲(chǔ)器器件，其中，所述導(dǎo)電層包括選自下列群組的物質(zhì)氮化鈦(TiN)、氮化鉭(TaN)、氮化鋁鈦(TiAlN)、以及氮化鋁鉭(TaAlN)。
8.如權(quán)利要求6所述的存儲(chǔ)器器件，其中，所述導(dǎo)電層包括由下列物質(zhì)所形成的復(fù)合物鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉑(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、以及釕(Ru)。
9.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述隔離材料包括其導(dǎo)熱性與介電常數(shù)(permittivity)小于二氧化硅的導(dǎo)熱性及介電常數(shù)的材料。
10.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述隔離材料包括相變材料。
11.如權(quán)利要求1所述的存儲(chǔ)器器件，其中，所述隔離材料環(huán)繞并保護(hù)所述相變材料。
12.一種存儲(chǔ)器器件，其包括多個(gè)栓塞電極(plug electrode)元件；位線(bit line)，用于傳輸電信號(hào)；多個(gè)相變存儲(chǔ)器元件，每一個(gè)所述元件包括上導(dǎo)電層，其電接觸至所述位線；下導(dǎo)電層，其電接觸至栓塞電極；第二導(dǎo)電層，其電接觸至所述上導(dǎo)電層；其中，所述上導(dǎo)電層、所述下導(dǎo)電層以及所述第二導(dǎo)電層包括氮化鈦；相變層，其位于所述第二導(dǎo)電層與所述下導(dǎo)電層之間且與所述兩個(gè)層形成電接觸，其中，所述相變層的橫向?qū)挾刃∮谒錾蠈?dǎo)電層與所述下導(dǎo)電層的橫向?qū)挾龋⒂涉N、銻、及碲所形成的復(fù)合物所構(gòu)成，且其厚度介于約10至100nm之間；電介質(zhì)填充材料，其包覆所述栓塞電極元件以及所述相變存儲(chǔ)器元件；以及隔離材料，其位于所述上導(dǎo)電層與所述下導(dǎo)電層之間，其中，所述隔離材料的導(dǎo)熱性低于所述電介質(zhì)材料的導(dǎo)熱性。
13.如權(quán)利要求12所述的存儲(chǔ)器器件，其中，所述相變存儲(chǔ)器元件包括由下列群組中的兩種以上的元素所形成的復(fù)合物鍺(Ge)、銻(Sb)、碲(Te)、鈦(Ti)、銦(In)、鎵(Ga)、鉍(Bi)、錫(Sn)、銅(Cu)、鈀(Pd)、鉛(Pb)、銀(Ag)、硫(S)及金(Au)。
14.如權(quán)利要求12所述的存儲(chǔ)器器件，其中，所述相變層的厚度為約40nm。
15.如權(quán)利要求12所述的存儲(chǔ)器器件，其中，所述上導(dǎo)電層、所述下導(dǎo)電層、以及所述第二導(dǎo)電層包括選自下列群組的物質(zhì)氮化鈦(TiN)、氮化鉭(TaN)、氮化鋁鈦(TiAlN)、以及氮化鋁鉭(TaAlN)。
16.如權(quán)利要求12所述的存儲(chǔ)器器件，其中，所述上導(dǎo)電層、所述下導(dǎo)電層、以及所述第二導(dǎo)電層包括由下列各元素所形成的復(fù)合物鈦(Ti)、鎢(W)、鉬(Mo)、鋁(Al)、鉭(Ta)、銅(Cu)、鉑(Pt)、銥(Ir)、鑭(La)、鎳(Ni)、以及釕(Ru)。
17.如權(quán)利要求17所述的存儲(chǔ)器器件，其中，所述隔離材料包括相變材料。
18.如權(quán)利要求12所述的存儲(chǔ)器器件，其中，所述隔離材料包括低介電常數(shù)材料(low-K material)。
19.一種用于制造半導(dǎo)體基底元件的方法，包括下列步驟提供襯底，其包括在其中形成有栓塞電極的電介質(zhì)材料，并包括暴露出所述栓塞電極的上表面；在所述襯底的上表面沉積電極導(dǎo)電層；以及平坦化所述電極導(dǎo)電層。
20.如權(quán)利要求19所述的方法，其中，所述平坦化步驟包括化學(xué)及機(jī)械研磨。
21.一種用于構(gòu)建存儲(chǔ)器器件的方法，包括下列步驟提供襯底，其包括在其中形成有栓塞電極的電介質(zhì)材料，并包括暴露出所述栓塞電極的上表面；在所述襯底的上表面沉積電極導(dǎo)電層；平坦化所述電極導(dǎo)電層；在所述電極導(dǎo)電層上沉積下導(dǎo)電層；在所述下導(dǎo)電層上沉積相變材料層；在所述相變層上沉積第二導(dǎo)電層；對(duì)所述相變層以及所述第二導(dǎo)電層進(jìn)行圖案化并蝕刻，以形成相變?cè)约暗诙?dǎo)電元件；沉積隔離材料層直到可覆蓋所述相變層以及所述第二導(dǎo)電元件的厚度；平坦化所述隔離層以暴露所述第二導(dǎo)電層；在所述隔離層上沉積上導(dǎo)電層；通過(guò)圖案化且非等向性蝕刻而隔離相變?cè)?，使得所述上?dǎo)電層的橫向?qū)挾却笥谒鱿嘧冊(cè)臋M向?qū)挾龋⑶沂沟盟龈綦x材料包覆所述相變材料；沉積電介質(zhì)填充材料以包覆所述相變?cè)?；以及平坦化所述電介質(zhì)填充材料，以暴露出所述上導(dǎo)電層。
22.如權(quán)利要求21所述的方法，還包括沉積電極構(gòu)件，其與所述上導(dǎo)電層接觸。
23.如權(quán)利要求21所述的方法，其中所述圖案化并蝕刻所述相變?cè)约暗诙?dǎo)電層的步驟，包括在使用光刻(lithographic)工藝中應(yīng)用光刻元件的步驟，其特征在于最小特征尺寸，以及修剪所述光刻元件直到小于所述最小特征尺寸的尺寸。
24.如權(quán)利要求21所述的方法，其中所述沉積所述相變層與沉積所述第二導(dǎo)電元件的步驟是采用同步沉積方法(in situ deposition)完成的。
25.一種用于構(gòu)建存儲(chǔ)器器件的方法，包括下列步驟提供襯底，其包括在其中形成有栓塞電極的電介質(zhì)材料，并包括暴露出所述些栓塞電極的上表面；在所述襯底的上表面沉積電極導(dǎo)電層；平坦化所述電極導(dǎo)電層；在所述電極導(dǎo)電層上沉積下導(dǎo)電層；在所述下導(dǎo)電層上沉積相變材料層；對(duì)所述相變層進(jìn)行圖案化并蝕刻，以形成鍺銻碲基底以及相變?cè)?；沉積隔離材料層直到可覆蓋所述相變?cè)约八龅诙?dǎo)電元件的厚度；平坦化所述隔離層以暴露所述相變?cè)?；在所述隔離層上沉積上導(dǎo)電層；通過(guò)圖案化且非等向性蝕刻來(lái)隔離相變?cè)?，使得所述上?dǎo)電層的橫向?qū)挾却笥谒鱿嘧冊(cè)臋M向?qū)挾?，且使所述隔離材料包覆所述相變材料；沉積電介質(zhì)填充材料以包覆所述相變?cè)?；以及平坦化所述電介質(zhì)填充材料，以暴露出所述上導(dǎo)電層。
26.一種存儲(chǔ)器器件，其包括多個(gè)栓塞電極(plug electrode)元件；位線(bit line)，用于傳輸電信號(hào)；多個(gè)相變存儲(chǔ)器元件，每一個(gè)所述元件包括相變層，其位于所述位線與所述栓塞電極之間且與所述二者電接觸，其中，所述相變層的橫向?qū)挾刃∮谒鏊ㄈ姌O的橫向?qū)挾龋矣涉N、銻、及碲所形成的復(fù)合物所構(gòu)成，并且其厚度介于約10至100nm之間；電介質(zhì)填充材料，其包覆所述栓塞電極元件以及所述相變存儲(chǔ)器元件；以及隔離材料，其位于所述位線與所述栓塞電極之間、且包圍所述相變層，其中所述隔離材料的導(dǎo)熱性低于所述電介質(zhì)材料的導(dǎo)熱性。
27.如權(quán)利要求26所述的存儲(chǔ)器器件，還包括下導(dǎo)電層，其位于所述栓塞電極與所述相變?cè)g，以及上導(dǎo)電層，其位于所述位線與所述相變?cè)g。
28.如權(quán)利要求27所述的存儲(chǔ)器器件，還包括第二導(dǎo)電層，其位于所述上導(dǎo)電層與所述相變?cè)g，且被所述隔離材料所環(huán)繞。
29.一種用于構(gòu)建存儲(chǔ)器器件的方法，包括下列步驟提供包括相變?cè)慕Y(jié)構(gòu)，所述相變?cè)粓D案化且形成在下層(underlying layer)上；沉積隔離材料層直到可覆蓋所述相變?cè)暮穸?；以及?duì)所述隔離材料進(jìn)行圖案化且非等向性蝕刻，使得所述隔離材料環(huán)繞并保護(hù)所述相變材料。
30.一種存儲(chǔ)器器件，其包括多個(gè)電極元件；相變構(gòu)件，其位于所述電極元件之間并且與其形成電接觸，且以由鍺、銻、及碲所形成的復(fù)合物所組成，并且其厚度介于約10至100nm之間；以及隔離材料，其被設(shè)置來(lái)包覆并保護(hù)所述相變構(gòu)件。
31.一種存儲(chǔ)器器件，其包括多個(gè)栓塞電極元件；位線，用于傳輸電信號(hào)；多個(gè)相變存儲(chǔ)器元件，每一個(gè)所述元件包括上導(dǎo)電層，其電接觸至所述位線；下導(dǎo)電層，其電接觸至栓塞電極元件；相變層，其位于所述上導(dǎo)電層與所述下導(dǎo)電層之間并與所述二者形成電接觸，其中，所述相變層包括基底部分以及突出部分，其中，所述基底部分一般與所述栓塞電極元件共同延伸，所述突出部分自所述基底部分突出至所述上導(dǎo)電層，且以由鍺、銻、及碲所形成的復(fù)合物所構(gòu)成，并且其厚度介于約10至100nm之間；電介質(zhì)填充材料，其包覆所述栓塞電極元件以及所述相變存儲(chǔ)器元件；以及隔離材料，其位于所述上導(dǎo)電層與所述下導(dǎo)電層之間，并包覆且保護(hù)所述相變層的突出部分，其中所述隔離材料的導(dǎo)熱性低于所述電介質(zhì)填充材料的導(dǎo)熱性。
全文摘要
一種存儲(chǔ)器器件，其包括有改良的熱傳導(dǎo)特征。此器件首先包括電介質(zhì)材料層；第一及第二電極，垂直地分隔并包括有彼此相對(duì)的接觸表面。相變存儲(chǔ)器元件包覆在此電介質(zhì)材料層中，其包括相變層，其位于這些電極之間并與之形成電接觸，其中此相變層的橫向?qū)挾刃∮谶@些電極的橫向?qū)挾?。隔離材料位于此相變層與此電介質(zhì)層之間，其中此隔離材料的導(dǎo)熱性低于此電介質(zhì)材料的導(dǎo)熱性。
文檔編號(hào)H01L27/24GK1967896SQ20061014290
公開(kāi)日2007年5月23日 申請(qǐng)日期2006年11月1日 優(yōu)先權(quán)日2005年11月15日
發(fā)明者龍翔瀾 申請(qǐng)人:旺宏電子股份有限公司