專(zhuān)利名稱(chēng)：biCMOS器件及biCMOS器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種biCMOS器件及biCMOS器件的制造方法背景技術(shù)biCMOS器件可具有高速度、低功耗和高集成度。biCMOS器件為包括雙極晶體管和CMOS晶體管的器件(例如芯片)。biCMOS器件可具有CMOS晶體管的低功耗特性和高集成度特性以及雙極晶體管的高速開(kāi)關(guān)特性和高電流驅(qū)動(dòng)性能。
現(xiàn)有多種雙極晶體管制造方法適用于biCMOS技術(shù)。這些方法可進(jìn)行優(yōu)化以與CMOS晶體管制造方法兼容，同時(shí)保持高速開(kāi)關(guān)特性和高電流驅(qū)動(dòng)性能。可能需要將多晶硅/絕緣體/多晶硅(PIP)電容器集成在biCMOS器件上并與雙極晶體管相鄰。可通過(guò)高集成技術(shù)來(lái)實(shí)現(xiàn)將雙極晶體管和PIP電容器都集成在biCMOS器件上。
例如，圖1A至1D為示出具有雙極晶體管和PIP電容器的biCMOS器件的制造方法的橫截面圖。如圖1A所示，P型半導(dǎo)體襯底10包括PIP電容器區(qū)A和雙極晶體管區(qū)B。半導(dǎo)體襯底10包括形成在雙極晶體管區(qū)B中的掩埋層12(例如摻有N型材料)。在掩埋層12上可形成外延層(未示出)。在外延層(未示出)中可形成彼此相鄰的第一阱區(qū)14a(例如摻有N型材料)和第二阱區(qū)14b(例如摻有P型材料)。
場(chǎng)絕緣層16可形成在PIP電容器區(qū)A和雙極晶體管區(qū)B的表面上方。第一多晶硅層18可形成在場(chǎng)絕緣層16上方。光致抗蝕劑層(未示出)可形成在第一多晶硅層18上方。由光致抗蝕劑層可形成掩模圖案19(例如用于離子注入)。
如圖1B所示，通過(guò)將離子注入第一多晶硅層18的暴露區(qū)域執(zhí)行使用掩模圖案19的離子注入工藝，以形成摻雜的第一多晶硅層18a。如圖1C所示，除去掩模圖案19。將第一多晶硅層18圖案化，從而只保留摻雜的第一多晶硅層18。第一多晶硅層18a可成為PIP電容器的下電極。電容器電介質(zhì)層20和上電極22按順序形成在摻雜的第一多晶硅層18a上。
如圖1D所示，通過(guò)用N型材料摻雜第一阱區(qū)14a的一個(gè)區(qū)域可形成集電區(qū)28。通過(guò)用N型材料摻雜第二阱區(qū)14b的一個(gè)區(qū)域可形成發(fā)射區(qū)26。通過(guò)用P型材料摻雜第二阱區(qū)14b的一個(gè)區(qū)域可形成基區(qū)24?；鶇^(qū)24和發(fā)射區(qū)26可彼此隔離。在雙極晶體管中，掩埋層12和第一阱區(qū)14a與集電區(qū)28一起工作。第二阱區(qū)14b與基區(qū)24一起工作。
biCMOS器件(例如包括CMOS晶體管和雙極晶體管的芯片)可包括圖1A至圖1D所示的結(jié)構(gòu)。與未將CMOS晶體管與雙極晶體管集成在一起的器件相比，第一阱區(qū)14a中N型材料的濃度相對(duì)較低。因此，如果集電區(qū)28的串聯(lián)電阻相對(duì)較高，則難以形成具有足夠高放大率的雙極晶體管。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及一種包括雙極晶體管和多晶硅/絕緣體/多晶硅(PIP)電容器的biCMOS器件。在本發(fā)明的實(shí)施例中，biCMOS器件可在雙極晶體管處具有相對(duì)較低的串聯(lián)電阻。根據(jù)本發(fā)明的實(shí)施例，雙極晶體管可具有理想的放大率。
在本發(fā)明的實(shí)施例中，biCMOS器件包括半導(dǎo)體襯底、第一阱區(qū)、第二阱區(qū)、摻雜區(qū)和雙極晶體管中的至少之一。半導(dǎo)體襯底可為第二導(dǎo)電類(lèi)型的。第一阱區(qū)可摻有第二導(dǎo)電類(lèi)型材料。第一阱區(qū)可形成在半導(dǎo)體襯底的預(yù)定區(qū)域中。第二阱區(qū)可摻有第一導(dǎo)電類(lèi)型材料。第二阱區(qū)與第一阱區(qū)相鄰。摻雜區(qū)可摻有與第一阱區(qū)相同的導(dǎo)電類(lèi)型。摻雜區(qū)可形成在第一阱區(qū)中。雙極晶體管可包括摻有第二導(dǎo)電類(lèi)型材料的發(fā)射區(qū)，該發(fā)射區(qū)位于摻雜區(qū)中的半導(dǎo)體襯底表面上。
本發(fā)明的實(shí)施例涉及一種制造biCMOS器件的方法，包括以下步驟中的至少之一形成第一阱區(qū)、形成場(chǎng)絕緣層、沉積第一多晶硅層、注入離子、除去掩模圖案和形成集電區(qū)。第一阱區(qū)可摻有第二導(dǎo)電類(lèi)型。第二阱區(qū)可摻有第一導(dǎo)電類(lèi)型。場(chǎng)絕緣層可形成在第一阱區(qū)與第二阱區(qū)之間的半導(dǎo)體襯底的表面上。第一多晶硅層可形成在場(chǎng)絕緣層上。掩模圖案可形成在第一多晶硅層上，用于進(jìn)行離子注入。通過(guò)掩模圖案可注入第一導(dǎo)電類(lèi)型的離子。摻雜區(qū)可形成在雙極晶體管區(qū)的第一阱區(qū)中，同時(shí)對(duì)PIP電容器區(qū)的第一多晶硅層進(jìn)行摻雜。除去用于離子注入的掩模圖案。摻有第一導(dǎo)電類(lèi)型的集電區(qū)可形成在摻雜區(qū)中的半導(dǎo)體襯底的表面上。


圖1A至圖1D為示出制造biCMOS器件的方法的橫截面圖。
圖2為根據(jù)本發(fā)明實(shí)施例的biCMOS器件的橫截面圖。
圖3A至圖3D為示出根據(jù)本發(fā)明實(shí)施例的制造biCMOS器件的方法的橫截面圖。
具體實(shí)施例方式
圖2為根據(jù)本發(fā)明實(shí)施例的具有PIP電容器和雙極晶體管的biCMOS器件的橫截面圖。圖3A至圖3D為示出根據(jù)本發(fā)明實(shí)施例制造具有PIP電容器和雙極晶體管的biCMOS器件的方法的橫截面圖。根據(jù)本發(fā)明的實(shí)施例，biCMOS器件可包括雙極晶體管和PIP電容器。
如圖2所示，雙極晶體管包括位于半導(dǎo)體襯底30上的掩埋層32，掩埋層32摻有第二導(dǎo)電類(lèi)型材料(例如N型材料)。半導(dǎo)體襯底30注入有第一導(dǎo)電類(lèi)型材料(例如P型材料)。在掩埋層32上方形成外延層(未示出)。
在外延層(未示出)中形成第一阱區(qū)34a(例如摻有第二導(dǎo)電類(lèi)型材料)。靠近第一阱區(qū)34a形成第二阱區(qū)34b(例如摻有第一導(dǎo)電類(lèi)型材料)。
在本發(fā)明的實(shí)施例中，在第一阱區(qū)34a中形成摻雜區(qū)40。摻雜區(qū)40摻有第二導(dǎo)電類(lèi)型材料。在形成摻雜區(qū)40的半導(dǎo)體襯底的表面上形成雙極晶體管的集電區(qū)46。在本發(fā)明的實(shí)施例中，通過(guò)摻雜區(qū)40可減小集電區(qū)46的串聯(lián)電阻。因此，在本發(fā)明的實(shí)施例中，通過(guò)使用摻雜區(qū)40能夠?qū)崿F(xiàn)具有相對(duì)較高放大率的雙極晶體管。
在第二阱區(qū)34b中的半導(dǎo)體襯底的表面上形成發(fā)射區(qū)48(例如摻有第二導(dǎo)電類(lèi)型材料)。在第二阱區(qū)34b中形成基區(qū)49(例如摻有第一導(dǎo)電類(lèi)型材料)?；鶇^(qū)49與發(fā)射區(qū)48分離。在第一阱區(qū)34a與第二阱區(qū)34b之間的半導(dǎo)體襯底的表面上形成場(chǎng)絕緣層36。
如圖2所示，PIP電容器包括形成在半導(dǎo)體襯底30上方的場(chǎng)絕緣層36。在場(chǎng)絕緣層36上方按順序形成下電極38a(例如摻有第二導(dǎo)電類(lèi)型材料)、電介質(zhì)層42和上電極44。
如圖3A所示，根據(jù)本發(fā)明的實(shí)施例，半導(dǎo)體襯底30可注入有第一導(dǎo)電類(lèi)型材料(例如P型材料)。半導(dǎo)體襯底30包括區(qū)域A中的PIP電容器和區(qū)域B中的雙極晶體管。掩埋層32可摻有第二導(dǎo)電類(lèi)型材料(例如N型材料)。掩埋層32形成在雙極晶體管區(qū)B中。在掩埋層32上方形成外延層(未示出)。第一阱區(qū)34a摻有第二導(dǎo)電類(lèi)型材料。第二阱區(qū)34b摻有第一導(dǎo)電類(lèi)型材料。第一阱區(qū)34a和第二阱區(qū)34b彼此相鄰并形成在外延層(未示出)中。在半導(dǎo)體襯底30上方形成場(chǎng)絕緣層36。
在場(chǎng)絕緣層36上方形成第一多晶硅層38。在第一多晶硅層38上方形成光致抗蝕劑層(未示出)。執(zhí)行曝光和顯影處理以形成掩模圖案39。掩模圖案39用于進(jìn)行離子注入。
為暴露第一阱區(qū)34a的預(yù)定部分(例如將形成雙極晶體管的集電區(qū)的區(qū)域D)形成掩模圖案39。形成掩模圖案以暴露第一多晶硅層的區(qū)域C。為了暴露第一阱區(qū)34a的區(qū)域D，要除去掩模圖案39下方的第一多晶硅層38。
如圖3B所示，執(zhí)行使用掩模圖案39的離子注入工藝。第一阱區(qū)34a可被摻雜以形成摻雜區(qū)40。第一多晶硅層38可被摻雜以形成摻雜第一多晶硅層38a。摻雜第一多晶硅層38a和摻雜區(qū)40可被同時(shí)摻雜。
如圖3C所示，除去掩模圖案39。在摻雜第一多晶硅層38a上執(zhí)行光致抗蝕劑層的涂布、曝光和顯影處理以形成停止蝕刻的掩模圖案(未示出)。使用停止蝕刻的掩模圖案(未示出)執(zhí)行蝕刻處理。除去第一多晶硅層38的未摻雜區(qū)域，而僅保留摻雜第一多晶硅層38a。摻雜第一多晶硅層38a成為PIP電容器的下電極。然后，除去停止蝕刻的掩模圖案(未示出)。電介質(zhì)層和第二多晶硅層按順序形成在摻雜第一多晶硅層38a上方并進(jìn)行圖案化以形成電容器電介質(zhì)層42和上電極44。
如圖3D所示，在第一阱區(qū)34a的摻雜區(qū)40中形成摻有第二導(dǎo)電類(lèi)型材料(例如N型材料)的集電區(qū)46。發(fā)射區(qū)48摻有第二導(dǎo)電類(lèi)型材料(例如N型材料)?；鶇^(qū)49摻有第一導(dǎo)電類(lèi)型材料(例如P型材料)。在第二阱區(qū)34b中發(fā)射區(qū)48與基區(qū)49相隔離。
在本發(fā)明的實(shí)施例中，在第一阱區(qū)34a中形成摻雜區(qū)40以增加第一阱區(qū)34a中的第二導(dǎo)電類(lèi)型材料的濃度。根據(jù)本發(fā)明的實(shí)施例，在雙極晶體管的運(yùn)行過(guò)程中摻雜區(qū)40能夠與集電區(qū)46一起工作。在本發(fā)明的實(shí)施例中，由于集電區(qū)中的串聯(lián)電阻相對(duì)較低，因此雙極晶體管具有高的放大率。
P型材料可以是第一導(dǎo)電類(lèi)型材料或第二導(dǎo)電類(lèi)型材料。N型材料可以是第二導(dǎo)電類(lèi)型材料或第二導(dǎo)電類(lèi)型材料。
顯然，對(duì)本領(lǐng)域的技術(shù)人員來(lái)說(shuō)能夠?qū)Ρ景l(fā)明的實(shí)施例進(jìn)行各種修改和改變。因此，本發(fā)明涵蓋落入所附權(quán)利要求范圍內(nèi)的對(duì)本發(fā)明實(shí)施例的修改和改變。
權(quán)利要求
1.一種裝置，包括半導(dǎo)體襯底；第一阱區(qū)，摻有第二導(dǎo)電類(lèi)型材料并形成在該半導(dǎo)體襯底的第一區(qū)中；第二阱區(qū)，摻有第一導(dǎo)電類(lèi)型材料并形成在該半導(dǎo)體襯底的第二區(qū)中，其中該第二阱區(qū)與該第一阱區(qū)相鄰；第一阱區(qū)的摻雜區(qū)，摻有該第二導(dǎo)電類(lèi)型材料；集電區(qū)，形成在該摻雜區(qū)中；以及發(fā)射區(qū)，形成在該第二阱區(qū)中。
2.根據(jù)權(quán)利要求1所述的裝置，其中該裝置為雙極晶體管。
3.根據(jù)權(quán)利要求2所述的裝置，其中該裝置包含于biCMOS器件中。
4.根據(jù)權(quán)利要求1所述的裝置，其中該摻雜區(qū)摻雜的該第二導(dǎo)電類(lèi)型材料的濃度大于該第一阱區(qū)的該第二導(dǎo)電類(lèi)型材料的濃度。
5.根據(jù)權(quán)利要求1所述的裝置，其中該集電區(qū)是通過(guò)用該第二導(dǎo)電類(lèi)型材料摻雜該摻雜區(qū)的一部分而形成的。
6.根據(jù)權(quán)利要求1所述的裝置，其中該發(fā)射區(qū)是通過(guò)用該第二導(dǎo)電類(lèi)型材料摻雜該第二阱區(qū)的一部分而形成的。
7.根據(jù)權(quán)利要求1所述的裝置，還包括形成在該第二阱區(qū)中的基區(qū)，其中該基區(qū)是通過(guò)用該第一導(dǎo)電類(lèi)型材料摻雜該第二阱區(qū)的一個(gè)區(qū)域而形成的；以及該基區(qū)與該發(fā)射區(qū)相隔離。
8.根據(jù)權(quán)利要求1所述的裝置，還包括形成在該第一阱區(qū)和該第二阱區(qū)下方的掩埋層。
9.根據(jù)權(quán)利要求1所述的裝置，還包括形成在該第一阱區(qū)和該第二阱區(qū)的結(jié)的上方的場(chǎng)絕緣層。
10.根據(jù)權(quán)利要求1所述的裝置，還包括多晶硅/絕緣體/多晶硅電容器，其中在該半導(dǎo)體襯底上方形成場(chǎng)絕緣層；以及在該場(chǎng)絕緣層上方形成下電極、電容器電介質(zhì)層和上電極。
11.根據(jù)權(quán)利要求1所述的裝置，其中該第一導(dǎo)電類(lèi)型材料為P型材料；以及該第二導(dǎo)電類(lèi)型材料為N型材料。
12.一種方法，包括在半導(dǎo)體襯底中形成摻有第二導(dǎo)電類(lèi)型材料的第一阱區(qū)和摻有第一導(dǎo)電類(lèi)型材料的第二阱區(qū)；在該第一阱區(qū)和該第二阱區(qū)的結(jié)處的半導(dǎo)體襯底上方形成場(chǎng)絕緣層；在該場(chǎng)絕緣層上沉積第一多晶硅層；在該第一多晶硅層上方形成掩模圖案；通過(guò)該掩模圖案注入該第二導(dǎo)電類(lèi)型材料的離子，以在該第一阱區(qū)中形成摻雜區(qū)；通過(guò)該掩模圖案注入該第二導(dǎo)電類(lèi)型材料的離子，以摻雜電容器區(qū)中的該第一多晶硅層；除去該掩模圖案；以及在該摻雜區(qū)中形成摻有第二導(dǎo)電類(lèi)型材料的集電區(qū)。
13.根據(jù)權(quán)利要求12所述的方法，其中該電容器區(qū)包括多晶硅/絕緣體/多晶硅電容器。
14.根據(jù)權(quán)利要求12所述的方法，其中該第一阱區(qū)和該第二阱區(qū)包含于雙極晶體管中。
15.根據(jù)權(quán)利要求12所述的方法，還包括在所述的通過(guò)該掩模圖案注入離子之后，圖案化該第一阱區(qū)以暴露該第一多晶硅層；以及在該第一多晶硅層上方形成電容器電介質(zhì)層和上電極。
16.根據(jù)權(quán)利要求12所述的方法，還包括在該第二阱區(qū)中形成具有第二導(dǎo)電類(lèi)型材料的發(fā)射區(qū)；以及在該第二阱區(qū)中形成具有第一導(dǎo)電類(lèi)型材料的基區(qū)，其中該基區(qū)與該發(fā)射區(qū)相隔離。
17.根據(jù)權(quán)利要求12所述的方法，其中該第一導(dǎo)電類(lèi)型材料為P型材料；以及該第二導(dǎo)電類(lèi)型材料為N型材料。
18.根據(jù)權(quán)利要求12所述的方法，還包括在所述的形成該第一阱區(qū)和該第二阱區(qū)之前在該半導(dǎo)體襯底中形成掩埋層。
全文摘要
本發(fā)明公開(kāi)一種包括雙極晶體管和多晶硅/絕緣體/多晶硅電容器的biCMOS器件。該biCMOS器件在雙極晶體管處可具有相對(duì)較低的串聯(lián)電阻。該雙極晶體管可具有理想的放大率。
文檔編號(hào)H01L21/822GK1956196SQ200610142898
公開(kāi)日2007年5月2日 申請(qǐng)日期2006年10月27日 優(yōu)先權(quán)日2005年10月28日
發(fā)明者高光永 申請(qǐng)人:東部電子股份有限公司