專利名稱：用于制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于制造半導(dǎo)體器件的方法，具體地，涉及一種用于制造具有溝槽柵極(trench-gate)晶體管和平面晶體管的半導(dǎo)體器件。
背景技術(shù)：
DRAM(Dynamic Random Access Memory，動態(tài)隨機(jī)存取存儲器)單元近來的小型化，伴隨著存儲器單元晶體管的柵極長度的縮短。然而，晶體管中的短溝效應(yīng)(short channel effect)由于柵極長度的縮短而變得更加嚴(yán)重，并且出現(xiàn)由于子閾值電流增加引起的缺點(diǎn)。當(dāng)增加襯底摻雜濃度以便使該效應(yīng)最小化時(shí)，由于增加的連接泄漏原因，在DRAM中刷新特征的退化是嚴(yán)重的缺點(diǎn)。
其中將柵極嵌入到在硅襯底上形成的凹槽中的所謂的溝槽柵極晶體管(也指凹道(recess channel)晶體管)已經(jīng)被主要作為解決這些缺點(diǎn)的方法(見日本公開專利申請No.H9-232535、2001-210801、2005-142203、H7-066297、以及2004-014696)。使用溝槽柵極晶體管，可以物理地并且充分地維持有效溝道長度(柵極長度)，并且可以制造具有90nm或更小的最小特征尺寸的精確DRAM。
另一方面，在DRAM中，因?yàn)閹缀鯖]有必要使外圍電路區(qū)中的晶體管的柵極長度與存儲單元區(qū)中的晶體管相比較，在外圍電路區(qū)中形成正常平面晶體管。
因此，應(yīng)該在單獨(dú)的半導(dǎo)體襯底上同步地形成溝槽柵極晶體管和平面晶體管。
然而，必須減小柵氧化層膜的厚度，為了在外圍電路區(qū)中形成到大部分晶體管中的低壓工作，同時(shí)將升壓電壓(boost voltage)施加到在存儲單元區(qū)中形成的晶體管，并且因此要求較高的擊穿電壓。特別地，在存儲單元區(qū)中要求較厚的柵極絕緣膜。
在下文中將圖39至圖44用于描述用于提供具有其中柵極絕緣膜是較厚的氧化物膜的溝槽柵極晶體管的存儲單元區(qū)、以及提供具有其中柵極絕緣膜是薄氧化物膜的平面晶體管的外圍電路區(qū)的傳統(tǒng)方法。在圖39至圖44中，“區(qū)域M”表示存儲單元區(qū)，“區(qū)域PE”表示在外圍電路區(qū)配置有使用薄氧化物膜作為柵極絕緣膜的平面晶體管的區(qū)域。外圍電路區(qū)也包括其中形成電路及類似結(jié)構(gòu)并且不同于區(qū)域PE的區(qū)域(未示出)。
如圖39所示，在其區(qū)域由STI(Shallow Trench Isolation淺槽隔離)所分離的半導(dǎo)體襯底200的區(qū)域M中形成柵極溝槽202。如圖40所示，在包括柵極溝槽202的內(nèi)壁的整個(gè)表面上通過熱氧化形成稍微厚些的氧化硅膜203之后，盡管在圖中沒有示出，然后通過熱氧化執(zhí)行犧牲氧化以除去來自柵極溝槽202內(nèi)側(cè)的蝕刻表面的損壞和沾污。如圖41所示，然后覆蓋區(qū)域M、形成暴露區(qū)域PE的抗蝕劑圖樣204、以及通過使用抗蝕劑圖樣204作為掩模的濕法蝕刻除去區(qū)域PE中的氧化硅氧化膜203。然后，在除去抗蝕劑204之后，通過熱氧化再次將整個(gè)表面氧化。如圖42所示，在半導(dǎo)體襯底200的表面上以及區(qū)域M中的柵極凹槽202的內(nèi)壁上從而變厚，產(chǎn)生用作溝槽柵極晶體管的柵極絕緣膜的厚氧化膜205t。與此同時(shí)，在區(qū)域PE中形成薄氧化膜205s以作為平面晶體管的柵極絕緣膜。
如圖43所示，然后在整個(gè)表面上形成摻雜硅膜206以填充柵極溝槽202，并且將摻雜硅膜形成為柵電極形狀的圖樣。如圖44所示，從而形成溝槽柵極晶體管的柵電極208以及平面晶體管的柵電極207。然后使用柵電極207和208作為掩模針對每個(gè)半導(dǎo)體襯底200執(zhí)行離子注入，在區(qū)域PE中形成源極/漏極擴(kuò)散區(qū)209，并且在區(qū)域M中形成源極/漏極擴(kuò)散區(qū)210。從而在區(qū)域PE中形成具有薄柵極絕緣膜的平面晶體管，并且在區(qū)域M中形成具有厚柵極絕緣膜的溝槽柵極晶體管。
然而，上述傳統(tǒng)方法具有以下類型的缺點(diǎn)。
具體地，上述方法要求在柵極溝槽202中執(zhí)行至少三步熱氧化步驟包括犧牲氧化、用于形成氧化硅膜203的熱氧化、以及用于引起氧化硅膜203成長為厚氧化膜205t的熱氧化。柵極溝槽202內(nèi)側(cè)的氧化物應(yīng)力從而增加，并且相反地影響了DRAM的刷新特性。
因?yàn)闁艠O溝槽202的開口由于器件尺寸的減小而變窄，柵極溝槽202內(nèi)側(cè)的氧化速率減小，并且柵極溝槽202內(nèi)側(cè)的氧化速率因此變得低于平坦部分(襯底200的表面)的氧化速率。因此，當(dāng)在柵極溝槽202的內(nèi)側(cè)形成具有必要厚度的氧化膜的同時(shí)試圖在區(qū)域PE中形成氧化膜時(shí)，區(qū)域PE表面上的氧化膜變得非常厚。如圖41所示，然后必須臨時(shí)除去區(qū)域PE上的氧化硅膜203。

發(fā)明內(nèi)容
開發(fā)本發(fā)明以便解決上述問題，以及本發(fā)明的目的是提出一種用于制造半導(dǎo)體器件的方法，由此在其中在相同半導(dǎo)體襯底上均形成具有厚柵極絕緣膜的溝槽柵極晶體管和具有薄柵極絕緣膜的平面晶體管的情況下，簡化了工藝并且可以向兩個(gè)晶體管均賦予高性能。
本發(fā)明的上述和其他目的可以通過一種用于制造具有存儲單元區(qū)和外圍電路區(qū)的半導(dǎo)體器件的方法實(shí)現(xiàn)，所述方法包括第一步驟，用于在至少所述外圍電路區(qū)的半導(dǎo)體襯底上形成第一柵極絕緣膜；第二步驟，用于用保護(hù)膜覆蓋所述第一柵極絕緣膜；第三步驟，用于在其中所述保護(hù)膜覆蓋所述外圍電路區(qū)上的所述第一柵極絕緣膜的情況下，在所述存儲單元區(qū)中形成柵極溝槽；以及第四步驟，用于在其中所述保護(hù)膜覆蓋所述外圍電路區(qū)上的所述第一柵極絕緣膜的情況下，至少在所述柵極溝槽的內(nèi)壁上形成比所述第一柵極絕緣膜厚的第二柵極絕緣膜。
根據(jù)本發(fā)明，在存儲單元區(qū)形成柵極溝槽，并且然后在其中由保護(hù)膜覆蓋外圍電路區(qū)上的第一柵極絕緣膜的情況下，在柵極溝槽的內(nèi)壁上形成比第一柵極絕緣膜厚的第二柵極絕緣膜。因此可以彼此獨(dú)立地形成第一柵極絕緣膜以及第二柵極絕緣膜。因此，可以減少在柵極溝槽中執(zhí)行的氧化步驟的數(shù)目。從而可以減小在柵極溝槽中的氧化物應(yīng)力，并且可以防止刷新特性的退化。因?yàn)楠?dú)立地而不是同時(shí)地形成第一柵極絕緣膜以及第二柵極絕緣膜，易于控制膜厚及其他特性。同樣可以提出一種用于制造半導(dǎo)體器件的方法，由此在其中在相同半導(dǎo)體襯底上均形成具有厚柵極絕緣膜的溝槽柵極晶體管和具有薄柵極絕緣膜的平面晶體管的情況下，簡化了工藝并且可以向兩個(gè)晶體管均賦予高性能。
優(yōu)選地，通過使用CVD方法用于沉積氧化硅膜的步驟以及通過對氧化硅膜和半導(dǎo)體襯底之間界面進(jìn)行熱氧化的步驟，特別地形成上述第二絕緣膜。因此即使當(dāng)尺寸進(jìn)一步的減小是柵極溝槽的開口變窄時(shí)可以防止增加唉在柵極溝槽中形成第二柵極絕緣膜所需的時(shí)間，并且可以抑制氧化物應(yīng)力的增加。


從結(jié)合附圖所采用的發(fā)明的以下詳細(xì)描述中，本發(fā)明的上述和其他目的、特征、以及優(yōu)點(diǎn)將變得更加明顯，其中圖1是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的薄氧化物膜和厚氧化物膜形成工藝的工藝圖；圖2是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的摻磷無定形硅膜以及氮化硅膜形成工藝的工藝圖；圖3是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的抗蝕劑圖樣形成工藝的工藝圖；圖4是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的用于STI的溝槽形成工藝的工藝圖；圖5是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的氧化硅膜形成工藝的工藝圖；圖6是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的單元分離區(qū)形成工藝的工藝圖；圖7是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的抗蝕劑圖樣形成工藝的工藝圖；圖8是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的對氮化硅膜繪制圖樣工藝的工藝圖；圖9是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的柵極溝槽形成工藝的工藝圖；圖10是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的氧化硅膜形成工藝的工藝圖；圖11是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的在柵極溝槽內(nèi)摻磷無定形硅形成工藝的工藝圖；圖12是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的摻磷無定形硅深蝕刻工藝的工藝圖；圖13是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的氮化硅膜、單元分離區(qū)上部、以及氧化硅膜上部的除去工藝的工藝圖；圖14是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的摻磷無定形硅膜形成工藝的工藝圖；圖15是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的抗蝕劑圖樣形成工藝的工藝圖；圖16是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的對分層膜繪制圖樣工藝的工藝圖；圖17是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的源極/漏極擴(kuò)散區(qū)形成工藝的工藝圖；圖18是示出了作為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件制造方法的一部分的各種配線圖樣以及單元電容器形成工藝的工藝圖；圖19是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的薄氧化物膜和厚氧化物膜形成工藝的工藝圖；圖20是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的無摻雜無定形硅膜和氮化硅膜形成工藝的工藝圖；圖21是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的抗蝕劑圖樣形成工藝的工藝圖；圖22是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的用于STI的溝槽形成工藝的工藝圖；
圖23是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的氧化硅膜形成工藝的工藝圖；圖24是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的單元分離區(qū)形成工藝的工藝圖；圖25是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的抗蝕劑圖樣形成工藝的工藝圖；圖26是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的對氮化硅膜繪制圖樣工藝的工藝圖；圖27是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的柵極溝槽形成工藝的工藝圖；圖28是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的氧化硅膜形成工藝的工藝圖；圖29是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的在柵極溝槽內(nèi)摻磷無定形硅形成工藝的工藝圖；圖30是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的摻磷無定形硅深蝕刻工藝的工藝圖；圖31是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的氮化硅膜、單元分離區(qū)上部、以及氧化硅膜上部的除去工藝的工藝圖；圖32是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的無摻雜無定形硅膜形成工藝的工藝圖；圖33是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的硼離子注入工藝的工藝圖；圖34是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的磷離子注入工藝的工藝圖；圖35是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的抗蝕劑圖樣形成工藝的工藝圖；圖36是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的對分層膜繪制圖樣工藝的工藝圖；圖37是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的源極/漏極擴(kuò)散區(qū)形成工藝的工藝圖；圖38是示出了作為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件制造方法的一部分的各種配線圖樣以及單元電容器形成工藝的工藝圖；圖39是示出了作為傳統(tǒng)方法的一部分的STI和柵極溝槽形成工藝的工藝圖；圖40是示出了作為傳統(tǒng)方法的一部分的氧化硅膜形成工藝的工藝圖；圖41是示出了作為傳統(tǒng)方法的一部分的在區(qū)域PE中形成的抗蝕劑圖樣和氧化硅膜除去工藝的工藝圖；圖42是示出了作為傳統(tǒng)方法的一部分的薄氧化物膜和厚氧化物膜形成工藝的工藝圖；圖43是示出了作為傳統(tǒng)方法的一部分的摻雜硅膜形成工藝的工藝圖；圖44是示出了作為傳統(tǒng)方法的一部分的對摻雜硅膜繪制圖樣工藝的工藝圖；具體實(shí)施方式
現(xiàn)在將參考附圖詳細(xì)說明本發(fā)明的優(yōu)選實(shí)施例。
第一實(shí)施例圖1至圖18是示出了用于制造具有根據(jù)本發(fā)明第一實(shí)施例的溝槽柵極晶體管和平面晶體管的半導(dǎo)體器件工藝的示意圖。在圖1至圖18中，“區(qū)域M”表示其中形成溝槽柵極晶體管的存儲單元區(qū)，以及“區(qū)域PE”表示其中形成平面晶體管的外圍電路區(qū)。
如圖1所示，首先在半導(dǎo)體襯底10的區(qū)域PE的表面上形成具有約1.5至3nm厚度的薄氧化物膜11s。在區(qū)域M和其中形成電源電路等的、不同于外圍電路區(qū)的區(qū)域PE的區(qū)域(未示出)中同樣形成具有約4.5至6nm厚度的厚氧化物膜11t。在特定的示例中，由熱氧化在半導(dǎo)體襯底10的整個(gè)表面上形成具有稍小于6nm厚度的熱氧化膜，用抗蝕劑掩模覆蓋除了區(qū)域PE的區(qū)域，以及除去區(qū)域PE上的熱氧化膜，其后除去抗蝕劑掩模，并且用酸對襯底10的整個(gè)表面進(jìn)行清潔。該清潔除去了在區(qū)域M上以及在其中形成電源電路等的區(qū)域(未示出)上的一部分熱氧化膜表面，并且將熱氧化膜的厚度減小到約5nm。然后，再次對整個(gè)表面進(jìn)行熱氧化以在區(qū)域PE上形成具有約3nm厚度的薄氧化物膜11s，并且在區(qū)域M和其中形成電源電路等的區(qū)域(未示出)上形成具有約6nm厚度的厚氧化膜11t。因此形成的薄氧化膜11s作為在區(qū)域PE中形成的平面晶體管的柵極絕緣膜。
在此區(qū)域M中形成的氧化膜11t的厚度可以等于薄氧化膜11s的厚度。然而，優(yōu)選地，將在區(qū)域M中的氧化膜11t的厚度形成為如上所述的厚度，從而在其中以突出于半導(dǎo)體襯底10表面的形狀形成在區(qū)域M中所形成的溝槽柵極晶體管的柵電極的情況下，即使當(dāng)凸出部分相對于柵極溝槽18沒有對準(zhǔn)，在沒有對準(zhǔn)的部分中也可以維持較高的擊穿電壓。同樣將厚氧化膜11t作為在形成電源電路和其他元件的區(qū)域(未示出)形成的、具有較高擊穿電壓的晶體管的柵極絕緣膜。
在如圖2所示的隨后步驟中，然后通過(化學(xué)氣相沉積)CVD方法形成作為具有約10至30nm厚度的保護(hù)膜的摻磷無定形硅膜12以便保護(hù)薄氧化膜11s。然后通過LP(低壓)-CVD方法形成具有約80至150nm厚度的氮化硅膜13。
如圖3所示，在形成為用于根據(jù)STI(淺槽隔離)技術(shù)分離開元件的區(qū)域的每個(gè)單元分離區(qū)上形成抗蝕劑圖樣14。
如圖4所示，在使用抗蝕劑圖樣14作為掩模對氮化硅膜13繪制圖樣以及然后除去抗蝕劑圖樣14之后，使用繪制圖樣的氮化硅膜13作為掩模干法蝕刻掉摻磷無定形硅膜12、厚氧化膜11t、薄氧化膜11s、以及半導(dǎo)體襯底10。從而對摻磷無定形硅膜12、厚氧化膜11t、薄氧化膜11s、以及半導(dǎo)體襯底10繪制圖樣，并且在半導(dǎo)體襯底10上同樣形成用于STI的溝槽15。
如圖5所示，然后執(zhí)行熱氧化處理以便除去來自溝槽15的內(nèi)側(cè)的蝕刻損壞，其后通過HDP(高密度等離子體)-CVD方法在整個(gè)表面上形成氧化硅膜16以便填充溝槽15。
然后使用氮化硅膜13作為停止物執(zhí)行CMP(化學(xué)機(jī)械拋光)，通過拋光除去氮化硅膜13上的氧化硅膜16，從而氧化硅膜16殘留在溝槽15中。如圖6所示，從而形成單元分離區(qū)16i。
如圖7所示，然后在區(qū)域M中形成設(shè)置有多個(gè)開口的抗蝕劑圖樣17，以便在區(qū)域M中形成溝槽柵極存儲單元晶體管的柵極溝槽。此時(shí)，由抗蝕劑圖樣17完全覆蓋區(qū)域PE。在區(qū)域M的單元分離區(qū)16i上方的抗蝕劑圖樣17中同樣形成開口，以便用于在相鄰存儲單元區(qū)域(未示出)中形成的柵極溝槽。
如圖8所示，使用抗蝕劑圖樣17作為掩模，然后以掩模的形狀對氮化硅膜13繪制圖樣。
如圖9所示，在除去抗蝕劑圖樣17后，蝕刻摻磷無定形硅12和厚氧化膜11t，并且同樣蝕刻半導(dǎo)體襯底10，由此在半導(dǎo)體襯底10上形成柵極溝槽18。用作用于形成圖4中示出的STI溝槽15的掩模氮化硅膜13因此殘留而沒有被除去，并且同樣被用作用于形成柵極溝槽18的掩模。
然后通過熱氧化執(zhí)行犧牲氧化以除去來自柵極溝槽18內(nèi)部蝕刻表面的損壞和沾污，并且然后通過濕法蝕刻除去犧牲氧化膜。如圖10所示，然后形成氧化硅膜19以充當(dāng)存儲單元晶體管的柵極絕緣膜。該氧化硅膜19必須同樣具有如上所述的高壓阻抗(high voltageresistance)，并且優(yōu)選地，具有約4.5至6nm的厚度。優(yōu)選地，由其中在約800℃的溫度下通過CVD方法沉積的具有約3.5至5.5nm厚度的CVD氧化膜(優(yōu)選地，HTO(高溫氧化))的工藝形成這里的氧化硅膜19，其后在約1050℃的溫度下對CVD氧化膜進(jìn)行熱氧化，以便使CVD氧化膜致密、除去雜質(zhì)、以及改變CVD氧化膜與半導(dǎo)體襯底10之間的界面。從而可以防止增加在柵極溝槽中形成第二柵極絕緣膜所需的時(shí)間，即使在尺寸進(jìn)一步地減小時(shí)柵極溝槽的開口變窄，并且同樣可以抑制氧化物應(yīng)力的增加。
與此相反，當(dāng)通過熱氧化形成氧化硅膜19的全部厚度時(shí)，不僅延長了氧化時(shí)間，而且氧化物質(zhì)同樣擴(kuò)散入半導(dǎo)體襯底10與單元分離(STI)區(qū)16i之間的界面。因?yàn)閷TI 16i進(jìn)行氧化這引起體積膨脹，從而在半導(dǎo)體襯底10中產(chǎn)生應(yīng)力以及不利地影響DRAM的結(jié)特性。因此，優(yōu)選地，根據(jù)上述方法形成氧化硅膜19。此時(shí)，因?yàn)橛勺鳛楸Ｗo(hù)膜的摻磷無定形硅膜12覆蓋在區(qū)域PE中的半導(dǎo)體襯底上形成的薄氧化膜11s，可以防止在薄氧化膜11s上沉積CVD氧化膜，以及防止薄氧化膜作為熱氧化的結(jié)果而變厚。
為形成溝槽柵極晶體管的柵電極，然后在包括柵極溝槽18內(nèi)側(cè)的整個(gè)表面上形成摻雜有磷作為N型雜質(zhì)的無定形硅膜。然后根據(jù)其中使用氮化膜13作為停止物的CMP方法，通過執(zhí)行平面化工藝，將摻磷無定形硅膜20嵌入如圖11所示的柵極溝槽18中。
如圖12所示，然后將在柵極溝槽18中的摻磷無定形硅膜20干法深蝕刻到約與厚氧化膜11t厚度相同的位置。
然后執(zhí)行濕法蝕刻以除去氮化硅膜13、單元分離區(qū)部分16i的上部、以及氧化硅膜19的上部。如圖13所示，單元分離區(qū)16i的上表面和摻磷無定形硅膜12從而彼此對準(zhǔn)。在這樣的布置中，在區(qū)域PE的柵極絕緣膜11s上形成摻磷無定形硅膜12，并且使摻磷無定形硅膜12當(dāng)除去用作用于形成柵極溝槽18掩模的氮化物膜13(見圖12)時(shí)作為保護(hù)膜。因此可以防止柵極絕緣膜11s損壞。
如圖14所示，然后使用CVD方法形成無定形硅膜(摻磷無定形硅膜)21，所述無定形硅膜摻雜有作為N型雜質(zhì)的磷且在整個(gè)表面上具有約30至80nm的厚度。
如圖15所示，然后在摻磷無定形硅膜21上形成用于形成柵電極的抗蝕劑圖樣22。
如圖16所示，然后使用抗蝕劑22作為掩模對摻磷無定形硅膜21繪制圖樣。從而在區(qū)域M中形成由摻磷無定形硅膜20和摻磷無定形硅膜21組成的溝槽柵極晶體管的柵電極，并且在區(qū)域PE中形成由摻磷無定形硅膜12和摻磷無定形硅膜21組成的平面晶體管的柵電極。
在這里描述的示例是其中在區(qū)域M中已繪制圖樣的無定形硅膜21沒有與柵極凹槽18未對準(zhǔn)的情況。然而，當(dāng)未對準(zhǔn)沒有出現(xiàn)時(shí)，無定形硅膜21殘留在厚氧化膜11t上，并且成為柵極電極的一部分。在該類型情況下，在該溝槽柵極晶體管中厚氧化膜11t作為柵極絕緣膜的一部分。然而，因?yàn)槿绱诵纬裳趸?1使其具有約與在柵極凹槽18中的氧化硅膜19相同的厚度，可以使其中擊穿電壓的減小最小化。
如圖17所示，通過使用每個(gè)柵電極作為掩模在區(qū)域M和區(qū)域PE中的N型離子注入，在區(qū)域M中形成N型源極/漏極擴(kuò)散區(qū)23，并且在區(qū)域PE中形成N型源極/漏極擴(kuò)散區(qū)24。從而在區(qū)域M中形成溝槽柵極存儲單元晶體管，并且在區(qū)域PE中形成平面晶體管。
通過執(zhí)行以激活源極/漏極擴(kuò)散區(qū)的熱處理、或通過隨后的加熱工藝，將無定形硅膜12、20、以及21從無定形硅膜轉(zhuǎn)換為多晶硅膜。
然后使用普通方法在區(qū)域M中將各種類型的配線和單元電容器分層。特別地，如圖18所示，通過其中在存儲單元晶體管上形成層間絕緣膜25、以及形成經(jīng)過層間絕緣層25的接觸插頭26、位線27、單元電容器28、鋁配線29、以及其他部件的工藝，形成具有溝槽柵極存儲單元晶體管的DRAM。
在如上所述的不實(shí)施例中，在外圍電路區(qū)PE的半導(dǎo)體襯底10上預(yù)先形成薄氧化膜11s以作為平面晶體管的柵極絕緣膜，并且由無定形硅膜12覆蓋該薄氧化膜11s。在這種情況下，在存儲單元區(qū)M中形成柵極溝槽18，并且在柵極溝槽18的內(nèi)壁上形成比柵極絕緣膜11s厚的柵極絕緣膜19。因?yàn)闊o定形硅膜12作為用于保護(hù)柵極絕緣膜11生長的保護(hù)膜，可以在柵極絕緣膜11s保持較薄的同時(shí)使柵極絕緣膜19變厚。特別地，可以彼此獨(dú)立地形成柵極絕緣膜11s和柵極絕緣膜19。因此可以減少在柵極溝槽18中執(zhí)行的氧化步驟的數(shù)量。
根據(jù)本實(shí)施例，可以減小在柵極溝槽18中的氧化物應(yīng)力，并且可以防止刷新特性的退化。因?yàn)楠?dú)立地而不是同時(shí)地形成柵極絕緣膜11s和柵極絕緣膜19，易于控制膜厚和其他特性。
第二實(shí)施例作為第二實(shí)施例，接下來將描述當(dāng)以與第一實(shí)施例相同的方式在存儲單元區(qū)中形成具有作為柵極絕緣膜的厚氧化膜的溝槽柵極晶體管、且在外圍電路區(qū)中形成具有作為柵極絕緣膜的薄氧化膜的雙柵極結(jié)構(gòu)晶體管時(shí)，其中應(yīng)用本發(fā)明的示例。在雙柵極結(jié)構(gòu)中，將包括引入N型雜質(zhì)(磷等)的N型多晶硅的柵極電極用作N-溝道晶體管的柵電極，以及將包括引入P型雜質(zhì)(硼等)的P型多晶硅的柵極電極用與P-溝道晶體管。
圖19至圖38是示出了用于制造具有根據(jù)本發(fā)明第二實(shí)施例的溝槽柵極晶體管和雙柵極結(jié)構(gòu)晶體管的半導(dǎo)體器件工藝的示意圖。在圖19至圖18中，“區(qū)域M”表示其中形成溝槽柵極晶體管的存儲單元區(qū)，并且向外圍電路區(qū)設(shè)置“區(qū)域P”和“區(qū)域N”，其中“區(qū)域P”是其中形成設(shè)置有包括P型多晶硅柵電極的平面P溝道晶體管的區(qū)域(也作P型外圍電路區(qū))，以及“區(qū)域N”是其中形成設(shè)置有包括N型多晶硅柵電極的平面N溝道晶體管的區(qū)域(也作N型外圍電路區(qū))如圖19所示，首先在半導(dǎo)體襯底100的區(qū)域P和區(qū)域N的表面上形成具有約1.5至3nm厚度的薄氧化物膜101s。在區(qū)域M和其中形成電源電路等的、不同于外圍電路區(qū)的區(qū)域P或區(qū)域N的區(qū)域(未示出)中同樣形成具有約4.5至6nm厚度的厚氧化物膜101t。特別地，以與在上述第一實(shí)施例中的圖1中示出工藝中的薄氧化膜11s和厚氧化膜11t相同的方式形成薄氧化膜101s和厚氧化膜101t。因此形成的薄氧化膜101s作為在區(qū)域P和區(qū)域N中形成的雙柵極機(jī)構(gòu)平面晶體管的柵極絕緣膜。
在區(qū)域M中形成的氧化膜101t的厚度可以等于薄氧化膜101s的厚度。如第一實(shí)施例中相同的原因優(yōu)選地形成厚膜。將厚氧化膜101t作為在其中形成電源電路和其他元件的區(qū)域(未示出)形成的、具有較高擊穿電壓的晶體管的柵極絕緣膜。
在如圖20所示的隨后步驟中，然后通過(化學(xué)氣相沉積)CVD方法形成作為具有約10至30nm厚度的保護(hù)膜的無摻雜無定形硅膜102以便保護(hù)薄氧化膜101s。在本實(shí)施例中，因?yàn)樵谕鈬娐穮^(qū)的區(qū)域P和區(qū)域N中形成雙柵極結(jié)構(gòu)晶體管，將非摻雜無定形硅膜用作保護(hù)膜，而不是在上述第一實(shí)施例中使用的摻雜無定形硅膜。然后通過LP(低壓)-CVD方法形成具有約80至150nm厚度的氮化硅膜103。
如圖21所示，在形成為用于根據(jù)STI(淺槽隔離)技術(shù)分離開元件的區(qū)域的每個(gè)單元分離區(qū)上形成抗蝕劑圖樣104。
如圖22所示，在使用抗蝕劑圖樣104作為掩模對氮化硅膜103繪制圖樣以及然后除去抗蝕劑圖樣104之后，使用繪制圖樣的氮化硅膜103作為掩模干法蝕刻掉無摻雜無定形硅膜102、厚氧化膜101t、薄氧化膜101s、以及半導(dǎo)體襯底100。從而對無摻雜無定形硅膜102、厚氧化膜101t、薄氧化膜101s、以及半導(dǎo)體襯底100繪制圖樣，并且在半導(dǎo)體襯底100上同樣形成用于STI的溝槽105。
如圖23所示，然后執(zhí)行熱氧化處理以便除去來自溝槽15內(nèi)側(cè)的蝕刻損壞，其后通過HDP(高密度等離子體)-CVD方法在整個(gè)表面上形成氧化硅膜106以便填充溝槽105。
然后使用氮化硅膜103作為停止物執(zhí)行CMP(化學(xué)機(jī)械拋光)，通過拋光除去氮化硅膜103上的氧化硅膜106，從而氧化硅膜106殘留在溝槽105中。如圖24所示，從而形成單元分離區(qū)106i。
如圖25所示，然后在區(qū)域M中形成設(shè)置有多個(gè)開口的抗蝕劑圖樣107，以便在區(qū)域M中形成溝槽柵極存儲單元晶體管的柵極溝槽。此時(shí)，由抗蝕劑圖樣107完全覆蓋區(qū)域P和區(qū)域N。
如圖26所示，使用抗蝕劑圖樣107作為掩模，然后以掩模的形狀對氮化硅膜103繪制圖樣。
如圖27所示，在除去抗蝕劑圖樣107后，蝕刻無摻雜無定形硅102和厚氧化膜101t，并且同樣蝕刻半導(dǎo)體襯底100，由此在半導(dǎo)體襯底100上形成柵極溝槽108。用作用于形成圖22中示出的STI溝槽105的掩模的氮化硅膜103因此殘留而沒有被除去，并且同樣被用作用于形成柵極溝槽108的掩模。
然后通過熱氧化執(zhí)行犧牲氧化以除去來自柵極溝槽108內(nèi)側(cè)蝕刻表面的損壞和沾污，并且然后通過濕法蝕刻除去犧牲氧化膜。如圖28所示，然后形成氧化硅膜109以充當(dāng)存儲單元晶體管的柵極絕緣膜。該氧化硅膜109作為存儲單元晶體管的柵極絕緣膜，并且因此必須具有如第一實(shí)施例中的高擊穿電壓，并且優(yōu)選地，具有約4.5至6nm的厚度。可以與在圖10中示出的第一實(shí)施例的步驟中形成的硅氧化膜19相同的方式形成形成氧化硅膜109。此時(shí)由作為保護(hù)膜的無摻雜無定形硅膜102覆蓋在區(qū)域P和區(qū)域N的半導(dǎo)體襯底100上形成的薄氧化膜101s。因此可以防止在薄氧化膜101s上另外地沉積氧化膜，并且可以防止薄氧化膜由于熱氧化的原因而變厚。
為形成溝槽柵極晶體管的柵電極，然后在包括柵極溝槽108內(nèi)側(cè)的整個(gè)表面上形成摻雜有磷作為N型雜質(zhì)的無定形硅膜。然后根據(jù)其中使用氮化膜103作為停止物的CMP方法，通過執(zhí)行平面化工藝，將摻磷無定形硅膜110嵌入如圖29所示的柵極溝槽108中。
如圖30所示，然后將在柵極溝槽108中的摻磷無定形硅膜110干法深蝕刻到約與厚氧化膜101t厚度相同的位置。
然后執(zhí)行濕法蝕刻以除去氮化硅膜103、單元分離區(qū)106i的上部、以及氧化硅膜109的上部。如圖31所示，單元分離區(qū)106i的上表面和保護(hù)膜(無摻雜無定形硅膜)102從而彼此對準(zhǔn)。
如圖32所示，然后使用CVD方法形成具有約30至80nm厚度的無摻雜無定形硅膜111，以變成雙柵極結(jié)構(gòu)晶體管的柵電極。同樣類似上述第一實(shí)施例，在本實(shí)施例中的區(qū)域P和區(qū)域N中形成雙柵極結(jié)構(gòu)晶體管。因此使用無摻雜無定形硅膜代替摻雜無定形硅膜作為用于形成柵電極的膜。
如圖33所示，然后由抗蝕劑圖樣112對區(qū)域M和區(qū)域N進(jìn)行掩模，并且將作為P型雜質(zhì)的硼(B)離子注入到區(qū)域P中。在10kev或更小的低能下執(zhí)行硼的離子注入。注入的硼離子在隨后執(zhí)行的熱處理中擴(kuò)散，由此區(qū)域P中的無摻雜無定形硅膜111和102(見圖32)變成P型無定形硅膜111p和102p。
如圖34所示，在除去抗蝕劑圖樣112之后，由抗蝕劑圖樣113對該實(shí)例中的區(qū)域P進(jìn)行掩模，并且將作為N型雜質(zhì)的磷(P)離子注入到區(qū)域M和區(qū)域N中。同樣在10kev或更小的低能下執(zhí)行磷硼的離子注入，與上述硼的離子注入相同，并且磷離子在隨后的熱處理中擴(kuò)散。從而區(qū)域N中的無摻雜無定形硅膜111和102(見圖33)變成N型無定形硅膜111n和102n。區(qū)域M中的無摻雜無定形硅膜111和102也由該離子注入變成N型無定形硅膜111n和102n。
根據(jù)本實(shí)施例，已經(jīng)將摻磷硅膜110嵌入到區(qū)域M的柵極溝槽108中。因此可以根據(jù)硅膜111和硅膜102的厚度在適當(dāng)?shù)淖⑷霔l件下執(zhí)行離子注入，而不用考慮在用于創(chuàng)建作為雙柵極晶體管的柵電極的P型和N型無摻雜硅膜111的離子注入工藝中與將磷離子注入到區(qū)域N中相同的時(shí)間執(zhí)行到區(qū)域M的離子注入時(shí)的到柵極溝槽108的離子注入。
如圖35所示，然后在摻雜質(zhì)的無定形硅膜111n和111p上形成用于形成柵電極的抗蝕劑圖樣114。
如圖36所示，然后使用抗蝕劑114對包括無定形硅膜111p和102p的分層膜和包括無定形硅膜111n和102n的分層膜均繪制圖樣。從而在區(qū)域M中形成由摻雜無定形硅膜110和摻雜無定形硅膜111n組成的溝槽柵極晶體管的柵電極，在區(qū)域P中形成由摻雜無定形硅膜111p和摻雜無定形硅膜102p組成的P型柵電極，以及區(qū)域N中形成由摻雜無定形硅膜111n和摻雜無定形硅膜102n組成的N型柵電極。
如圖37所示，然后由抗蝕劑膜(未示出)覆蓋區(qū)域M和區(qū)域N，并且使用P型柵電極作為掩模，通過將P型雜質(zhì)離子注入到區(qū)域P中形成P型源極/漏極擴(kuò)散區(qū)115P。然后由抗蝕劑膜(未示出)覆蓋區(qū)域P，并且使用區(qū)域M和區(qū)域N的柵電極作為掩模將N型雜質(zhì)離子注入到區(qū)域M和區(qū)域N中。從而在區(qū)域N中形成N型源極/漏極擴(kuò)散區(qū)115n，并且在區(qū)域M中形成N型源極/漏極擴(kuò)散區(qū)116。根據(jù)該工藝，在區(qū)域M中形成溝槽柵極存儲單元晶體管，并且在作為外圍電路區(qū)的區(qū)域P和區(qū)域N中形成雙柵極晶體管。
通過執(zhí)行以激活源極/漏極擴(kuò)散區(qū)的熱處理、或通過隨后的加熱工藝，將無定形硅膜111n、111p、102p、102n、以及110從無定形硅膜轉(zhuǎn)換為多晶硅膜。
然后使用與第一實(shí)施例類似的普通方法在區(qū)域M中將各種類型的配線和單元電容器分層。特別地，如圖38所示，通過其中在存儲單元晶體管上形成層間絕緣膜117、以及形成經(jīng)過層間絕緣層117的接觸插頭118、位線119、單元電容器120、鋁配線121、以及其他部件的工藝，形成具有溝槽柵極存儲單元晶體管的DRAM。
根據(jù)如上所述的本實(shí)施例，在外圍電路區(qū)的區(qū)域P和區(qū)域N的半導(dǎo)體襯底100上預(yù)先形成薄氧化膜101s以作為在區(qū)域P和區(qū)域N中形成的雙柵極結(jié)構(gòu)晶體管的柵極絕緣膜。然后在這其中由無定形硅膜102覆蓋薄氧化膜101s的情況下，在存儲單元區(qū)M中形成柵極溝槽108，并且在柵極溝槽108的內(nèi)壁上形成比柵極絕緣膜101s厚的柵極絕緣膜109。由此可以彼此獨(dú)立地形成柵極絕緣膜101s以及柵極絕緣膜109。從而獲得與上述第一實(shí)施例的那些相同的效果。
此外，根據(jù)本實(shí)施例，可以在區(qū)域M的柵極溝槽108中形成選擇性地?fù)诫s雜質(zhì)的無定形硅膜110。特別地，當(dāng)在相同的襯底上形成溝槽柵極晶體管和雙柵極結(jié)構(gòu)晶體管時(shí)，在用于在柵極溝槽中選擇性地形成摻雜硅的可能方法的示例中包括以下工藝。在半導(dǎo)體襯底中形成柵極溝槽之后，在柵極溝槽中以及其中形成雙柵極結(jié)構(gòu)晶體管的外圍電路區(qū)中的半導(dǎo)體襯底上，形成作為晶體管的柵極絕緣膜的熱氧化膜，并且在包括柵極溝槽內(nèi)側(cè)的整個(gè)表面上形成摻雜硅膜。然后深蝕刻摻雜硅膜時(shí)期僅殘留在柵極溝槽中，在將用于雙柵極結(jié)構(gòu)晶體管的柵電極的柵極絕緣膜上形成無摻雜硅膜，以及通過離子注入形成各個(gè)P型和N型柵極電極。
然而在該方法中，當(dāng)深蝕刻摻雜硅膜時(shí)通常會損壞雙柵極結(jié)構(gòu)晶體管的柵極絕緣膜，使其難以形成高性能的晶體管。在本實(shí)施例中，然而，在用于除去被用作用于形成柵極溝槽108的掩模的氮化硅膜103、柵極絕緣膜109、被嵌入到柵極溝槽108中的摻雜硅膜110、以及柵極溝槽108的步驟中，在區(qū)域P和區(qū)域N上的柵極絕緣膜101s上形成無摻雜無定形硅膜101s，所述區(qū)域是其中形成雙柵極結(jié)構(gòu)晶體管的區(qū)域。從而當(dāng)除去氮化硅膜103時(shí)可以防止對柵極絕緣膜101s的損壞。
因此，可以在柵極溝槽108中形成摻雜雜質(zhì)的無定形硅膜110，并且可以在區(qū)域P、區(qū)域N、和嵌入到柵極溝槽中的摻雜無定形硅膜上形成無摻雜無定形硅膜111。從而可以形成具有適當(dāng)雜質(zhì)濃度的硅膜110、111、以及102，而不會損壞柵極絕緣膜101s，并且溝槽柵極晶體管和雙柵極結(jié)構(gòu)晶體管均可以被賦予高性能。
如上所述，可以在柵極溝槽108中形成選擇性地?fù)诫s雜質(zhì)的無定形硅膜110。和其中在柵極溝槽中形成無摻雜硅膜之后引入雜質(zhì)的情況形成對比，從而可以防止溝槽柵極的耗盡。
本發(fā)明決不受限于上述實(shí)施例，而相反地在權(quán)利要求所引的范圍之類的各種修改都是可以的，并且自然這些修改也包括在發(fā)明的范圍之內(nèi)。
例如，在上述實(shí)施例中，用于轉(zhuǎn)換薄氧化膜11s(101s)的保護(hù)膜可以是第一實(shí)施例中的摻雜無定形硅膜12以及第二實(shí)施例中的無摻雜無定形硅膜102。然而，沒有限制這些結(jié)構(gòu)，并且在當(dāng)在柵極溝槽18(108)中形成柵極絕緣膜19(109)時(shí)可以防止在薄氧化膜11s(101s)上的氧化物膜被分層、或防止由于進(jìn)一步氧化的厚度增加所得到的膜的范圍，同樣可以使用其他材料，而沒有妨礙晶體管的操作。特別地，在所得到的膜(導(dǎo)電薄膜等)允許形成在向柵電極施加電壓期間所需要的溝道的范圍，可以使用其他材料。
在上述實(shí)施例中，描述了其中每層硅膜首先形成為無定形態(tài)并且然后由隨后的加熱工藝轉(zhuǎn)換為多晶硅膜的示例。然而，如需要同樣可以開始就使用多晶硅膜。
在上述實(shí)施例中，將包括硅膜12(102)和21(111)的分層膜用作平面晶體管的柵電極，但是在其中柵極溝槽108或STI溝槽15(105)具有較小深度的情況以及其他情況下，可以預(yù)先形成作為保護(hù)膜的硅膜12(102)使其開始就具有作為柵電極所需的厚度。
同樣也不必僅使用硅膜形成柵電極，同樣可以在硅膜上形成硅化物層，或由分層金屬膜創(chuàng)建所謂的多金屬(polymetal)柵電極。
此外，在上述示例中，用于形成用于STI的溝槽15(105)的掩模層，以及用于形成柵極溝槽18(108)的掩模層，被共同用于氮化硅膜13(103)中。然而，可以在形成STI(單元分離區(qū)，element separationregions)16i之后除去氮化硅膜13(103)，可以創(chuàng)建新的氮化硅膜以形成掩模層。
權(quán)利要求
1.一種用于制造具有存儲單元區(qū)和外圍電路區(qū)的半導(dǎo)體器件的方法，所述方法包括第一步驟，在至少所述外圍電路區(qū)的半導(dǎo)體襯底上形成第一柵極絕緣膜；第二步驟，用保護(hù)膜覆蓋所述第一柵極絕緣膜；第三步驟，在所述保護(hù)膜覆蓋了所述外圍電路區(qū)上的所述第一柵極絕緣膜的情況下，在所述存儲單元區(qū)中形成柵極溝槽；以及第四步驟，在所述保護(hù)膜覆蓋了所述外圍電路區(qū)上的所述第一柵極絕緣膜的情況下，至少在所述柵極溝槽的內(nèi)壁上形成比所述第一柵極絕緣膜厚的第二柵極絕緣膜。
2.如權(quán)利要求1所述的用于制造半導(dǎo)體器件的方法，其中所述第四步驟包括通過化學(xué)氣相沉積方法沉積氧化硅膜；以及對所述氧化硅膜和所述半導(dǎo)體襯底之間的界面進(jìn)行熱氧化。
3.如權(quán)利要求1所述的用于制造半導(dǎo)體器件的方法，還包括第五步驟由導(dǎo)電膜填充至少一部分所述柵極溝槽。
4.如權(quán)利要求1所述的用于制造半導(dǎo)體器件的方法，還包括第五步驟對所述保護(hù)膜繪制圖樣、以及在所述外圍電路區(qū)中的所述第一柵極絕緣膜上形成至少一部分柵電極。
5.如權(quán)利要求3所述的用于制造半導(dǎo)體器件的方法，還包括第六步驟對所述保護(hù)膜繪制圖樣、以及在所述外圍電路區(qū)中的所述第一柵極絕緣膜上形成柵電極的至少一部分。
6.如權(quán)利要求1至5中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，其中所述保護(hù)膜是摻雜雜質(zhì)的硅膜。
7.如權(quán)利要求1至5中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，其中所述保護(hù)膜是無摻雜硅膜；所述外圍電路區(qū)具有第一區(qū)域和第二區(qū)域；以及還包括第七步驟分別向所述第一區(qū)域和第二區(qū)域上的所述無摻雜硅膜中引入P型雜質(zhì)和N型雜質(zhì)。
8.如權(quán)利要求1至5中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，其中，在所述存儲單元區(qū)的所述半導(dǎo)體襯底上也形成所述第一柵極絕緣膜和所述保護(hù)膜。
9.如權(quán)利要求8中所述的用于制造半導(dǎo)體器件的方法，其中，在所述存儲單元區(qū)上的所述第一柵極絕緣膜的厚度比在所述外圍電路區(qū)上的所述第一柵極絕緣膜的厚度大。
10.如權(quán)利要求1至5中任一項(xiàng)所述的用于制造半導(dǎo)體器件的方法，其中，在所述第三步驟之前及第二步驟之后，形成用于絕緣和分離所述存儲單元區(qū)和所述外圍電路區(qū)的單元分離區(qū)。
11.如權(quán)利要求10所述的用于制造半導(dǎo)體器件的方法，其中，所述單元分離區(qū)具有淺槽隔離STI結(jié)構(gòu)；以及所述第三步驟包括步驟在所述保護(hù)膜上形成掩模層，以及使用所述掩模層形成用于單元分離區(qū)的溝槽。
12.如權(quán)利要求11中所述的用于制造半導(dǎo)體器件的方法，其中，所述掩模層也被作為用于形成所述柵極溝槽的掩模而使用。
全文摘要
一種用于制造半導(dǎo)體器件的方法，由此當(dāng)在相同的半導(dǎo)體襯底上形成兩種晶體管時(shí)，在溝槽柵極晶體管和具有薄柵極絕緣膜的平面晶體管中均可獲得高性能且簡化了工藝。在其中由保護(hù)膜(12)覆蓋外圍電路區(qū)PE中的柵極絕緣膜(11s)的情況下，在存儲單元區(qū)M中形成柵極溝槽(18)，其后在其中仍然由保護(hù)膜(12)覆蓋外圍電路區(qū)PE中的柵極絕緣膜(11s)的情況下，在柵極溝槽(18)的內(nèi)壁上形成比柵極絕緣膜(11s)厚的柵極絕緣膜(19)。
文檔編號H01L21/8234GK1956170SQ20061014283
公開日2007年5月2日 申請日期2006年10月30日 優(yōu)先權(quán)日2005年10月28日
發(fā)明者白竹茂 申請人:爾必達(dá)存儲器股份有限公司