專利名稱：半導(dǎo)體集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路裝置，特別涉及具有多電源的布線的半導(dǎo)體集成電路裝置。
背景技術(shù)：
近幾年，手機(jī)等所使用的半導(dǎo)體集成電路裝置越來(lái)越重視消耗功率的削減。作為削減半導(dǎo)體集成電路裝置的消耗功率的方法之一，有控制基板偏置的方法。此處，基板偏置是對(duì)晶體管的在基板上形成的阱(晶體管的背部柵極)施加的電壓。例如在晶體管動(dòng)作時(shí)，加上正向基板偏置(使柵極和背部柵極間的電位差減小)，使得晶體管的溝道中容易流過(guò)電流，實(shí)現(xiàn)動(dòng)作的高速化。另一方面，在晶體管停止時(shí)，加上反向基板偏置(使柵極和背部柵極間的電位差加大)，減小電流的漏泄，削減消耗功率。這樣的基板偏置夾介與通常的電源布線分開(kāi)配設(shè)的基板偏置控制用的布線而被供給。還有，基板偏置控制用的布線，特別是在施加反向基板偏置時(shí)，有時(shí)成為比電源電壓高的電位或比接地電壓低的電位。
隨著裝置的高功能化、多樣化，為實(shí)現(xiàn)半導(dǎo)體集成電路裝置的高集成度，半導(dǎo)體集成電路裝置上的布線的密度也提高了?，F(xiàn)有的配置布線處理是維持給定的最小間隔來(lái)配置布線。即，在不進(jìn)行基板偏置控制的場(chǎng)合，即使最大加上通常的電源和接地間的電位，為確保可靠性等，也要把最低限度所必要的布線間隔做成給定的最小間隔來(lái)配置布線，這樣來(lái)給出設(shè)計(jì)裝置所涉及的設(shè)計(jì)方法。另一方面，專利文獻(xiàn)1披露了使自動(dòng)布線工具識(shí)別各布線的電位，按照布線間的電位差來(lái)改變布線間隔，從而確保布線間的絕緣性的設(shè)計(jì)方法。此方法是輸入選定了布線的網(wǎng)絡(luò)的電位的網(wǎng)絡(luò)列表，基于與各網(wǎng)絡(luò)間的電位差對(duì)應(yīng)的布線間隔來(lái)作成布線布設(shè)數(shù)據(jù)。
專利文獻(xiàn)1特開(kāi)2003-31664號(hào)公報(bào)發(fā)明內(nèi)容在例如先前敘述了的基板偏置控制用的布線中，鄰接布線間的電位差有問(wèn)題。即，基板偏置控制用的布線的電位會(huì)比通常的電源的電位高，或者比接地的電位低。因此，以給定的最小間隔配置布線的話，布線間的電位梯度會(huì)比現(xiàn)有的配置布線處理中的設(shè)定值大，特別是在最近的細(xì)微化進(jìn)一步推進(jìn)了的半導(dǎo)體集成電路裝置中，絕緣性的確保變難，可靠性的降低令人擔(dān)憂。
對(duì)此，考慮使得任何電位差的布線相鄰接都能確保充分的絕緣性地決定布線間的最小間隔d0來(lái)配置布線。具體而言，如圖6所示，把基板偏置控制用的布線110和通常的布線111，或者布線111彼此的布線間隔作為最小間隔d0進(jìn)行布線。在此場(chǎng)合，在彼此電位差小的布線間取過(guò)剩的間隔，使得布線資源減少，芯片尺寸就會(huì)變大。
另一方面，如圖7所示，比圖6的最小間隔d0窄地設(shè)定布線的最小間隔d1，由自動(dòng)布線工具配置布線。并且，有對(duì)于在配置了的布線內(nèi)布線間的電位差變大到不能確保充分的絕緣性的布線111a，由手工來(lái)修正布線(拉開(kāi)位置等)，從而確保布線間的絕緣性的方法。根據(jù)此方法，不會(huì)由于取過(guò)剩的布線間隔而使芯片尺寸變大。然而，對(duì)于由自動(dòng)布線工具配置布線，結(jié)果有手工介入，為了進(jìn)行修正，設(shè)計(jì)工數(shù)會(huì)大幅度增加，這是存在的問(wèn)題。
還有，根據(jù)專利文獻(xiàn)1的設(shè)計(jì)方法，也要準(zhǔn)備好選定了電位的網(wǎng)絡(luò)列表，或者需要與電位差對(duì)應(yīng)的布線間隔的指定方法。即，需要特別的設(shè)計(jì)數(shù)據(jù)、設(shè)計(jì)環(huán)境，僅靠現(xiàn)有的自動(dòng)布線工具來(lái)配置布線而進(jìn)行設(shè)計(jì)是困難的。
本發(fā)明的一個(gè)方面所涉及的半導(dǎo)體集成電路裝置，包括被供給給定的電壓的第1布線、有時(shí)成為超過(guò)給定的電壓的電壓的第2布線和只成為給定的電壓及以下的電壓的第3布線，在半導(dǎo)體集成電路裝置中的同一布線層內(nèi)，使得第1布線介于第2布線和第3布線之間而配置布線。
本發(fā)明的又一個(gè)方面所涉及的半導(dǎo)體集成電路裝置，包括被供給給定的電壓的第1布線、只成為給定的電壓及以上的電壓的第2布線和有時(shí)成為低于給定的電壓的電壓的第3布線，在半導(dǎo)體集成電路裝置中的同一布線層內(nèi)，使得第1布線介于第2布線和第3布線之間而配置布線。
本發(fā)明的再一個(gè)方面所涉及的半導(dǎo)體集成電路裝置，包括被供給第1電壓的第1布線、被供給第2電壓的第2布線、只取第1電壓及以下且第2電壓及以上的電壓范圍的第3布線、有時(shí)被供給超過(guò)第1電壓的電壓的第4布線和有時(shí)被供給低于第2電壓的電壓的第5布線，在同一布線層內(nèi)是第1布線介于第3布線和第4布線之間，第2布線介于第3布線和第5布線之間的構(gòu)成。
根據(jù)本發(fā)明，能進(jìn)行配置布線的設(shè)計(jì)工數(shù)不增加就能確保布線間的絕緣性的配置布線。


圖1是示意地表示本發(fā)明的實(shí)施方式所涉及的半導(dǎo)體集成電路裝置中的布線的圖。
圖2是示意地表示本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體集成電路裝置的配置布線的圖。
圖3是示意地表示在多個(gè)基板區(qū)域中分別具有布線的分配構(gòu)造的半導(dǎo)體集成電路裝置的圖。
圖4是示意地表示本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體集成電路裝置的構(gòu)造的圖。
圖5是示意地表示本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體集成電路裝置的另一構(gòu)造的圖。
圖6是示意地表示現(xiàn)有的半導(dǎo)體集成電路裝置中的布線的圖。
圖7是示意地表示現(xiàn)有的半導(dǎo)體集成電路裝置中的布線的另一圖。
具體實(shí)施例方式
圖1是示意地表示本發(fā)明的實(shí)施方式所涉及的半導(dǎo)體集成電路裝置中的布線的圖。在圖1中半導(dǎo)體集成電路裝置在同一布線層內(nèi)包括被供給給定的電壓的第1布線11、有時(shí)成為超過(guò)給定的電壓的電壓的第2布線12和只成為給定的電壓及以下的電壓的第3布線13?；蛘?，包括被供給給定的電壓的第1布線11、有時(shí)成為低于給定的電壓的電壓的第2布線12和只成為給定的電壓及以上的電壓的第3布線13。并且，使得第1布線11介于第2布線12和第3布線13之間，各個(gè)布線以布線間隔d來(lái)配置布線。
此處，例如如果半導(dǎo)體集成電路裝置由CMOS電路構(gòu)成，給定的電壓是GND線的電位，布線11是與GND線同電位的布線的話，布線13是通常的布線，布線12相當(dāng)于向NMOS晶體管的背部柵極電極供給基板偏置電壓的布線。還有，如果給定的電壓是成為正的電位的電源線的電位，即布線11是與電源線同電位的布線的話，布線12是向PMOS晶體管的背部柵極電極供給基板偏置電壓的布線，布線13相當(dāng)于通常的布線。另外，此處通常的布線是除了電源線、GND線和基板偏置供給用布線以外的布線，即成為GND線的電位及以上、電源線的電位及以下的布線。
這樣的布線構(gòu)造的半導(dǎo)體集成電路裝置，在同一布線層內(nèi)布線時(shí)，用自動(dòng)布線工具，按以下次序(A)～(C)進(jìn)行布線。
(A)進(jìn)行布線12的配置布線。
(B)在布線13處不布線地，以給定的布線間隔d，與布線12鄰接而進(jìn)行布線11的配置布線。
(C)進(jìn)行布線13的配置布線。
在按以上的次序配置布線的半導(dǎo)體集成電路裝置中，預(yù)先知道電位差小的布線11常與布線12鄰接而被布線。因此，與布線12的電位差有可能變大的布線13不與布線12直接鄰接。這樣的布線配置的結(jié)果，會(huì)做成能充分地確保布線間的絕緣性的布線。還有，這樣的配置布線，不需要靠現(xiàn)有的自動(dòng)布線工具進(jìn)行設(shè)計(jì)、手工介入來(lái)修改布線，因而配置布線的設(shè)計(jì)工數(shù)不會(huì)增加。
實(shí)施例1圖2是示意地表示本發(fā)明的第1實(shí)施例所涉及的半導(dǎo)體集成電路裝置的配置布線的圖。在圖2中，芯片20在其周邊部配有輸入緩沖器、輸出緩沖器或電源緩沖器等的接口塊21，在中央部有基板偏置供給用布線被布線的基板區(qū)域24。接口塊21中包括從外部向NMOS晶體管的背部柵極電極供給基板偏置電壓的Vpw供給緩沖器22和給予接地電壓的GND供給緩沖器23。基板領(lǐng)域24是Vpw布線和GND布線被分配、布線的區(qū)域，在基板領(lǐng)域24內(nèi)的一個(gè)金屬層(布線層)上在橫方向(X方向)配置了Vpw布線25和與Vpw布線25的兩側(cè)鄰接的使得其他布線不被布線地進(jìn)行保護(hù)的GND布線26。還有，在基板區(qū)域24內(nèi)的其他金屬層上在縱方向(Y方向)配置了Vpw布線27和與Vpw布線27的兩側(cè)鄰接的使得其他布線不被布線地進(jìn)行保護(hù)的GND布線28。再有，Vpw布線25和Vpw布線27夾介未圖示的通路等而連接，對(duì)Vpw供給緩沖器22也進(jìn)行了布線。GND布線26和GND布線28夾介未圖示的通路等而連接，對(duì)GND供給緩沖器23也進(jìn)行了布線。
在這樣的構(gòu)造的半導(dǎo)體集成電路裝置的基板區(qū)域24中，由于GND布線26、28夾雜其中，與Vpw布線25、27的電位差有變大的可能性的布線不與Vpw布線25、27直接鄰接。因此，可做成能充分地確保布線間的絕緣性的配置布線。
圖2所示的例子是在占據(jù)芯片20的大部分的基板區(qū)域24中呈現(xiàn)布線的分配構(gòu)造的例子，不過(guò)，不必拘泥于此。例如，也可以在基板內(nèi)的多個(gè)區(qū)域中分別形成布線的分配構(gòu)造。圖3是示意地表示在多個(gè)基板區(qū)域中分別具有布線的分配構(gòu)造的半導(dǎo)體集成電路裝置的圖。在圖3中，芯片20a具有基板區(qū)域24a、24b，基板區(qū)域24a、24b具有Vpw布線和GND布線的分配構(gòu)造，在各個(gè)區(qū)域中，與圖2所示的一樣，對(duì)于與Vpw布線的電位差有變大的可能性的布線，使GND布線夾雜其中，從而不與Vpw布線直接鄰接，依此布線。
在以上的說(shuō)明中，為了說(shuō)明的簡(jiǎn)單，僅對(duì)于Vpw布線和GND布線的分配構(gòu)造進(jìn)行了敘述。不過(guò)，并不限于此，也可以對(duì)于向PMOS晶體管的背部柵極電極供給基板偏置電壓的布線，設(shè)置與兩側(cè)鄰接而配置電源的布線的基板區(qū)域。此基板區(qū)域設(shè)置成與先說(shuō)明了的基板區(qū)域一樣，也可以不同。
實(shí)施例2其次，對(duì)于單元基體的晶體管區(qū)域上的配置布線所適用的例子進(jìn)行說(shuō)明。圖4是示意地表示本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體集成電路裝置的構(gòu)造的圖。在圖4中，表示成為2輸入NAND柵極的標(biāo)準(zhǔn)單元30的構(gòu)成，對(duì)標(biāo)準(zhǔn)單元30供給作為基板偏置控制用的布線的Vnw布線35和Vpw布線37。
標(biāo)準(zhǔn)單元30在半導(dǎo)體基板上形成N阱31和P阱34的構(gòu)造上存在。在N阱31中形成了P+擴(kuò)散區(qū)域32a、N+擴(kuò)散區(qū)域33a，在P阱34中形成了N+擴(kuò)散區(qū)域33b、P+擴(kuò)散區(qū)域32b。在P+擴(kuò)散區(qū)域32a和N+擴(kuò)散區(qū)域33b的上部，夾介絕緣層而與金屬布線42a連接的多硅等的柵極電極41a和夾介絕緣層而與金屬布線42b連接的多硅等的柵極電極41b存在。金屬布線42a和金屬布線42b成為2輸入NAND柵極的各自的輸入端。在N阱31的上部，夾介絕緣層而被布線的VDD布線36a夾介接觸件而與P+擴(kuò)散區(qū)域32a的左右端連接。另一方面，在P阱34的上部，夾介絕緣層而被布線的GND布線38a夾介接觸件而與N+擴(kuò)散區(qū)域33b的左端連接。P+擴(kuò)散區(qū)域32a的柵極電極41a、41b所夾著的中央部和N+擴(kuò)散區(qū)域33b的右端由輸出電極布線43連接，成為2輸入NAND柵極的輸出端。
與向VDD布線36a供給的電源電壓相比能變高的PMOS晶體管基板偏置電源從Vnw布線35夾介接觸件40而被供給到N+擴(kuò)散區(qū)域33a，被給予N阱31。通過(guò)向Vnw布線35施加比VDD布線36a低的電壓(正向基板偏置)，使得在P+擴(kuò)散區(qū)域32a所構(gòu)成的晶體管的溝道中容易流過(guò)電流。另一方面，使Vnw布線35的電位比VDD布線36a的電位高，從而使得在晶體管的停止時(shí)，向N阱31給予反向基板偏置，減小電流的漏泄。
另一方面，與向GND布線38a供給的接地電壓相比能變低的NMOS晶體管基板偏置電源從Vpw布線37夾介接觸件40而被供給P+擴(kuò)散區(qū)域32b，被給予P阱34。使Vpw布線37和GND布線38a成為同電位，從而使得在N+擴(kuò)散區(qū)域33b所構(gòu)成的晶體管的動(dòng)作時(shí)，正向加上基板偏置，在晶體管的溝道中容易流過(guò)電流。另一方面，使Vpw布線37的電位比GND布線36a的電位低，從而使得在晶體管的停止時(shí)，向P阱34給予基板偏置，減小電流的漏泄。
此處在Vnw布線35的兩側(cè)，分別鄰接而配置了VDD布線36a、36b。還有，在Vpw布線37的兩側(cè)，分別鄰接而配置了GND布線38a、38b。
在以上構(gòu)成的標(biāo)準(zhǔn)單元30中，對(duì)于與Vnw布線35的電位差有變大的可能性的布線，由于VDD布線36a、36b夾雜其中而不與Vnw布線35直接鄰接。還有，對(duì)于與Vpw布線37的電位差有變大的可能性的布線，由于GND布線38a、38b夾雜其中而不與Vpw布線37直接鄰接。因此，對(duì)于作為基板偏置控制用的布線的Vnw布線35及Vpw布線37，能做成充分地確保布線間的絕緣性的配置布線。
其次，對(duì)于單元基體的晶體管區(qū)域上的配置布線所適用的另一例進(jìn)行說(shuō)明。圖5是示意地表示本發(fā)明的第2實(shí)施例所涉及的半導(dǎo)體集成電路裝置的另一構(gòu)造的圖。在圖5中，在標(biāo)準(zhǔn)單元30a和標(biāo)準(zhǔn)單元30b之間了配置電源供給用單元50。標(biāo)準(zhǔn)單元30a、30b成為在圖4所示的標(biāo)準(zhǔn)單元30的構(gòu)成中省略了Vnw布線35、VDD布線36b、Vpw布線37、GND布線38b、N+擴(kuò)散區(qū)域33a、P+擴(kuò)散區(qū)域32b的構(gòu)成，，其他構(gòu)成相同。
在電源供給用單元50中，Vnw布線35a由VDD布線36c、36d與兩側(cè)鄰接而夾著，與VDD布線36a正交，夾介絕緣層VDD而在布線36a的上部被布線。還有，Vnw布線35a夾介接觸件而與在N阱31內(nèi)形成的N+擴(kuò)散區(qū)域33c連接，向N阱31供給正的基板偏置電壓。另外，VDD布線36c、36d夾介通路44而與VDD布線36a連接。另一方面，Vpw布線37a由GND布線38c、38d與兩側(cè)鄰接而夾著，與GND布線38a正交，夾介絕緣層而在GND布線38a的上部被布線。還有，Vpw布線37a夾介接觸件而與在P阱34內(nèi)形成的P+擴(kuò)散區(qū)域32c連接，向P阱34供給負(fù)的基板偏置電壓。另外，GND布線38c、38d夾介通路GND而與布線38a連接。
在這樣的構(gòu)造的電源供給用單元50中，與圖4中說(shuō)明的一樣，與Vnw布線35a的電位差有變大的可能性的布線，由于VDD布線36c、36d夾雜其中而不與Vnw布線35a直接鄰接。還有，對(duì)于與Vpw布線37a的電位差有變大的可能性的布線，由于GND布線38c、38d夾雜其中而不與Vpw布線37a直接鄰接。因此，對(duì)于作為基板偏置控制用的布線的Vnw布線35a及Vpw布線37a，能做成充分地確保布線間的絕緣性的配置布線。
權(quán)利要求
1.一種半導(dǎo)體集成電路裝置，其特征在于，包括被供給給定的電壓的第1布線；有時(shí)成為超過(guò)所述給定的電壓的電壓的第2布線；以及只成為所述給定的電壓及以下的電壓的第3布線，在半導(dǎo)體集成電路裝置中的同一布線層內(nèi)，使得所述第1布線介于所述第2布線和所述第3布線之間而配置布線。
2.一種半導(dǎo)體集成電路裝置，其特征在于，包括被供給給定的電壓的第1布線；只成為所述給定的電壓及以上的電壓的第2布線；以及有時(shí)成為低于所述給定的電壓的電壓的第3布線，在半導(dǎo)體集成電路裝置中的同一布線層內(nèi)，使得所述第1布線介于所述第2布線和所述第3布線之間而配置布線。
3.一種半導(dǎo)體集成電路裝置，其特征在于，在根據(jù)權(quán)利要求1或2所述的半導(dǎo)體集成電路裝置的全布線區(qū)域中，使得所述第1布線夾雜其中而配置布線。
4.一種半導(dǎo)體集成電路裝置，其特征在于，在根據(jù)權(quán)利要求1或2所述的半導(dǎo)體集成電路裝置中的多個(gè)布線區(qū)域的各個(gè)中，使得所述第1布線夾雜其中而配置布線。
5.一種半導(dǎo)體集成電路裝置，包括被供給第1電壓的第1布線；被供給第2電壓的第2布線；只取所述第1電壓及以下且第2電壓及以上的電壓范圍的第3布線；有時(shí)被供給超過(guò)所述第1電壓的電壓的第4布線；以及有時(shí)被供給低于所述第2電壓的電壓的第5布線，其特征在于，在同一布線層內(nèi)是所述第1布線介于所述第3布線和所述第4布線之間，所述第2布線介于所述第3布線和所述第5布線之間的構(gòu)成。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路裝置，其特征在于，所述第1和第2布線分別是第1和第2電源布線；并且所述第4和第5布線分別是第1和第2基板電位布線。
7.一種半導(dǎo)體集成電路裝置，其特征在于構(gòu)成為，在根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路裝置的全布線區(qū)域中，使得所述第1布線夾雜其中、所述第2布線夾雜其中。
8.一種半導(dǎo)體集成電路裝置，其特征在于構(gòu)成為，在根據(jù)權(quán)利要求5所述的半導(dǎo)體集成電路裝置中的多個(gè)布線區(qū)域的各個(gè)中，使得所述第1布線夾雜其中、所述第2布線夾雜其中。
全文摘要
一種半導(dǎo)體集成電路裝置，具有能確保布線間的絕緣性的配置布線。在同一布線層內(nèi)，包括被供給給定的電壓的第1布線(11)、成為給定的電壓及以上的電壓的第2布線(12)和成為給定的電壓及以下的電壓的第3布線(13)。或者，包括被供給給定的電壓的第1布線(11)、成為給定的電壓及以下的電壓的第2布線(12)和成為給定的電壓及以上的電壓的第3布線(13)。并且，使得第1布線(11)介于第2布線(12)和第3布線(13)之間而對(duì)各個(gè)布線以布線間隔d來(lái)配置布線。預(yù)先知道電位差小的布線(11)常與布線(12)鄰接而被布線。因此，與布線(12)的電位差有變大的可能性的布線(13)不與布線(12)直接鄰接。這樣的布線配置的結(jié)果，就做成能充分地確保布線間的絕緣性的布線。
文檔編號(hào)H01L23/52GK1897275SQ20061010638
公開(kāi)日2007年1月17日 申請(qǐng)日期2006年7月14日 優(yōu)先權(quán)日2005年7月14日
發(fā)明者山本寬 申請(qǐng)人:恩益禧電子股份有限公司